JP3102006B2 - 高周波高出力トランジスタ - Google Patents
高周波高出力トランジスタInfo
- Publication number
- JP3102006B2 JP3102006B2 JP01271069A JP27106989A JP3102006B2 JP 3102006 B2 JP3102006 B2 JP 3102006B2 JP 01271069 A JP01271069 A JP 01271069A JP 27106989 A JP27106989 A JP 27106989A JP 3102006 B2 JP3102006 B2 JP 3102006B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- chip
- chips
- emitter
- ballast resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
- H01L2924/30111—Impedance matching
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は高周波高出力トランジスタに利用され、特
に、エミッタバラスト抵抗の挿入方法を改善した高周波
高出力トランジスタに関する。
に、エミッタバラスト抵抗の挿入方法を改善した高周波
高出力トランジスタに関する。
本発明は、並列接続され同一容器内に設けられた複数
の単位トランジスタを有する高周波高出力トランジスタ
において、 各単位トランジスタごとに、その動作状態に対応して
定められた抵抗値を有する複数のエミッタバラスト抵抗
チップをトランジスタチップとは別に同一容器内に設け
ることにより、 特性の向上と生産性の向上とを図ったものである。
の単位トランジスタを有する高周波高出力トランジスタ
において、 各単位トランジスタごとに、その動作状態に対応して
定められた抵抗値を有する複数のエミッタバラスト抵抗
チップをトランジスタチップとは別に同一容器内に設け
ることにより、 特性の向上と生産性の向上とを図ったものである。
高周波高出力トランジスタは、エミッタバラスト抵抗
をそのチップ内に設けるのが一般的である。高周波数高
出力トランジスタチップは小さい単位トランジスタを多
数並列接続した構造を有するため、単位トランジスタ間
の動作バランスを改善させるため、各単位トランジスタ
には不均一なエミッタバラスト抵抗を挿入する技術が用
いられる。例えば、米国電気電子学会、マイクロ波理論
および技術専門委員会「IEEE TRANSACTIONS ON MICROWA
VE THEORY AND TECHNIQUES」vol.MTT−27,No.5,May 197
9.“Bipolar Microwave Linear Power Transistor Desi
gn"（PP423−430）」にこの例が示されている。
をそのチップ内に設けるのが一般的である。高周波数高
出力トランジスタチップは小さい単位トランジスタを多
数並列接続した構造を有するため、単位トランジスタ間
の動作バランスを改善させるため、各単位トランジスタ
には不均一なエミッタバラスト抵抗を挿入する技術が用
いられる。例えば、米国電気電子学会、マイクロ波理論
および技術専門委員会「IEEE TRANSACTIONS ON MICROWA
VE THEORY AND TECHNIQUES」vol.MTT−27,No.5,May 197
9.“Bipolar Microwave Linear Power Transistor Desi
gn"（PP423−430）」にこの例が示されている。
一方、大出力を得るため複数のトランジスタチップを
用いることも、しばしば行われる。動作の安定、あるい
は組立の容易さからはむしろ単一のチップを用いること
が好ましいが、複数のトランジスタチップを用いるのは
主として次の理由による。
用いることも、しばしば行われる。動作の安定、あるい
は組立の容易さからはむしろ単一のチップを用いること
が好ましいが、複数のトランジスタチップを用いるのは
主として次の理由による。
（１） 高周波高出力トランジスタは非常に微細な構造
を有しており、大面積のチップではその歩留まりが低下
し、コストが増大する。やや小さな面積のチップを複数
用いた方が低コストで生産できる。
を有しており、大面積のチップではその歩留まりが低下
し、コストが増大する。やや小さな面積のチップを複数
用いた方が低コストで生産できる。
（２） 各種の出力のトランジスタが同一ウェーハより
製造できる。例えば、１チップで1Wのトランジスタであ
れば、２個を並列にして2W、４個を並列して4Wという具
合に、多数の品種が製造できるので生産性が向上する。
製造できる。例えば、１チップで1Wのトランジスタであ
れば、２個を並列にして2W、４個を並列して4Wという具
合に、多数の品種が製造できるので生産性が向上する。
（３） 内部のインピーダンス整合が容易になる。
（２）の目的だけのためには、複数の分割可能なトラ
ンジスタチップをまとめてウェーハより切断し、単一チ
ップとして取り扱う場合もある。複数のトランジスタチ
ップを用いた例としては、東芝レビュー（昭和63年43巻
８号）pp633−636「マイクロ波Siイポーラトランジス
タ」の図３に例示されている。
ンジスタチップをまとめてウェーハより切断し、単一チ
ップとして取り扱う場合もある。複数のトランジスタチ
ップを用いた例としては、東芝レビュー（昭和63年43巻
８号）pp633−636「マイクロ波Siイポーラトランジス
タ」の図３に例示されている。
複数の分割可能なトランジスタチップをまとめて単一
の複数トランジスタチップとして取り扱った例として、
第12回故障物理シンポジウム予稿「12th Annual Proc.R
eliability Physics 1974.pp101−108,“FAILURE MECHA
NICS IN GOLD AND ALUMINUM MICROWAVE POWER TRANSIST
ORS"のFig.3に示されている。
の複数トランジスタチップとして取り扱った例として、
第12回故障物理シンポジウム予稿「12th Annual Proc.R
eliability Physics 1974.pp101−108,“FAILURE MECHA
NICS IN GOLD AND ALUMINUM MICROWAVE POWER TRANSIST
ORS"のFig.3に示されている。
第４図は３個のチップを用いた高周波高出力トランジ
スタの従来例を示す斜視図である。チップ内部において
は、第５図に示すように、チップ内の熱バランスを考慮
してエミッタ電極15a、15bおよび15cのそれぞれに対
し、不均一なバラスト抵抗14a、14bおよび14cを挿入し
て、各単位トランジスタの熱バランスを改善させる技術
を用いている。なお、第４図において、1a、1bおよび1c
はトランジスタチップ、3a、3b、3cはベースボンディン
グ線、4a、4bおよび4cはエミッタボンディング線、５は
入力端子、６および10はメタライズ面、７はブリッジ、
８は側面メタライズ、９は絶縁基板、11は出力端子、12
はベースボンディングパッドおよび13はエミッタボンデ
ィングパッドである。
スタの従来例を示す斜視図である。チップ内部において
は、第５図に示すように、チップ内の熱バランスを考慮
してエミッタ電極15a、15bおよび15cのそれぞれに対
し、不均一なバラスト抵抗14a、14bおよび14cを挿入し
て、各単位トランジスタの熱バランスを改善させる技術
を用いている。なお、第４図において、1a、1bおよび1c
はトランジスタチップ、3a、3b、3cはベースボンディン
グ線、4a、4bおよび4cはエミッタボンディング線、５は
入力端子、６および10はメタライズ面、７はブリッジ、
８は側面メタライズ、９は絶縁基板、11は出力端子、12
はベースボンディングパッドおよび13はエミッタボンデ
ィングパッドである。
前述した複数のあるいは複数に分割切断可能であるが
単一に切断した複合トランジスタチップを用いた高周波
数高出力トランジスタは、それぞれの単位トランジスタ
チップには、チップ単位として一定のエミッタバラスト
抵抗が挿入されることになるので、そのチップ間の熱バ
ランスに対する考慮はなされていない。第４図における
トランジスタチップ1a、1bおよび1cは全く同一のもので
あるので、この場合、中央部のチップ1bが動作時により
高い温度上昇を起こし、第３図のに示すような熱分布
を示す。従って、各トランジスタチップ1a、1bおよび1c
は不均一に動作し、並列合成されるべき、高周波電力が
低下したり、あるいは利得および安定度の劣化を招くこ
とになる欠点がある。各トランジスタチップ1a、1bおよ
び1cとトランジスタチップを分割せずに、単一チップに
て構成すれば、第４図に示したような、不均一バラスト
抵抗によるバランス改善技術を用いることができるが、
その場合、前述の複数トランジスタチップ使用の高周波
トランジスタのもつ、歩留まり向上による低コスト化あ
るいは多品種拡大の容易性といった利点が失われる欠点
がある。
単一に切断した複合トランジスタチップを用いた高周波
数高出力トランジスタは、それぞれの単位トランジスタ
チップには、チップ単位として一定のエミッタバラスト
抵抗が挿入されることになるので、そのチップ間の熱バ
ランスに対する考慮はなされていない。第４図における
トランジスタチップ1a、1bおよび1cは全く同一のもので
あるので、この場合、中央部のチップ1bが動作時により
高い温度上昇を起こし、第３図のに示すような熱分布
を示す。従って、各トランジスタチップ1a、1bおよび1c
は不均一に動作し、並列合成されるべき、高周波電力が
低下したり、あるいは利得および安定度の劣化を招くこ
とになる欠点がある。各トランジスタチップ1a、1bおよ
び1cとトランジスタチップを分割せずに、単一チップに
て構成すれば、第４図に示したような、不均一バラスト
抵抗によるバランス改善技術を用いることができるが、
その場合、前述の複数トランジスタチップ使用の高周波
トランジスタのもつ、歩留まり向上による低コスト化あ
るいは多品種拡大の容易性といった利点が失われる欠点
がある。
本発明の目的は、前記の欠点を除去することにより、
各基本トランジスタのバランスを保ち特性を向上でき、
かつ歩留り向上を図ることができる高周波数高出力トラ
ンジスタを提供することにある。
各基本トランジスタのバランスを保ち特性を向上でき、
かつ歩留り向上を図ることができる高周波数高出力トラ
ンジスタを提供することにある。
本発明は、複数個のトランジスタチップあるいはこの
トランジスタチップを複数個切断せずにまとめた一つの
複合トランジスタチップの形状で同一容器内に複数のト
ランジスタチップを並列接続した高周波高出力トランジ
スタにおいて、各トランジスタチップごとにその動作状
態に対応して定められた抵抗値を有するエミッタバラス
ト抵抗チップを前記トランジスタチップあるいは前記複
合トランジスタチップとは別に同一容器内に設けたこと
を特徴とする。
トランジスタチップを複数個切断せずにまとめた一つの
複合トランジスタチップの形状で同一容器内に複数のト
ランジスタチップを並列接続した高周波高出力トランジ
スタにおいて、各トランジスタチップごとにその動作状
態に対応して定められた抵抗値を有するエミッタバラス
ト抵抗チップを前記トランジスタチップあるいは前記複
合トランジスタチップとは別に同一容器内に設けたこと
を特徴とする。
本発明のエミッタバラスト抵抗チップは、各単位トラ
ンジスタの動作状態に対応してそれぞれ定められた抵抗
値のエミッタバラスト抵抗を有し、かつトランジスタチ
ップとは別に同一容器内に設けられる。
ンジスタの動作状態に対応してそれぞれ定められた抵抗
値のエミッタバラスト抵抗を有し、かつトランジスタチ
ップとは別に同一容器内に設けられる。
従って、エミッタバラスト抵抗チップはトランジスタ
チップとは別に設けられるので、トランジスタチップの
影響を受けなくなり、各単位トランジスタの動作状態に
対応させて正しい抵抗値を設定でき、バランスを正しく
とり、トランジスタの特性を向上できる。また、このこ
とは、トランジスタチップが複数の単一トランジスタチ
ップか複合トランジスタチップかによらないので、トラ
ンジスタの歩留りを上げ生産性を向上させることができ
る。
チップとは別に設けられるので、トランジスタチップの
影響を受けなくなり、各単位トランジスタの動作状態に
対応させて正しい抵抗値を設定でき、バランスを正しく
とり、トランジスタの特性を向上できる。また、このこ
とは、トランジスタチップが複数の単一トランジスタチ
ップか複合トランジスタチップかによらないので、トラ
ンジスタの歩留りを上げ生産性を向上させることができ
る。
以下、本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明の第一実施例を示す斜視図である。同
一のトランジスタチップ1a、1bおよび1cは絶縁基板９上
のメタライズ面10に載置されている。側面メタライズ８
で図外の裏面の接地面と接続したブリッジ７上には、本
発明の特徴とするところの、抵抗値を異ならせたエミッ
タバラスト抵抗チップ2a、2bおよび2cが載置され、トラ
ンジスタチップ1a、1bおよび1cとはそれぞれエミッタボ
ンディング線4a、4bおよび4cで接続される。入力端子５
と接続されたメタライズ面６と、トランジスタチップ1
a、1bおよび1cはベースボンディング線3a、3bおよび3c
で接続される。出力端子11はメタライズ面10と接続され
ており、従って、入力端子５はベース、出力端子11はコ
レクタ、および接地面はバラスト抵抗を介してエミッタ
となる。
一のトランジスタチップ1a、1bおよび1cは絶縁基板９上
のメタライズ面10に載置されている。側面メタライズ８
で図外の裏面の接地面と接続したブリッジ７上には、本
発明の特徴とするところの、抵抗値を異ならせたエミッ
タバラスト抵抗チップ2a、2bおよび2cが載置され、トラ
ンジスタチップ1a、1bおよび1cとはそれぞれエミッタボ
ンディング線4a、4bおよび4cで接続される。入力端子５
と接続されたメタライズ面６と、トランジスタチップ1
a、1bおよび1cはベースボンディング線3a、3bおよび3c
で接続される。出力端子11はメタライズ面10と接続され
ており、従って、入力端子５はベース、出力端子11はコ
レクタ、および接地面はバラスト抵抗を介してエミッタ
となる。
エミッタバラスト抵抗チップ2a、2bおよび2cが無い場
合、第３図のに示すように中央部のトランジスタチッ
プ1bの温度が高くなるが、エミッタバラスト抵抗チップ
2a、2bおよび2cの値を適当に変えてやることによって、
温度分布は同図のように改善され、動作バランスも改
善される。この場合エミッタバラスト抵抗チップ2bの値
は、エミッタバラスト抵抗チップ2aおよび2cに比べ若干
大きくすることになる。エミッタバラスト抵抗の値とし
ては、トランジスタの出力あるいは動作点により種々の
値が用いられるが、通常は0.01〜数Ωの範囲である。高
周波的には損失となるので、例えば目的を異にするトラ
ンジスタ外部でのバイアス抵抗になるような大きな値と
はしない。
合、第３図のに示すように中央部のトランジスタチッ
プ1bの温度が高くなるが、エミッタバラスト抵抗チップ
2a、2bおよび2cの値を適当に変えてやることによって、
温度分布は同図のように改善され、動作バランスも改
善される。この場合エミッタバラスト抵抗チップ2bの値
は、エミッタバラスト抵抗チップ2aおよび2cに比べ若干
大きくすることになる。エミッタバラスト抵抗の値とし
ては、トランジスタの出力あるいは動作点により種々の
値が用いられるが、通常は0.01〜数Ωの範囲である。高
周波的には損失となるので、例えば目的を異にするトラ
ンジスタ外部でのバイアス抵抗になるような大きな値と
はしない。
第２図は本発明の第二実施例を示す斜視図である。本
第二実施例においては、三つに切断可能な複合トランジ
スタチップ16が絶縁基板９上のメタライズ面10に載置さ
れ、バラスト抵抗チップとして、本発明の特徴とすると
ころの、三つのエミッタバラスト抵抗が一つのチップ上
に形成されたエミッタバラスト抵抗チップ17がブリッジ
７上に載置されている 複合トランジスタチップ16は三つに切断可能で同一の
単位トランジスタを３個つなげたものであるので、前述
のウェーハの製造上の利点は失われていない。エミッタ
バラスト抵抗チップ17は抵抗値をそれぞれ単位トランジ
スタに応じて合わせたパターンを同数有する。
第二実施例においては、三つに切断可能な複合トランジ
スタチップ16が絶縁基板９上のメタライズ面10に載置さ
れ、バラスト抵抗チップとして、本発明の特徴とすると
ころの、三つのエミッタバラスト抵抗が一つのチップ上
に形成されたエミッタバラスト抵抗チップ17がブリッジ
７上に載置されている 複合トランジスタチップ16は三つに切断可能で同一の
単位トランジスタを３個つなげたものであるので、前述
のウェーハの製造上の利点は失われていない。エミッタ
バラスト抵抗チップ17は抵抗値をそれぞれ単位トランジ
スタに応じて合わせたパターンを同数有する。
本第二実施例では、まとめたエミッタバラスト抵抗チ
ップ17を使用しているが、第１図のように、エミッタバ
ラスト抵抗チップ2a、2bおよび2cと分けてもさしつかえ
ない。複合トランジスタチップ16は組立上は１チップで
あるので、組立コストは第１図の第一実施例に比べて低
減できる。
ップ17を使用しているが、第１図のように、エミッタバ
ラスト抵抗チップ2a、2bおよび2cと分けてもさしつかえ
ない。複合トランジスタチップ16は組立上は１チップで
あるので、組立コストは第１図の第一実施例に比べて低
減できる。
なお、単位トランジスタは必ずしも第５図のようにフ
ィンガーごとにバラスト抵抗を変える必要はなく、チッ
プ内としては同一でもあるいはバランスの良い動作が行
えるならバラスト抵抗が無くても差支えない。通常チッ
プ内よりチップ間のバランスの方がくずれやすいので、
要するにトランジスタチップ外のエミッタバラスト抵抗
をチップの位置により変えたエミッタバラスト抵抗チッ
プを設けて、トランジスタのバランスを改善できる。ま
た、前述の説明ではNPNトランジスタを例にとったが、P
NPトランジスタでも全く同様である。
ィンガーごとにバラスト抵抗を変える必要はなく、チッ
プ内としては同一でもあるいはバランスの良い動作が行
えるならバラスト抵抗が無くても差支えない。通常チッ
プ内よりチップ間のバランスの方がくずれやすいので、
要するにトランジスタチップ外のエミッタバラスト抵抗
をチップの位置により変えたエミッタバラスト抵抗チッ
プを設けて、トランジスタのバランスを改善できる。ま
た、前述の説明ではNPNトランジスタを例にとったが、P
NPトランジスタでも全く同様である。
以上説明したように、本発明は、単位トランジスタと
は別に、かつ単位トランジスタに対応させて値を変えた
エミッタバラスト抵抗チップを使用することにより、複
数チップあるいは複数に切断可能な単位トランジスタを
複数まとめて切断して一体化した複合トランジスタチッ
プを使用した高周波高出力トランジスタの並列合成をバ
ランスよく行うことができ、出力電力の増大ならびに利
得安定性の向上を図れる効果がある。
は別に、かつ単位トランジスタに対応させて値を変えた
エミッタバラスト抵抗チップを使用することにより、複
数チップあるいは複数に切断可能な単位トランジスタを
複数まとめて切断して一体化した複合トランジスタチッ
プを使用した高周波高出力トランジスタの並列合成をバ
ランスよく行うことができ、出力電力の増大ならびに利
得安定性の向上を図れる効果がある。
さらに、トランジスタチップは、単位トランジスタを
多数含むウェーハから製造できるので、この単位トラン
ジスタの個数をかえて、種々の品種を製造したり、複数
チップの使用により歩留り向上によって製造コストの低
減が図れる効果がある。
多数含むウェーハから製造できるので、この単位トラン
ジスタの個数をかえて、種々の品種を製造したり、複数
チップの使用により歩留り向上によって製造コストの低
減が図れる効果がある。
第１図は本発明の第一実施例を示す斜視図。 第２図は本発明の第二実施例を示す斜視図。 第３図は実施例および従来例の温度分布を示す特性図。 第４図は従来例を示す斜視図。 第５図は従来のトランジスタチップの一例を示す平面
図。 1a、1b、1c……トランジスタチップ、2a、2b、2c、17…
…エミッタバラスト抵抗チップ、3a、3b、3c……ベース
ボンディング線、4a、4b、4c……エミッタボンディング
線、５……入力端子、６、10……メタライズ面、７……
ブリッジ、８……側面メタライズ、９……絶縁基板、11
……出力端子、12……ベースボンディングパッド、13…
…エミッタボンディングパッド、14a、14b、14c……エ
ミッタバラスト抵抗、15a、15b、15c……エミッタ電
極、16……複合トランジスタチップ。
図。 1a、1b、1c……トランジスタチップ、2a、2b、2c、17…
…エミッタバラスト抵抗チップ、3a、3b、3c……ベース
ボンディング線、4a、4b、4c……エミッタボンディング
線、５……入力端子、６、10……メタライズ面、７……
ブリッジ、８……側面メタライズ、９……絶縁基板、11
……出力端子、12……ベースボンディングパッド、13…
…エミッタボンディングパッド、14a、14b、14c……エ
ミッタバラスト抵抗、15a、15b、15c……エミッタ電
極、16……複合トランジスタチップ。
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/33 - 21/331 H01L 29/68 - 29/737 H01L 21/8222 - 21/8228 H01L 21/8232 H01L 27/06 - 27/06 101 H01L 27/08 - 27/08 101 H01L 27/082 H01L 25/00
Claims (1)
- 【請求項１】複数個のトランジスタチップあるいはこの
トランジスタチップを複数個切断せずにまとめた一つの
複合トランジスタチップの形状で同一容器内に複数のト
ランジスタチップを並列接続した高周波高出力トランジ
スタにおいて、 各トランジスタチップごとに温度が高くなる位置のトラ
ンジスタチップは高い抵抗値をとって温度分布補償を行
うエミッタバラスト抵抗チップを前記トランジスタチッ
プあるいは前記複合トランジスタチップとは別に同一容
器内に設けた ことを特徴とする高周波高出力トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01271069A JP3102006B2 (ja) | 1989-10-17 | 1989-10-17 | 高周波高出力トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01271069A JP3102006B2 (ja) | 1989-10-17 | 1989-10-17 | 高周波高出力トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03131038A JPH03131038A (ja) | 1991-06-04 |
| JP3102006B2 true JP3102006B2 (ja) | 2000-10-23 |
Family
ID=17494956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01271069A Expired - Fee Related JP3102006B2 (ja) | 1989-10-17 | 1989-10-17 | 高周波高出力トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3102006B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5378922A (en) * | 1992-09-30 | 1995-01-03 | Rockwell International Corporation | HBT with semiconductor ballasting |
| US5804867A (en) * | 1996-10-02 | 1998-09-08 | Ericsson Inc. | Thermally balanced radio frequency power transistor |
-
1989
- 1989-10-17 JP JP01271069A patent/JP3102006B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03131038A (ja) | 1991-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5488256A (en) | Semiconductor device with interconnect substrates | |
| JP3208844B2 (ja) | 高周波線形増幅器アセンブリ | |
| US3996603A (en) | RF power semiconductor package and method of manufacture | |
| US4246697A (en) | Method of manufacturing RF power semiconductor package | |
| JPH06125208A (ja) | マイクロ波集積回路およびその製造方法 | |
| JP2001502845A (ja) | 二重接地を有するｒｆパワー・パッケージ | |
| JP3102006B2 (ja) | 高周波高出力トランジスタ | |
| US5338974A (en) | RF power transistor package | |
| JPH0595212A (ja) | 高周波半導体混成集積回路装置 | |
| JPS63271944A (ja) | 半導体装置 | |
| US20030201113A1 (en) | Lead-less semiconductor device with improved electrode pattern structure | |
| JPH06216143A (ja) | 改良型トランジスタ装置レイアウト | |
| JPS6342739Y2 (ja) | ||
| JPH06140851A (ja) | 高周波増幅半導体集積回路 | |
| JPH04296103A (ja) | 高周波半導体混成集積回路装置 | |
| JP2858643B2 (ja) | 高出力半導体装置 | |
| JPS647682B2 (ja) | ||
| JPH066512Y2 (ja) | 集積回路パツケ−ジ | |
| JPS5838615Y2 (ja) | 高周波半導体装置 | |
| JPS5844636Y2 (ja) | 混成集積回路装置 | |
| JPH01125999A (ja) | 半導体装置 | |
| JPS61224427A (ja) | 高周波集積デバイス用パツケ−ジ | |
| JPS6243545B2 (ja) | ||
| JPH01284006A (ja) | トランジスタ装置 | |
| JPS58101465A (ja) | 電界効果トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |