JPH03175805A - 高周波半導体装置 - Google Patents
高周波半導体装置Info
- Publication number
- JPH03175805A JPH03175805A JP1314440A JP31444089A JPH03175805A JP H03175805 A JPH03175805 A JP H03175805A JP 1314440 A JP1314440 A JP 1314440A JP 31444089 A JP31444089 A JP 31444089A JP H03175805 A JPH03175805 A JP H03175805A
- Authority
- JP
- Japan
- Prior art keywords
- bridge
- semiconductor element
- heat sink
- heat dissipation
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 43
- 239000004020 conductor Substances 0.000 claims abstract description 41
- 230000017525 heat dissipation Effects 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 17
- 230000000694 effects Effects 0.000 description 4
- 238000005219 brazing Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 206010037660 Pyrexia Diseases 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/642—Capacitive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6644—Packaging aspects of high-frequency amplifiers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01072—Hafnium [Hf]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/924—Active solid-state devices, e.g. transistors, solid-state diodes with passive device, e.g. capacitor, or battery, as integral part of housing or housing element, e.g. cap
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Amplifiers (AREA)
- Non-Reversible Transmitting Devices (AREA)
- Microwave Amplifiers (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
この発明は、高周波半導体装置、特に、無線装置等の電
力増幅部において高周波トランジスタを用いる厚膜混成
集積回路に関するものである。
力増幅部において高周波トランジスタを用いる厚膜混成
集積回路に関するものである。
[従来の技術]
近年、無線通信装置の電力増幅部をハイブリッド型の集
積回路装置として、モジュール化したものが多く提案さ
れ、集積回路装置をより小型化する傾向にある。以下、
この種の半導体装置について図面を参照して説明する。
積回路装置として、モジュール化したものが多く提案さ
れ、集積回路装置をより小型化する傾向にある。以下、
この種の半導体装置について図面を参照して説明する。
第3A図は従来の高周波半導体装置例えば厚膜混成集積
回路の半導体素子部の構成を概略的に示す平面図であり
、第3B図は第3A図のB−B線に沿った断面図、第3
C図は第3A図のC−C線に沿った断面図、第3D図は
第3A図のI)−D線に沿った断面図である。これらの
図において、アルミナ等のセラミック材からなる絶縁基
板(1−)の表面には、メタライズされた導体膜である
入力用導体膜(2)、出力用導体膜(3)及び接地用導
体膜(4)がそれぞれ形成されている。入力用導体膜(
2)は、ワイヤ(5a)によって入力用ポンディングパ
ッド(6)を介して半導体素子(7)例えばnpn型ト
ランジスタに接続されている。接地用導体膜(4)は、
同様にワイヤ(5b)によって接地用ボンディングパッ
ド(8)を介して半導体素子(7)に接続されている。
回路の半導体素子部の構成を概略的に示す平面図であり
、第3B図は第3A図のB−B線に沿った断面図、第3
C図は第3A図のC−C線に沿った断面図、第3D図は
第3A図のI)−D線に沿った断面図である。これらの
図において、アルミナ等のセラミック材からなる絶縁基
板(1−)の表面には、メタライズされた導体膜である
入力用導体膜(2)、出力用導体膜(3)及び接地用導
体膜(4)がそれぞれ形成されている。入力用導体膜(
2)は、ワイヤ(5a)によって入力用ポンディングパ
ッド(6)を介して半導体素子(7)例えばnpn型ト
ランジスタに接続されている。接地用導体膜(4)は、
同様にワイヤ(5b)によって接地用ボンディングパッ
ド(8)を介して半導体素子(7)に接続されている。
半導体素子(ア)は、高周波領域での大電力増幅に使用
するため、発熱量が大きい。従って、半導体素子(7)
の放熱を良くするために、出力用導体膜(3)上に放熱
プレー1〜(9)が設けられている。
するため、発熱量が大きい。従って、半導体素子(7)
の放熱を良くするために、出力用導体膜(3)上に放熱
プレー1〜(9)が設けられている。
この放熱プレー1〜(9)上に、半導体素子(7)がろ
う材等により固着されている。接地用導体膜(4)」二
にはMOS(金属酸化物半導体)容量素子(10)が設
けられており、これは、一般に高周波トランジスタの入
出力インピーダンスが極めて低いなめに用いられている
素子であるにのMO9O9容量素子0)J−には、MO
3容量素子(1−○)用のパッド(lla)及び底面が
接地されたパッド<1lb)が設けられている。
う材等により固着されている。接地用導体膜(4)」二
にはMOS(金属酸化物半導体)容量素子(10)が設
けられており、これは、一般に高周波トランジスタの入
出力インピーダンスが極めて低いなめに用いられている
素子であるにのMO9O9容量素子0)J−には、MO
3容量素子(1−○)用のパッド(lla)及び底面が
接地されたパッド<1lb)が設けられている。
接地用ポンディングパッド(8)とパッド(llb)と
はワイヤ(5b)により接続されているが、高周波領域
での動作では、ワイヤ(5a)、 (5b)が長くなる
と、リアクタンス成分の影響で高い性能が得られなくな
る。そこで、リアクタンス低減のためにワイヤ(5a)
、 (5b)を並列に接続して接地用導体ブリッジく1
2)が設けられている。また、半導体素子(7)の放熱
効果を改善する放熱板(13)例えば銅板が絶縁基板(
1)の裏面に設けられている。
はワイヤ(5b)により接続されているが、高周波領域
での動作では、ワイヤ(5a)、 (5b)が長くなる
と、リアクタンス成分の影響で高い性能が得られなくな
る。そこで、リアクタンス低減のためにワイヤ(5a)
、 (5b)を並列に接続して接地用導体ブリッジく1
2)が設けられている。また、半導体素子(7)の放熱
効果を改善する放熱板(13)例えば銅板が絶縁基板(
1)の裏面に設けられている。
従来の高周波半導体装置は」二連したように構成され、
ワイヤ(5a)、 (5b)の長さを短くして高周波特
性を向」−させようとしているため、半導体素子(7)
は放熱プレー1〜く9)の端部にダイボンド等により固
着されるような構成となっている。ここで、熱は約45
度の広がり角度をもって伝わることが知られており、放
熱プレー1−(9)の片側のみにしか熱は伝導しない。
ワイヤ(5a)、 (5b)の長さを短くして高周波特
性を向」−させようとしているため、半導体素子(7)
は放熱プレー1〜く9)の端部にダイボンド等により固
着されるような構成となっている。ここで、熱は約45
度の広がり角度をもって伝わることが知られており、放
熱プレー1−(9)の片側のみにしか熱は伝導しない。
このため、半導体素子(7)及び放熱板(13)の熱抵
抗を小さくするためには、放熱プレートト(9)と絶縁
基板(1)との接触面積を大きくする必要がある。しか
し、放熱プレート(9)を大きくすると、絶縁基板(1
)の小型化が困難になる。また、ワイヤ(5a)、 (
5b)のポンディングパッドは、接着強度の点から同一
平面上にある方が望ましい。
抗を小さくするためには、放熱プレートト(9)と絶縁
基板(1)との接触面積を大きくする必要がある。しか
し、放熱プレート(9)を大きくすると、絶縁基板(1
)の小型化が困難になる。また、ワイヤ(5a)、 (
5b)のポンディングパッドは、接着強度の点から同一
平面上にある方が望ましい。
[発明が解決しようとする課題]
上述したような高周波半導体装置では、MO8容量素子
(10)がある/ごめに半導体素子(7)と絶縁基板(
1)との接触面積を大きくすることができないので、半
導体素子(7)及び放熱板(13)の熱抵抗を小さくす
ることができず絶縁基板(1)を小型化することができ
ないという問題点があった。
(10)がある/ごめに半導体素子(7)と絶縁基板(
1)との接触面積を大きくすることができないので、半
導体素子(7)及び放熱板(13)の熱抵抗を小さくす
ることができず絶縁基板(1)を小型化することができ
ないという問題点があった。
さらに、MO3容量素子(10)lのパッド(lla)
、(llb>のポンディングパッド、半導体素子(7)
のポンディングパッド(6)、(8)、及び接地用導体
ブリッジ(12)のホンディングパッド(1,2a)の
高さがそれぞれ異なっているため、接着されたワイヤボ
ンディングの信頼性に欠けるという問題点があった。
、(llb>のポンディングパッド、半導体素子(7)
のポンディングパッド(6)、(8)、及び接地用導体
ブリッジ(12)のホンディングパッド(1,2a)の
高さがそれぞれ異なっているため、接着されたワイヤボ
ンディングの信頼性に欠けるという問題点があった。
この発明は、このような問題点を解決するためになされ
たもので、ワイヤを長くすることなく半導体素子及び放
熱板の熱抵抗を小さくすることができる高周波半導体装
置を得ることを目的とする。
たもので、ワイヤを長くすることなく半導体素子及び放
熱板の熱抵抗を小さくすることができる高周波半導体装
置を得ることを目的とする。
[課題を解決するための手段]
この発明に係る高周波半導体装置は、放熱プレートの厚
さを薄くシてその一部に設けられた凸部上に半導体素子
を配置すると共に、MO3容量素子を」二部に配置した
接地用導体ブリッジを備えたものである3 [作 用] この発明においては、放熱アレートを接地用導体ブリッ
ジの下部まで延ばすことができるので、半導体素子及び
放熱プレートの熱抵抗を小さくすることができ、絶縁基
板を小型化することができる。
さを薄くシてその一部に設けられた凸部上に半導体素子
を配置すると共に、MO3容量素子を」二部に配置した
接地用導体ブリッジを備えたものである3 [作 用] この発明においては、放熱アレートを接地用導体ブリッ
ジの下部まで延ばすことができるので、半導体素子及び
放熱プレートの熱抵抗を小さくすることができ、絶縁基
板を小型化することができる。
[実施例]
第1A図はこの発明の一実施例による高周波半導体装置
例えば厚膜混成集積回路の半導体素子部の構成を概略的
に示す平面図であり、第1B図は第1A図のB−B線に
沿った断面図、第1. C図は第1A図のC−C線に沿
った断面図である。これらの図において、(1)〜(1
,3)は上述した従来の高周波半導体装置におけるらの
と全く同一である。
例えば厚膜混成集積回路の半導体素子部の構成を概略的
に示す平面図であり、第1B図は第1A図のB−B線に
沿った断面図、第1. C図は第1A図のC−C線に沿
った断面図である。これらの図において、(1)〜(1
,3)は上述した従来の高周波半導体装置におけるらの
と全く同一である。
但し、接地用導体ブリッジ(12)は第1の接地用導体
ブリッジ(12)とする。
ブリッジ(12)とする。
放熱プレー1〜(9A)は、従来のものよりも薄く、そ
の一部例えば中央部に凸部(9B)が設けられている。
の一部例えば中央部に凸部(9B)が設けられている。
この凸部(9B)上に半導体素子(7)がろう付等によ
り固着されている。この放熱プレート(9A)の上部を
囲んで接地用導体膜(4)上に第2の接地用導体ブリッ
ジ(14)が設けられており、この第2の接地用導体ブ
リッジ(14)上にMO3容量素子(10)がろう付等
により固着されている。
り固着されている。この放熱プレート(9A)の上部を
囲んで接地用導体膜(4)上に第2の接地用導体ブリッ
ジ(14)が設けられており、この第2の接地用導体ブ
リッジ(14)上にMO3容量素子(10)がろう付等
により固着されている。
上記のように構成された高周波半導体装置では、第2の
接地用導体ブリッジ(14)の下部まで放熱プレー1〜
(9A)を広げて設置することができる。
接地用導体ブリッジ(14)の下部まで放熱プレー1〜
(9A)を広げて設置することができる。
従って、半導体素子(7)部分の面積を広げることなく
、熱抵抗を改善することができる。なお、凸部(9B)
の形状は、放熱を考慮して45度以上の角度を持った裾
広がすな形状とするのが望ましい。
、熱抵抗を改善することができる。なお、凸部(9B)
の形状は、放熱を考慮して45度以上の角度を持った裾
広がすな形状とするのが望ましい。
また、凸部(9B)の高さを調節することによって、半
導体素子(7)のボンデインクパッド(6)、(8)と
、第1の接地用導体ブリッジ(12)のポンディングパ
ッド(12a)及びポンディングパッド(11c)、
(11d)のいずれか一方との高さを等しくすることが
できる。これにより、同一水平面上でワイヤボンディン
グを行うことが可能となるので、ワイヤの断線不良等を
抑止することができ、信頼性の高いワイヤボンディング
が可能となる。
導体素子(7)のボンデインクパッド(6)、(8)と
、第1の接地用導体ブリッジ(12)のポンディングパ
ッド(12a)及びポンディングパッド(11c)、
(11d)のいずれか一方との高さを等しくすることが
できる。これにより、同一水平面上でワイヤボンディン
グを行うことが可能となるので、ワイヤの断線不良等を
抑止することができ、信頼性の高いワイヤボンディング
が可能となる。
なお、上述した実施例では、第1の接地用導体ブリッジ
(12)と第2の接地用導体ブリッジ(14)とは、別
々に接地用導体膜(4)に載置されているが、第2図に
示すように、例えばこれらの側部をつなぐことにより一
体化して一体化ブリッジ(15)としてもよく、上記と
同様の効果を奏する。この場合、第1の接地用導体ブリ
ッジ(12)と第2の接地用導体ブリッジ(14)とを
別々に接地用導体膜(4)上に設ける必要はなく、−度
て一体化ブリッジ(15)を設けることができるので、
製造工程を簡略化することができる。
(12)と第2の接地用導体ブリッジ(14)とは、別
々に接地用導体膜(4)に載置されているが、第2図に
示すように、例えばこれらの側部をつなぐことにより一
体化して一体化ブリッジ(15)としてもよく、上記と
同様の効果を奏する。この場合、第1の接地用導体ブリ
ッジ(12)と第2の接地用導体ブリッジ(14)とを
別々に接地用導体膜(4)上に設ける必要はなく、−度
て一体化ブリッジ(15)を設けることができるので、
製造工程を簡略化することができる。
[発明の効果]
この発明は、以上説明したとおり、絶縁基板と、この絶
縁基板の一方の面に形成された入力用導体膜と、上記絶
縁基板の一方の面に形成された出力用導体膜と、上記絶
縁基板の一方の面に形成された少なくとも2つの接地用
導体膜と、上記少なくとも2つの接地用導体膜に設けら
れた接地用導体ブリッジと、このブリッジ上に配置され
た容量素子と、端部が」1記ブリッジ内部に挿入され、
上記出力用導体膜に設けられた放熱プレートと、この放
熱プレート上に配置された半導体素子とを備えたので、
半導体素子及び放熱プレー1〜の熱抵抗を小さくするこ
とができるので、絶縁基板を小型化することができ、ま
た、同一水平面」二でワイヤボンディングを行うことに
より、ワイヤの断線不良等を抑止することができ、信頼
性の高いワイヤボンディングが可能となるという効果を
奏する。
縁基板の一方の面に形成された入力用導体膜と、上記絶
縁基板の一方の面に形成された出力用導体膜と、上記絶
縁基板の一方の面に形成された少なくとも2つの接地用
導体膜と、上記少なくとも2つの接地用導体膜に設けら
れた接地用導体ブリッジと、このブリッジ上に配置され
た容量素子と、端部が」1記ブリッジ内部に挿入され、
上記出力用導体膜に設けられた放熱プレートと、この放
熱プレート上に配置された半導体素子とを備えたので、
半導体素子及び放熱プレー1〜の熱抵抗を小さくするこ
とができるので、絶縁基板を小型化することができ、ま
た、同一水平面」二でワイヤボンディングを行うことに
より、ワイヤの断線不良等を抑止することができ、信頼
性の高いワイヤボンディングが可能となるという効果を
奏する。
第1A図はこの発明の一実施例による高周波半導体装置
の構成を概略的に示す平面図、第1B図は第1A図のB
−B線に沿った断面図、第1C図は第1A図のC−C線
に沿った断面図、第2図はこの発明の他の実施例による
高周波半導体装置の構成を概略的に示す平面図、第3A
図は従来の高周波半導体装置の構成を概略的に示ず平面
図、第3B図は第3A図のB−B線に沿った断面図、第
30図は第3A図のC−C線に沿った断面図、第3D図
は第3A図のD−D線に沿った断面図である。 図において、(1)は絶縁基板、(2)は入力用導体膜
、(3)は出力用導体膜、(4)は接地用導体膜、(5
a)、(5b)はワイヤ、(6)は入力用ポンディング
パッド、(7)は半導体素子、(8)は接地用ポンディ
ングパッド、(9A)は放熱プレート、(9B)は凸部
、(10)はMO8容量素子、(1]、a)(llb)
はパッド、(11c)、 (11cl)はポンディング
パッド、(12)は第1の接地用導体ブリッジ、(13
)は放熱板、(14)は第2の接地用導体ブリッジ、(
15)は一体止ブリッジである。 なお、各図中、同一符号は同一または相当部分を示す。
の構成を概略的に示す平面図、第1B図は第1A図のB
−B線に沿った断面図、第1C図は第1A図のC−C線
に沿った断面図、第2図はこの発明の他の実施例による
高周波半導体装置の構成を概略的に示す平面図、第3A
図は従来の高周波半導体装置の構成を概略的に示ず平面
図、第3B図は第3A図のB−B線に沿った断面図、第
30図は第3A図のC−C線に沿った断面図、第3D図
は第3A図のD−D線に沿った断面図である。 図において、(1)は絶縁基板、(2)は入力用導体膜
、(3)は出力用導体膜、(4)は接地用導体膜、(5
a)、(5b)はワイヤ、(6)は入力用ポンディング
パッド、(7)は半導体素子、(8)は接地用ポンディ
ングパッド、(9A)は放熱プレート、(9B)は凸部
、(10)はMO8容量素子、(1]、a)(llb)
はパッド、(11c)、 (11cl)はポンディング
パッド、(12)は第1の接地用導体ブリッジ、(13
)は放熱板、(14)は第2の接地用導体ブリッジ、(
15)は一体止ブリッジである。 なお、各図中、同一符号は同一または相当部分を示す。
Claims (1)
- 絶縁基板と、この絶縁基板の一方の面に形成された入力
用導体膜と、上記絶縁基板の一方の面に形成された出力
用導体膜と、上記絶縁基板の一方の面に形成された少な
くとも2つの接地用導体膜と、上記少なくとも2つの接
地用導体膜に設けられた接地用導体ブリッジと、このブ
リッジ上に配置された容量素子と、端部が上記ブリッジ
内部に挿入され、上記出力用導体膜に設けられた放熱プ
レートと、この放熱プレート上に配置された半導体素子
とを備えたことを特徴とする高周波半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1314440A JPH0767055B2 (ja) | 1989-12-05 | 1989-12-05 | 高周波半導体装置 |
GB9009041A GB2238908B (en) | 1989-12-05 | 1990-04-23 | High-frequency semiconductor device |
US07/643,099 US5161000A (en) | 1989-12-05 | 1991-01-22 | High-frequency thick-film semiconductor circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1314440A JPH0767055B2 (ja) | 1989-12-05 | 1989-12-05 | 高周波半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03175805A true JPH03175805A (ja) | 1991-07-30 |
JPH0767055B2 JPH0767055B2 (ja) | 1995-07-19 |
Family
ID=18053383
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1314440A Expired - Lifetime JPH0767055B2 (ja) | 1989-12-05 | 1989-12-05 | 高周波半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5161000A (ja) |
JP (1) | JPH0767055B2 (ja) |
GB (1) | GB2238908B (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2292003A (en) * | 1994-07-29 | 1996-02-07 | Ibm Uk | Direct chip attach |
US5939739A (en) * | 1996-05-31 | 1999-08-17 | The Whitaker Corporation | Separation of thermal and electrical paths in flip chip ballasted power heterojunction bipolar transistors |
WO1998020553A1 (en) * | 1996-11-05 | 1998-05-14 | Philips Electronics N.V. | Semiconductor device with a high-frequency bipolar transistor on an insulating substrate |
US5841184A (en) * | 1997-09-19 | 1998-11-24 | The Whitaker Corporation | Integrated emitter drain bypass capacitor for microwave/RF power device applications |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3387190A (en) * | 1965-08-19 | 1968-06-04 | Itt | High frequency power transistor having electrodes forming transmission lines |
GB1396680A (en) * | 1972-11-30 | 1975-06-04 | Power Hybrids Inc | Hermetically sealed semi-conductor device |
US4161740A (en) * | 1977-11-07 | 1979-07-17 | Microwave Semiconductor Corp. | High frequency power transistor having reduced interconnection inductance and thermal resistance |
US4400711A (en) * | 1981-03-31 | 1983-08-23 | Rca Corporation | Integrated circuit protection device |
-
1989
- 1989-12-05 JP JP1314440A patent/JPH0767055B2/ja not_active Expired - Lifetime
-
1990
- 1990-04-23 GB GB9009041A patent/GB2238908B/en not_active Expired - Fee Related
-
1991
- 1991-01-22 US US07/643,099 patent/US5161000A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
GB9009041D0 (en) | 1990-06-20 |
US5161000A (en) | 1992-11-03 |
GB2238908A (en) | 1991-06-12 |
GB2238908B (en) | 1993-09-22 |
JPH0767055B2 (ja) | 1995-07-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5717249A (en) | RF power amplifying circuit device | |
US3683241A (en) | Radio frequency transistor package | |
GB2264001A (en) | High frequency high-power transistor | |
JPH10303356A (ja) | リードフレームとそれを用いた半導体パッケージ及びその製造方法 | |
WO2005112113A2 (en) | Mounting with auxiliary bumps | |
JPH08222657A (ja) | 半導体集積回路装置 | |
US6930334B2 (en) | High frequency semiconductor device | |
JP2938344B2 (ja) | 半導体装置 | |
JPH07297609A (ja) | 半導体装置 | |
EP0835047A2 (en) | RF-driven semiconductor device | |
JPH03175805A (ja) | 高周波半導体装置 | |
JPH0210756A (ja) | マイクロウェーブ・チップの相互接続及び保護のためのデバイス | |
JPH0595212A (ja) | 高周波半導体混成集積回路装置 | |
JPH10321791A (ja) | オペアンプ装置 | |
JP2007324499A (ja) | 高周波用半導体装置 | |
JPH04296103A (ja) | 高周波半導体混成集積回路装置 | |
JPH0936617A (ja) | 高周波モジュール | |
JPH06260857A (ja) | 半導体装置 | |
TW202310256A (zh) | 半導體裝置及接合襯墊配置 | |
JPH08264592A (ja) | フィルタ及び、又は共振子のための構造体 | |
JPS6327859B2 (ja) | ||
JPH09246425A (ja) | 半導体パッケージおよび半導体装置 | |
TW200421567A (en) | Semiconductor device | |
JPH0697359A (ja) | Lsiチップの実装構造 | |
JPH01283951A (ja) | トランジスタ装置 |