JPH09246425A - 半導体パッケージおよび半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】構造的にさほど複雑ではなく、安価で、しかも
小型化しても良好な信号伝搬特性で動作可能な半導体パ
ッケージおよび半導体装置を提供する。 【解決手段】パッケージ基板基部１０上に台座１２を設
け、台座１２間を溝１４とし、台座１２上に伝送線路配
線となるインナーリード３０を設ける。インナーリード
３０間には、誘電率が小さい空気が存在するので、イン
ナーリード３０の特性インピーダンスを５０Ωに保った
まま、インナーリード３０の配線間隔を狭めることがで
きる。また、インナーリード３０の配線間容量も小さく
なって、クロストークノイズも減少する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はＩＣ（Integrated C
ircuits）、ＬＳＩ（Large-Scale-Integrated-Circuit
s）等の半導体素子を搭載する半導体パッケージおよび
半導体装置に関する。

【０００２】

【従来の技術】近年のコンピュータの大集積化、高速化
に伴い、半導体パッケージには、入出力端子の増加、高
周波化、小型化、そして構造の簡素化が要求されてい
る。また、半導体論理素子の高速スイッチング動作によ
って生じる直流電源電圧のゆれ（スイッチングノイズ）
等を低減できるように、ノイズ除去用コンデンサの設置
やパッケージ構造の工夫等が求められている。このよう
な要求に対応できる半導体パッケージとしては、ＱＦＰ
（Quad-Flat-Package）型、ＰＧＡ（Pin-Grid-Array）
型などを挙げることができる。

【０００３】図５に示すように、ＱＦＰ型パッケージ
は、構造的に簡素化が図られており、また安価でもある
ため多数利用されている。このＱＦＰ型パッケージは、
一般的に、セラミックスパッケージ基板５０の中央部に
設けられたキャビティ５１内にＬＳＩ８２が搭載され、
セラミックスパッケージ基板５０の４つの上側部５２の
表面５５上に複数のインナーリード３０が内側から外側
に向かって放射状に広がってそれぞれ設けられ、インナ
ーリード３０の内側の端部３２はＬＳＩ８２とボンディ
ングワイヤ８４によって接続され、パッケージ外周側の
端部３４はアウターリードフレーム７０に接続されて、
パッケージ外部への入出力ができる構造となっている。

【０００４】また、図７に示すように、ＰＧＡ型パッケ
ージにおいては、パッケージ基板本体３４０の中央部に
設けられたキャビティ３５０内にＬＳＩ３１０が搭載さ
れている。パッケージ基板本体３４０は、複数のセラミ
ックス層３４１〜３４５が積層・一体化されて形成され
ている。セラミックス層３４２〜３４５上には内部配線
がそれぞれ形成され、各層の内部配線はビアホール３２
０によって接続されている。ＬＳＩ３１０はボンディン
グワイヤ３３２によりキャビティ３５０内に露出するパ
ッド３３４に接続されている。パッド３３４は、セラミ
ックス層３４２上の内部配線３３６と連続して形成され
ており、内部配線３３６はビアホール３２０や他のセラ
ミックス層３４３〜３４５上の内部配線を介してパッケ
ージ基板本体３４０の裏面にグリッド状に形成された外
部入出力ピン３２２に接続されている。なお、このタイ
プのパッケージでは、一般的に基板材料としてアルミナ
が、配線材料としてタングステンが用いられている。

【０００５】

【発明が解決しようとする課題】近年の高速スイッチン
グ動作に伴い、上述のようなＱＦＰ型パッケージのリー
ド数は増加傾向にある。一方、インナーリード３０やア
ウターリードフレーム７０等においては、信号伝搬特性
の規格は５０Ωの特性インピーダンスであるため、イン
ナーリード３０やアウターリードフレーム７０の特性イ
ンピーダンスを５０Ωに整合させる必要がある。

【０００６】従来のインナーリード３０は、図６に模式
的に示すように、表面１６０が平坦なセラミックスパッ
ケージ基板１００上に形成されていた。このような構造
では、インナーリード３０間の間隔を狭めてパッケージ
の大きさを変えずにインナーリード３０の配線本数を増
やそうとすると、特性インピーダンスが５０Ωからずれ
てしまうので、配線間隔を縮小してインナーリード３０
の配線本数を増加させるには限界があった。そこで、特
性インピーダンスを整合させたままインナーリード３０
の配線本数を増加させるためには、インナーリード３０
間の配線間隔を一定の値以上に保ちつつインナーリード
３０の配線本数を増加させる必要があり、その結果、パ
ッケージの大型化を招いていた。このように、従来の構
造のＱＦＰ型パッケージでは、パッケージ自体を小型化
することは困難であった。

【０００７】一方、ＰＧＡ型パッケージにおいては、上
述のように、伝送線路配線は積層構造を利用した多層配
線が可能であるので伝送線路配線間隔には余裕がある。
従って、配線本数を増加させても特性インピーダンスを
整合させることはさほど困難ではなく、小型のまま配線
本数を増加させることができる構造である。

【０００８】しかし、高速スイッチング動作で周波数が
高くなるにつれて、多層の伝送線路配線間で寄生成分Ｌ
（インダクタンス）、Ｃ（キャパシタンス）、Ｒ（抵
抗）が増加して信号伝搬特性に悪影響を与える可能性が
ある。そのため、従来のＰＧＡタイプのパッケージで
は、寄生成分が原因で発生するノイズを効果的に除去す
るためにバイパスコンデンサが用いられている。このバ
イパスコンデンサとしては、パッケージ基板本体の内部
において積層間において作り込まれる内蔵コンデンサ
や、パッケージ外部においてはんだ等により接続される
外付けチップ型コンデンサ等が使用されている。これら
のバイパスコンデンサを用いることで、直流電源電圧に
付加されるノイズ成分を除去し、信号伝搬に悪影響を与
えずにＬＳＩを動作させることが可能になった。

【０００９】しかし、ＰＧＡ型パッケージは、その構造
が複雑であるためＱＦＰ型パッケージと比較して高価で
ある。

【００１０】また、上述したような構成のノイズ除去用
コンデンサ付きＰＧＡ型パッケージにあっては、まず、
内蔵コンデンサをパッケージ内部に作り込む場合には、
この内蔵コンデンサは、例えば、薄い誘電体セラミック
スシートと電極層とが交互に複数積層されてパッケージ
内に形成されるため、パッケージ構造が複雑となる。ま
た作り込む際に、電極間で断線、短絡等が起こりやす
く、歩留まり低下を起こす原因となっている。

【００１１】また、パッケージ外部において半田等によ
って接続される外付けチップ型コンデンサを搭載するパ
ッケージでは、ＬＳＩの発熱を防ぐために設けられてい
る放熱用のヒートスラグないしはヒートスプレッダー等
との兼ね合いから、コンデンサ設置時に、その高さ、ス
ペース等の問題が生じ、外付けチップ型コンデンサの安
価な半田付けが困難となる。また、内蔵コンデンサと同
様に、設置、接続後の接続不良、断線、短絡等の問題が
起こる可能性がある。

【００１２】以上のように、バイパスコンデンサをパッ
ケージの内部に作り込んだり、また外部に搭載したりす
ることは、歩留まり低下を引き起こす主要因であるた
め、安価な高速動作用半導体パッケージを提供するとい
う点では問題となる。

【００１３】本発明はこのような課題を解決するために
なされたものであり、その主な目的は、構造的にさほど
複雑ではなく、安価で、しかも小型化しても良好な信号
伝搬特性で動作可能な半導体パッケージおよび半導体装
置を提供することにある。

【００１４】

【課題を解決するための手段】上記目的を達成するた
め、本発明の半導体パッケージは、伝送線路配線がパッ
ケージ基板上に形成された半導体パッケージにおいて、
前記パッケージ基板がパッケージ基板基部と前記パッケ
ージ基板基部上に設けられた複数の台座とを備え、前記
複数の台座間には溝がそれぞれ形成され、前記溝内には
前記台座を構成する物質よりも誘電率が小さい物質が存
在し、前記台座上に前記伝送線路配線が形成されている
ことを特徴とする。

【００１５】また、本発明の半導体装置は、半導体素子
と、前記半導体素子に電気的に接続された伝送線路配線
がパッケージ基板上に形成された半導体パッケージと、
を備える半導体装置において、前記パッケージ基板がパ
ッケージ基板基部と前記パッケージ基板基部上に設けら
れた複数の台座とを備え、前記複数の台座間には溝が形
成され、前記溝内には前記台座を構成する物資よりも誘
電率が小さい物質が存在し、前記台座上に前記伝送線路
配線が形成されていることを特徴とする。

【００１６】このように、伝送線路配線が台座上に形成
され、台座間には溝が形成され、溝内には台座を構成す
る物資よりも誘電率が小さい物質が存在するので、伝送
線路配線の直下のみに誘電率が大きい物質（例えば、台
座をアルミナで構成する場合には、その比誘電率は９．
３である。）が存在し、それ以外の伝送線路配線の周
囲、特に伝送線路配線間には、誘電率が小さい物質が存
在することになる。従って、伝送線路配線の特性インピ
ーダンスを所定の値に保ったまま、伝送線路配線の配線
間隔を狭めることができる。その結果、伝送線路配線の
配線本数を増加させても半導体パッケージが大型化する
ことはなく、場合によっては、小型化することもできる
ようになる。

【００１７】また、伝送線路配線間には誘電率が小さい
物質が存在することになるので、伝送線路配線間に発生
する寄生成分、特に配線間容量（浮遊容量）を下げるこ
とができ、その結果、漏話（クロストークノイズ）など
の電源、電流ノイズの発生を防ぐことが可能となる。ま
た、このように配線間容量が小さくなっているのだか
ら、伝送線路配線の配線間隔を小さくして配線本数を増
加させても、クロストークノイズの増大が防止される。

【００１８】このように、伝送線路配線の配線間隔を狭
め、伝送線路配線の配線本数を増加させても、特性イン
ピーダンスを整合させることができクロストークの増大
も防止されるので、伝送損失の少ない良好な信号伝搬特
性を得ることができる。

【００１９】なお、溝に存在する誘電率が小さい物質
は、好ましくは空気である。空気の比誘電率は１である
ので、伝送線路配線間の誘電率が最も小さくなり、その
結果、上記特性インピーダンスの整合やクロストークノ
イズ発生防止の効果が顕著となる。

【００２０】そして、この伝送線路配線の一端部が半導
体素子とリード線、特にボンディングワイヤで接続され
ており、他端部が半導体パッケージの外部に突出する外
部端子と接続されている構成とすることにより、半導体
素子から外部端子までの間の配線は１層の伝送線路配線
のみであるので、パッケージ構造も比較的簡単なものと
なり、その製造も比較的容易となる。また、多層配線の
場合のように、多層配線間で寄生成分が生じることもな
く、従って、この寄生成分が原因で発生するノイズ除去
用のバイパスコンデンサを搭載する必要もなくなる。

【００２１】

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。

【００２２】図１は、本発明の半導体パッケージの基本
構造を説明するための断面図である。本発明の半導体パ
ッケージは、セラミックスパッケージ基板１００上にイ
ンナーリード３０が形成されているという点では、図６
に示した従来の構造と同様であるが、本発明において
は、このセラミックスパッケージ基板１００の構造が従
来とは大きく異なっている。

【００２３】すなわち、セラミックスパッケージ基板１
００は、パッケージ基板基部１０と台座１２とを備えて
いる。パッケージ基板基部１０の表面１５０は平坦であ
り、その表面１５０上に、断面が台形状の台座１２が設
けられている。台座１２間には溝１４が形成される。台
座１２の表面１３上にインナーリード３０が設けられて
いる。このインナーリード３０は、インナーリード３０
を伝わる信号の周波数が高くなると伝送線路配線として
機能する。なお、パッケージ基板基部１０と台座１２と
はアルミナからなり、インナーリード３０はタングステ
ンで形成されている。

【００２４】このように、インナーリード３０は台座１
２上に形成され、台座１２間には溝１４が形成されるの
で、インナーリード３０の直下のみに誘電率が大きいセ
ラミックス（アルミナの比誘電率は９．３）が存在し、
それ以外のインナーリード３０の周囲、特にインナーリ
ード３０間には、誘電率が小さい空気（空気の比誘電率
は１）が存在することになる。従って、インナーリード
３０の特性インピーダンスを５０Ωに保ったまま、イン
ナーリード３０の配線間隔を、図６に示した従来の場合
よりも狭めることができる。その結果、インナーリード
３０の配線本数を増加させても半導体パッケージが大型
化することはなく、場合によっては、小型化することも
できるようになる。また、インナーリード３０の配線間
容量も小さくなって、クロストークノイズも減少する。
その結果、伝送損失が小さい良好な信号伝搬特性が得ら
れる。そして、このように配線間容量が小さくなってい
るのだから、インナーリード３０の配線間隔を小さくし
て配線本数を増加させても、クロストークノイズの増大
が防止される。

【００２５】図２は、このような本発明の半導体パッケ
ージの一製造方法を説明するための断面図である。

【００２６】まず、グリーンシートで平板のグリーンシ
ートアルミナ基板１１０を作成する。それとは別に、ア
ルミナのグリーンシート１１２上にタングステンからな
るインナーリード１３０を形作り、その後、インナーリ
ード１３０と同一形状にグリーンシート１１２の型を取
る。その後、平板のグリーンシートアルミナ基板１１０
と加工されたグリーンシート１１２の両者を重ね合わ
せ、炉にて同時焼成して、図１に示す半導体パッケージ
の基本構造を得る。

【００２７】図３は、本発明の半導体パッケージの他の
製造方法を説明するための断面図である。

【００２８】まず、平板のアルミナパッケージ基板２０
の表面２１上に所定の形状でタングステンからなるイン
ナーリード３０を選択的に形成する。その後、インナー
リード３０をレジスト４０によりマスキングして、通常
用いられるエッチング技術によりアルミナパッケージ基
板２０をエッチングする。これにより、インナーリード
３０の下には台座２２が形成され、インナーリード３０
間には溝２４が形成されて、図１に示す半導体パッケー
ジの基本構造が得られる。

【００２９】このようにして製造された半導体パッケー
ジのインナーリード３０は特性インピーダンス５０Ωに
整合されている必要がある。そこで、図１の構造のセラ
ミックスパッケージ基板１００上に形成されたインナー
リード３０の特性インピーダンスを５０Ωにするための
インナーリード３０の線幅Ｌと配線間距離Ｗとの関係を
溝深さＤをパラメータとして図４に示した。ここで、溝
深さＤとは、台座１２の表面１３からパッケージ基板基
部１０の表面１５０までの距離をいう。また、図４に
は、図６に示すように表面が平坦で溝が形成されていな
い従来のセラミックスパッケージ基板１００上に形成さ
れたインナーリード３０の場合についても併せて示して
いる（黒丸参照）。

【００３０】この図４から、インナーリード３０を台座
１２上に設け、インナーリード３０間に溝１４を設けた
本発明の配線構造においては、従来のように表面が平坦
で溝を設けていないセラミックスパッケージ基板上にイ
ンナーリードを設けた場合と比較して、配線間距離Ｗを
短くしても、５０Ωの特性インピーダンスが得られるこ
とがわかる。また、溝１４を深くすれば、それに応じて
配線間距離Ｗをより短くできることもわかる。

【００３１】例えば、インナーリード３０の線幅Ｌが１
４０μｍのとき、従来技術と本発明との配線間距離Ｗの
比較をすれば、台座の高さ（溝深さＤ）を５０μｍ（２
ｍｉｌ）、７５μｍ（３ｍｉｌ）、１００μｍ（４ｍｉ
ｌ）、１２５μｍ（５ｍｉｌ）とした場合、本発明の配
線間距離は従来の配線間距離のそれぞれ４５％、３５
％、２６％、２５％となる。

【００３２】図５は、本発明のＱＦＰ型パッケージを説
明するための断面図である。

【００３３】このＱＦＰ型パッケージ２００は、キャビ
ティダウンタイプで表面実装型の半導体パッケージであ
る。このＱＦＰ型パッケージ２００においては、セラミ
ックスパッケージ基板５０の中央部に設けられたキャビ
ティ５１内にＬＳＩ８２が搭載されている。セラミック
スパッケージ基板５０の４つの上側部５２の各表面５５
上には複数のインナーリード３０がそれぞれ設けられて
いる。セラミックスパッケージ基板５０の上側部５２の
表面５５には、図１に示すような台座がパッケージの内
側から外側に向かって放射状に広がって設けられ、台座
間には溝が形成されている。各台座上には、インナーリ
ード３０が同様に内側から外側に向かって放射状に広が
ってそれぞれ設けられている。各インナーリード３０の
内側の端部３２はＬＳＩ８２のボンディングパッドと金
線からなるボンディングワイヤ８４によって接続されて
いる。インナーリード３０のパッケージ外周側の端部３
４はアウターリードフレーム７０に接続されている。

【００３４】ＬＳＩ８２の動作周波数が高い場合には、
インナーリード３０は伝送線路配線として機能する。本
発明においては、インナーリード３０は台座上に設けら
れ、台座間には溝が形成されているから、インナーリー
ド３０の特性インピーダンスを５０Ωに保ったまま配線
間距離を短くでき、その結果、ＱＦＰ型パッケージ２０
０の専有面積を小さくできる。

【００３５】さらに、このＱＦＰ型パッケージ２００に
おいては、配線はインナーリード３０の１層のみである
ので、比較的簡単な構造であり、その製造も比較的容易
である。また、多層配線の場合のように、多層配線間で
寄生成分が生じることもなく、従って、この寄生成分が
原因で発生するノイズ除去用のバイパスコンデンサを搭
載する必要もない。

【００３６】セラミックスパッケージ基板５０の上側部
５２の外周側上にはセラミックス枠体８８が設けられ、
セラミックス枠体８８は低融点ガラス８６によってセラ
ミックスパッケージ基板５０上に固着されている。この
場合に、インナーリード３０間の溝にも低融点ガラス８
６が充填されることになるが、その箇所はパッケージ外
周部のみであり、インナーリード３０は内側から外側に
向かって放射状に形成されているから、低融点ガラス８
６が存在する箇所においてはインナーリード３０の配線
間距離は内側に比べて大きくなっている。また、低融点
ガラス８６の比誘電率はアルミナよりも小さい。従っ
て、この部分においては、たとえ、インナーリード３０
間に低融点ガラス８６が存在しても、インナーリードの
特性インピーダンスを５０Ωに保つことができ、また、
配線間容量も大きくはならず、クロストークも抑制され
たままとなる。

【００３７】また、セラミックスキャップ９２が低融点
ガラス９０によりセラミックス枠体８８上に固着されて
ＬＳＩ８２を封じている。セラミックスパッケージ基板
５０の裏面５７にはヒートシンク９４が設けられてい
る。

【００３８】セラミックスパッケージ基板５０はアルミ
ナからなっており、インナーリード３０はタングステン
（または４２アロイ）からなっており、アウターリード
フレーム７０は４２アロイで構成されている。

【００３９】このように構成されたＱＦＰ型パッケージ
２００を、ＩＢＭ社などで開発されたＰｏｗｅｒＰＣク
ラスの入出力ピン（３０４ピン）を持つパッケージに応
用する場合を検討する。ここで、ＱＦＰ型パッケージの
一辺の長さを（配線幅×３０４／４＋配線間距離×（３
０４／４−１））と定義する。この一辺の長さは、図６
に示した従来の構造を採用した場合には２１．９ｍｍ、
図１に示した本発明の構造を採用し台座の高さ（溝深さ
Ｄ）を２ｍｉｌとした場合には１５．７ｍｍ（縮小率７
１．７％）、５ｍｉｌとした場合では、１３．５ｍｍ
（同６１．６％）とすることが可能となり、ＱＦＰ型パ
ッケージの専有面積をかなり小さくできる。

【００４０】以上、本発明の実施の形態を説明したが、
本発明は、上記の実施の形態に限定されることはなく、
種々の変形、応用が可能である。例えば、上記実施の形
態では、台座１２の断面形状を、上底の長さが下底の長
さよりも短い台形状としたが、逆に上底の長さが下底の
長さよりも長い台形状とすることもでき、上底の長さと
下底の長さが等しい矩形状とすることもできる。また、
インナーリード３０とアウターリードフレーム７０とを
別個に形成したが、インナーリード３０とアウターリー
ドフレーム７０とを単一のリードフレームで形成して、
セラミックスパッケージ基板５０の台座上にそのリード
フレームを金属ろう材等で貼り付けてもよい。

【００４１】

【発明の効果】以上詳述したように、本発明にあって
は、伝送線路配線を台座上に形成し、台座間の溝内には
台座を構成する物質よりも誘電率が小さい物質が存在す
るようにしたから、伝送線路配線の配線間隔を狭めて伝
送線路配線の配線本数を増加させても特性インピーダン
スを整合させることができ、またクロストークの増大も
防止される。また、構造も複雑ではなくて比較的容易に
製造できるので、伝送損失の少ない良好な信号伝搬特性
を有する半導体パッケージや半導体装置を安価に提供す
ることができる。

【図面の簡単な説明】

【図１】本発明の半導体パッケージの基本構造を説明す
るための断面図である。

【図２】本発明の半導体パッケージの一製造方法を説明
するための断面図である。

【図３】本発明の半導体パッケージの他の製造方法を説
明するための断面図である。

【図４】本発明および従来の半導体パッケージの伝送線
路配線の線幅と配線間距離との関係を示すグラフであ
る。

【図５】本発明および従来のＱＦＰを説明するための断
面図である。

【図６】従来の半導体パッケージの構造を説明するため
の断面図である。

【図７】従来のＰＧＡを説明するための部分切り欠き断
面図である。

【符号の説明】

１０…パッケージ基板基部 １２…台座 １３…表面 １４…溝 ２０…セラミックスパッケージ基板 ３０…インナーリード ５０…セラミックスパッケージ基板 ５２…上側部 ７０…アウターリードフレーム ８２…ＬＳＩ ８４…ボンディングワイヤ ８６…低融点ガラス ８８…セラミックス枠体 ９０…低融点ガラス ９２…セラミックスキャップ １００…セラミックスパッケージ基板 １５０…表面 ２００…ＱＦＰ Ｄ…溝深さ Ｌ…線幅 Ｗ…溝幅

Claims (6)

【特許請求の範囲】
1. 【請求項１】伝送線路配線がパッケージ基板上に形成さ
   れた半導体パッケージにおいて、前記パッケージ基板が
   パッケージ基板基部と前記パッケージ基板基部上に設け
   られた複数の台座とを備え、前記複数の台座間には溝が
   それぞれ形成され、前記溝内には前記台座を構成する物
   質よりも誘電率が小さい物質が存在し、前記台座上に前
   記伝送線路配線が形成されていることを特徴とする半導
   体パッケージ。
2. 【請求項２】前記溝に存在する誘電率が小さい物質が、
   空気であることを特徴とする請求項１記載の半導体パッ
   ケージ。
3. 【請求項３】前記伝送線路配線の一端部が前記半導体パ
   ッケージに搭載される半導体素子からのリード線の接続
   部であり、前記伝送線路配線の他端部に前記半導体パッ
   ケージの外部に突出する外部端子が接続されていること
   を特徴とする請求項１または２記載の半導体パッケー
   ジ。
4. 【請求項４】半導体素子と、前記半導体素子に電気的に
   接続された伝送線路配線がパッケージ基板上に形成され
   た半導体パッケージと、を備える半導体装置において、 前記パッケージ基板がパッケージ基板基部と前記パッケ
   ージ基板基部上に設けられた複数の台座とを備え、前記
   複数の台座間には溝が形成され、前記溝内には前記台座
   を構成する物資よりも誘電率が小さい物質が存在し、前
   記台座上に前記伝送線路配線が形成されていることを特
   徴とする半導体装置。
5. 【請求項５】前記溝に存在する誘電率が小さい物質が、
   空気であることを特徴とする請求項４記載の半導体装
   置。
6. 【請求項６】前記伝送線路配線の一端部が前記半導体素
   子とリード線で接続されており、前記伝送線路配線の他
   端部が前記半導体パッケージの外部に突出する外部端子
   と接続されていることを特徴とする請求項４または５記
   載の半導体装置。