JPH06275736A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH06275736A JPH06275736A JP5065236A JP6523693A JPH06275736A JP H06275736 A JPH06275736 A JP H06275736A JP 5065236 A JP5065236 A JP 5065236A JP 6523693 A JP6523693 A JP 6523693A JP H06275736 A JPH06275736 A JP H06275736A
- Authority
- JP
- Japan
- Prior art keywords
- matching circuit
- transistor chip
- package
- semiconductor device
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Microwave Amplifiers (AREA)
Abstract
(57)【要約】
【構成】 パッケージ７のトランジスタチップ２及び整
合回路基板３が配置される面に溝６1〜６6が設けられ、
トランジスタチップ２及び整合回路基板３が溝６1〜６6
に合わせて取り付けられることを特徴としている。 【効果】 トランジスタチップ２及び整合回路基板３の
位置決めが容易になり、さらに、それらの取り付け位置
のばらつきが抑えられることにより高周波特性の均一性
の向上を図ることができる。
合回路基板３が配置される面に溝６1〜６6が設けられ、
トランジスタチップ２及び整合回路基板３が溝６1〜６6
に合わせて取り付けられることを特徴としている。 【効果】 トランジスタチップ２及び整合回路基板３の
位置決めが容易になり、さらに、それらの取り付け位置
のばらつきが抑えられることにより高周波特性の均一性
の向上を図ることができる。
Description
【０００１】
【産業上の利用分野】この発明は、高周波信号を処理す
るトランジスタチップと整合回路基板とを内蔵した半導
体装置に関するものである。
るトランジスタチップと整合回路基板とを内蔵した半導
体装置に関するものである。
【０００２】
【従来の技術】図８、図９は従来の半導体装置を示す側
断面図、斜視図である。図において、１はこの半導体装
置のパッケージ、２はパッケージ１内に設けられた突出
部１ａの上に配置され、高周波信号を処理するトランジ
スタチップ、３はパッケージ１内の平坦部１ｂ上に配置
され、トランジスタチップ２と外部の回路（図示せず）
との電気的整合をとる整合回路基板、４はトランジスタ
チップ２上に設けられた電極と整合回路基板３上に設け
られた電極とを接続するワイヤ、５は整合回路基板３に
接続され、パッケージ１の外に出ている入出力端子であ
る。
断面図、斜視図である。図において、１はこの半導体装
置のパッケージ、２はパッケージ１内に設けられた突出
部１ａの上に配置され、高周波信号を処理するトランジ
スタチップ、３はパッケージ１内の平坦部１ｂ上に配置
され、トランジスタチップ２と外部の回路（図示せず）
との電気的整合をとる整合回路基板、４はトランジスタ
チップ２上に設けられた電極と整合回路基板３上に設け
られた電極とを接続するワイヤ、５は整合回路基板３に
接続され、パッケージ１の外に出ている入出力端子であ
る。
【０００３】次に、上記従来の半導体装置を製作する方
法について説明する。パッケージ１の内部の上面は突出
部１ａ及び平坦部１ｂとなっており、突出部１ａ上にト
ランジスタチップ２が取り付けられ、平坦部１ｂ上に数
個の整合回路基板３が取り付けられている。これらの取
り付けは作業者によって行われているが、突出部１ａの
幅はトランジスタチップ２の幅よりも大きいため、トラ
ンジスタチップ２の位置決めは、作業者が突出部１ａの
ほぼ中央に目分量で取り付けることによってなされてい
る。整合回路基板３についても同様に、平坦部１ｂ上に
２個の整合回路基板３を目分量によって配置することに
よって位置決めされている。
法について説明する。パッケージ１の内部の上面は突出
部１ａ及び平坦部１ｂとなっており、突出部１ａ上にト
ランジスタチップ２が取り付けられ、平坦部１ｂ上に数
個の整合回路基板３が取り付けられている。これらの取
り付けは作業者によって行われているが、突出部１ａの
幅はトランジスタチップ２の幅よりも大きいため、トラ
ンジスタチップ２の位置決めは、作業者が突出部１ａの
ほぼ中央に目分量で取り付けることによってなされてい
る。整合回路基板３についても同様に、平坦部１ｂ上に
２個の整合回路基板３を目分量によって配置することに
よって位置決めされている。
【０００４】
【発明が解決しようとする課題】従来の半導体装置は以
上のように構成されていたので、トランジスタチップ２
及び整合回路基板３をパッケージ１上面の所定の位置に
正確に位置決めするのが困難であるという課題があっ
た。さらに、トランジスタチップ２や整合回路基板３を
正確に位置決めすることができずそれらの取り付け位置
がばらついた場合には、それらの間を接続するワイヤ４
の長さもばらつき、取り付け位置やワイヤ長のばらつき
のために、この半導体装置の高周波特性にばらつきが生
じてしまうという課題があった。
上のように構成されていたので、トランジスタチップ２
及び整合回路基板３をパッケージ１上面の所定の位置に
正確に位置決めするのが困難であるという課題があっ
た。さらに、トランジスタチップ２や整合回路基板３を
正確に位置決めすることができずそれらの取り付け位置
がばらついた場合には、それらの間を接続するワイヤ４
の長さもばらつき、取り付け位置やワイヤ長のばらつき
のために、この半導体装置の高周波特性にばらつきが生
じてしまうという課題があった。
【０００５】この発明は、上記のような課題を解消する
ためになされたもので、トランジスタチップ及び整合回
路基板の位置決めを容易にし、さらに、それらの取り付
け位置のばらつきを抑えることによって、高周波特性の
均一性の向上を図ることができる半導体装置を得ること
を目的とする。
ためになされたもので、トランジスタチップ及び整合回
路基板の位置決めを容易にし、さらに、それらの取り付
け位置のばらつきを抑えることによって、高周波特性の
均一性の向上を図ることができる半導体装置を得ること
を目的とする。
【０００６】
【課題を解決するための手段】この発明の請求項１に係
る半導体装置は、パッケージのトランジスタチップ及び
整合回路基板が配置される面に溝が設けられ、トランジ
スタチップ及び整合回路基板が溝に合わせて取り付けら
れるものである。
る半導体装置は、パッケージのトランジスタチップ及び
整合回路基板が配置される面に溝が設けられ、トランジ
スタチップ及び整合回路基板が溝に合わせて取り付けら
れるものである。
【０００７】この発明の請求項２に係る半導体装置は、
パッケージのトランジスタチップ及び整合回路基板が配
置される面に突起が設けられ、トランジスタチップ及び
整合回路基板が突起に合わせて取り付けられるものであ
る。
パッケージのトランジスタチップ及び整合回路基板が配
置される面に突起が設けられ、トランジスタチップ及び
整合回路基板が突起に合わせて取り付けられるものであ
る。
【０００８】この発明の請求項３に係る半導体装置は、
パッケージのトランジスタチップ及び整合回路基板が配
置される面に着色された部分である着色部が設けられ、
トランジスタチップ及び整合回路基板が着色部に合わせ
て取り付けられるものである。
パッケージのトランジスタチップ及び整合回路基板が配
置される面に着色された部分である着色部が設けられ、
トランジスタチップ及び整合回路基板が着色部に合わせ
て取り付けられるものである。
【０００９】
【作用】この発明の請求項１に係る半導体装置において
は、パッケージに設けられた溝に合わせてトランジスタ
チップや整合回路基板の位置決めを行うことによりそれ
らの取り付けが容易になり、それらの取り付け位置やそ
れらを接続するワイヤの長さのばらつきが抑えられるた
め高周波特性の均一性が向上する。
は、パッケージに設けられた溝に合わせてトランジスタ
チップや整合回路基板の位置決めを行うことによりそれ
らの取り付けが容易になり、それらの取り付け位置やそ
れらを接続するワイヤの長さのばらつきが抑えられるた
め高周波特性の均一性が向上する。
【００１０】この発明の請求項２に係る半導体装置にお
いては、パッケージに設けられた突起に合わせてトラン
ジスタチップや整合回路基板の位置決めを行うことによ
りそれらの取り付けが容易になり、それらの取り付け位
置やそれらを接続するワイヤの長さのばらつきが抑えら
れるため高周波特性の均一性が向上する。
いては、パッケージに設けられた突起に合わせてトラン
ジスタチップや整合回路基板の位置決めを行うことによ
りそれらの取り付けが容易になり、それらの取り付け位
置やそれらを接続するワイヤの長さのばらつきが抑えら
れるため高周波特性の均一性が向上する。
【００１１】この発明の請求項３に係る半導体装置にお
いては、パッケージに設けられた着色部に合わせてトラ
ンジスタチップや整合回路基板の位置決めを行うことに
よりそれらの取り付けが容易になり、それらの取り付け
位置やそれらを接続するワイヤの長さのばらつきが抑え
られるため高周波特性の均一性が向上する。
いては、パッケージに設けられた着色部に合わせてトラ
ンジスタチップや整合回路基板の位置決めを行うことに
よりそれらの取り付けが容易になり、それらの取り付け
位置やそれらを接続するワイヤの長さのばらつきが抑え
られるため高周波特性の均一性が向上する。
【００１２】
【実施例】実施例１．この実施例１は、この発明の請求
項１に係る一実施例である。図１、図２はこの発明の実
施例１の半導体装置を示す側断面図及び斜視図であり、
図において、図８、図９に示した従来の半導体装置と同
一又は相当部分には同一符号を付し、その説明は省略す
る。図において、６1〜６6はトランジスタチップ２及び
整合回路基板３を取り付けるための溝、７は溝６1〜６6
によって上面が搭載部７1〜７5に区分されたパッケージ
である。中央の搭載部７3の幅はトランジスタチップ２
の幅に一致しており、他の搭載部７1、７2、７4、７5の
幅は整合回路基板３の幅に一致している。
項１に係る一実施例である。図１、図２はこの発明の実
施例１の半導体装置を示す側断面図及び斜視図であり、
図において、図８、図９に示した従来の半導体装置と同
一又は相当部分には同一符号を付し、その説明は省略す
る。図において、６1〜６6はトランジスタチップ２及び
整合回路基板３を取り付けるための溝、７は溝６1〜６6
によって上面が搭載部７1〜７5に区分されたパッケージ
である。中央の搭載部７3の幅はトランジスタチップ２
の幅に一致しており、他の搭載部７1、７2、７4、７5の
幅は整合回路基板３の幅に一致している。
【００１３】次に、この実施例１の半導体装置を製作す
る方法について説明する。パッケージ７の上面には溝６
1〜６6が互いに平行に形成されており、溝６1〜６6によ
って挟まれたパッケージ７上面は搭載部７1〜７5となっ
ている。そして、このパッケージ７を用いて半導体装置
を製作するときに、作業者は、中央の搭載部７3にトラ
ンジスタチップ２を取り付け、他の搭載部７1、７2、７
4、７5に整合回路基板３を取り付ける。このとき、トラ
ンジスタチップ２及び整合回路基板３の幅と搭載部７1
〜７5の幅とが一致しているので、トランジスタチップ
２及び整合回路基板３の位置決めを容易に行うことがで
きる。さらに、トランジスタチップ２や整合回路基板３
の取り付け位置のばらつきが抑えられると、トランジス
タチップ２と整合回路基板３の間、及び、整合回路基板
３相互の間を接続するワイヤ４の長さのばらつきも抑え
られ、取り付け位置やワイヤ４の長さが均一になること
により、半導体装置の高周波特性の均一性の向上を図る
ことができる。
る方法について説明する。パッケージ７の上面には溝６
1〜６6が互いに平行に形成されており、溝６1〜６6によ
って挟まれたパッケージ７上面は搭載部７1〜７5となっ
ている。そして、このパッケージ７を用いて半導体装置
を製作するときに、作業者は、中央の搭載部７3にトラ
ンジスタチップ２を取り付け、他の搭載部７1、７2、７
4、７5に整合回路基板３を取り付ける。このとき、トラ
ンジスタチップ２及び整合回路基板３の幅と搭載部７1
〜７5の幅とが一致しているので、トランジスタチップ
２及び整合回路基板３の位置決めを容易に行うことがで
きる。さらに、トランジスタチップ２や整合回路基板３
の取り付け位置のばらつきが抑えられると、トランジス
タチップ２と整合回路基板３の間、及び、整合回路基板
３相互の間を接続するワイヤ４の長さのばらつきも抑え
られ、取り付け位置やワイヤ４の長さが均一になること
により、半導体装置の高周波特性の均一性の向上を図る
ことができる。
【００１４】なお、実施例１では、溝６1〜６6の形状
は、図１に示すようにＶ字形であるとしたが、図３に示
すようなＵ字形の溝８1〜８6や、図４に示すようなコの
字形の溝９1〜９6であってもよい。溝の形状は、さらに
別の形状であってもよい。
は、図１に示すようにＶ字形であるとしたが、図３に示
すようなＵ字形の溝８1〜８6や、図４に示すようなコの
字形の溝９1〜９6であってもよい。溝の形状は、さらに
別の形状であってもよい。
【００１５】実施例２．この実施例２は、この発明の請
求項２に係る一実施例である。図５、図６はこの発明の
実施例２の半導体装置を示す側断面図及び斜視図であ
る。図において、１０1〜１０6はトランジスタチップ２
及び整合回路基板３を位置決めするための突起、１１は
突起１０1〜１０6によって上面が搭載部１１1〜１１5に
区分されたパッケージである。実施例１と同様に、中央
の搭載部１１3の幅はトランジスタチップ２の幅に一致
しており、他の搭載部１１1、１１2、１１4、１１5の幅
は整合回路基板３の幅に一致している。
求項２に係る一実施例である。図５、図６はこの発明の
実施例２の半導体装置を示す側断面図及び斜視図であ
る。図において、１０1〜１０6はトランジスタチップ２
及び整合回路基板３を位置決めするための突起、１１は
突起１０1〜１０6によって上面が搭載部１１1〜１１5に
区分されたパッケージである。実施例１と同様に、中央
の搭載部１１3の幅はトランジスタチップ２の幅に一致
しており、他の搭載部１１1、１１2、１１4、１１5の幅
は整合回路基板３の幅に一致している。
【００１６】実施例２の半導体装置においても、実施例
１と同様に、パッケージ１１の上面に形成された突起１
０1〜１０6は互いに平行になっており、突起１０1〜１
０6によって挟まれたパッケージ１１上面は搭載部１１1
〜１１5となっている。そして、このパッケージ１１を
用いて半導体装置を製作するときに、作業者は、中央の
搭載部１１3にトランジスタチップ２を取り付け、他の
搭載部１１1、１１2、１１4、１１5に整合回路基板３を
取り付ける。このとき、トランジスタチップ２及び整合
回路基板３の幅と搭載部１１1〜１１5の幅とが一致して
いるので、トランジスタチップ２及び整合回路基板３の
位置決めを容易に行うことができる。さらに、実施例１
の場合と同様、半導体装置の高周波特性の均一性の向上
を図ることができる。
１と同様に、パッケージ１１の上面に形成された突起１
０1〜１０6は互いに平行になっており、突起１０1〜１
０6によって挟まれたパッケージ１１上面は搭載部１１1
〜１１5となっている。そして、このパッケージ１１を
用いて半導体装置を製作するときに、作業者は、中央の
搭載部１１3にトランジスタチップ２を取り付け、他の
搭載部１１1、１１2、１１4、１１5に整合回路基板３を
取り付ける。このとき、トランジスタチップ２及び整合
回路基板３の幅と搭載部１１1〜１１5の幅とが一致して
いるので、トランジスタチップ２及び整合回路基板３の
位置決めを容易に行うことができる。さらに、実施例１
の場合と同様、半導体装置の高周波特性の均一性の向上
を図ることができる。
【００１７】なお、上記実施例２では、突起１０1〜１
０6の形状は山形であるとしたが、突起の形状は他の形
状であってもよい。
０6の形状は山形であるとしたが、突起の形状は他の形
状であってもよい。
【００１８】実施例３．この実施例３は、この発明の請
求項３に係る一実施例である。図７はこの発明の実施例
３の半導体装置を示す斜視図である。図において、１２
1〜１２6はトランジスタチップ２及び整合回路基板３を
位置決めするための着色部としての線、１３は線１２1
〜１２6によって上面が搭載部１３1〜１３5に区分され
たパッケージである。実施例１、２と同様に、中央の搭
載部１３3の幅はトランジスタチップ２の幅に一致して
おり、他の搭載部１３1、１３2、１３4、１３5の幅は整
合回路基板３の幅に一致している。
求項３に係る一実施例である。図７はこの発明の実施例
３の半導体装置を示す斜視図である。図において、１２
1〜１２6はトランジスタチップ２及び整合回路基板３を
位置決めするための着色部としての線、１３は線１２1
〜１２6によって上面が搭載部１３1〜１３5に区分され
たパッケージである。実施例１、２と同様に、中央の搭
載部１３3の幅はトランジスタチップ２の幅に一致して
おり、他の搭載部１３1、１３2、１３4、１３5の幅は整
合回路基板３の幅に一致している。
【００１９】実施例３の半導体装置においても、実施例
１、２と同様に、パッケージ１３の上面に描かれた線１
２1〜１２6は互いに平行になっており、線１２1〜１２6
によって挟まれたパッケージ１３上面は搭載部１３1〜
１３5となっている。そして、このパッケージ１３を用
いて半導体装置を製作するときに、作業者は、中央の搭
載部１３3にトランジスタチップ２を取り付け、他の搭
載部１３1、１３2、１３4、１３5に整合回路基板３を取
り付ける。このとき、トランジスタチップ２及び整合回
路基板３の幅と搭載部１３1〜１３5の幅とが一致してい
るので、トランジスタチップ２及び整合回路基板３の位
置決めを容易に行うことができる。さらに、実施例１、
２の場合と同様、半導体装置の高周波特性の均一性の向
上を図ることができる。
１、２と同様に、パッケージ１３の上面に描かれた線１
２1〜１２6は互いに平行になっており、線１２1〜１２6
によって挟まれたパッケージ１３上面は搭載部１３1〜
１３5となっている。そして、このパッケージ１３を用
いて半導体装置を製作するときに、作業者は、中央の搭
載部１３3にトランジスタチップ２を取り付け、他の搭
載部１３1、１３2、１３4、１３5に整合回路基板３を取
り付ける。このとき、トランジスタチップ２及び整合回
路基板３の幅と搭載部１３1〜１３5の幅とが一致してい
るので、トランジスタチップ２及び整合回路基板３の位
置決めを容易に行うことができる。さらに、実施例１、
２の場合と同様、半導体装置の高周波特性の均一性の向
上を図ることができる。
【００２０】なお、上記実施例１〜３において、複数の
半導体装置が異なる作業者によって製作されている場合
にも、それらの半導体装置の間でトランジスタチップ２
及び整合回路基板３の取り付け位置やワイヤ４の長さに
ばらつきは生じない。従って、このような場合にも半導
体装置の高周波特性の均一性の向上を図ることができ
る。
半導体装置が異なる作業者によって製作されている場合
にも、それらの半導体装置の間でトランジスタチップ２
及び整合回路基板３の取り付け位置やワイヤ４の長さに
ばらつきは生じない。従って、このような場合にも半導
体装置の高周波特性の均一性の向上を図ることができ
る。
【００２１】
【発明の効果】この発明は、以上のように構成されてい
るので、以下に記載されるような効果がある。
るので、以下に記載されるような効果がある。
【００２２】この発明の請求項１の半導体装置によれ
ば、パッケージのトランジスタチップ及び整合回路基板
が配置される面に溝が設けられ、トランジスタチップ及
び整合回路基板が溝に合わせて取り付けられるので、ト
ランジスタチップ及び整合回路基板の位置決めが容易に
なり、さらに、それらの取り付け位置のばらつきが抑え
られることにより高周波特性の均一性の向上を図ること
ができるという効果がある。
ば、パッケージのトランジスタチップ及び整合回路基板
が配置される面に溝が設けられ、トランジスタチップ及
び整合回路基板が溝に合わせて取り付けられるので、ト
ランジスタチップ及び整合回路基板の位置決めが容易に
なり、さらに、それらの取り付け位置のばらつきが抑え
られることにより高周波特性の均一性の向上を図ること
ができるという効果がある。
【００２３】この発明の請求項２の半導体装置によれ
ば、パッケージのトランジスタチップ及び整合回路基板
が配置される面に突起が設けられ、トランジスタチップ
及び整合回路基板が突起に合わせて取り付けられるの
で、トランジスタチップ及び整合回路基板の位置決めが
容易になり、さらに、それらの取り付け位置のばらつき
が抑えられることにより高周波特性の均一性の向上を図
ることができるという効果がある。
ば、パッケージのトランジスタチップ及び整合回路基板
が配置される面に突起が設けられ、トランジスタチップ
及び整合回路基板が突起に合わせて取り付けられるの
で、トランジスタチップ及び整合回路基板の位置決めが
容易になり、さらに、それらの取り付け位置のばらつき
が抑えられることにより高周波特性の均一性の向上を図
ることができるという効果がある。
【００２４】この発明の請求項３の半導体装置によれ
ば、パッケージのトランジスタチップ及び整合回路基板
が配置される面に着色された部分である着色部が設けら
れ、トランジスタチップ及び整合回路基板が着色部に合
わせて取り付けられるので、トランジスタチップ及び整
合回路基板の位置決めが容易になり、さらに、それらの
取り付け位置のばらつきが抑えられることにより高周波
特性の均一性の向上を図ることができるという効果があ
る。
ば、パッケージのトランジスタチップ及び整合回路基板
が配置される面に着色された部分である着色部が設けら
れ、トランジスタチップ及び整合回路基板が着色部に合
わせて取り付けられるので、トランジスタチップ及び整
合回路基板の位置決めが容易になり、さらに、それらの
取り付け位置のばらつきが抑えられることにより高周波
特性の均一性の向上を図ることができるという効果があ
る。
【図１】実施例１の半導体装置を示す側断面図である。
【図２】実施例１の半導体装置を示す斜視図である。
【図３】実施例１の変形例を示す側断面図である。
【図４】実施例１の別の変形例を示す側断面図である。
【図５】実施例２の半導体装置を示す側断面図である。
【図６】実施例２の半導体装置を示す斜視図である。
【図７】実施例３の半導体装置を示す斜視図である。
【図８】従来の半導体装置を示す側断面図である。
【図９】従来の半導体装置を示す斜視図である。
２ トランジスタチップ ３ 整合回路基板 ４ ワイヤ ６1〜６6、８1〜８6、９1〜９6 溝 ７、１１、１３ パッケージ １０1〜１０6 突起 １２1〜１２6 線
Claims (3)
- 【請求項１】 半導体装置のパッケージと、 前記パッケージ内に配置され、高周波信号を処理するト
ランジスタチップと、 前記パッケージ内に配置され、前記トランジスタチップ
と外部の回路との電気的整合をとる整合回路基板と、 前記トランジスタチップと前記整合回路基板を接続する
ワイヤと、 を備えた半導体装置において、 前記パッケージの前記トランジスタチップ及び前記整合
回路基板が配置される面に溝が設けられ、前記トランジ
スタチップ及び前記整合回路基板は前記溝に合わせて取
り付けられることを特徴とする半導体装置。 - 【請求項２】 半導体装置のパッケージと、 前記パッケージ内に配置され、高周波信号を処理するト
ランジスタチップと、 前記パッケージ内に配置され、前記トランジスタチップ
と外部の回路との電気的整合をとる整合回路基板と、 前記トランジスタチップと前記整合回路基板を接続する
ワイヤと、 を備えた半導体装置において、 前記パッケージの前記トランジスタチップ及び前記整合
回路基板が配置される面に突起が設けられ、前記トラン
ジスタチップ及び前記整合回路基板は前記突起に合わせ
て取り付けられることを特徴とする半導体装置。 - 【請求項３】 半導体装置のパッケージと、 前記パッケージ内に配置され、高周波信号を処理するト
ランジスタチップと、 前記パッケージ内に配置され、前記トランジスタチップ
と外部の回路との電気的整合をとる整合回路基板と、 前記トランジスタチップと前記整合回路基板を接続する
ワイヤと、 を備えた半導体装置において、 前記パッケージの前記トランジスタチップ及び前記整合
回路基板が配置される面に着色された部分である着色部
が設けられ、前記トランジスタチップ及び前記整合回路
基板は前記着色部に合わせて取り付けられることを特徴
とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5065236A JPH06275736A (ja) | 1993-03-24 | 1993-03-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5065236A JPH06275736A (ja) | 1993-03-24 | 1993-03-24 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06275736A true JPH06275736A (ja) | 1994-09-30 |
Family
ID=13281083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5065236A Pending JPH06275736A (ja) | 1993-03-24 | 1993-03-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06275736A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000235844A (ja) * | 1998-12-16 | 2000-08-29 | Japan Storage Battery Co Ltd | 電 池 |
| US9668338B2 (en) | 2013-03-27 | 2017-05-30 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device |
| JP6183578B1 (ja) * | 2017-01-24 | 2017-08-23 | 三菱電機株式会社 | 半導体装置 |
| JP6274358B1 (ja) * | 2016-12-29 | 2018-02-07 | 三菱電機株式会社 | 半導体装置 |
| CN111489998A (zh) * | 2020-04-15 | 2020-08-04 | 深圳市澜垣半导体有限公司 | 一种功率晶体管的芯片固定方法及功率晶体管与放大器 |
-
1993
- 1993-03-24 JP JP5065236A patent/JPH06275736A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000235844A (ja) * | 1998-12-16 | 2000-08-29 | Japan Storage Battery Co Ltd | 電 池 |
| US9668338B2 (en) | 2013-03-27 | 2017-05-30 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device |
| JP6274358B1 (ja) * | 2016-12-29 | 2018-02-07 | 三菱電機株式会社 | 半導体装置 |
| WO2018123064A1 (ja) * | 2016-12-29 | 2018-07-05 | 三菱電機株式会社 | 半導体装置 |
| KR20190082956A (ko) * | 2016-12-29 | 2019-07-10 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치 |
| US11121099B2 (en) | 2016-12-29 | 2021-09-14 | Mitsubishi Electric Corporation | Semiconductor device |
| JP6183578B1 (ja) * | 2017-01-24 | 2017-08-23 | 三菱電機株式会社 | 半導体装置 |
| WO2018138774A1 (ja) * | 2017-01-24 | 2018-08-02 | 三菱電機株式会社 | 半導体装置 |
| CN111489998A (zh) * | 2020-04-15 | 2020-08-04 | 深圳市澜垣半导体有限公司 | 一种功率晶体管的芯片固定方法及功率晶体管与放大器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5388029A (en) | Semiconductor chip carrier capable of stably mounting a semiconductor chip | |
| US6107676A (en) | Leadframe and a method of manufacturing a semiconductor device by use of it | |
| JPH07297609A (ja) | 半導体装置 | |
| JPH06275736A (ja) | 半導体装置 | |
| JP2000021926A (ja) | 半導体装置 | |
| JPH065849A (ja) | 半導体素子の構造 | |
| JPS63202974A (ja) | 半導体装置 | |
| KR100369395B1 (ko) | 본딩와이어간격이일정하게설정되는입출력패드배치구조를갖는반도체칩 | |
| JPS63257306A (ja) | 半導体集積回路パツケ−ジ | |
| JPS6016453A (ja) | 集積回路装置用パツケ−ジ | |
| KR100232220B1 (ko) | 핀 배치 구조 | |
| KR920002981Y1 (ko) | Ic 소자 | |
| JPS6127664A (ja) | リ−ド端子の取付方法 | |
| JPH05218223A (ja) | 半導体装置 | |
| JPS62294304A (ja) | 半導体装置 | |
| JPH0758243A (ja) | 半導体パッケージ | |
| JPH09232334A (ja) | 化合物半導体装置 | |
| JPH02141005A (ja) | マイクロ波集積回路装置 | |
| JPH04216633A (ja) | 半導体装置 | |
| JPH02156662A (ja) | 樹脂封止型半導体装置 | |
| JP2002237558A (ja) | 電力用半導体装置及びそれの実装体 | |
| JPH0513658A (ja) | 半導体装置用リードフレーム | |
| JPH0799276A (ja) | 半導体装置 | |
| JPH0774517A (ja) | マイクロ波半導体装置 | |
| JPS6079751A (ja) | マイクロ波半導体装置用パツケ−ジ |