JP2002237558A - 電力用半導体装置及びそれの実装体 - Google Patents

電力用半導体装置及びそれの実装体

Info

Publication number
JP2002237558A
JP2002237558A JP2001032283A JP2001032283A JP2002237558A JP 2002237558 A JP2002237558 A JP 2002237558A JP 2001032283 A JP2001032283 A JP 2001032283A JP 2001032283 A JP2001032283 A JP 2001032283A JP 2002237558 A JP2002237558 A JP 2002237558A
Authority
JP
Japan
Prior art keywords
terminals
power semiconductor
terminal
semiconductor device
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001032283A
Other languages
English (en)
Inventor
Yasuaki Kaneko
泰昭 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2001032283A priority Critical patent/JP2002237558A/ja
Publication of JP2002237558A publication Critical patent/JP2002237558A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/13033—TRIAC - Triode for Alternating Current - A bidirectional switching device containing two thyristor structures with common gate contact

Landscapes

  • Power Conversion In General (AREA)

Abstract

(57)【要約】 【課題】 絶縁空間距離及び配線基板上での沿面距離を
確保しつつ、電力用半導体装置及びそれの実装体の小型
化を図る。 【解決手段】 各電力用半導体チップ（トライアック）
１１に対してそれぞれ第１乃至第４端子Ｔ２，Ｔ１，
Ｇ，ＮＣが設けられている。端子Ｔ２，Ｔ１，Ｇは対応
するチップ１１と電気的に接続されている一方、端子Ｎ
Ｃはチップ１１と電気的に接続されていない。動作時に
おいて、端子Ｔ１，Ｇ間の電位差は、端子Ｔ２，Ｇ間の
電位差よりも小さくなる。端子Ｔ１，Ｇはパッケージ１
２の外部において交互に所定の間隔ｄ１ｇで以て１列に
配列されている。端子Ｔ２は端子Ｔ１と対向して又端子
ＮＣは端子Ｇと対向してパッケージ１２の外部に１列に
配列されている。端子ＮＣを介して隣り合う端子Ｔ２間
の間隔ｄ２は上記間隔ｄ１ｇよりも広い。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は電力用半導体装置及
び当該電力用半導体装置を搭載した実装体に関する。
【０００２】
【従来の技術】図１１及び図１２に従来の電力用半導体
装置１０Ｐの実装体３０Ｐを説明するための模式的な平
面図及び側面図を示す。実装体３０Ｐは、配線基板２０
Ｐ上と、当該配線基板２０Ｐ上に搭載された電力用半導
体装置１０Ｐとを備える。
【０００３】図１１に示すように、電力用半導体装置１
０Ｐは一列に並ぶ４つの電力用半導体チップ（ここでは
トライアック）１１Ｐを備えており、これらの電力用半
導体チップ１１Ｐは絶縁性のパッケージ１２Ｐで覆われ
ている。
【０００４】各電力用半導体チップ１１Ｐに対して４つ
の端子Ｔ１Ｐ，Ｔ２Ｐ，Ｔ２Ｐ，ＧＰが設けられてい
る。なお、従来の電力用半導体装置１０Ｐでは、２つの
端子Ｔ２Ｐはパッケージ１２Ｐの内部において一体化し
ている。端子Ｔ１Ｐ，Ｔ２Ｐ，ＧＰはパッケージ１２Ｐ
の内部において対応する電力用半導体チップ１１Ｐと電
気的に接続されている。端子ＧＰはトライアックの制御
端子を成し、端子Ｔ１Ｐと（２つの）端子Ｔ２Ｐと間に
トライアックの主回路電流が流れる。
【０００５】電力用半導体装置１０ＰはＤＩＰ（Dual I
nline Package）タイプであり、端子Ｔ１Ｐ，ＧＰはパ
ッケージ側面１２Ｗ１Ｐにおいて定間隔で交互に並んで
おり、（パッケージ１２Ｐの外部において合計８つの）
端子Ｔ２Ｐは上記パッケージ側面１２Ｗ１Ｐに平行なパ
ッケージ側面１２Ｗ２Ｐにおいて端子Ｔ１Ｐ，ＧＰと同
じ間隔で並んでいる。
【０００６】図１２に示すように、端子Ｔ１Ｐ，Ｔ２
Ｐ，ＧＰは配線基板２０Ｐのスルーホール２３Ｐに挿入
されており、各スルーホール２３Ｐの開口端周辺に形成
されたランド２４Ｐに半田１７Ｐ等で接続されている。
ランド２４Ｐは不図示の配線パターンに接続されてい
る。なお、各端子Ｔ１Ｐ，Ｔ２Ｐ，ＧＰはストッパ１６
Ｐを有しており、従来の実装体３０Ｐでは全てのストッ
パ１６Ｐが配線基板２０Ｐに接触している。
【０００７】
【発明が解決しようとする課題】電力用半導体装置１０
Ｐの端子Ｔ１Ｐ，Ｔ２Ｐ，ＧＰ間の電位差が例えば５０
Ｖ程度の低い値であれば、各端子Ｔ１Ｐ，Ｔ２Ｐ，ＧＰ
間の絶縁空間距離及びそれに対応する、配線基板２０Ｐ
の表面上での沿面距離（隣り合うランド２４Ｐ間の距
離）に関する規定は緩やかである。しかしながら、端子
Ｔ１Ｐ，Ｔ２Ｐ，ＧＰ間の電位差が例えば数百〜千数百
Ｖという高い値の場合、上述の絶縁空間距離及び沿面距
離を確保する必要がある。
【０００８】このとき、従来の実装体３０Ｐにおいて、
端子Ｔ１Ｐ，Ｔ２Ｐ，ＧＰの間隔を広げれば、上述の絶
縁空間距離及び沿面距離を増大することはできる。しか
しながら、かかる場合、電力用半導体装置１０Ｐが、従
って実装体３０Ｐが大型化してしまう。
【０００９】本発明はかかる点に鑑みてなされたもので
あり、複数の電力用半導体チップを備えた電力用半導体
装置及び当該電力用半導体装置の実装体において、絶縁
空間距離及び沿面距離を確保しつつ、該電力用半導体装
置及び実装体の小型化を図ることを目的とする。
【００１０】
【課題を解決するための手段】請求項１に記載の電力用
半導体装置は、複数の電力用半導体チップと、前記複数
の電力用半導体チップを覆う絶縁性のパッケージと、前
記パッケージの内部から外部へ突出する複数の端子とを
備え、前記複数の端子は、前記複数の電力用半導体チッ
プのそれぞれに対して設けられて対応する電力用半導体
チップに電気的に接続された第１乃至第３端子を複数含
み、前記電力用半導体チップの主回路電流が流れる端子
として前記第１及び第２端子のみが設けられており、前
記第３端子は前記電力用半導体チップの制御端子を成
し、動作時において、前記第２端子と前記第３端子との
電位差は前記第１端子と前記第３端子との電位差よりも
小さくなり、前記複数の第２及び第３端子は、前記パッ
ケージの外部において１列を成して所定の間隔で交互に
配列されており、前記複数の第１端子は、前記パッケー
ジの外部において前記所定の間隔よりも広い間隔で前記
複数の第２及び第３端子の配列に対向して１列に配列さ
れている。
【００１１】請求項２に記載の電力用半導体装置は、請
求項１に記載の電力用半導体装置であって、前記複数の
端子は、前記複数の電力用半導体チップのそれぞれに対
して設けられている一方で前記複数の電力用半導体チッ
プのいずれとも電気的に接続されておらず、前記パッケ
ージの外部において前記複数の第１端子の配列上に前記
複数の第１端子と交互に配置された、複数の第４端子を
更に含む。
【００１２】請求項３に記載の電力用半導体装置は、請
求項２に記載の電力用半導体装置であって、前記複数の
第１及び第４端子は前記パッケージの外部に幅狭部及び
幅広部を含み、前記幅狭部は端子の先端部分に設けられ
ており、前記複数の第４端子の前記幅狭部と前記幅広部
との境界は、前記複数の第１端子の前記幅狭部と前記幅
広部との境界よりも前記パッケージに近い。
【００１３】請求項４に記載の電力用半導体装置は、請
求項２に記載の電力用半導体装置であって、前記複数の
第４端子は前記複数の第１端子よりも短い。
【００１４】請求項５に記載の電力用半導体装置は、請
求項１又は２に記載の電力用半導体装置であって、前記
複数の端子のうちで各配列の両端の端子のみが、各配列
の外側に向けて設けられたストッパを有する。
【００１５】請求項６に記載の電力用半導体装置の実装
体は、請求項２又は３に記載の電力用半導体装置と、複
数のスルーホールを有しており、前記複数のスルーホー
ルに前記複数の第１乃至第４端子を挿入して前記電力用
半導体装置を搭載した配線基板とを備え、前記複数のス
ルーホールのうちで前記複数の第４端子が挿入されるス
ルーホールに対しては導電物が形成されていない。
【００１６】
【発明の実施の形態】＜実施の形態１＞図１及び図２に
実施の形態１に係る、電力用半導体装置の実装体３０を
説明するための模式的な平面図及び側面図を示す。な
お、図１ではパッケージ１２内部を模式的に図示してい
る一方で、配線基板２０の配線パターン２２（図２参
照）等の図示化を省略している。また、図２は実装体３
０の一部を拡大して又配線基板２０を断面で図示してい
る。
【００１７】図１及び図２に示すように、実装体３０は
電力用半導体装置１０及び配線基板２０を備えている。
まず、電力用半導体装置１０を説明する。
【００１８】電力用半導体装置１０は、複数の（ここで
は４つの）電力用半導体チップ１１と、絶縁性のパッケ
ージ１２と、それぞれ電力用半導体チップ１１と同数の
（ここでは各４つの）第１乃至第４端子Ｔ２，Ｔ１，
Ｇ，ＮＣとを備えている。ここでは電力用半導体チップ
１１が３端子双方向性サイリスタ、いわゆるトライアッ
クの場合を一例に挙げて説明する。なお、図１では紙面
右側の２つの電力用半導体チップ１１を図記号で模式的
に図示している。
【００１９】複数の電力用半導体チップ１１は１列に並
べられており、これらの電力用半導体チップ１１を覆っ
て絶縁性のパッケージ１２が設けられている。なお、パ
ッケージ１２は、配線基板２０と対面するパッケージ底
面１２Ｓ１と、当該パッケージ底面１２Ｓ１と対向する
パッケージ上面１２Ｓ２と、パッケージ底面１２Ｓ１及
びパッケージ上面１２Ｓ２の双方と交差し互いに対向す
るパッケージ側面１２Ｗ１，１２Ｗ２とを有する。
【００２０】各電力用半導体チップ１１に対してそれぞ
れ第１乃至第４端子Ｔ２，Ｔ１，Ｇ，ＮＣが設けられて
おり、これら複数の第１乃至第４端子Ｔ２，Ｔ１，Ｇ，
ＮＣはパッケージ１２の内部から外部へ突出している。
各電力用半導体チップ１１はパッケージ１２の内部にお
いて当該電力用半導体チップ１１に対して設けられた
（対応した）第１端子Ｔ２上に配置されており、第１端
子Ｔ２と例えば半田により電気的に接続されている。更
に、第２及び第３端子Ｔ１，Ｇがパッケージ１２の内部
において、対応する電力用半導体チップ１１と例えばワ
イヤにより電気的に接続されている。特に、第４端子Ｎ
Ｃは電力用半導体チップ１１とは電気的に接続されてい
ない。
【００２１】第３端子Ｇは電力用半導体チップ（ここで
はトライアック）１１のスイッチング電圧を制御する制
御端子（ゲート端子）であり、電力用半導体チップ１１
の主回路電流が流れる端子として第１及び第２端子Ｔ
２，Ｔ１のみが設けられている。このため、以下の説明
では、第１及び第２端子Ｔ２，Ｔ１を「主回路端子Ｔ
２，Ｔ１」とも呼び、第３端子Ｇを「制御端子Ｇ」とも
呼ぶ。また、第４端子ＮＣを「ダミー端子ＮＣ」とも呼
ぶ。特に、動作時において、主回路端子（ないしは第２
端子）Ｔ１と制御端子（ないしは第３端子）Ｇとの電位
差は、主回路端子（ないしは第１端子）Ｔ２と制御端子
Ｇとの電位差よりも小さくなる。
【００２２】電力用半導体装置１０はいわゆるＤＩＰ
（Dual Inline Package）タイプの外観を有している。
具体的には、各４つの主回路端子Ｔ１及び制御端子Ｇは
交互に配置されており、パッケージ側面１２Ｗ１からパ
ッケージ１２の外部に突出している。そして、これらの
主回路端子Ｔ１及び制御端子Ｇはパッケージ１２の外部
において曲げられており、パッケージ側面１２Ｗ１に沿
ってパッケージ底面１２Ｓ１の側に（パッケージ底面１
２Ｓ１に垂直な方向に）延在している。このとき、主回
路端子Ｔ１及び制御端子Ｇは電力用半導体チップ１１と
同じ配列方向に所定の間隔で１列に配列されている。隣
り合う主回路端子Ｔ１と制御端子Ｇとは例えばパッケー
ジ１２からの突出位置付近において間隔ｄ１ｇだけあけ
て配列されている。
【００２３】他方、各主回路端子Ｔ２は各主回路端子Ｔ
１と対向して、又、各ダミー端子ＮＣは各制御端子Ｇと
対向してパッケージ側面１２Ｗ２からパッケージ１２の
外部に突出している。即ち、各４つの主回路端子Ｔ２及
びダミー端子ＮＣは、パッケージの外部において、主回
路端子Ｔ１及び制御端子Ｇの配列に対向して交互に配置
されている。これらの主回路端子Ｔ２及びダミー端子Ｎ
Ｃはパッケージ１２の外部において、主回路端子Ｔ１及
び制御端子Ｇと同じ方向に向いて延在している。このと
き、主回路端子Ｔ２及びダミー端子ＮＣは、主回路端子
Ｔ１と制御端子Ｇと同じ間隔で、又、主回路端子Ｔ１及
び制御端子Ｇの配列と平行して、１列に配列されてい
る。ダミー端子ＮＣを介して隣り合う主回路端子Ｔ２は
例えばパッケージ側面１２Ｗ２からの突出位置付近にお
いて間隔ｄ２だけ離れており、この間隔ｄ２は端子Ｔ
１，Ｇ間の間隔ｄ１ｇよりも広い。
【００２４】ここで、図３の拡大図を参照しつつ、電力
用半導体装置１０の端子Ｔ１，Ｔ２，Ｇ，ＮＣを説明す
る。なお、図３での端子Ｔ１，Ｔ２，Ｇ，ＮＣの図示化
の方向は図２と同じである。
【００２５】電力用半導体装置１０の端子Ｔ１，Ｔ２，
Ｇ，ＮＣは、パッケージ１２の外部に幅狭部１３及び幅
広部１４を含んでいる。幅広部１４は幅狭部１３よりも
端子Ｔ１，Ｇの又は端子Ｔ２，ＮＣの配列方向に沿って
寸法が長い（幅が広い）。幅狭部１３は端子の先端部分
に設けられており、幅狭部１３に引き続いて幅広部１４
が設けられている。なお、ここでは、幅狭部１３と幅広
部１４との境界の一例として、各端子Ｔ１，Ｔ２，Ｇ，
ＮＣのうちで後述の配線基板２０のスルーホール２３の
開口端寸法（開口径）と同じ寸法の部分を「境界１５」
と呼ぶ。特に、電力用半導体装置１０では全ての端子Ｔ
１，Ｔ２，Ｇ，ＮＣにおいて幅狭部１３と幅広部１４と
の境界１５は同一平面上に在る。このような形状によ
り、端子Ｔ１，Ｔ２，Ｇ，ＮＣの境界１５近傍部分が図
２に示すように配線基板２０と当接し、かかる境界１５
近傍部分がストッパ１６（図３参照）として働く。
【００２６】次に、図４に配線基板２０の一部の模式的
な平面図を示し、図４及び図２を参照しつつ配線基板２
０を説明する。配線基板２０は絶縁基板２１，配線パタ
ーン（ないしは回路パターン）２２，スルーホール２３
を備えている。詳細には、絶縁基板２１は例えばエポキ
シ樹脂等から成り、対向する表面（ないしは主面）２１
Ｓ１，２１Ｓ２を有している。そして、絶縁基板２１の
両表面２１Ｓ１，２１Ｓ２間を貫いてスルーホール２３
が形成されている。スルーホール２３は、端子Ｔ１，Ｔ
２，Ｇ，ＮＣの幅狭部１３（図３参照）を挿入可能であ
り且つストッパ１６（図３参照）と当接しうる形状・寸
法を有する。
【００２７】図２に示すように電力用半導体装置１０は
パッケージ底面１２Ｓ１を配線基板２０の表面２１Ｓ１
に対面させて配置され、かかる配置形態における電力用
半導体装置１０の端子Ｔ１，Ｔ２，Ｇ，ＮＣの位置に対
応してスルーホール２３が形成されている。なお、実装
体３０においては電力用半導体装置１０に対して１６個
のスルーホール２３が設けられているが、図４ではその
うちの一部を（図２に対応の範囲内を）図示している。
【００２８】図４に示すように、絶縁基板２１の表面２
１Ｓ１，２１Ｓ２上には、各スルーホール２３の開口に
至る例えば銅箔から成る配線パターン２２が形成されて
いる。配線パターン２２はスルーホール２３の開口付近
に当該開口を取り囲んで形成されたランド２４を含む。
なお、配線パターン２２はランド２４を形成しない形態
であっても良い。このとき、絶縁基板２１の表面２１Ｓ
１，２１Ｓ２上における隣り合う配線パターン２２間の
（より具体的にはランド２４間の）距離Ｄ１が、スルー
ホール２３付近における沿面距離になる。
【００２９】なお、絶縁基板２１の表面２１Ｓ１，２１
Ｓ２のいずれか一方にのみ配線パターン２２を形成して
も良いし、又、メッキ法等によりスルーホール２３の内
壁に導電膜（図示せず）を設けても良い。
【００３０】そして、図２に示すように、電力用半導体
装置１０は、パッケージ底面１２Ｓ１を配線基板２０の
表面２１Ｓ１に対面させて且つ各端子Ｔ１，Ｔ２，Ｇ，
ＮＣを対応するスルーホール２３に挿入して、配線基板
２０上に搭載されている。このとき、端子Ｔ１，Ｔ２，
Ｇ，ＮＣのストッパ１６（図３参照）が配線基板２０と
当接しており、対応する端子Ｔ１，Ｔ２，Ｇ，ＮＣと配
線パターン２２（具体的にはランド２４）とが例えば半
田１７により電気的に接続されている。
【００３１】図５に実装体３０のないしは電力用半導体
装置１０の適用例を説明するための回路図を示す。図５
に示すように、電力用半導体装置１０の各主回路端子Ｔ
１はそれぞれ電源に接続されており、各主回路端子Ｔ２
はそれぞれ電動機を介して上記電源に接続されている。
【００３２】電力用半導体装置１０及びそれの実装体３
０によれば、以下の効果が得られる。
【００３３】まず、電力用半導体装置１０における端子
Ｔ１，Ｔ２，Ｇ，ＮＣの上述の配列によれば、各電力用
半導体チップ１１毎の端子Ｔ１，Ｔ２，Ｇ，ＮＣ間の絶
縁空間距離を且つ隣り合う電力用半導体チップ１１間で
の端子Ｔ１，Ｔ２，Ｇ，ＮＣ間の絶縁空間距離を確保し
つつ（その結果、当該電力用半導体装置を搭載する配線
基板上での沿面距離を確保しつつ）、電力用半導体装置
１０の（従って、実装体３０の）小型化を図ることがで
きる。例えば、主回路端子Ｔ２と制御端子Ｇとを同じ列
に配列した場合、動作時における上述の電位差の関係か
ら、絶縁空間距離を確保するためには主回路端子Ｔ２と
制御端子Ｇとの距離を電力用半導体装置１０よりも広げ
なければならない。また、例えば全ての端子Ｔ１，Ｔ
２，Ｇ，ＮＣを１列に配列した場合（いわゆるＳＩＰ
（Single Inline Package）の場合）、電力用半導体装
置１０よりも大型化してしまう。
【００３４】上述の効果は電力用半導体装置１０からダ
ミー端子ＮＣを取り除いた構成においても得られる。し
かし、ダミー端子ＮＣをも設けることにより、主回路端
子Ｔ２及び制御端子Ｇの列と主回路端子Ｔ１及びダミー
端子ＮＣの列とにおいて端子数を同数にすることができ
る。このため、ダミー端子ＮＣを有さず両端子列の端子
数が異なる場合と比較して、自動機による実装時におい
て電力用半導体装置１０の取り扱い（例えば搬送時のバ
ランス）を安定化することができる。また、既存の金型
を（例えば従来の電力用半導体装置１０Ｐ（図１１参
照）用の金型を）用いてパッケージ１２を形成すること
ができるので、ダミー端子ＮＣを有さない形態に合わせ
た金型を新たに準備する必要が無く、従って製造コスト
の増加を招くことがない。
【００３５】＜実施の形態２＞図６に実施の形態２に係
る、電力用半導体装置の実装体３０Ｂの模式的な側面図
を示す。実装体３０Ｂは既述の電力用半導体装置１０
と、配線基板２０Ｂとを備えている。図７に配線基板２
０Ｂの模式的な平面図を示す。
【００３６】図６及び図７に示すように、配線基板２０
Ｂでは、電力用半導体装置１０のダミー配線ＮＣが挿入
されるスルーホール２３に対して配線２２（ランド２４
を含む）が設けられていない。そして、配線基板２０Ｂ
上には、既述の実装体３０（図２参照）と同様に電力用
半導体装置１０が搭載されているが、ダミー配線ＮＣと
配線基板２０Ｂとは半田付けされていない。即ち、実装
体３０において配線パターン２２とダミー端子ＮＣとは
電気的に接続されていない。なお、配線基板２０Ｂ及び
実装体３０Ｂのその他の構成は、既述の配線基板２０及
び実装体３０（図１〜図４参照）と同様である。
【００３７】このため、実装体３０Ｂでは、配線基板２
０Ｂの表面２１Ｓ１上における主回路端子Ｔ２及びダミ
ー端子ＮＣの配列に対応した沿面距離は、ダミー端子Ｎ
Ｃが接するスルーホール２３の開口端と、主回路端子Ｔ
２用のスルーホール２３に至る配線パターン２２（より
具体的にはランド２４）との間の距離Ｄ２となる。つま
り、ダミー端子ＮＣが挿入されるスルーホール２３には
配線パターン２２が設けられないので、当該配線パター
ン２２の分だけ（より具体的にはランド２４の分だ
け）、既述の実装体３０（図２及び図４参照）よりも上
記沿面距離を広げることができる。なお、かかる効果
は、ダミー端子ＮＣ用のスルーホール２３に対して、ラ
ンド２４や配線パターン２２や半田等の導電物が形成さ
れていないことにより得られる。
【００３８】また、実装体３０Ｂではダミー端子ＮＣを
配線基板２０Ｂへ半田付けしないので、その分、配線基
板２０Ｂへの電力用半導体装置１０の実装が容易であ
る。
【００３９】＜実施の形態３＞図８に実施の形態３に係
る、電力用半導体装置の実装体３０Ｃの模式的な側面図
を示す。実装体３０Ｃは電力用半導体装置１０Ｂと、既
述の配線基板２０Ｂとを備えている。
【００４０】特に、電力用半導体装置１０Ｂのダミー端
子ＮＣにおける幅狭部１３と幅広部１４との境界１５
は、主回路端子Ｔ２における同境界１５よりも、パッケ
ージ１２に近い。なお、図８中に不図示の端子Ｔ１，Ｇ
の境界１５は端子Ｔ２のそれと同一平面上に在る。ま
た、電力用半導体装置１０Ｂ及び実装体３０Ｃのその他
の構成は、既述の電力用半導体装置１０及び実装体３０
Ｂと同様である。
【００４１】上述のようにダミー端子ＮＣと端子Ｔ１，
Ｔ２，Ｇとで境界１５の位置が異なるので、実装体３０
ではダミー端子ＮＣが配線基板２０に接触しない。この
ため、実装体３０Ｃでは、配線基板２０Ｂの表面２１Ｓ
１上において主回路端子Ｔ２の幅広部１４（ないしは境
界１５）とダミー端子ＮＣの幅狭部１３とが隣り合う。
また、実装体３０Ｃが備える配線基板２０Ｂでは、既述
のようにダミー端子ＮＣ用のスルーホール２３に対して
は配線パターン２２等の導電物が設けられていない（図
７参照）。
【００４２】従って、実装体３０Ｃでは、主回路端子Ｔ
２用のスルーホール２３に至る配線パターン２２（より
具体的にはランド２４）とダミー端子ＮＣの幅狭部１３
との間の距離Ｄ３が、主回路端子Ｔ２及びダミー端子Ｎ
Ｃの配列に対応した配線基板２０Ｂ上の沿面距離にあた
る。つまり、電力用半導体装置１０Ｂ及びそれの実装体
３０Ｃによれば、既述の実装体３０Ｂ（図６及び図７参
照）よりも上記沿面距離を広げることができる。
【００４３】＜実施の形態４＞図９に実施の形態４に係
る、電力用半導体装置の実装体３０Ｄの模式的な側面図
を示す。実装体３０Ｄは電力用半導体装置１０Ｃと、既
述の配線基板２０Ｂとを備えている。
【００４４】特に、電力用半導体装置１０Ｃのダミー端
子ＮＣはパッケージ１２の外部において他の端子Ｔ１，
Ｔ２，Ｇ（なお図９中では端子Ｔ１，Ｇを図示せず）よ
りも短く、実装体３０Ｄにおいてダミー端子ＮＣは配線
基板２０Ｂに接触していない。なお、電力用半導体装置
１０Ｃ及び実装体３０Ｄのその他の構成は、既述の電力
用半導体装置１０及び実装体３０Ｂと同様である。
【００４５】上述のように実装体３０Ｄではダミー端子
ＮＣが配線基板２０に接触せず、また、実装体３０Ｄが
備える配線基板２０Ｂでは、既述のようにダミー端子Ｎ
Ｃ用のスルーホール２３に配線パターン２２が設けられ
ていない（図７参照）。このため、実装体３０Ｄでは、
隣り合う主回路端子Ｔ２用の配線パターン２２（より具
体的にはランド２４）間の距離Ｄ４が、主回路端子Ｔ２
及びダミー端子ＮＣの配列に対応した配線基板２０Ｂ上
の沿面距離にあたる。
【００４６】従って、例えば既述の実装体３０〜３０Ｃ
のようにダミー端子ＮＣが配線基板の表面２１Ｓ１に到
達している場合と比較して、上記沿面距離を広げること
ができる。更に、実装体３０Ｄによれば、ダミー端子Ｎ
Ｃを配線基板２０Ｂ上へ半田付け等する必要がないの
で、配線基板２０Ｂへの電力用半導体装置１０Ｃの実装
が容易になる。
【００４７】なお、配線基板２０Ｂにおいてダミー端子
ＮＣに対応するスルーホール２３を設けなくても良い。
【００４８】＜実施の形態５＞図１０に実施の形態５に
係る、電力用半導体装置の実装体３０Ｅの模式的な側面
図を示す。実装体３０Ｅは電力用半導体装置１０Ｄと、
既述の配線基板２０とを備えている。なお、配線基板２
０に変えて配線基板２０Ｂを実装体３０Ｅに用いても構
わない。
【００４９】特に、電力用半導体装置１０Ｄでは、１列
に並んでいる端子Ｔ２，ＮＣにおいて、その配列の最も
外側の端子Ｔ２，ＮＣのみがストッパ１６を有してい
る。しかも、ストッパ１６は端子Ｔ２，ＮＣの配列の外
側に向けて、換言すれば当該配列において他の端子Ｔ
２，ＮＣと隣り合わない側に設けられている。そして、
かかる両側の端子Ｔ２，ＮＣ以外の端子Ｔ２，ＮＣは、
パッケージ１２の外部において全体的に既述の幅狭部１
３（図３参照）と同様の幅を有している。なお、図１０
中に図示されない側において１列に並んでいる端子Ｔ
１，Ｇも、端子Ｔ２，ＮＣと同様の形状を有している。
また、電力用半導体装置１０Ｄ及び実装体３０Ｅのその
他の構成は、既述の電力用半導体装置１０及び実装体３
０と同様である。
【００５０】上述のように、電力用半導体装置１０Ｄ及
びそれの実装体３０Ｅによれば、各配列の両端以外の端
子Ｔ１，Ｔ２，Ｇ，ＮＣにはストッパ１６を設けない分
だけ、それら両端以外の端子Ｔ１，Ｔ２，Ｇ，ＮＣの幅
を狭く（細く）することができる。このため、例えば既
述の電力用半導体装置１０のように全ての端子Ｔ１，Ｔ
２，Ｇ，ＮＣにストッパ１６を設けた場合と比較して、
各端子Ｔ１，Ｔ２，Ｇ，ＮＣ間の絶縁空間距離を広げる
ことができる。
【００５１】なお、電力用半導体装置１０Ｃのようにダ
ミー端子ＮＣが配線基板２０，２０Ｂに到達しない場合
や、ダミー端子ＮＣを有さない場合には、端子Ｔ２のう
ちで最も外側の端子Ｔ２のみにストッパ１６を設ければ
良い。
【００５２】＜実施の形態１〜５の変形例＞なお、端子
Ｔ１，Ｔ２，Ｇ，ＮＣはパッケージ底面１２Ｓ１から突
出していても良い（いわゆるＰＧＡ（Pin Grid Array）
タイプ）。
【００５３】また、図３等では端子Ｔ１，Ｔ２，Ｇ，Ｎ
Ｃのストッパ１６（ないしは境界１５）付近のみがテー
パー状の場合を図示しているが、パッケージ１２の外部
において端子Ｔ１，Ｔ２，Ｇ，ＮＣの全体がテーパー状
であっても良い。或いは、幅狭部１３と幅広部１４とが
Ｔ字型を成していても良い。
【００５４】また、複数の電力用半導体チップ１１は必
ずしも１列に並んでいる必要はなく、例えばジグザクに
並んでいても構わない。
【００５５】
【発明の効果】請求項１に係る発明によれば、例えば複
数の第１及び第３端子を同じ列に配列した場合や複数の
第１乃至第３端子を１列に配列した場合と比較して、各
電力用半導体チップ毎の端子間の絶縁空間距離を且つ隣
り合う電力用半導体チップ間での端子間の絶縁空間距離
を（その結果、当該電力用半導体装置を搭載する配線基
板上での沿面距離を）確保しつつ、電力用半導体装置の
小型化を図ることができる。
【００５６】請求項２に係る発明によれば、第１及び第
４端子の列と第２及び第３端子の列とにおいて端子数を
同数にすることができる。このため、両端子列の端子数
が異なる場合と比較して、実装時において電力用半導体
装置の取り扱いを安定化することができる。また、既存
の金型を用いてパッケージを形成することができるの
で、第４端子を有さない形態に合わせた金型を新たに準
備する必要が無く、従って製造コストの増加を招くこと
がない。
【００５７】請求項３に係る発明によれば、当該電力用
半導体装置を配線基板上に搭載した際に、配線基板上に
おいて第１端子の幅広部と第４端子の幅狭部とを隣り合
わせることができる。このため、第１及び第４端子にお
いて幅広部と幅狭部との境界が同じ位置にある場合と比
較して、第１及び第４端子の配列に対応した配線基板上
での沿面距離を広げることができる。
【００５８】請求項４に係る発明によれば、第４端子を
配線基板に接触させることなく電力用半導体装置を配線
基板上に搭載することができる。このため、第４端子を
配線基板上へ半田付け等する必要をなくすることができ
るので、配線基板への電力用半導体装置の実装が容易に
なる。また、第４端子が配線基板上に到達している場合
と比較して、第１及び第４端子の配列に対応した配線基
板上での沿面距離を広げることができる。
【００５９】請求項５に係る発明によれば、各配列の両
端以外の端子を、ストッパを設けない分だけ、狭く（細
く）することができる。このため、全ての端子にストッ
パを設けた場合と比較して、各端子間の絶縁空間距離を
広げることができる。
【００６０】請求項６に係る発明によれば、第４端子が
挿入されるスルーホールには導電物が形成されていない
ので、第１及び第４端子の配列に対応した配線基板上で
の沿面距離を広げることができる。
【図面の簡単な説明】
【図１】 実施の形態１に係る、電力用半導体装置の実
装体の模式的な平面図である。
【図２】 実施の形態１に係る、電力用半導体装置の実
装体の模式的な側面図である。
【図３】 実施の形態１に係る電力用半導体装置の端子
を説明するための拡大図である。
【図４】 実施の形態１に係る配線基板の模式的な平面
図である。
【図５】 実施の形態１に係る、電力用半導体装置の実
装体の適用例を説明するための回路図である。
【図６】 実施の形態２に係る、電力用半導体装置の実
装体の模式的な側面図である。
【図７】 実施の形態２に係る配線基板の模式的な平面
図である。
【図８】 実施の形態３に係る、電力用半導体装置の実
装体の模式的な側面図である。
【図９】 実施の形態４に係る、電力用半導体装置の実
装体の模式的な側面図である。
【図１０】 実施の形態５に係る、電力用半導体装置の
実装体の模式的な側面図である。
【図１１】 従来の、電力用半導体装置の実装体の模式
的な平面図である。
【図１２】 従来の、電力用半導体装置の実装体の模式
的な側面図である。
【符号の説明】
１０，１０Ｂ〜１０Ｄ 電力用半導体装置、１１ 電力
用半導体チップ、１２パッケージ、１３ 幅狭部、１４
幅広部、１５ 境界、１６ ストッパ、２０，２０Ｂ
配線基板、２１ 絶縁基板、２３ スルーホール、３
０，３０Ｂ〜３０Ｅ 実装体、Ｄ１〜Ｄ４ 距離、Ｇ
制御端子（第３端子）、ＮＣ ダミー端子（第４端
子）、Ｔ１ 主回路端子（第２端子）、Ｔ２ 主回路端
子（第１端子）、ｄ１，ｄ２ｇ 間隔。

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 複数の電力用半導体チップと、 前記複数の電力用半導体チップを覆う絶縁性のパッケー
    ジと、 前記パッケージの内部から外部へ突出する複数の端子と
    を備え、 前記複数の端子は、前記複数の電力用半導体チップのそ
    れぞれに対して設けられて対応する電力用半導体チップ
    に電気的に接続された第１乃至第３端子を複数含み、前
    記電力用半導体チップの主回路電流が流れる端子として
    前記第１及び第２端子のみが設けられており、前記第３
    端子は前記電力用半導体チップの制御端子を成し、 動作時において、前記第２端子と前記第３端子との電位
    差は前記第１端子と前記第３端子との電位差よりも小さ
    くなり、 前記複数の第２及び第３端子は、前記パッケージの外部
    において１列を成して所定の間隔で交互に配列されてお
    り、 前記複数の第１端子は、前記パッケージの外部において
    前記所定の間隔よりも広い間隔で前記複数の第２及び第
    ３端子の配列に対向して１列に配列されている、電力用
    半導体装置。
  2. 【請求項２】 請求項１に記載の電力用半導体装置であ
    って、 前記複数の端子は、 前記複数の電力用半導体チップのそれぞれに対して設け
    られている一方で前記複数の電力用半導体チップのいず
    れとも電気的に接続されておらず、前記パッケージの外
    部において前記複数の第１端子の配列上に前記複数の第
    １端子と交互に配置された、複数の第４端子を更に含
    む、電力用半導体装置。
  3. 【請求項３】 請求項２に記載の電力用半導体装置であ
    って、 前記複数の第１及び第４端子は前記パッケージの外部に
    幅狭部及び幅広部を含み、前記幅狭部は端子の先端部分
    に設けられており、 前記複数の第４端子の前記幅狭部と前記幅広部との境界
    は、前記複数の第１端子の前記幅狭部と前記幅広部との
    境界よりも前記パッケージに近い、電力用半導体装置。
  4. 【請求項４】 請求項２に記載の電力用半導体装置であ
    って、 前記複数の第４端子は前記複数の第１端子よりも短い、
    電力用半導体装置。
  5. 【請求項５】 請求項１又は２に記載の電力用半導体装
    置であって、 前記複数の端子のうちで各配列の両端の端子のみが、各
    配列の外側に向けて設けられたストッパを有する、電力
    用半導体装置。
  6. 【請求項６】 請求項２又は３に記載の電力用半導体装
    置と、 複数のスルーホールを有しており、前記複数のスルーホ
    ールに前記複数の第１乃至第４端子を挿入して前記電力
    用半導体装置を搭載した配線基板とを備え、 前記複数のスルーホールのうちで前記複数の第４端子が
    挿入されるスルーホールに対しては導電物が形成されて
    いない、電力用半導体装置の実装体。
JP2001032283A 2001-02-08 2001-02-08 電力用半導体装置及びそれの実装体 Pending JP2002237558A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001032283A JP2002237558A (ja) 2001-02-08 2001-02-08 電力用半導体装置及びそれの実装体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001032283A JP2002237558A (ja) 2001-02-08 2001-02-08 電力用半導体装置及びそれの実装体

Publications (1)

Publication Number Publication Date
JP2002237558A true JP2002237558A (ja) 2002-08-23

Family

ID=18896242

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001032283A Pending JP2002237558A (ja) 2001-02-08 2001-02-08 電力用半導体装置及びそれの実装体

Country Status (1)

Country Link
JP (1) JP2002237558A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015001648A1 (ja) * 2013-07-04 2015-01-08 三菱電機株式会社 半導体装置の製造方法、半導体装置
WO2022196453A1 (ja) * 2021-03-18 2022-09-22 株式会社デンソー 半導体モジュール、および、これを用いた電子装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015001648A1 (ja) * 2013-07-04 2015-01-08 三菱電機株式会社 半導体装置の製造方法、半導体装置
US9472538B2 (en) 2013-07-04 2016-10-18 Mitsubishi Electric Corporation Semiconductor device manufacturing method and semiconductor device
JP6065978B2 (ja) * 2013-07-04 2017-01-25 三菱電機株式会社 半導体装置の製造方法、半導体装置
WO2022196453A1 (ja) * 2021-03-18 2022-09-22 株式会社デンソー 半導体モジュール、および、これを用いた電子装置

Similar Documents

Publication Publication Date Title
US7038917B2 (en) Low loss, high density array interconnection
JP3353508B2 (ja) プリント配線板とこれを用いた電子装置
US4288840A (en) Printed circuit board
US11749576B2 (en) Stacked circuit package with molded base having laser drilled openings for upper package
US20090091019A1 (en) Memory Packages Having Stair Step Interconnection Layers
KR19980079837A (ko) 반도체 장치
KR20050035161A (ko) 반도체 부품
KR20040014425A (ko) 반도체 모듈 및 상기 반도체 모듈의 제조 방법
JP2001196526A (ja) マルチベアチップ実装体、マルチチップパッケージ、半導体装置、ならびに電子機器
JP2002237558A (ja) 電力用半導体装置及びそれの実装体
JPH07336030A (ja) プリント配線基板の半田ランドの構造
US10201086B2 (en) Electronic device
JPH0661609A (ja) 回路基板
JPS61174656A (ja) 集積回路装置
KR200231862Y1 (ko) 반도체 패키지
JPH02201945A (ja) 表面実装型半導体装置
JP2840293B2 (ja) Ｔａｂ用テープ及びこれを用いた半導体装置
JPH10233462A (ja) 半導体装置および基板ならびに半導体装置の実装構造
JP2000138251A (ja) 半導体装置及び配線基板
JPH10150065A (ja) チップサイズパッケージ
JPS6016453A (ja) 集積回路装置用パツケ−ジ
JPH09199819A (ja) 基板上の配線端子間の接続構造
JPH0648875Y2 (ja) 半導体装置
JPS63115394A (ja) 電子回路パツケ−ジ
JPH10247705A (ja) 半導体素子パッケージ及びその製作方法