JPH04133473A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04133473A JPH04133473A JP25636990A JP25636990A JPH04133473A JP H04133473 A JPH04133473 A JP H04133473A JP 25636990 A JP25636990 A JP 25636990A JP 25636990 A JP25636990 A JP 25636990A JP H04133473 A JPH04133473 A JP H04133473A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- active surface
- semiconductor device
- external connection
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 17
- 239000000758 substrate Substances 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 16
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007306 functionalization reaction Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置に関する。
現在、半導体装置については第４図に示すように工Ｃチ
ップの能動面２に設けられた外部接続用パッド８と周辺
回路とを、はんだ付けや導電性ペーストまたは熱圧着な
どで電気的接続をすることにより、動作させることが可
能となる。
ップの能動面２に設けられた外部接続用パッド８と周辺
回路とを、はんだ付けや導電性ペーストまたは熱圧着な
どで電気的接続をすることにより、動作させることが可
能となる。
このような実装技術として、工Ｏチップを直接基板やフ
レキシブルテープ上に搭載・接着した債に、工Ｃチップ
能動面の外部接続用パッドと基板やフレキシブルテープ
上のパターンとを金などの細線で結線するワイヤーボン
ディング法、アルイは細線を使用しないで電気的接続を
するフィルムキャリア法がある。フィルムキャリア法は
ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｉｄ ＥＱｎｄ
ｉｎｇ ）方式とも呼ばれ、テープ状のフィルム上に連
続して形成された銅箔などの配線と工Ｃチップ能動面の
外部接続用パッドとを電気的接続する工ＬＢ（工ｎｎｅ
ｒ Ｌｅａｄ 旦ｏｎｄｉｎｇ ）工程、およびテ
ープ切断後に外部周辺回路との電気的接続をする０ＬＢ
（０ｕｔｅｒ Ｌｅａｄ Ｂｏｎｄｉｎｇ ）工程
とからなる技術が実用化されている。
レキシブルテープ上に搭載・接着した債に、工Ｃチップ
能動面の外部接続用パッドと基板やフレキシブルテープ
上のパターンとを金などの細線で結線するワイヤーボン
ディング法、アルイは細線を使用しないで電気的接続を
するフィルムキャリア法がある。フィルムキャリア法は
ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｉｄ ＥＱｎｄ
ｉｎｇ ）方式とも呼ばれ、テープ状のフィルム上に連
続して形成された銅箔などの配線と工Ｃチップ能動面の
外部接続用パッドとを電気的接続する工ＬＢ（工ｎｎｅ
ｒ Ｌｅａｄ 旦ｏｎｄｉｎｇ ）工程、およびテ
ープ切断後に外部周辺回路との電気的接続をする０ＬＢ
（０ｕｔｅｒ Ｌｅａｄ Ｂｏｎｄｉｎｇ ）工程
とからなる技術が実用化されている。
しかし、従来の半導体装置による実装工程によると、ワ
イヤーボンディングによる実装では細線を１本１本ボン
ディングするために作業時間がかかり、ＴＡＢ方式によ
る実装では工ＬＢ工程とＯＬＥ工程とに作業が分かれる
ために作業項目が多（なる。また、従来の半導体装置で
は工Ｃチップの面部に対して外部接続用パッドのしめる
割り合いは約１０％程度であり、今後工Ｃの集値度は益
々向上し多機能化が進んでいくと考えられ、多ビンの工
Ｃチップを実用化するためには工Ｃチップに対して外部
接続用パッドを設けるためにしめる割り合いが益々多く
なるものと考えられる。
イヤーボンディングによる実装では細線を１本１本ボン
ディングするために作業時間がかかり、ＴＡＢ方式によ
る実装では工ＬＢ工程とＯＬＥ工程とに作業が分かれる
ために作業項目が多（なる。また、従来の半導体装置で
は工Ｃチップの面部に対して外部接続用パッドのしめる
割り合いは約１０％程度であり、今後工Ｃの集値度は益
々向上し多機能化が進んでいくと考えられ、多ビンの工
Ｃチップを実用化するためには工Ｃチップに対して外部
接続用パッドを設けるためにしめる割り合いが益々多く
なるものと考えられる。
そこで、本発明は従来のこのような問題点を解決するも
ので、その目的とするところは実装を行なう際に作業時
間およ・び作業項目を減少させ、また工Ｃチップ能動面
に対して外部接続用パッドの面部を減少させた半導体装
置を提供するところにある。
ので、その目的とするところは実装を行なう際に作業時
間およ・び作業項目を減少させ、また工Ｃチップ能動面
に対して外部接続用パッドの面部を減少させた半導体装
置を提供するところにある。
このため本発明では、上記外部接続用パッドを工Ｃチッ
プ能動面に設げることをせず、工Ｃチップの裏面に外部
接続用パッドを設けたことを特貿とする。
プ能動面に設げることをせず、工Ｃチップの裏面に外部
接続用パッドを設けたことを特貿とする。
以下、本発明の実施例を図面に基すいて説明する。
第１図（α）は、工Ｃチップ１の工Ｃチップ能動面２上
に能動面電気特性検査用端子４が設けられている。工Ｃ
チップ能動面内の集積回路と能動面電気特性検査用端子
４とを接続する配線５が各々設けられている。第１図Ｃ
ｂ）では、工Ｃチップ裏面６に外部接続用パッド８と裏
面電気特性検査用端子５とを接続する配線７が各々設け
られている。第２図は、本発明の実施例の半導体装置を
基板回路上に、実装した状態の側面図を示して（・る。
に能動面電気特性検査用端子４が設けられている。工Ｃ
チップ能動面内の集積回路と能動面電気特性検査用端子
４とを接続する配線５が各々設けられている。第１図Ｃ
ｂ）では、工Ｃチップ裏面６に外部接続用パッド８と裏
面電気特性検査用端子５とを接続する配線７が各々設け
られている。第２図は、本発明の実施例の半導体装置を
基板回路上に、実装した状態の側面図を示して（・る。
外部接続用パッド８が基板上の接続用ランド９に直接実
装しているために、−括しての電気的接続が可能であり
、ワイヤーボンディングによる実装方法のように作業時
間がかからず、なおかつＴＡＢ方式による実装よりも作
業項目を減少させている。
装しているために、−括しての電気的接続が可能であり
、ワイヤーボンディングによる実装方法のように作業時
間がかからず、なおかつＴＡＢ方式による実装よりも作
業項目を減少させている。
このように、工Ｃチップ裏面に外部接続用）くノドを設
げることにより、従来の実装方法のように作業時間およ
び作業項目がかからず、また工Ｃチップ裏面に外部接続
用パッドを設けたことによって工Ｃチップ能動面におけ
るパッド面積が不必要となり工Ｃチップの小型化が可能
となり、またはＩＣチップ能動面における集橿回路面鐘
を増加することができる。また、工Ｃチップ能動面およ
び裏面の電気特性検査を行なう際には、必要最小限の＝
Ｘ特性検査用端子を設けることにより検査を実施するこ
とが可能となる。
げることにより、従来の実装方法のように作業時間およ
び作業項目がかからず、また工Ｃチップ裏面に外部接続
用パッドを設けたことによって工Ｃチップ能動面におけ
るパッド面積が不必要となり工Ｃチップの小型化が可能
となり、またはＩＣチップ能動面における集橿回路面鐘
を増加することができる。また、工Ｃチップ能動面およ
び裏面の電気特性検査を行なう際には、必要最小限の＝
Ｘ特性検査用端子を設けることにより検査を実施するこ
とが可能となる。
また、第３図は本発゛明の半導体装置を製造する方法の
一例を示している。ウエノ＼−上の任意の位置に必要最
小限な８％特性検査用端子の形状にエツチングをし、工
Ｃチップ能動面と裏面とを貫通せしめるスルーホール１
０を形成し、導電材料をスルーホール内に充填させるこ
とにより工Ｃチップ能動面と裏面の導通され工Ｃチップ
裏面に外部接続用パッドが形成された。
一例を示している。ウエノ＼−上の任意の位置に必要最
小限な８％特性検査用端子の形状にエツチングをし、工
Ｃチップ能動面と裏面とを貫通せしめるスルーホール１
０を形成し、導電材料をスルーホール内に充填させるこ
とにより工Ｃチップ能動面と裏面の導通され工Ｃチップ
裏面に外部接続用パッドが形成された。
以上説明したように、本発明による半導体装置は工Ｃチ
ップ裏面に外部接続用パッドを設げることにより、従来
の実装方法のように作業時間および作業項目がかからず
、工Ｃチップ能動面におけるパッド面積が不必要となる
とともに、スルーホールを任意の位置に設けることが可
能なために集積回路の設計の自由度を増やせる。また、
工Ｃチップ裏面の外部接続用パッドは、工Ｏチップ裏面
の任意の位置に任意の形状に設けることが可能なために
、外部周辺回路の接続用ランドの設計の自由度も増やせ
るとともに、外部周辺回路に直接接続するため、小型化
をしかつ薄型に実装可能な工Ｃチップを提供できる。
ップ裏面に外部接続用パッドを設げることにより、従来
の実装方法のように作業時間および作業項目がかからず
、工Ｃチップ能動面におけるパッド面積が不必要となる
とともに、スルーホールを任意の位置に設けることが可
能なために集積回路の設計の自由度を増やせる。また、
工Ｃチップ裏面の外部接続用パッドは、工Ｏチップ裏面
の任意の位置に任意の形状に設けることが可能なために
、外部周辺回路の接続用ランドの設計の自由度も増やせ
るとともに、外部周辺回路に直接接続するため、小型化
をしかつ薄型に実装可能な工Ｃチップを提供できる。
第１図（α）は本発明の半導体装置の実施例の工Ｃチッ
プ能動面の斜視図。 第１図（ｂ）は本発明の半導体装置の実施例の工Ｃチッ
プ裏面の斜視図。 第２図は本発明の半導体装置を用いて外部周辺回路に実
装をした状態を横から見た断面図。 第６図は本発明の半導体装置のスルーホールを横から見
た断面図。 第４図は従来の半導体装置の工Ｃチップ能動面の斜視図
。 １・・・・・・・・・工Ｃチップ ２・・・・・・・・・工Ｃチップ能動面３・・・・・・
・・・工Ｃチップ裏面 ４・・・・・・・・・能動面電気特性検査用端子５・・
・・・・・・・能動面配線 ６・・・・・・・・・裏面電気特性検査用端子７・・・
・・・・・・裏面配線 ８・・・・・・・・・外部接続用パッド９・・・・・・
・・・接続用ランド １０・・・・・・・・・スルーホール 以上 出願人 セイコーエプソン株式会社
プ能動面の斜視図。 第１図（ｂ）は本発明の半導体装置の実施例の工Ｃチッ
プ裏面の斜視図。 第２図は本発明の半導体装置を用いて外部周辺回路に実
装をした状態を横から見た断面図。 第６図は本発明の半導体装置のスルーホールを横から見
た断面図。 第４図は従来の半導体装置の工Ｃチップ能動面の斜視図
。 １・・・・・・・・・工Ｃチップ ２・・・・・・・・・工Ｃチップ能動面３・・・・・・
・・・工Ｃチップ裏面 ４・・・・・・・・・能動面電気特性検査用端子５・・
・・・・・・・能動面配線 ６・・・・・・・・・裏面電気特性検査用端子７・・・
・・・・・・裏面配線 ８・・・・・・・・・外部接続用パッド９・・・・・・
・・・接続用ランド １０・・・・・・・・・スルーホール 以上 出願人 セイコーエプソン株式会社
Claims (1)
- 半導体装置において、半導体基板中に形成される外部
接続用パッドが、前記半導体装置能動面の裏面に設けら
れたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25636990A JPH04133473A (ja) | 1990-09-26 | 1990-09-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25636990A JPH04133473A (ja) | 1990-09-26 | 1990-09-26 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04133473A true JPH04133473A (ja) | 1992-05-07 |
Family
ID=17291732
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25636990A Pending JPH04133473A (ja) | 1990-09-26 | 1990-09-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04133473A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7687896B2 (en) * | 2001-09-28 | 2010-03-30 | Rohm Co. Ltd. | Semiconductor device having a stacked chip structure |
-
1990
- 1990-09-26 JP JP25636990A patent/JPH04133473A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7687896B2 (en) * | 2001-09-28 | 2010-03-30 | Rohm Co. Ltd. | Semiconductor device having a stacked chip structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5594275A (en) | J-leaded semiconductor package having a plurality of stacked ball grid array packages | |
| US5942795A (en) | Leaded substrate carrier for integrated circuit device and leaded substrate carrier device assembly | |
| JP2962586B2 (ja) | 半導体装置とその製造方法及びこれに用いる接合体 | |
| US6891276B1 (en) | Semiconductor package device | |
| JPH11297889A (ja) | 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法 | |
| JPH04273451A (ja) | 半導体装置 | |
| JPH0394430A (ja) | 半導体装置およびその製造方法 | |
| US5262674A (en) | Chip carrier for an integrated circuit assembly | |
| JP2638758B2 (ja) | 積層型の半導体パッケージ及び積層型のパッケージソケット | |
| JP2803656B2 (ja) | 半導体装置 | |
| KR100199286B1 (ko) | 홈이 형성된 인쇄 회로 기판을 갖는 칩 스케일 패키지 | |
| JPH04133473A (ja) | 半導体装置 | |
| KR20020028473A (ko) | 적층 패키지 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JPH06112395A (ja) | 混成集積回路装置 | |
| JP2001319943A (ja) | 半導体装置 | |
| JPH0451056B2 (ja) | ||
| JPH02252251A (ja) | フィルムキャリヤーテープ | |
| JPS63258048A (ja) | 半導体装置 | |
| JP3033541B2 (ja) | Ｔａｂテープ、半導体装置及び半導体装置の製造方法 | |
| JP2556204B2 (ja) | フィルムキャリア半導体装置の実装方法 | |
| JP3194034B2 (ja) | 電子部品用パッケージ | |
| JP2636785B2 (ja) | 半導体装置の実装方法 | |
| JPS61225827A (ja) | 半導体素子の実装構造 | |
| JPH02252248A (ja) | 半導体装置の製造方法 |