CN101110376A - 形成焊接凸块的方法及其刻蚀剂 - Google Patents

形成焊接凸块的方法及其刻蚀剂 Download PDF

Info

Publication number
CN101110376A
CN101110376A CNA2006100992568A CN200610099256A CN101110376A CN 101110376 A CN101110376 A CN 101110376A CN A2006100992568 A CNA2006100992568 A CN A2006100992568A CN 200610099256 A CN200610099256 A CN 200610099256A CN 101110376 A CN101110376 A CN 101110376A
Authority
CN
China
Prior art keywords
layer
etching agent
concentration
volume percent
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006100992568A
Other languages
English (en)
Inventor
伍恩杰
黄友发
陈辉鸿
蔡骐隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CNA2006100992568A priority Critical patent/CN101110376A/zh
Publication of CN101110376A publication Critical patent/CN101110376A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种形成焊接凸块的方法及其刻蚀剂，该方法首先提供一表面形成有一黏着层、一阻障层与一湿润层的基底。然后形成一图案化的光阻层，并且其至少包含一个暴露部分湿润层的开口。接着在开口中填入焊料，再除去光阻层。随后利用一包含硫酸、磷酸、氯化铁、过硫酸铵或过硫酸氢钾的刻蚀剂刻蚀部分湿润层与阻障层。接着用第二刻蚀剂刻蚀部分黏着层，最后再进行回焊制程。

Description

形成焊接凸块的方法及其刻蚀剂
技术领域
本发明涉及一种形成焊接凸块的方法。
背景技术
覆晶接合(flip-chip)技术是目前广为利用的电子封装技术。不同于传统封装技术的是，在覆晶接合技术中，管芯(die)不再是将焊垫经由打金线(wirebonding)的方式电连接到一块封装基板上，而是将其反转过来透过焊接凸块(solder bump)电连接并装着(mount)到封装基板上。由于覆晶接合技术不需要金线的连接，故能大幅缩小封装体的尺寸并增加管芯与封装基板之间电路传递的速度。
请参考图1至图6，图1至图6为现有形成焊接凸块10的方法示意图。如图1所示，首先提供一基底12，例如一个已完成内部元件及线路设置的晶片。基底12的表面上包含有一图案化的保护层14(passivation layer)，且保护层14暴露出复数个焊垫16。其中焊垫16可由铜或铝所构成，通过电连接形成于基底12中的内部线路(图中未显示)与封装基板上的外部线路(图中未显示)。
如图2所示，接着利用溅镀、沉积与刻蚀等制程形成复数层堆叠的凸块下金属层18(under bump metallurgy layer)，并覆盖于每一焊垫16及保护层14。其中，凸块下金属层18通常由一黏着层(adhesion layer)11、一阻障层(barrierlayer)13以及一润湿层15所组成。黏着层11用以提供焊垫16及图案化保护层14良好的黏着性，其材质可为铝、钛、铬、钨化钛等。阻障层13用以防止焊球与焊垫的金属互相扩散，其材质可为镍钒、镍等。而润湿层15则提供凸块下金属层18与焊球之间良好的沾附性，其材质可为铜、钼、铂等。
如图3所示，然后在整个基底12表面形成一光阻层20，覆盖于保护层14与凸块下金属层18上方。其中光阻层20的材料可为干膜光阻或液态光阻。接着如图4所示，进行曝光与显影制程将光阻层20图案化，以于光阻层20形成复数个开口22，并对应地暴露出各焊垫16上方的凸块下金属层18。然后利用电镀的方式将焊料24填布到各开口22中，其中焊料24可为锡或铜等材料。
在剥除光阻层20之后，如图5所示，接着进行一刻蚀制程，利用焊料24当作遮罩，并使用由硝酸、醋酸、磷酸、双氧水、盐酸以及硫酸等混和溶液所组成的刻蚀剂来刻蚀覆盖于保护层14上的部分凸块下金属层18。如图6所示，最后进行回焊(reflow)制程，以使焊料24受热在各相对应的焊垫16上方形成复数个焊接凸块10，完成现有形成焊接凸块10的方法。
然而，由于受到利用硝酸、醋酸、磷酸、双氧水、盐酸以及硫酸等混合溶液所组成的刻蚀剂的刻蚀选择比的影响，在刻蚀部分凸块下金属层18时，将会无可避免地侵蚀由锡所构成的焊料24，并同时侵蚀凸块下金属层18底部的黏着层11，造成底切现象，形成大小程度不同的底切孔26。因此当后续进行回焊制程时，填入开口22内的焊料24将会因底切孔26以及刻蚀剂侵蚀的缘故形成大小不一的焊接凸块10或是造成焊接凸块10的位移(compositionshift)，进而影响整个制程的良率与稳定性。因此，如何有效改善刻蚀剂在刻蚀制程时造成的底切现象以及侵蚀由锡所组成的焊料成为当前的重要课题之
发明内容
本发明所欲解决的技术问题在于提供一种形成焊接凸块的方法，从而改善刻蚀剂所造成的底切及侵蚀焊料等现象。
为解决上述问题，本发明的一种形成焊接凸块的方法。首先提供一基底，并且基底表面形成有一黏着层(adhesion layer)、一阻障层(barrier layer)与一湿润层。然后在润湿层表面形成一图案化光阻层，并且图案化光阻层至少包含有一开口，以暴露部分湿润层。接着在开口中填入焊料，并进行一光阻剥离步骤，以移除图案化光阻层。随后进行第一刻蚀制程步骤，利用焊料当作遮罩，以一第一刻蚀剂来刻蚀部分湿润层与部分阻障层，其中第一刻蚀剂选自由硫酸、磷酸、氯化铁、过硫酸铵以及过硫酸氢钾所组成的混合溶液。接着利用第二刻蚀剂进行第二刻蚀制程步骤，以刻蚀部分黏着层，最后进行回焊(reflow)制程以形成焊接凸块。
由于本发明填入焊料并剥除光阻层后，先利用由硫酸、磷酸、氯化铁、过硫酸铵以及过硫酸氢钾所组成的第一刻蚀剂来刻蚀凸块下金属层的部分湿润层与部分阻障层，然后再利用由硫酸与去离子水所组成的第二刻蚀剂来刻蚀部分黏着层，因此可均匀地刻蚀形成凸块下金属层的黏着层、阻障层以及润湿层，进而避免现有的利用硝酸、醋酸、磷酸、双氧水、盐酸以及硫酸所组成的刻蚀剂来刻蚀凸块下金属层时，过度侵蚀黏着层而造成的底切现象的发生。
附图说明
图1至图6为现有形成焊接凸块的方法示意图。
图7至图12为本发明形成焊接凸块的较佳实施例的方法示意图。
其中，附图标记说明如下：
10  焊接凸块
11  黏着层
12  基底
13  阻障层
14  保护层
15  润湿层
16  焊垫
18  凸块下金属层
20  光阻层
22  开口
24  焊料
26  底切孔
30  基底
32  焊垫
34  图案化保护层
36  凸块下金属层
38  黏着层
40  阻障层
42  润湿层
44  光阻层
45  开口
46  焊料
48  焊接凸块
具体实施方式
请参照图7至图12，图7至图12为本发明形成焊接凸块48的较佳实施例的方法示意图。如图7所示，首先提供一基底30，例如一已完成内部元件与线路设置的晶片，且基底30表面形成有复数个导体结构，例如焊垫32，其材质通常为铜或铝，通过电连接形成于基底30中的内部线路(图中未显示)与封装基板上的外部线路(图中未显示)。然后形成一图案化保护层34覆盖在基底30表面，并分别暴露各焊垫32的部分表面，用以保护基底30中的内部线路(图中未显示)。
如图8所示，接着进行一溅镀制程(sputtering)、沉积与刻蚀等制程，以形成复数层堆叠的凸块下金属层36并覆盖在部分暴露出的焊垫32与图案化保护层34表面。其中，凸块下金属层36通常由一黏着层38、一阻障层40以及一润湿层42所组成。黏着层38用以提供焊垫32及图案化保护层34良好的黏着性，其材质可为铝、钛、铬、钨化钛等。阻障层40用以防止焊球与焊垫的金属互相扩散，其材质可为镍钒、镍等。而润湿层42则提供凸块下金属层36与焊球之间良好的沾附性，其材质可为铜、钼、铂等。
如图9所示，随后形成一图案化遮罩，例如先在凸块下金属层36的表面形成一光阻层44，而光阻层44可选用液态光阻或干膜光阻。如图10所示，然后进行曝光显影制程，以对应地暴露出各焊垫32上方的凸块下金属层36，同时形成后续焊接凸块的开口45。换言之，此开口45即为后续填入的焊料与凸块下金属层36的结合区，因此其厚度与后续将形成的焊接凸块的高度相关。此外，在本较佳实施例中，开口45位于焊垫32的正上方，然而不局限于本实施例，开口45亦可形成在邻近焊垫32的凸块下金属层36上，以配合RDL制程中因接点配置设计上的需要而变更接点的位置。
如图11所示，接着进行电镀制程以46在开口45中填入焊料，其中焊料46可为锡或铜等材料。随后进行光阻剥离步骤，以移除光阻层44。然后进行第一刻蚀制程，利用焊料46当作遮罩，用第一刻蚀剂来刻蚀凸块下金属层36的部分湿润层42与部分阻障层40。其中，第一刻蚀剂选自由硫酸、磷酸、氯化铁、过硫酸铵以及过硫酸氢钾所组成的混合溶液。最后再利用一第二刻蚀剂进行第二刻蚀制程步骤，以刻蚀部分黏着层38，其中第二刻蚀剂包含有硫酸与去离子水。
值得注意的是，由于本发明先利用由硫酸、磷酸、氯化铁、过硫酸铵以及过硫酸氢钾所组成的第一刻蚀剂来刻蚀凸块下金属层的部分湿润层42与部分阻障层40，然后再利用由硫酸与去离子水所组成的第二刻蚀剂来刻蚀部分黏着层38，因此可均匀地刻蚀形成凸块下金属层36的黏着层38、阻障层40以及润湿层42，进而避免现有的利用硝酸、醋酸、磷酸、双氧水、盐酸以及硫酸所组成的刻蚀剂来刻蚀凸块下金属层36时，过度侵蚀黏着层38而造成底切的现象。除此之外，当填入开口45的焊料46由锡所组成时，利用本发明的第一刻蚀剂与第二刻蚀剂的组成成分来进行刻蚀制程时，又可同时避免现有的因刻蚀剂侵蚀由锡所组成的焊料而造成后续焊接凸块位移以及大小不均的现象发生。
最后，如图12所示，再对焊料46进行回焊(reflow)制程，使焊料46受热并因表面张力而变成球状，在所对应的焊垫32与凸块下金属层36上形成一焊接凸块48。
此外，根据上述较佳实施例的第一刻蚀剂与第二刻蚀剂，本发明另揭露一种应用于焊接凸块制程的刻蚀剂配方，此刻蚀剂包含有硫酸、磷酸、氯化铁、过硫酸铵、过硫酸氢钾、盐酸、铜安定剂、氯安定剂以及去离子水。其中，硫酸的体积百分比浓度介于30～35％之间、磷酸的体积百分比浓度介于5～8％之间、过硫酸铵的体积百分比浓度介于8～11％之间、氯化铁的体积百分比浓度介于2～10％之间、盐酸的体积百分比浓度小于5％、铜安定剂的体积百分比浓度为0.5％、氯安定剂的体积百分比浓度介于1～2％之间、去离子水的体积百分比浓度介于35～55％之间以及过硫酸氢钾的体积百分比浓度介于8～11％之间。
综上所述，相较于现有的制作焊接凸块的方法，本发明填入焊料并剥除光阻层后，先利用由硫酸、磷酸、氯化铁、过硫酸铵以及过硫酸氢钾所组成的第一刻蚀剂来刻蚀凸块下金属层的部分湿润层与部分阻障层，然后再利用由硫酸与去离子水所组成的第二刻蚀剂来刻蚀部分黏着层，因此可用适当的刻蚀选择比来分别均匀地刻蚀形成凸块下金属层的黏着层、阻障层以及润湿层，进而避免现有的利用硝酸、醋酸、磷酸、双氧水、盐酸以及硫酸所组成的刻蚀剂来刻蚀凸块下金属层时，发生过度侵蚀黏着层而造成的底切现象。
以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属于本发明的涵盖范围。

Claims (10)

1.一种形成焊接凸块的方法，其特征在于，该方法包含有：
提供一基底，且该基底表面形成一凸块下金属层，其包含有：有一黏着层(adhesion layer)、一阻障层(barrier layer)与一湿润层，该基底与该凸块下金属层之间还包含有：
至少一焊垫，电连接设于该基底中的电路；以及一图案化保护层，覆盖在该基底表面并暴露部分该焊垫；
在该润湿层表面形成一图案化光阻层，且该图案化光阻层至少包含有一位于该焊垫上方的开口，用以暴露部分该湿润层；
在该开口中填入一焊料；
进行一光阻剥离步骤，以移除该图案化光阻层；
利用一第一刻蚀剂进行第一刻蚀制程，利用该焊料当作遮罩以刻蚀部分该湿润层与部分该阻障层，其中该第一刻蚀剂选自由硫酸、磷酸、氯化铁、过硫酸铵以及过硫酸氢钾所组成的混合溶液；
利用一第二刻蚀剂进行第二刻蚀制程，以刻蚀部分该黏着层；以及
进行一回焊(reflow)制程以形成该焊接凸块。
2.如权利要求1所述的方法，其特征在于，其中该基底为一晶片。
3.如权利要求1所述的方法，其特征在于，其中该黏着层包含有铝、钛、铬、或钨化钛的组成。
4.如权利要求1所述的方法，其特征在于，其中该阻障层包含有镍或镍钒的组成。
5.如权利要求1所述的方法，其特征在于，其中该湿润层包含有铜、钼、或铂的组成。
6.如权利要求1所述的方法，其特征在于，其中该第二刻蚀剂包含有硫酸与去离子水的组成。
7.一种应用于焊接凸块制程的刻蚀剂，其特征在于，该刻蚀剂包含有硫酸、磷酸以及氯化铁，且该硫酸的体积百分比浓度介于30～35％之间、该磷酸的体积百分比浓度介于5～8％之间、过硫酸铵的体积百分比浓度介于8～11％之间而该氯化铁的体积百分比浓度介于2～10％之间。
8.如权利要求7所述的刻蚀剂，其特征在于，其中该刻蚀剂还包含有体积百分比浓度介于8～11％之间的过硫酸铵。
9.如权利要求7所述的刻蚀剂，其特征在于，其中该刻蚀剂还包含有体积百分比浓度介于8～11％之间的过硫酸氢钾。
10.如权利要求7所述的刻蚀剂，其特征在于，其中该刻蚀剂还包含有盐酸、铜安定剂、氯安定剂以及去离子水，且该盐酸的体积百分比浓度小于5％、该铜安定剂的体积百分比浓度为0.5％、该氯安定剂的体积百分比浓度介于1～2％之间而该去离子水的体积百分比浓度介于35～55％之间。
CNA2006100992568A 2006-07-21 2006-07-21 形成焊接凸块的方法及其刻蚀剂 Pending CN101110376A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA2006100992568A CN101110376A (zh) 2006-07-21 2006-07-21 形成焊接凸块的方法及其刻蚀剂

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2006100992568A CN101110376A (zh) 2006-07-21 2006-07-21 形成焊接凸块的方法及其刻蚀剂

Publications (1)

Publication Number Publication Date
CN101110376A true CN101110376A (zh) 2008-01-23

Family

ID=39042367

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006100992568A Pending CN101110376A (zh) 2006-07-21 2006-07-21 形成焊接凸块的方法及其刻蚀剂

Country Status (1)

Country Link
CN (1) CN101110376A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101996888B (zh) * 2009-08-20 2013-01-23 中芯国际集成电路制造(上海)有限公司 凸点的形成方法
CN101873769B (zh) * 2009-04-24 2013-02-27 中芯国际集成电路制造(上海)有限公司 形成焊接凸块的方法
CN102057470B (zh) * 2008-04-08 2013-04-10 栗田工业株式会社 功能性溶液供给系统
CN103311131A (zh) * 2013-05-15 2013-09-18 华进半导体封装先导技术研发中心有限公司 一种微凸点制造过程中防止微凸点侧向钻蚀的方法
CN111472000A (zh) * 2020-04-15 2020-07-31 Tcl华星光电技术有限公司 一种铜钼膜层的蚀刻方法、阵列基板

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102057470B (zh) * 2008-04-08 2013-04-10 栗田工业株式会社 功能性溶液供给系统
CN101873769B (zh) * 2009-04-24 2013-02-27 中芯国际集成电路制造(上海)有限公司 形成焊接凸块的方法
CN101996888B (zh) * 2009-08-20 2013-01-23 中芯国际集成电路制造(上海)有限公司 凸点的形成方法
CN103311131A (zh) * 2013-05-15 2013-09-18 华进半导体封装先导技术研发中心有限公司 一种微凸点制造过程中防止微凸点侧向钻蚀的方法
CN103311131B (zh) * 2013-05-15 2016-03-16 华进半导体封装先导技术研发中心有限公司 一种微凸点制造过程中防止微凸点侧向钻蚀的方法
CN111472000A (zh) * 2020-04-15 2020-07-31 Tcl华星光电技术有限公司 一种铜钼膜层的蚀刻方法、阵列基板
CN111472000B (zh) * 2020-04-15 2021-07-27 苏州华星光电技术有限公司 一种铜钼膜层的蚀刻方法、阵列基板

Similar Documents

Publication Publication Date Title
US6229220B1 (en) Bump structure, bump forming method and package connecting body
US7851928B2 (en) Semiconductor device having substrate with differentially plated copper and selective solder
KR970005526B1 (ko) 납땜 도금된 회로에 납땜 범프 상호 접속부를 형성하는 방법
US8299368B2 (en) Interconnection element for electric circuits
JP4660643B2 (ja) プリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法
JP5808402B2 (ja) はんだ合金堆積物を基板上に形成する方法
US20060223313A1 (en) Copper interconnect post for connecting a semiconductor chip to a substrate and method of fabricating the same
US20070020912A1 (en) Semiconductor element and a producing method for the same, and a semiconductor device and a producing method for the same
USRE49286E1 (en) Method of making flip chip
US20110133332A1 (en) Package substrate and method of fabricating the same
US7956472B2 (en) Packaging substrate having electrical connection structure and method for fabricating the same
CN101110376A (zh) 形成焊接凸块的方法及其刻蚀剂
TWI273639B (en) Etchant and method for forming bumps
US5877560A (en) Flip chip microwave module and fabrication method
CN100555593C (zh) 形成焊接凸块的方法
US6271111B1 (en) High density pluggable connector array and process thereof
US6429046B1 (en) Flip chip device and method of manufacture
US20100038777A1 (en) Method of making a sidewall-protected metallic pillar on a semiconductor substrate
JPH09153519A (ja) 半導体の実装構造
TWI476844B (zh) 導電凸塊的製造方法及具有導電凸塊的電路板結構
USRE48422E1 (en) Method of making flip chip
JP2001230270A (ja) 半導体装置及びその製造方法
JP2001223287A (ja) インターポーザーの製造方法
KR100494023B1 (ko) 반도체 촬상소자 패키지 및 그 제조방법
CN104124180A (zh) 芯片封装结构的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication