CN103066046B - 引脚框架锁定设计部的系统和方法 - Google Patents

Abstract

提供了用于引脚框架锁定设计部的系统和方法。在一个实施方案中，方法包括：制作芯片封装的引脚框架，所述引脚框架具有衬垫，所述衬垫包括跨所述衬垫中提供与塑封料的界接的边缘的至少第一区段的突出底部锁定部轮廓；蚀刻所述衬垫为具有所述边缘的至少第二区段，所述第二区段具有延长突出底部锁定部轮廓或悬垂顶部锁定部轮廓；和沿着所述衬垫的所述边缘交替第一区段和第二区段。

Description

引脚框架锁定设计部的系统和方法

相关申请的交叉参考

本申请要求2011年10月20日申请的名为“SYSTEMS AND METHODS FOR LEAD FRAMELOCKING DESIGN FEATURES”的美国临时申请61/549,523的权益和优先权，所述申请以引用的方式并入本文。

技术领域

本发明涉及防止芯片封装分层和断裂的系统和方法。

发明背景

安装好的芯片封装遭受可能导致芯片封装分层或断裂的应力。例如，芯片封装遭受由来自周围环境和/或组件热循环、高电负载、高温热环境、芯片封装安装期间所施加的冲击负载或类似因素的热应力导致的应力。应力可能导致剪力和挠曲应力的积累，其易于在芯片封装锚固至在芯片封装内包封一个或多个晶粒和引脚框架的塑封料处形成。剪应力和挠曲应力的积累会导致芯片封装分层或断裂。

发明概要

提供引脚框架锁定设计部的系统和方法。在一个实施方案中，方法包括：制作芯片封装的引脚框架，所述引脚框架具有包括跨提供与塑封料的界面的衬垫的边缘的至少第一区段的突出底部锁定部轮廓的衬垫；蚀刻衬垫为具有边缘的至少第二区段，所述第二区段具有延长突出底部锁定部轮廓或悬垂顶部锁定部轮廓；和沿着衬垫的边缘交替第一区段和第二区段。

附图简述

在结合优选实施方案的描述和附图考虑时可以更容易理解本发明的实施方案以及更易于明白其其它优点和用途，其中：

图1A至图1C是图示本发明的一个或多个实施方案中所使用的表面破裂锁定部的不同外形的剖面图；

图2A至图2D是图示本发明的一个或多个实施方案的表面破裂锁定部的图；

图3A至图3D是图示本发明的一个或多个实施方案的表面破裂锁定部的图；

图4A至图4G是图示本发明的一个或多个实施方案的表面破裂锁定部的图；

图5是图示图4A至图4D所展示的实施方案的变动的图；

图6A至图6C是图示具有多个尺寸的表面破裂锁定部的一个实施方案的实施例的图；

图7和图8图示了本发明的一个或多个实施方案的方法；和

图9图示了本发明的一个实施方案的系统。

根据惯例，不同的所述部件未按比例绘制而是被绘制来强调与本发明相关的部件。在附图和正文各处，参考符号表示相同元件。

图中主要组件的参考符号列表

105 衬垫

106 表面

107 表面

110 悬垂顶部锁定部轮廓

112 部分蚀刻

114 悬垂

120 突出底部锁定部轮廓

122 部分蚀刻

124 突出

130 延长边缘突出底部锁定轮廓

132 部分蚀刻

134 突出

200 芯片封装

210 横截面图

212 晶粒

213 晶粒附着材料

215 衬垫

216 边缘

217 边缘

220 线型突出底部锁定部

222 线型突出底部锁定部

230 顶部部分蚀刻

240 底部部分蚀刻

250 第二元件

255 悬垂顶部锁定部

260 体积

262 塑封料

280 衬垫俯视图

285 衬垫仰视图

300 芯片封装

310 横截面图

311 横截面图

312 晶粒

313 晶粒附着材料

315 衬垫

316 边缘

317 边缘

320 不连续突出底部锁定部

322 不连续突出底部锁定部

331 交替表面破裂区段

332 交替表面破裂区段

340 底部部分蚀刻

350 第二元件

355 悬垂顶部锁定部

360 体积

362 塑封料

400 芯片封装

410 横截面图

411 横截面图

412 晶粒

413 晶粒附着材料

415 衬垫

416 边缘

420 不连续悬垂顶部锁定部

430 顶部部分蚀刻

431 交替表面破裂区段

432 底部部分蚀刻

433 交替表面破裂区段

440 底部部分蚀刻

450 第二元件

455 悬垂顶部锁定部

460 体积

462 塑封料

480 衬垫俯视图

485 衬垫仰视图

500 芯片封装

512 晶粒

515 衬垫

520 不连续悬垂顶部锁定部

533 间隔

610 交替区段

611 轮廓

615 衬垫

620 交替区段

630 交替区段

710 制作芯片封装的引脚框架

720 将衬垫制作成包括具有延长突出底部锁定部轮廓的边缘的至少第二区段

730 锁定部

810 制作芯片封装的引脚框架

820 将衬垫制作成具有边缘的至少第二区段，所述第二区段具有悬垂顶部锁定部

830 锁定部

840 在每个第一区段与第二表面破裂区段之间提供第三区段，所述第三区段提供无锁定部的间隔。

900 系统

905 电源

910 控制器

915 芯片封装

920 调节组件

930 负载组件

具体实施方式

在下文详细描述中，参考附图，所述附图形成其部分且在其中是经由可实践本发明的特定说明性实施方案来示出。充分详细地描述这些实施方案使得本领域技术人员能够实践本发明，且应了解可使用其它实施方案以及可进行逻辑、机械和电变更而不脱离本发明的范围。所以，下文详细描述不得以限制意义来理解。

本发明的实施方案提供解决由于剪应力和挠曲应力的积累而导致的芯片封装(诸如集成电路、半导体或其它硅装置)的分层和断裂，所述剪应力和挠曲应力易于在芯片封装的引脚框架锚固至在芯片封装内包封一个或多个晶粒和引脚框架的塑封料处形成。这是通过引入将塑封料联锁至衬垫的新颖机械衬垫表面破裂锁定部来实现的。这些应力可能由例如来自周围环境和/或组件热循环、高电负载、高温热环境、芯片封装安装期间所施加的冲击负载的热应力导致。诸如这些应力以及其它原因的影响可基于本公开所述的实施方案所说明的技术来缓解。

如本文中所使用的术语，引脚框架对装置(例如，诸如晶粒)提供机械支撑且包括附着晶粒的衬垫和提供外部电连接的引脚。例如，晶粒可通过打线接合或其它连接方法连接至引脚。封装界面剪应力可能引起引脚框架和塑封料分层。在存在分层的情况下，封装所引起的挠曲应力可能在引脚框架热垫边缘上增大超过4倍。因此，通过防止分层，本发明的实施方案旨在减小应力和消除封装断裂。解决分层对于使用因其更高的电性能和热性能而在许多电力产品中广泛使用且具有高杨氏模量性质的晶粒附着粘合材料(例如，诸如焊料)的产品尤为关键。通过解决分层情况，可控制拉伸应力使其不增大超过包封材料挠曲强度，因此防止封装断裂。

本发明的实施方案可实施于任何基于引脚框架的芯片封装(诸如但不限于电源方形扁平无引脚(PQFN)、方形扁平无引脚(QFN)、小尺寸集成电路(SOIC)、薄型缩小尺寸封装(TSSOP)、方形小尺寸封装(QSOP)、缩小尺寸封装(SSOP)等)，以解决界面分层和湿度敏感等级(MSL)问题并且消除封装包封断裂。此外，本文提出的设计部件可用于增进其它MSL改进技术以进一步优化性能。

图1A至图1C是介绍本发明的一个或多个实施方案所使用的锁定部(示为110、120和130)的不同外形的图。每个图是以图示衬垫105的边缘的横截面剖面图绘制，其中表面107是顶表面(例如，其中可如下图所示般安装晶粒)且表面106是底表面。这些外形在实施在芯片封装内时各用于减小衬垫的边缘处的剪应力以防止分层开始。即，使用这些表面破裂锁定部改进了衬垫与塑封料相接的界面处的机械联锁，因此减小晶片封装中分层及断裂形成的机率。

图1A中大致示为110的第一锁定部轮廓图示了包括本文中所称的悬垂顶部锁定部轮廓的衬垫105的边缘。悬垂顶部锁定部轮廓110的特征为沿着衬垫105的底表面106的边缘并且进入其中的部分蚀刻112，其导致悬垂部分蚀刻112的从顶表面107开始的悬垂114。在一个实施方案中，悬垂顶部锁定部轮廓110是通过从底表面106蚀刻至衬垫105中达0.100±0.030mm的深度“d”以形成具有0.050±0.006mm的宽度“w”的悬垂114来形成。

图1B中大致示为120的第二锁定部轮廓图示了包括本文中所称的突出底部锁定部轮廓的衬垫105的边缘。突出底部锁定部轮廓120的特征为沿着衬垫105的顶表面107并且进入其中的部分蚀刻122(示为宽度w₁)，其导致从底表面106开始的突出124。在一个实施方案中，突出底部锁定部轮廓120是通过从顶表面107蚀刻至衬垫105中达0.127±0.050mm的深度“d”以形成具有0.050±0.006mm的宽度w₁的突出124来形成。

图1C中大致示为130的第三锁定部轮廓图示了包括本文中所称的延长边缘突出底部锁定部轮廓的衬垫105的边缘。延长边缘突出底部锁定轮廓130是旨在结合突出底部锁定部轮廓120使用的突出底部锁定部轮廓120的形式。延长边缘突出底部锁定轮廓130的特征为沿着顶表面107并且进入其中的部分蚀刻132，其具有大于部分蚀刻122宽度w₁的宽度(示为宽度w₂)。这导致从衬垫105的底表面106开始且具有大于突出124的宽度的突出134。在一个实施方案中，突出底部锁定部轮廓120是通过从顶表面107蚀刻至衬垫105中达0.127±0.050mm的深度“d”以形成具有0.150±0.006mm的宽度w₁的突出134来形成。

可将芯片封装的衬垫制成包括由锁定部轮廓110、120和130的不同组合形成的锁定部。当如下文不同实施方案所述般配置时，这些衬垫锁定部110、120和130沿着衬垫105的边缘实施表面破裂图案以通过改进联锁和应力再分布而防止封装断裂发生和蔓延。

在一些实施方案中，引脚框架可通过冲压或蚀刻而由平板金属制成。蚀刻形成锁定部轮廓110、120和130涉及根据所要的引脚框架图案选择性地用光阻剂覆盖板金属。板金属随后暴露于化学蚀刻剂，所述化学蚀刻剂去除未被光阻剂覆盖的区域。在蚀刻过程后，经蚀刻的框架被切割成条。冲压是采用模具和冲击装置通过一系列冲压/冲击步骤逐渐实现所要锁定部轮廓110、120和130的机械过程。对于一些实施方案，在冲压或蚀刻后，随后用清洁、镀银、贴胶和下移设置步骤完成引脚框架。镀银可在接合指状物和晶粒垫上完成以改进打线接合和晶粒附着质量。贴胶可包括在引脚上方放置引脚锁定胶带以防止引脚变形，同时下移设置可包括根据标准行业规定相对于接合指状物下推衬垫。虽然本公开主要结合“蚀刻”的悬垂和突出部讨论衬垫锁定部110、120和130，但是本领域的一般技术人员在阅读本公开时能理解本申请中所讨论的任何悬垂和突出部可通过冲压而非蚀刻形成。

图2A至图2D是图示本发明的一个实施方案的芯片封装200的图。大致如图2B中的横截面图210所示，至少一个晶粒212通过晶粒附着材料213(例如，其可为焊料或树脂粘合剂)固定至衬垫215。图2A在230图示了从衬垫215的顶表面蚀刻而来的边缘216和217的部分蚀刻。衬垫215的边缘216和217各包括示为220和222的线型突出底部锁定部。即，衬垫215的整个边缘216已从顶部(如图205中顶部部分蚀刻230所示)部分蚀刻为具有如突出底部锁定部轮廓120所示的轮廓。类似地，衬垫215的整个边缘217已从顶部(如图205中顶部部分蚀刻230所示)部分蚀刻为具有如突出底部锁定部轮廓110所示的轮廓。

还图示了底部部分蚀刻240，其中从衬垫215的底表面执行部分蚀刻。例如，在一个实施方案中，一个或多个第二元件250从底部部分蚀刻以提供具有悬垂顶部锁定部(诸如图2B中255所示)的元件。锁定部220与255之间的体积260填充塑封料262，所述塑封料填充部分蚀刻区域230和240，因此将衬垫215和晶粒212锚固至芯片封装200内的塑封料262。图2C在280处提供图示线型突出底部锁定部220和222的衬垫215的俯视图。图2D在285处提供图示突出底部锁定部255的衬垫215的仰视图。这些部件以边缘216和217形成连续线的意义描述为“线型”。

图3A至图3D图示了通过组合不同的轮廓区段以形成不连续边缘而不是线型边缘而形成的锁定部。图3A图示了根据本发明的一个实施方案的芯片封装300的俯视图。图3B和图3C图示了芯片封装300的对应横截面图310和311。在本实施方案中，至少一个晶粒312通过晶粒附着材料313(例如，其可为焊料或树脂粘合剂)固定至衬垫315。衬垫315的边缘316和317各包括320和322所示且本文中所称的不连续突出底部锁定部。

图3A图示了从衬垫315的顶表面蚀刻而来的边缘316和317的部分蚀刻。区段331包括具有突出底部锁定部轮廓120的边缘316和317的长度。区段332包括具有延长突出底部锁定部轮廓130的边缘316和317的长度。在一个实施方案中，还图示了底部部分蚀刻340，其中从衬垫315的底表面执行部分蚀刻。例如，在一个实施方案中，一个或多个第二元件350从底部部分蚀刻以提供具有悬垂顶部锁定部(诸如图3B和3C中355所示)的元件。锁定部320/322与355之间的体积360填充塑封料362，所述塑封料362填充锁定部320/322和340的部分蚀刻区段，因此将衬垫315和晶粒312锚固至芯片封装300内的塑封料362。

如图3A所示，衬垫315的边缘316已从顶部部分蚀刻(示为顶部部分蚀刻330)为具有组合突出底部锁定部轮廓120(图3B所示)和延长突出底部锁定部轮廓130(图3C所示)的交替区段的轮廓。类似地，衬垫315的边缘317已从顶部部分蚀刻(示为顶部部分蚀刻330)为具有组合突出底部锁定部轮廓120(图3B所示)和延长突出底部锁定部轮廓130(图3C所示)的交替表面破裂区段的轮廓。

通过组合具有这些不同轮廓的交替表面破裂区段331和332，结果是衬垫315与塑封料362之间的衬垫315的顶部上有不连续界面。换句话说，所得界面不是连续的线而是在不同区段间具有不连续。图3D提供衬垫(诸如衬垫215)的线型边缘与衬垫(诸如衬垫315)的不连续边缘的简化对比。与图2A和图2B的线型锁定部相比，在不连续界面中导致塑封料分层和破裂所需的表面张力因所述张力沿着衬垫315的边缘行进更大距离而增大。此外，不连续图案要求塑封料-衬垫界面上的应力改变方向以进一步蔓延，其进一步阻碍这种蔓延。不连续状设计部充当分层止挡。若存在发生的局部化分层，那么不连续锁定部将控制所述分层，防止其自由蔓延。为此原因，不连续状锁定部还用于使断裂发生。通常，不连续状锁定部在塑封料与引脚框架之间在这些元件引脚界接的临界应力集中区域的界面处促进引脚机械联锁。因此，包括沿着晶粒附着衬垫315的边缘的表面破裂交替图案的锁定部通过针对塑封料改进衬垫联锁和应力再分布而防止封装分层和断裂发生和蔓延。

图4A至图4G图示了具有通过组合不同的轮廓区段以形成不连续边缘而不是线型边缘而形成的锁定部的其它实施方案。图4A图示了芯片封装400的俯视图。图4B和图4C提供芯片封装400的横截面图410和411。在本实施方案中，至少一个晶粒412通过晶粒附着材料413(例如，其可为焊料或树脂粘合剂)固定至衬垫415。边缘416被制成包括420所示且本文中所称的不连续悬垂顶部锁定部。即，衬垫415的边缘416已从顶部部分蚀刻(示为顶部部分蚀刻430)及从底部部分蚀刻(示为底部部分蚀刻432)为具有通过组合突出底部锁定部轮廓120(图4B中410所示)与悬垂顶部锁定部轮廓110(图4C中411所示)的交替表面破裂区段而形成的轮廓。区段433包括具有悬垂顶部锁定部轮廓110的边缘416的长度而区段431包括具有突出底部锁定部轮廓130的边缘416的长度。

图4A中还图示了底部部分蚀刻440，其中从衬垫415的底表面执行部分蚀刻。例如，在一个实施方案中，一个或多个第二元件450从底部部分蚀刻以提供具有悬垂顶部锁定部455(如图4B和图4C所示)的元件。锁定部420与455之间的体积460填充塑封料462，所述塑封料填充部分蚀刻区域430、432和440，因此将衬垫415和晶粒412锚固至芯片封装400内的塑封料462。

如图4D和图4E所示，通过组合交替表面破裂区段431和433，结果是衬垫415与塑封料462之间的衬垫415顶部上有不连续界面，其并入悬垂顶部锁定部轮廓110和突出底部锁定部轮廓120两者。图4D在488处提供衬垫415的俯视图。图4D在485处提供衬垫415的仰视图。图4F提供示出衬垫415的区段431的突出底部轮廓与区段433的悬垂顶部轮廓之间的空间关系的另一图。

通过组合交替的表面破裂区段431和433，结果是衬垫415与塑封料462之间的衬垫415顶部上有不连续界面。与图2A和图2B的线型锁定相比，导致分层所需的表面张力因通过沿着衬垫415的边缘的改进的连锁部而实现的减小的剪应力而增大。与图3A至图3C的线型锁定相比，导致分层以及塑封料破裂所需的表面张力也进一步增大。通过不连续悬垂顶部锁定部420提供的不连续图案需要塑封料-衬垫界面上的应力改变方向以进一步蔓延，其进一步阻止此蔓延。即，不连续状设计部充当分层止挡。即存在发生的局部化分层，不连续锁定部将控制所述分层，防止其自由蔓延。为此原因，不连续状锁定部还用于阻止断裂生长。通常，不连续状锁定部在塑封料与引脚框架之间在界接这些元件的的临界应力集中区域的界面处促进引脚机械联锁。因此，包括沿着晶粒附着衬垫415的边缘的表面破裂交替图案的锁定部通过针对衬垫联锁和应力再分布改进塑封料而防止封装分层和断裂发生和蔓延。图4G为说明示例性尺寸的目的而图示具有620所示的不连续悬垂顶部锁定部的衬垫615。

图5是图示具有衬垫515的芯片封装500的替代实施方案的图，其提供作为上文参考图4A至图4C所述的不连续悬垂顶部锁定部的替代不连续悬垂顶部锁定部520。在一个实施方案中，晶粒512被安装至衬垫515。如图5所示，不连续悬垂顶部锁定部520包括包括悬垂顶部锁定部轮廓120的区段431和包括突出底部锁定部轮廓130的区段433。衬垫515’的锁定部520还包括位于每个交替区段431与433之间的间隔533。在一个实施方案中，间隔533是不提供锁定部的衬垫515的边缘的部分。图5图示了具有.076mm的尺寸的间隔533。包括间隔533对于没有足够精度的处理设备以在悬垂顶部锁定部轮廓110与直接邻近的突出底部锁定部轮廓120之间交替的制造设施而言是有利的。

本领域一般技术人员应了解本公开中提供的任何尺寸仅为举例的目的并且可任选地使用。但是，其不得视作对其它实施方案的限制。此外，如本说明书中已经使用的术语“部分蚀刻”指的是未从衬垫的一个表面穿透至相对表面的任何深度的蚀刻。例如，对于本公开中所述的任何实施方案，从衬垫顶部开始的部分蚀刻的示例性深度为0.127mm±0.050mm的数量级，而从衬垫底部开始的部分蚀刻的示例性深度为0.100mm±0.030mm的数量级。此外，例如，使用交替不连续区段的锁定部可具有沿着衬垫边缘0.150±0.006mm量级的长度。但是，预期有其它尺寸的锁定部并且所述锁定部可基于诸如总芯片封装的尺寸比例、所使用的塑封料的材料特性和运行时的热考量的因素确定。

诸如上文参考衬垫415和515说明，使用交替锁定部区段的优点在于其解决涉及所有三个尺寸发生的应力，例如，如图6A(如610大致所示)、图6B(如620大致所示)和图6C(如630大致所示)所示，轮廓611的交替区段在每个XY、XZ和YZ平面中提供不连续以防止任何这些平面中的分层和断裂发生。

图7图示了如参考任何上述公开实施方案的一个或多个锁定部轮廓110、120及130的本发明的一个实施方案的方法。方法从710制作芯片封装的引脚框架开始，引脚框架具有衬垫，所述衬垫包括跨所述衬垫中提供与塑封料的界接的边缘的至少第一区段的突出底部锁定部轮廓。方法继续至720，将衬垫制成包括具有延长突出底部锁定部轮廓的边缘的至少第二区段，其中第二区段的突出具有大于第一区段的突出的宽度。通过沿着衬垫边缘交替的第一表面破裂区段及第二表面破裂区段(730所示)，提供诸如参考图3A所述的锁定部。

图8图示了本发明的一个实施方案的另一方法。方法从810制作芯片封装的引脚框架开始，引脚框架具有衬垫，所述衬垫包括跨在所述衬垫中提供与塑封料的界接的边缘的至少第一区段的突出底部锁定部轮廓。方法继续至820，其中将衬垫制成具有边缘的至少一个第二区段，所述第二区段具有悬垂顶部锁定部轮廓。通过沿着衬垫边缘交替第一表面破裂区段和第二表面破裂区段(830所示)，提供诸如参考图4A所述的锁定部。在一个实施方案中，方法继续至840，其中在每个第一区段与第二表面破裂区段之间提供第三区段，所述第三区段提供无锁定部的间隔。以此方式，提供诸如参考图5A所述的锁定部。

图7或图8的任一方法中引脚的制作可包括蚀刻或冲压引脚框架来制作第一区段的突出底部锁定部和第二区段的延长突出底部锁定部轮廓。方法可任选地继续至将衬垫包封在塑封料中，其将第一区段和第二区段固定至塑封料。在一些实施方案中，衬垫还可包括安装至衬垫的至少一个晶粒。因此，方法还可包括将衬垫和至少一个晶粒包封在塑封料中，其将第一区段和第二区段固定至塑封料。在一些实施方案中，引脚框架可包括具有悬垂顶部锁定部轮廓的衬垫的一个或多个第二元件。这些第二元件还可由塑封料包封并且通过悬垂顶部锁定部轮廓固定至塑封料。

图9图示了包括控制器910的本发明的一个实施方案的系统900，所述控制器910包括诸如参考任何上述实施方案所述的芯片封装的芯片封装915。例如，在一个实施方案中，芯片封装915使用线型突出底部锁定部。在另一实施方案，芯片封装915使用包括交替的突出底部锁定部轮廓和延长边缘突出底部锁定部轮廓的不连续突出底部锁定部。在另一实施方案中，芯片封装915使用包括交替的突出底部锁定部轮廓和悬垂顶部锁定部轮廓的不连续悬垂顶部锁定部。在一个这样的实施方案中，在突出底部锁定部轮廓与悬垂顶部锁定部轮廓的交替区段之间提供间隔区段。在其它实施方案中，使用具有线型突出底部锁定部、不连续突出底部锁定部和不连续悬垂顶部锁定部的组合的芯片封装915。

在一个实施方案中，控制器910是电力控制器。控制器910从电源905提供电力并且在一个实施方案中提供输出至至少一个组件，诸如调节组件920。在一个实施方案中，控制器910任选地接收来自调节组件920的反馈回路信号，所述反馈回路信例如可由芯片封装915用于控制控制器输出。在一个实施方案中，系统900提供输出至负载组件930，所述输出至少部分由芯片封装915控制。在一些实施方案中，芯片封装915可包括高功率或高速运算放大器(Op Amp)。

示例性实施方案

实施例1包括芯片封装，其包括：引脚框架；至少一个晶粒，其安装至引脚框架；其中引脚框架的至少第一部分具有包括突出底部锁定部轮廓的锁定部；和塑封料，其包封引脚框架和至少一个晶粒；其中引脚框架通过锁定部固定至塑封料。

实施例2包括实施例1的芯片封装，其中锁定部是线型突出底部锁定部。

实施例3包括实施例1或实施例2任一者的芯片封装，其中锁定部还包括引脚框架的第二部分，所述第二部分包括延长边缘突出底部锁定部轮廓。

实施例4包括实施例3的芯片封装，其中锁定部是不连续突出底部锁定部。

实施例5包括任何实施例1至实施例4的芯片封装，其中锁定部还包括引脚框架的第二部分，所述第二部分包括悬垂顶部锁定部轮廓。

实施例6包括实施例5的芯片封装，其中锁定部是不连续悬垂顶部锁定部。

实施例7包括实施例5的芯片封装，其中锁定部还包括第三部分，所述第三部分包括悬垂顶部锁定部轮廓与突出底部锁定部轮廓之间的间隔区段。

实施例8包括任何实施例5至实施例7的芯片封装，其还包括具有悬垂顶部锁定部轮廓的一个或多个第二元件，其中一个或多个第二元件通过悬垂顶部锁定部轮廓固定至塑封料。

实施例9包括一种方法，其包括：蚀刻芯片封装的衬垫为具有跨所述衬垫中与塑封料界接的边缘的至少第一区段的突出底部锁定部轮廓；蚀刻衬垫为具有边缘的至少第二区段，所述第二区段具有延长突出底部锁定部轮廓，其中第二区段的突出具有大于第一区段的突出的宽度；和沿着衬垫的边缘交替第一区段和第二区段。

实施例10包括实施例9的方法，其还包括：将至少一个晶粒固定至衬垫。

实施例11包括任何实施例9至10的方法，其还包括：将衬垫和至少一个晶粒包封在塑封料中，其将第一区段和第二区段固定至塑封料。

实施例12包括实施例11的方法，其还包括：部分蚀刻衬垫的一个或多个第二元件为具有悬垂顶部锁定部轮廓，其中一个或多个第二元件通过悬垂顶部锁定部轮廓固定至塑封料。

实施例13包括一种方法，其包括：蚀刻芯片封装的衬垫为具有跨所述衬垫中与塑封料界接的边缘的至少第一区段的突出底部锁定部轮廓；蚀刻衬垫为具有边缘的至少一个第二区段，所述第二区段具有悬垂顶部锁定部轮廓；沿着衬垫的边缘交替第一区段和第二区段。

实施例14包括实施例13的方法，其还包括：蚀刻衬垫以在每个第一区段与第二区段之间提供第三区段，所述第三区段提供无锁定部的间隔。

实施例15包括任何实施例13至14的方法，其还包括：将至少一个晶粒固定至衬垫。

实施例16包括实施例15的方法，其还包括：将衬垫和至少一个晶粒包封在塑封料中，其将第一区段和第二区段固定至塑封料。

实施例17包括实施例16的方法，其还包括：部分蚀刻衬垫的一个或多个第二元件为具有悬垂顶部锁定部轮廓，其中一个或多个第二元件通过悬垂顶部锁定部轮廓固定至塑封料。

实施例18包括一种系统，其包括：电源；控制器，其具有包括安装至引脚框架的至少一个晶粒的芯片封装，其中引脚框架的至少第一部分具有至少包括突出底部锁定部轮廓的锁定部；和组件，其接收控制器的输出。

实施例19包括实施例18的系统，其中锁定部还包括引脚框架的第二部分，所述第二部分包括延长边缘突出底部锁定部轮廓。

实施例20包括任何实施例18至19的系统，其中锁定部还包括引脚框架的第二部分，所述第二部分包括悬垂顶部锁定部轮廓。

实施例21包括实施例20的系统，其中锁定部是不连续悬垂顶部锁定部。

实施例22包括任何实施例20至21的系统，其中锁定部还包括第三部分，所述第三部分包括悬垂顶部锁定部轮廓与突出底部锁定部轮廓之间的间隔区段。

系统23包括任何实施例20至22的系统，其中控制器接收来自组件的反馈信号，所述反馈信号由芯片封装用于控制控制器的输出。

实施例24包括任何实施例18至23的系统，芯片封装还包括：塑封料，其包封引脚框架和至少一个晶粒；其中引脚框架通过锁定部固定至塑封料。

实施例25包括实施例24的系统，芯片封装还包括具有悬垂顶部锁定部轮廓的一个或多个第二元件，其中一个或多个第二元件通过悬垂顶部锁定部轮廓固定至塑封料。

本说明书中使用的相对位置的术语是基于平行于晶片或基板的常规平面或工作表面的平面来界定，而不考虑晶片或基板的定向。如本说明书中使用的术语“水平”或“侧向”定义为平行于晶片或基板的常规平面或工作表面，而不考虑晶片或基板的定向。术语“垂直”指的是垂直于水平的方向。诸如“上”、“侧”(如“侧壁”中)、“较高”、“较低”、“上方”、“顶部”、“底部”和“下方”的术语相对于位于晶片、基板或引脚框架顶表面上的常规平面或工作表面定义，而不考虑晶片或基板的定向。尺寸是为说明的目的而提供且不应被视为限制性。

虽然本文中已说明和描述特定实施方案，但是本领域一般技术人员应了解被计算来实现相同目标的任何配置可替代所示的特定实施方案。上述每个实施方案的组件可彼此组合以提供其它实施方案。本申请旨在覆盖本发明的任何修改或变动。所以，本发明明显旨在仅受权利要求和其等效物限制。

Claims (25)

1.一种芯片封装，其包括：

引脚框架，其具有衬垫；

其中所述引脚框架的至少第一部分具有包括突出底部锁定部轮廓的锁定部；和

塑封料，其包封所述引脚框架和至少一个晶粒；

其中所述引脚框架通过所述锁定部固定至所述塑封料；

其中，所述锁定部还包括所述引脚框架的第二部分，所述第二部分包括悬垂顶部锁定部轮廓；

其中，所述锁定部是不连续悬垂顶部锁定部；以及

其中，所述锁定部还包括第三部分，所述第三部分包括相邻于所述悬垂顶部锁定部轮廓和所述突出底部锁定部轮廓的间隔区段，其中，所述间隔区段、所述悬垂顶部锁定部轮廓和所述突出底部锁定部轮廓是在所述引脚框架的同一侧，其中，所述间隔是不与所述塑封料联锁的边缘区段。

2.根据权利要求1所述的芯片封装，其还包括安装至所述衬垫的所述至少一个晶粒。

3.根据权利要求1所述的芯片封装，其中所述锁定部还包括所述引脚框架的第二部分，所述第二部分包括延长边缘突出底部锁定部轮廓。

4.根据权利要求1所述的芯片封装，其还包括具有悬垂顶部锁定部轮廓的一个或多个第二元件，其中所述一个或多个第二元件通过所述悬垂顶部锁定部轮廓固定至所述塑封料。

5.一种引脚框架锁定设计部的方法，其包括：

制作芯片封装的引脚框架，所述引脚框架具有衬垫，所述衬垫包括跨所述衬垫中提供与塑封料的界接的边缘的至少第一区段的突出底部锁定部轮廓；

将所述衬垫制成包括所述边缘的至少第二区段，所述第二区段具有延长突出底部锁定部轮廓，其中所述第二区段的突出具有大于所述第一区段的突出的宽度；和

沿着所述衬垫的所述边缘交替第一区段和第二区段。

6.根据权利要求5所述的方法，其还包括：

将至少一个晶粒固定至所述衬垫。

7.根据权利要求6所述的方法，其还包括：

将所述衬垫和所述至少一个晶粒包封在塑封料中，其将所述第一区段和所述第二区段固定至所述塑封料。

8.根据权利要求7所述的方法，其还包括：

将所述衬垫的一个或多个第二元件制成具有悬垂顶部锁定部轮廓，其中所述一个或多个第二元件通过所述悬垂顶部锁定部轮廓固定至所述塑封料。

9.根据权利要求5所述的方法，其还包括蚀刻所述引脚框架以制作所述第一区段的所述突出底部锁定部和所述第二区段的所述延长突出底部锁定部轮廓。

10.根据权利要求5所述的方法，其还包括冲压所述引脚框架以制作所述第一区段的所述突出底部锁定部和所述第二区段的所述延长突出底部锁定部轮廓。

11.一种引脚框架锁定设计部的方法，其包括：

制作芯片封装的引脚框架，所述引脚框架具有衬垫，所述衬垫包括跨所述衬垫中提供与塑封料的界接的边缘的至少第一区段的突出底部锁定部轮廓；

将所述衬垫制成具有所述边缘的至少一个第二区段，所述第二区段具有悬垂顶部锁定部轮廓；和

沿着所述衬垫的所述边缘交替第一区段和第二区段。

12.根据权利要求11所述的方法，其还包括：

将所述衬垫制成在每个第一区段与第二区段之间提供第三区段，所述第三区段提供间隔。

13.根据权利要求11所述的方法，其还包括：

将至少一个晶粒固定至所述衬垫。

14.根据权利要求13所述的方法，其还包括：

将所述衬垫和所述至少一个晶粒包封在塑封料中，其将所述第一区段和所述第二区段固定至所述塑封料。

15.根据权利要求14所述的方法，其还包括：

将所述衬垫的一个或多个第二元件制成具有悬垂顶部锁定部轮廓，其中所述一个或多个第二元件通过所述悬垂顶部锁定部轮廓固定至所述塑封料。

16.根据权利要求11所述的方法，其还包括蚀刻所述引脚框架以制作所述第一区段的所述突出底部锁定部和所述第二区段的所述悬垂顶部锁定部轮廓。

17.根据权利要求11所述的方法，其还包括冲压所述引脚框架以制作所述第一区段的所述突出底部锁定部和所述第二区段的所述悬垂顶部锁定部轮廓。

18.一种具有引脚框架锁定设计部的系统，其包括：

电源；

控制器，其具有包括安装至引脚框架的至少一个晶粒的芯片封装，其中所述引脚框架的至少第一部分具有锁定部，所述锁定部包括延长所述引脚框架的整个侧面的长度的至少一个突出底部锁定部轮廓，其中，从突出底部锁定部的引脚框架的顶表面起的深度大于突出底部锁定部轮廓从引脚框架的侧面延伸的宽度；和

组件，其接收所述控制器的输出。

19.根据权利要求18所述的系统，其中所述锁定部还包括所述引脚框架的第二部分，所述第二部分包括延长边缘突出底部锁定部轮廓。

20.根据权利要求18所述的系统，其中所述锁定部还包括所述引脚框架的第二部分，所述第二部分包括悬垂顶部锁定部轮廓。

21.根据权利要求20所述的系统，其中所述锁定部是不连续悬垂顶部锁定部。

22.根据权利要求20所述的系统，其中所述锁定部还包括第三部分，所述第三部分包括所述悬垂顶部锁定部轮廓与所述突出底部锁定部轮廓之间的间隔区段。

23.根据权利要求18所述的系统，其中所述控制器接收来自所述组件的反馈信号，所述反馈信号由所述芯片封装用于控制所述控制器的所述输出。

24.根据权利要求18所述的系统，所述芯片封装还包括：

塑封料，其包封所述引脚框架和所述至少一个晶粒；

其中所述引脚框架通过所述锁定部固定至所述塑封料。

25.根据权利要求24所述的系统，所述芯片封装还包括具有悬垂顶部锁定部轮廓的一个或多个第二元件，其中所述一个或多个第二元件通过所述悬垂顶部锁定部轮廓固定至所述塑封料。