JP2013531889A - 先ダイシング法を行う微細加工されたウェーハへの接着剤の被覆 - Google Patents

先ダイシング法を行う微細加工されたウェーハへの接着剤の被覆 Download PDF

Info

Publication number
JP2013531889A
JP2013531889A JP2013514235A JP2013514235A JP2013531889A JP 2013531889 A JP2013531889 A JP 2013531889A JP 2013514235 A JP2013514235 A JP 2013514235A JP 2013514235 A JP2013514235 A JP 2013514235A JP 2013531889 A JP2013531889 A JP 2013531889A
Authority
JP
Japan
Prior art keywords
wafer
surface side
adhesive
tape
applying
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013514235A
Other languages
English (en)
Other versions
JP5993845B2 (ja
Inventor
ユン・ファンキュ
ジェフリー・レオン
ラジ・ペディ
キム・ユンサン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Henkel Corp
Original Assignee
Henkel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Henkel Corp filed Critical Henkel Corp
Publication of JP2013531889A publication Critical patent/JP2013531889A/ja
Application granted granted Critical
Publication of JP5993845B2 publication Critical patent/JP5993845B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/782—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element
    • H01L21/784—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

半導体ウェーハから個々の半導体ダイを製造する方法は、先ダイシング工程および／またはビアホール微細加工工程と、接着剤被覆工程との両方を用いる。

Description

関連出願への相互参照
本願は、２０１０年６月８日に出願された米国仮特許出願第６１／３５２，５６３号の利益を主張するものであり、当該出願の開示内容を参考文献として本明細書に組み入れるものとする。
本発明は半導体ダイの製造方法に関する。
電気機器および電子機器の小型化およびスリム化のために、より薄い半導体ダイが必要になってきている。より薄い半導体ダイを製造するための１つの方法に、個々のダイを切り出す半導体ウェーハの裏面側から過剰な材料を除去する方法がある。ウェーハの中には、通常の半導体回路に加えて、シリコン貫通ビア法（ＴＳＶ）を用いてビアホールを微細加工されているものがある。過剰なウェーハは研削法で除去されるのが典型的であり、通常、裏面側研削法と呼ばれている。ウェーハを薄くする前に個々の半導体回路にダイシングする場合、当該方法は「先ダイシング法（dicing before grinding）」またはＤＢＧ法と呼ばれている。
ＤＢＧ法においては、ダイシングテープと呼ばれる支持テープをウェーハの裏面側に貼り、回路間でダイシング溝を、裏面側研削を行う予定の深さに合致する深さまで、または当該深さを過ぎる深さまで、ソー（saw）またはレーザーにより切り込む。ビアホールはこのとき、ＴＳＶ法を用いて加工される。ダイシングテープはウェーハの裏面側から除去され、別の支持テープをウェーハの上面側に貼り、裏面側研削時において回路を保護する。ウェーハの裏面側の材料はビアホールおよびダイシング溝に到達するまで除去され、ダイを個片化する。
裏面研削工程後、フィルム状接着剤被膜（通常はウェーハの形状に予備成形されている）をウェーハの裏面側全体に積層する。この接着剤は、あとで個々のダイを、選ばれた支持体に取り付けるのに使用される。当該フィルム状接着剤の使用により、当該フィルムを切るためのさらなるソーイング工程（sawing step）が必要とされる。さらなるソーイング工程がないと、ダイは接着剤フィルムにより互いに連結されたままであり、手に取って、設計された支持体に配置させることができない。
研削法にはダイを周りに移動させる傾向があり、機械ソー（mechanical saw）を用いるのは困難なため、ダイシングストリートはもはや直線ではない。その代わりに、平行でないダイシング溝を切り込むようにプログラムできるレーザーソー（laser saw）が使用される。フィルムの代わりに、ＵＶ硬化性を有し得るものもある接着剤ペーストを用いると、当該接着剤被膜はダイシングストリートを被覆するので、再び、レーザーソーを用いることが必要となる。レーザーソーを使用すると遅くなり、またレーザーソー自体が高価で追加的な装置である。
別のＤＢＧ法において、接着剤は、切り込まれたウェーハの裏面側にインクジェットヘッドを用いて正確に塗布することができる。しかしながら、この方法はかなりゆっくりであり、しかもかなり低粘度の液体を必要とする。
アンダーフィル（underfill）を予め適用する方法でも同様の問題がある。
本発明はこのような問題の解決手段を提供する。
本発明は半導体ウェーハの製造方法に関する。当該半導体ウェーハは複数の回路および／またははんだ突起物を該ウェーハの上面側に有し、ビアホール（via holes）を該ウェーハを貫いて有する。
一実施態様においては、本発明は、複数の回路を上面側に有する半導体ウェーハから個々の半導体回路を製造する方法であって、以下の工程を含む方法に関する：
（１）前記ウェーハの裏面側にテープを貼る工程；
（２）前記ウェーハに対して、該ウェーハの上面側の隣接する回路およびビアホール間にダイシング溝(dicing grooves)を、最終的な目標深さまたは僅かに深い深さまで形成する工程；
（３）前記ウェーハの裏面側からテープを除去し、該ウェーハの上面側にテープを貼る工程；
（４）前記ウェーハの裏面側から材料を除去することによりウェーハを薄くする工程；
（５）回路の裏面側に接着剤被膜（adhesive coating）を塗布する工程；
（６）前記接着剤を熱的または光化学的にＢステージ硬化（B-stage curing）させる工程；
（７）前記ウェーハの上面側からテープを除去し、接着剤被膜にテープを貼る工程。
第２の実施態様においては、本発明は、複数の回路およびはんだ突起物（solder bumps）を上面側に有する半導体ウェーハから個々の半導体回路を製造する方法であって、以下の工程を含む方法に関する：
（１）前記ウェーハの裏面側にテープを貼る工程；
（２）前記ウェーハの上面側の隣接する回路およびはんだ突起物間で、ウェーハを完全に貫いて、ウェーハの裏面側のテープまでダイシングする工程；
（３）前記ウェーハの上面側に接着剤被膜を塗布する工程；
（４）前記接着剤を熱的または光化学的にＢステージ硬化させる工程。
第３の実施態様においては、本発明は、２以上の半導体ウェーハから個々の半導体回路を製造する方法であって、前記ウェーハが該ウェーハの上面側に複数の回路を有し、かつ該ウェーハを貫いてビアホールを有し、以下の工程を含む方法：
（１）第１のウェーハを供給する工程；
（２）第２のウェーハを供給し、該第２のウェーハの上面側に接着剤被膜を塗布する工程；
（３）前記接着剤を熱的または光化学的にＢステージ硬化させる工程；
（４）前記第２のウェーハの上面側の接着剤被膜を前記第１のウェーハの裏面側に接触させ、熱および圧力を印加し、該２つのウェーハを共に結合させる工程；
（５）任意に、さらなるウェーハを供給し、該さらなるウェーハの上面側に接着剤被膜を塗布する工程；
（６）前記さらなるウェーハの接着剤を熱的または光化学的にＢステージ硬化させる工程；
（７）前記さらなるウェーハの上面側の接着剤被膜を前記第２のウェーハの裏面側に接触させ、熱および圧力を印加し、該２つのウェーハを共に結合させる工程；
（８）任意に、次のウェーハのために工程（５）〜（７）を繰り返す工程；
（９）最下のウェーハの裏面側にテープを貼る工程；
（１０）前記第１のウェーハの上面側の隣接する回路およびビアホール間で、複数のウェーハを完全に貫いて、最下のウェーハの裏面側のテープまでダイシングする工程。
ウェーハの上面側において複数の回路は、工業文献でよく提供されている半導体の製造方法に従って形成される。ウェーハは半導体材料であり、典型的には、シリコン、ヒ化ガリウム、ゲルマニウム、または類似の化合物半導体材料である。回路はウェーハの上面またはそれより下方または上方に形成することができ、また被膜、例えば不動態化層により保護することができる。本明細書中、これらの全てをウェーハの上面と呼ぶものとする。ビアホールは、あるウェーハから別のウェーハへの回路の通路であり、ウェーハの厚みを完全に貫いて形成される。
本発明の方法で使用されるテープの一種は一般にダイシングテープと呼ばれている種類のものである。当該テープは多くの出所から市販されており、ひとつの形態においては、キャリヤ上の感圧性または紫外線過敏性接着剤からなっている。このようなテープの目的は、その後のダイシング作業中にウェーハを支持することである。
ダイシング溝および／またはビアホールは、ウェーハの上面側において、隣接する回路間で、裏面研削後のウェーハの最終的目標深さまで形成される。作業によっては、ダイシング溝および／またはビアホールはウェーハの前面側において、ウェーハの目標深さよりも僅かに深く切り込まれる。このように僅かに深い切り込みは最終的な個々のダイの個片化（singulation）を促進する。ダイシング溝は、ダイシングストリート（dicing streets）、ダイシングライン（dicing lines）、またはダイシングトレンチ（dicing trenches）としても知られている。ダイシング溝および／またはビアホールの形成方法として、例えば、機械式またはレーザー式ダイシング法またはドリル法、および湿式または乾式エッチング法が挙げられる。
ウェーハから過剰な材料を除去するために（ウェーハを薄くするために）、裏面研削工程を用いる場合、ダイシングテープをウェーハの裏面側から除去し、裏面研削テープとして一般に知られているテープを、通常は積層により、ウェーハの上面側に貼る。このような２つの補助的工程であるダイシングテープの除去工程および裏面研削テープの貼付工程を行う順序は重要ではない。裏面研削テープは、次の加工工程中、回路を保護し、かつ、ウェーハを切った後、回路を定位置に保持するように作用する。特定の実施態様においては、裏面研削テープはＵＶテープである。その接着剤は初期には粘着性があり、その後は照射により硬化して容易に剥離する。
ウェーハを薄くする方法は効果的なあらゆる方法が使用できる。特定の実施態様においては、ウェーハの裏面側をウェーハの目標深さに合致する深さまで機械的に研削する。
裏面研削作業の後、典型的には、当該ウェーハの裏面側に被膜を塗布する。このようなウェーハ裏面側被膜は接着剤であり、個々のダイを支持体に取り付けるために最終的に利用される。ウェーハ裏面側被膜の塗布は、あらゆる効果的な方法、例えばスピンコート法、スクリーン印刷法、型板印刷法、スプレー印刷法またはジェット印刷法により行われる。好ましい実施態様においては、当該塗布作業はスプレーコート法により行われる。
スプレーコート法では、単位面積あたり、所定の比較的少量の接着剤を付着させる。液滴の寸法は１マイクロメーター〜１ミリメーターの範囲内であり、液滴の付着速度は１００ｍ／秒未満である。
このような作業に好ましいスプレーコートヘッドは圧縮空気圧駆動式スプレーヘッド、例えばアジムテック（Asymtek）で販売されているスプレイヤー（sprayer）ＤＪ２２００である。
液滴の寸法および付着速度を制御することにより、接着剤の厚みを制御することができるので、被覆される表面のトポグラフィー（topography）に合った非常に薄い被膜を塗布することができる。典型的には当該被膜は、５〜１００マイクロメーターの範囲内の厚みに塗布される。
かなり少量の接着剤がダイシング溝およびビアホールに入るかもしれないが、接着剤はダイシング溝およびビアホールに実質的に存在しない。
ダイシング溝に入る被膜の量を有意に減少させることにより、接着剤はダイを互いに連結させず、ダイは個片化されたままである。
薄い被膜を塗布するさらなる利点は、ダイシング溝が接着剤の流れに対する小規模バリアとして作用するので、個片化された各ダイ上の接着剤にメニスカスを形成させることである。メニスカスはダイの縁の近傍で接着剤厚みの僅かな減少をもたらし、これにより、さらなるソーイング工程が不要になるという利点が付与される。さらなるソーイング工程がない場合、ソーブレード（saw blades）の圧力に典型的に起因するソーイング線での付着力の増加がない。付着力の増加がない場合、ダイを手に取って、次の作業工程へ移動させることがより容易である。
ビアホールに入る被膜の量を有意に減少させることにより、当該ホールが開いたままとなり、その後の除去を必要としない。
被膜の化学的組成物は、後の加工要件を満たすあらゆる接着剤組成物である。そのような接着剤は当該分野で既知のものである。ある実施態様においては、当該被膜はＢステージ化可能な液体である（あらゆる適切な塗布法、例えばスピンコート法、スプレーコート法、型板印刷法、スクリーン印刷法、またはジェット印刷法で塗布できる）。
被膜組成物は、その目的のために適したまたは現在、利用されているあらゆる接着剤／封入剤被膜であってもよい。適切な被膜組成物は典型的にはエポキシ樹脂から製造され、ある場合には、固形のエポキシ樹脂、例えば、クレゾールノボラックエポキシ、フェノールノボラックエポキシ、ビスフェノール−Ａエポキシ、およびフェノール環系および縮合環系から成る骨格（例えばジシクロペンチエニル基）を含むグリシジル化樹脂から成る群から選択されるエポキシ樹脂を含む。被膜組成物の１つの実施態様においては、エポキシ樹脂は、被膜の１５〜４０重量％の量で存在する。被膜組成物の別の実施態様においては、エポキシ樹脂は、融点が８０〜１３０℃の固体である。
当該エポキシ類と組み合わせて使用することができる他の適切な樹脂はアクリレート樹脂である。適切なアクリレート樹脂は、ブチル（メタ）アクリレート、イソブチル（メタ）アクリレート、２−エチルヘキシル（メタ）アクリレート、イソデシル（メタ）アクリレート、ｎ−ラウリル（メタ）アクリレート、アルキル（メタ）アクリレート、トリデシル（メタ）アクリレート、ｎ−ステアリル（メタ）アクリレート、シクロヘキシル（メタ）アクリレート、テトラヒドロフルフリル（メタ）アクリレート、２−フェノキシエチル（メタ）アクリレート、イソボルニル（メタ）アクリレート、１，４−ブタンジオールジ（メタ）アクリレート、１，６ヘキサンジオールジ（メタ）アクリレート、１，９−ノナンジオールジ（メタ）アクリレート、パーフルオロオクチルエチル（メタ）アクリレート、１，１０デカンジオールジ（メタ）アクリレート、ノニルフェノールポリプロポキシレート（メタ）アクリレートから成る群から選択されるものを含む。
他のアクリレート樹脂は、キョウエイシャケミカル社から入手できるポリペントキシレートテトラヒドロフルフリルアクリレート；サートマー社から入手できるポリブタジエンウレタンジメタクリレート（ＣＮ３０２、ＮＴＸ６５１３）およびポリブタジエンジメタクリレート（ＣＮ３０１、ＮＴＸ６０３９、ＰＲＯ６２７０）；ネガミケミカルインダストリーズ社から入手できるポリカーボネートウレタンジアクリレート（アートレジンＵＮ９２００Ａ）；ラドキュアスペシャリティーズ社から入手できるアクリル化脂肪族ウレタンオリゴマー（エベクリル２３０、２６４、２６５、２７０、２８４、４８３０、４８３３、４８３４、４８３５、４８６６、４８８１、４８８３、８４０２、８８００−２０Ｒ、８８０３、８８０４）；ラドキュアスペシャリティーズ社から入手できるポリエステルアクリレートオリゴマー（エベクリル６５７、７７０、８１０、８３０、１６５７、１８１０、１８３０）；およびサートマー社から入手できるエポキシアクリレート樹脂（ＣＮ１０４、１１１、１１２、１１５、１１６、１１７，１１８、１１９、１２０、１２４、１３６）を含む。
さらにアクリレート樹脂は、単環アセタールアクリレート、環状アセタールを含む（メタ）アクリレート（例えば、サートマー社から入手できるＳＲ５３１）；ＴＨＦアクリレート（例えば、サートマー社から入手できるＳＲ２８５）；置換シクロヘキシル（メタ）アクリレート（例えば、サートマー社から入手できるＣＤ４２０）；アセトアセトキシエチルメタクリレート、２−アセトアセトキシエチルアクリレート、２−アセトアセトキシプロピルメタクリレート、２−アセトアセトキシプロピルアクリレート、２−アセトアセタミドエチルメタクリレート、および２−アセトアセタミドエチルアクリレート；２−シアノアセトキシエチルメタクリレート、２−シアノアセトキシエチルアクリレート、Ｎ（２−シアノアセトキシエチル）アクリルアミド；２−プロピオニルアセトキエチルアクリレート、Ｎ（２−プロピオニルアセトキシエチル）メタクリルアミド、Ｎ−４−（アセトアセトキシベンジルフェニルアクリルアミド、エチルアクリロイルアセテート、アクリロイルメチルアセテート、Ｎ−エタクリロイルオキシメチルアセトアセタミド、エチルメタクリロイルアセトアセテート、Ｎ−アリルシアノアセタミド、メチルアクリロイルアセトアセテート、Ｎ（２−メタクリロイルオキシメチル）シアノアセタミド、エチル−ａ−アセトアセトキシメタクリレート、Ｎ−ブチル−Ｎ−アクリロイルオキシエチルアセトアセタミド、モノアクリル化ポリオール、モノメタクリロイルオキシエチルフタレート、およびそれらの混合物を含む。
被膜組成物の１つの実施態様では、粘度が５０ｍＰａｓ未満で、沸点が１５０℃より大きいアクリレートが選択される。被膜組成物の特定の実施態様では、アクリレートは、環の中に少なくとも１つの酸素を含む５員環または６員環を含む。被膜組成物の１つの実施態様では、アクリレート樹脂は被膜組成物の１５〜５０重量％である。
エポキシ樹脂用の適切な硬化剤は、０より大きく５０重量％までの範囲の量で存在し、限定されるものではないが、フェノール類、芳香族ジアミン類、ジシアンジアミド類、パーオキサイド類、アミン類、イミダゾール類、３級アミン類、およびポリアミド類を含む。適切なフェノール類は、スケネクタディインターナショナル社から市販されている。適切な芳香族ジアミン類は、１級アミン類であり、ジアミノジフェニルスルホンおよびジアミノジフェニルメタンが含まれ、シグマアルドリッチ社から市販されている。適切なジシアンジアミド類はＳＫＷケミカルズ社から入手できる。適切なポリアミド類はエアープロダクツアンドケミカルズ社から市販されている。適切なイミダゾール類は、エアープロダクツアンドケミカルズ社から市販されている。適切な３級アミン類はシグマアルドリッチ社から入手できる。
アクリレート樹脂の適切な硬化剤は、その量が０．１〜１０％であり、特に限定されるものではないが、公知のアセトフェノン系、チオキサントン系、ベンゾイン系およびパーオキサイド系の光開始剤のいずれかを含む。具体例として、ジエトキシアセトフェノン、４−フェノキシジクロロアセトフェノン、ベンゾイン、ベンゾインエチルエーテル、ベンゾインイソプロピルエーテル、ベンジルジメチルケタール、ベンゾフェノン、４−フェニルベンゾフェノン、アクリル化ベンゾフェノン、チオキサントン、２−エチルアントラキノン等を含む。ＢＡＳＦ社により販売されている光開始剤のイルガキュアおよびダロキュアの系統が、有用な光開始剤の例である。
被膜組成物は、熱により硬化可能な樹脂、およびＵＶ光により開始されるフリーラジカル重合により硬化可能な樹脂を含むことも可能である。特定の実施態様においては、このような二重硬化被膜組成物は、熱により硬化可能なエポキシ樹脂、およびＵＶ照射により硬化可能なアクリレート樹脂を含む。被膜組成物の一つの実施態様においては、エポキシ樹脂としてグリシジル化ｏ−クレゾールホルムアルデヒドノボラック、およびアクリレート樹脂としてトリメチルシクロヘキシルアクリレートを含む。
被膜組成物は反応性硫黄化合物、例えばチオールまたはジチオエステル、を含むこともできる。被膜組成物の１つの実施態様では、反応性硫黄化合物は、ドデシルメルカプタン、tert-ドデシルメルカプタン、メルカプトエタノール、オクチルメルカプタン、ヘキシルメルカプタン、イソプロピルキサンチンジスルフィド、およびメルカプタン−ペンダントシロキサンポリマーから成る群から選択される。反応性硫黄化合物は、被膜組成物の０．１〜７重量％の量で存在する。
メルカプタン−ペンダントシロキサンポリマーの１例は以下の構造式：
Figure 2013531889
 （式中、ｎは５〜５００の間の整数であって、繰り返し単位の重合数を示し、ｍは１〜５の整数である）を有する。ポリマーのメルカプタン−ペンダントシロキサンは、被膜組成物の０．１〜７重量％の量で存在する。
被膜組成物の一つの実施態様においては、当該組成物は、（ｉ）融点が８０〜１３０℃である固形エポキシ樹脂；（ｉｉ）粘度が５０ｍＰａｓ未満であり、沸点が１５０℃より大きいアクリレート樹脂；および（ｉｉｉ）以下の構造式を有する、ポリマーのメルカプタン−ペンダントシリコーンを含む：
Figure 2013531889
 （式中、ｎは５〜５００の間の整数であり、ｍは１〜５の整数である）。
いくつかの被膜組成物においては、導電性フィラーまたは非導電性フィラーのいずれを存在させることもできる。適切な非導電性フィラーの具体例として、アルミナ、水酸化アルミニウム、シリカ、バーミキュライト、雲母、ウォラストナイト、炭酸カルシウム、チタニア、砂、ガラス、硫酸バリウム、ジルコニウム、炭化珪素、窒化硼素、ダイアモンド、アルミナ、および有機ポリマーを含み、該有機ポリマーは限定されるものではないが、ハロゲン化エチレンポリマー、例えば、テトラフルオロエチレン、トリフルオロエチレン、フッ化ビニリデン、フッ化ビニル、塩化ビニリデン、および塩化ビニルを含む。適切な導電性フィラーの具体例として、カーボンブラック、グラファイト、金、銀、銅、白金、パラジウム、ニッケル、アルミニウムを含む。特定の種類のフィラーが重要というのではなく、応力低減やボンドライン制御等の特定の最終用途の要求に合わせて当業者により選択され得る。
ボンド部のボンドラインの厚さを制御するために、配合物の中にスペーサーも含んでもよく、その種類および量は、選択された樹脂系および最終用途に適合するように、特定の用途の必要性に合わせて実施者により選択される；一般的には被膜組成物の１０〜３０重量％の範囲の量である。一実施態様においては、フィラーは、平均粒径が２μｍより大きく、単ピークの粒径分布を示す球状である。粒径が小さくなり、２峰性の分布になると、許容できない程度の高いチキソトロピー指数の状態となり、スピンコート性能の不良および被膜厚みの不均一をもたらす。
他の添加剤は、限定されるものではないが、接着促進剤、消泡剤、ブリード防止剤、レオロジーコントロール剤、およびフラックス剤が含まれ、その種類および量は当業者には公知であり、被膜配合物の中に含有させてもよい。好ましい実施態様では、溶媒は当該組成物に用いない。
被膜は熱的または光化学的にＢステージ化されて室温で比較的不粘着になる。Ｂステージ化（およびその変形、例えばＢステージ化可能）とは、当該接着剤が、硬化して不粘着性になるように、加熱されて、溶媒を除去することおよび／または部分的に硬化することを意味する。（被膜は、あとで個々のダイを支持体に取り付けるとき、ダイの取り付け中またははんだのリフロー中、加熱されて軟化して流動化させることができ、その後、高温に加熱されて最終硬化させることができる。）

Claims (7)

  1. 複数の回路を上面側に有する半導体ウェーハから個々の半導体回路を製造する方法であって、以下の工程を含む方法：
    （１）前記ウェーハの裏面側にテープを貼る工程；
    （２）前記ウェーハに対して、該ウェーハの上面側の隣接する回路間にダイシング溝またはビアホールを、最終的な目標深さまたは僅かに深い深さまで形成する工程；
    （３）前記ウェーハの裏面側からテープを除去し、該ウェーハの上面側にテープを貼る工程；
    （４）前記ウェーハの裏面側から材料を除去することによりウェーハを薄くする工程；
    （５）回路の裏面側に接着剤被膜を塗布する工程；
    （６）前記接着剤を熱的または光化学的にＢステージ硬化させる工程；
    （７）前記ウェーハの上面側からテープを除去し、接着剤被膜にテープを貼る工程。
  2. 複数の回路およびはんだ突起物を上面側に有する半導体ウェーハから個々の半導体回路を製造する方法であって、以下の工程を含む方法：
    （１）前記ウェーハの裏面側にテープを貼る工程；
    （２）前記ウェーハの上面側の隣接する回路およびはんだ突起物間で、ウェーハを完全に貫いて、ウェーハの裏面側のテープまでダイシングする工程；
    （３）前記ウェーハの上面側に接着剤被膜を塗布する工程；
    （４）前記接着剤を熱的または光化学的にＢステージ硬化させる工程。
  3. ２以上の半導体ウェーハから個々の半導体回路を製造する方法であって、前記ウェーハが該ウェーハの上面側に複数の回路を有し、かつ該ウェーハを貫いてビアホールを有し、以下の工程を含む方法：
    （１）第１のウェーハを供給する工程；
    （２）第２のウェーハを供給し、該第２のウェーハの上面側に接着剤被膜を塗布する工程；
    （３）前記接着剤を熱的または光化学的にＢステージ硬化させる工程；
    （４）前記第２のウェーハの上面側の接着剤被膜を前記第１のウェーハの裏面側に接触させ、熱および圧力を印加し、２つのウェーハを共に結合させる工程；
    （５）任意に、さらなるウェーハを供給し、該さらなるウェーハの上面側に接着剤被膜を塗布する工程；
    （６）前記さらなるウェーハの接着剤を熱的または光化学的にＢステージ硬化させる工程；
    （７）前記さらなるウェーハの上面側の接着剤被膜を前記第２のウェーハの裏面側に接触させ、熱および圧力を印加し、２つのウェーハを共に結合させる工程；
    （８）任意に、次のウェーハのために工程（５）〜（７）を繰り返す工程；
    （９）最下のウェーハの裏面側にテープを貼る工程；
    （１０）前記第１のウェーハの上面側の隣接する回路およびビアホール間で、複数のウェーハを完全に貫いて、最下のウェーハの裏面側のテープまでダイシングする工程。
  4. 前記接着剤被膜をスピンコート法、スプレーコート法、インクジェット法、またはニードルディスペンシング法（needle dispensing）により塗布する請求項１，２または３に記載の方法。
  5. 前記接着剤被膜がダイシングストリートおよびビアホールに実質的に存在しない請求項１，２または３に記載の方法。
  6. 前記接着剤被膜を５〜１００マイクロメーターの範囲内の厚みで塗布する請求項１，２または３に記載の方法。
  7. 塗布された接着剤が、ダイの縁の近傍で接着剤の厚みが減少するメニスカスを形成する請求項１，２または３に記載の方法。
JP2013514235A 2010-06-08 2011-06-03 先ダイシング法を行う微細加工されたウェーハへの接着剤の被覆 Expired - Fee Related JP5993845B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US35256310P 2010-06-08 2010-06-08
US61/352,563 2010-06-08
PCT/US2011/039070 WO2011156228A2 (en) 2010-06-08 2011-06-03 Coating adhesives onto dicing before grinding and micro-fabricated wafers

Publications (2)

Publication Number Publication Date
JP2013531889A true JP2013531889A (ja) 2013-08-08
JP5993845B2 JP5993845B2 (ja) 2016-09-14

Family

ID=45098591

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013514235A Expired - Fee Related JP5993845B2 (ja) 2010-06-08 2011-06-03 先ダイシング法を行う微細加工されたウェーハへの接着剤の被覆

Country Status (5)

Country Link
US (2) US8753959B2 (ja)
JP (1) JP5993845B2 (ja)
KR (2) KR101560039B1 (ja)
TW (1) TWI553719B (ja)
WO (1) WO2011156228A2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016207936A (ja) * 2015-04-27 2016-12-08 株式会社ディスコ デバイスチップの製造方法
JP2017041574A (ja) * 2015-08-21 2017-02-23 株式会社ディスコ ウエーハの加工方法
JP2021039999A (ja) * 2019-09-02 2021-03-11 リンテック株式会社 接着剤塗布装置および接着剤塗布方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012195388A (ja) * 2011-03-15 2012-10-11 Toshiba Corp 半導体装置の製造方法及び半導体装置
US9266192B2 (en) 2012-05-29 2016-02-23 Electro Scientific Industries, Inc. Method and apparatus for processing workpieces
KR102259959B1 (ko) 2013-12-05 2021-06-04 삼성전자주식회사 캐리어 및 이를 이용하는 반도체 장치의 제조 방법
FR3053526B1 (fr) * 2016-07-01 2018-11-16 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication collective de dispositifs electroniques et dispositif electronique
US11266344B2 (en) 2016-09-21 2022-03-08 Samsung Electronics Co., Ltd. Method for measuring skin condition and electronic device therefor
JP2018117049A (ja) * 2017-01-18 2018-07-26 株式会社ディスコ パッケージデバイスの製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61112345A (ja) * 1984-11-07 1986-05-30 Toshiba Corp 半導体装置の製造方法
JPH08217851A (ja) * 1995-02-16 1996-08-27 Toshiba Chem Corp エポキシ樹脂組成物および半導体封止装置
JP2000124164A (ja) * 1998-10-16 2000-04-28 Mitsubishi Electric Corp 半導体装置の製造方法及び実装方法
JP2003007652A (ja) * 2001-06-26 2003-01-10 Mitsubishi Electric Corp 半導体チップの製造方法
WO2005052021A1 (ja) * 2003-11-26 2005-06-09 Mitsui Chemicals, Inc. １液型の光及び熱併用硬化性樹脂組成物及びその用途
JP2005532678A (ja) * 2002-06-17 2005-10-27 ヘンケル コーポレイション 層間誘電体および事前塗布ダイ取り付け用接着性材料
JP2006045406A (ja) * 2004-08-06 2006-02-16 Showa Highpolymer Co Ltd 硬化性樹脂組成物、成形物およびその製造方法

Family Cites Families (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54105774A (en) 1978-02-08 1979-08-20 Hitachi Ltd Method of forming pattern on thin film hybrid integrated circuit
WO1984000506A1 (en) 1982-07-23 1984-02-16 Xenon Corp Photomagnetic catalysis
JPH0339378A (ja) 1989-07-05 1991-02-20 Hitachi Chem Co Ltd 接着剤組成物，電子部品のプリント基板への固定法および集積回路板の製造法
US5045921A (en) 1989-12-26 1991-09-03 Motorola, Inc. Pad array carrier IC device using flexible tape
CA2038117A1 (en) 1990-03-29 1991-09-30 Mahfuza B. Ali Controllable radiation curable photoiniferter prepared adhesives for attachment of microelectronic devices and a method of attaching microelectronic devices therewith
US5635010A (en) * 1995-04-14 1997-06-03 Pepe; Angel A. Dry adhesive joining of layers of electronic devices
US5681757A (en) * 1996-04-29 1997-10-28 Microfab Technologies, Inc. Process for dispensing semiconductor die-bond adhesive using a printhead having a microjet array and the product produced by the process
JP3410371B2 (ja) 1998-08-18 2003-05-26 リンテック株式会社 ウエハ裏面研削時の表面保護シートおよびその利用方法
JP4681704B2 (ja) 1999-12-16 2011-05-11 株式会社ディスコ 半導体ウェーハの分割方法
JP2001176899A (ja) 1999-12-21 2001-06-29 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2002100588A (ja) 2000-09-22 2002-04-05 Shinkawa Ltd 半導体装置の製造方法
KR100379563B1 (ko) 2001-02-21 2003-04-10 앰코 테크놀로지 코리아 주식회사 플라즈마 에칭법을 이용한 반도체 웨이퍼 가공법
US6949158B2 (en) 2001-05-14 2005-09-27 Micron Technology, Inc. Using backgrind wafer tape to enable wafer mounting of bumped wafers
US6794751B2 (en) 2001-06-29 2004-09-21 Intel Corporation Multi-purpose planarizing/back-grind/pre-underfill arrangements for bumped wafers and dies
JP4330821B2 (ja) 2001-07-04 2009-09-16 株式会社東芝 半導体装置の製造方法
US6686225B2 (en) 2001-07-27 2004-02-03 Texas Instruments Incorporated Method of separating semiconductor dies from a wafer
US20030129438A1 (en) * 2001-12-14 2003-07-10 Becker Kevin Harris Dual cure B-stageable adhesive for die attach
US6908784B1 (en) 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
JP2004047823A (ja) 2002-07-12 2004-02-12 Tokyo Seimitsu Co Ltd ダイシングテープ貼付装置およびバックグラインド・ダイシングテープ貼付システム
KR100468748B1 (ko) 2002-07-12 2005-01-29 삼성전자주식회사 프리컷 다이싱 테이프와 범용 다이싱 테이프를 웨이퍼에 마운팅할 수 있는 다이싱 테이프 부착 장비 및 이를포함하는 인라인 시스템
US7176044B2 (en) 2002-11-25 2007-02-13 Henkel Corporation B-stageable die attach adhesives
US6916684B2 (en) 2003-03-18 2005-07-12 Delphi Technologies, Inc. Wafer-applied underfill process
US20050014313A1 (en) 2003-03-26 2005-01-20 Workman Derek B. Underfill method
JP2004311576A (ja) 2003-04-03 2004-11-04 Toshiba Corp 半導体装置の製造方法
US7047633B2 (en) 2003-05-23 2006-05-23 National Starch And Chemical Investment Holding, Corporation Method of using pre-applied underfill encapsulant
US7230047B2 (en) 2003-06-25 2007-06-12 Henkel Corporation Reformable compositions
JP4401912B2 (ja) 2003-10-17 2010-01-20 学校法人早稲田大学 半導体多層配線板の形成方法
US6940181B2 (en) * 2003-10-21 2005-09-06 Micron Technology, Inc. Thinned, strengthened semiconductor substrates and packages including same
JP3929966B2 (ja) 2003-11-25 2007-06-13 新光電気工業株式会社 半導体装置及びその製造方法
US7074695B2 (en) 2004-03-02 2006-07-11 Chippac, Inc. DBG system and method with adhesive layer severing
KR100555559B1 (ko) 2004-03-03 2006-03-03 삼성전자주식회사 백 그라인딩 공정용 표면 보호 테이프를 이용하여 다이싱공정을 수행하는 반도체 장치의 제조 방법
JP2005268425A (ja) 2004-03-17 2005-09-29 Toshiba Corp 半導体装置およびその製造方法
JP2005320491A (ja) 2004-05-11 2005-11-17 Hitachi Chem Co Ltd 接着剤組成物、それを用いたフィルム状接着剤及び回路接続材料、並びに回路部材の接続構造及びその製造方法
US7578891B2 (en) 2004-05-18 2009-08-25 Hitachi Chemical Company, Ltd. Adhesive bonding sheet, semiconductor device using the same, and method for manufacturing such semiconductor device
JP2005332982A (ja) 2004-05-20 2005-12-02 Renesas Technology Corp 半導体装置の製造方法
US7560519B2 (en) 2004-06-02 2009-07-14 Lord Corporation Dual-stage wafer applied underfills
KR100618837B1 (ko) 2004-06-22 2006-09-01 삼성전자주식회사 웨이퍼 레벨 패키지를 위한 얇은 웨이퍼들의 스택을형성하는 방법
JP2006012914A (ja) 2004-06-22 2006-01-12 Canon Inc 集積回路チップの製造方法及び半導体装置
US20060046433A1 (en) 2004-08-25 2006-03-02 Sterrett Terry L Thinning semiconductor wafers
JP2006100728A (ja) 2004-09-30 2006-04-13 Nitto Denko Corp 保護テープ剥離方法およびこれを用いた装置
JP2006253402A (ja) 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
JP2007012810A (ja) 2005-06-29 2007-01-18 Renesas Technology Corp 半導体集積回路装置の製造方法
WO2007004569A1 (ja) 2005-07-05 2007-01-11 Hitachi Chemical Company, Ltd. 感光性接着剤組成物、並びにこれを用いて得られる接着フィルム、接着シート、接着剤層付半導体ウェハ、半導体装置及び電子部品
JP5109239B2 (ja) 2005-07-05 2012-12-26 日立化成工業株式会社 粘接着シート、粘接着シートの製造方法及び半導体装置の製造方法
JP5011804B2 (ja) 2005-09-06 2012-08-29 日立化成工業株式会社 回路接続材料、接続体及び回路部材の接続方法
DE102005050127B3 (de) 2005-10-18 2007-05-16 Infineon Technologies Ag Verfahren zum Aufbringen einer Struktur aus Fügematerial auf die Rückseiten von Halbleiterchips
JP2007158212A (ja) 2005-12-08 2007-06-21 Matsushita Electric Ind Co Ltd 電子部品とその切断方法
KR20070066929A (ko) 2005-12-22 2007-06-27 닛토덴코 가부시키가이샤 제거가능한 수분산성 아크릴 접착제 조성물 및 접착 시트
US7314778B2 (en) * 2005-12-30 2008-01-01 Intel Corporation Wafer-level processing of chip-packaging compositions including bis-maleimides
KR100785493B1 (ko) * 2006-05-04 2007-12-13 한국과학기술원 접착제의 수분흡습을 방지하는 플립칩용 웨이퍼 레벨패키지 제조방법
US7494900B2 (en) 2006-05-25 2009-02-24 Electro Scientific Industries, Inc. Back side wafer dicing
US7476568B2 (en) 2006-06-30 2009-01-13 Intel Corporation Wafer-level assembly of heat spreaders for dual IHS packages
US20080027199A1 (en) 2006-07-28 2008-01-31 3M Innovative Properties Company Shape memory polymer articles with a microstructured surface
US7482251B1 (en) 2006-08-10 2009-01-27 Impinj, Inc. Etch before grind for semiconductor die singulation
JP2008135446A (ja) 2006-11-27 2008-06-12 Philtech Inc Ｒｆパウダーの製造方法
US20080157303A1 (en) * 2006-12-28 2008-07-03 Advanced Chip Engineering Technology Inc. Structure of super thin chip scale package and method of the same
JP5627893B2 (ja) 2007-01-31 2014-11-19 ヘンケル・アクチェンゲゼルシャフト・ウント・コムパニー・コマンディットゲゼルシャフト・アウフ・アクチェンＨｅｎｋｅｌ ＡＧ ＆ Ｃｏ．ＫＧａＡ 接着剤組成物の使用
JP4944642B2 (ja) * 2007-03-09 2012-06-06 株式会社ディスコ デバイスの製造方法
US7838391B2 (en) 2007-05-07 2010-11-23 Stats Chippac, Ltd. Ultra thin bumped wafer with under-film
US7727875B2 (en) 2007-06-21 2010-06-01 Stats Chippac, Ltd. Grooving bumped wafer pre-underfill system
JP5543063B2 (ja) 2007-12-27 2014-07-09 ピーエスフォー ルクスコ エスエイアールエル 半導体装置の製造方法
KR101493872B1 (ko) 2008-08-20 2015-02-17 삼성전자주식회사 백그라인딩-언더필 필름, 그 형성방법, 이를 이용한 반도체패키지 및 그 형성방법
JP5128575B2 (ja) 2009-12-04 2013-01-23 リンテック株式会社 ステルスダイシング用粘着シート及び半導体装置の製造方法
TW201208071A (en) 2010-04-13 2012-02-16 Henkel Ag & Amp Co Kgaa Method for handling a wafer
US8283742B2 (en) 2010-08-31 2012-10-09 Infineon Technologies, A.G. Thin-wafer current sensors

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61112345A (ja) * 1984-11-07 1986-05-30 Toshiba Corp 半導体装置の製造方法
JPH08217851A (ja) * 1995-02-16 1996-08-27 Toshiba Chem Corp エポキシ樹脂組成物および半導体封止装置
JP2000124164A (ja) * 1998-10-16 2000-04-28 Mitsubishi Electric Corp 半導体装置の製造方法及び実装方法
JP2003007652A (ja) * 2001-06-26 2003-01-10 Mitsubishi Electric Corp 半導体チップの製造方法
JP2005532678A (ja) * 2002-06-17 2005-10-27 ヘンケル コーポレイション 層間誘電体および事前塗布ダイ取り付け用接着性材料
WO2005052021A1 (ja) * 2003-11-26 2005-06-09 Mitsui Chemicals, Inc. １液型の光及び熱併用硬化性樹脂組成物及びその用途
JP2006045406A (ja) * 2004-08-06 2006-02-16 Showa Highpolymer Co Ltd 硬化性樹脂組成物、成形物およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016207936A (ja) * 2015-04-27 2016-12-08 株式会社ディスコ デバイスチップの製造方法
JP2017041574A (ja) * 2015-08-21 2017-02-23 株式会社ディスコ ウエーハの加工方法
JP2021039999A (ja) * 2019-09-02 2021-03-11 リンテック株式会社 接着剤塗布装置および接着剤塗布方法
JP7390136B2 (ja) 2019-09-02 2023-12-01 リンテック株式会社 接着剤塗布装置および接着剤塗布方法

Also Published As

Publication number Publication date
US20130011999A1 (en) 2013-01-10
US8753959B2 (en) 2014-06-17
KR101617600B1 (ko) 2016-05-02
KR20130076832A (ko) 2013-07-08
KR20150108045A (ko) 2015-09-24
TW201218262A (en) 2012-05-01
JP5993845B2 (ja) 2016-09-14
WO2011156228A2 (en) 2011-12-15
US20140242781A1 (en) 2014-08-28
TWI553719B (zh) 2016-10-11
US9082840B2 (en) 2015-07-14
WO2011156228A3 (en) 2012-08-02
KR101560039B1 (ko) 2015-10-13

Similar Documents

Publication Publication Date Title
JP5993845B2 (ja) 先ダイシング法を行う微細加工されたウェーハへの接着剤の被覆
US9562179B2 (en) Adhesive composition, adhesive sheet and production process for semiconductor device
US7842551B2 (en) Adhesive composition, adhesive sheet and production process for semiconductor device
KR101023844B1 (ko) 접착수지 조성물, 접착필름, 다이싱 다이 본딩 필름 및반도체 장치
TWI571387B (zh) 預施加底部填充劑
CN107353837B (zh) 非导电性粘结膜用组合物及包含其的非导电性粘结膜
WO2013133268A1 (ja) チップ用樹脂膜形成用シート
TWI702143B (zh) 保護帶、及使用有其之半導體裝置之製造方法
US8791033B2 (en) Wafer backside coating process with pulsed UV light source
JP5224710B2 (ja) 半導体装置の製造方法に用いられる接着剤
JP5557158B2 (ja) フリップチップ接続用アンダーフィル剤、及びそれを用いる半導体装置の製造方法
JP2008098608A (ja) 半導体装置の製造方法
WO2020110620A1 (ja) 半導体装置の製造方法
JP5406995B2 (ja) 半導体装置の製造方法に用いられる接着剤
JP5833303B2 (ja) 接着剤層の形成方法、および接着剤組成物
JP5736041B2 (ja) 活性硫黄化合物を含むウエハーの裏面被膜
JP2012060037A (ja) 半導体用フィルム、半導体ウエハーの個片化方法および半導体装置の製造方法
JP2009227892A (ja) 粘接着剤組成物、粘接着シートおよび半導体装置の製造方法
WO2020110619A1 (ja) 半導体装置の製造方法
JP5586313B2 (ja) 接着剤層の形成方法、及び接着剤組成物

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140602

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20140815

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150929

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20151228

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160128

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20160215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160816

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160822

R150 Certificate of patent or registration of utility model

Ref document number: 5993845

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees