JP2006294660A - 半導体集積回路装置の製造方法 - Google Patents

Abstract

【課題】 半導体集積回路装置の製造技術を用いて形成された薄膜プローブを用いて行うプローブ検査において、探針とその探針が対応するテストパッドとを所望の接触圧力で接触させることのできる技術を提供する。
【解決手段】 押圧具９および金属シート４５の平面における輪郭を押さえリング４の内周の輪郭に沿ったものとし、たとえば押さえリング４の内周の輪郭４Ａが円形である場合には、押圧具９および金属シート４５の輪郭９Ａ（４５Ａ）を前記輪郭４Ａに沿った円形にする。
【選択図】 図２６

Description

本発明は、半導体集積回路装置の製造技術に関し、特に、絶縁膜上の半導体薄膜に形成される絶縁ゲート型電界効果トランジスタの製造に適用して有効な技術に関するものである。

日本特開平８−２２０１３８号公報（特許文献１）には、メンブレン方式のプローブカードを用いて行う半導体素子の電気特性の測定に際して、軸からの荷重と薄膜の張力とに起因する押さえ板の反りを防ぎ、半導体素子との良好なコンタクトを得るために、押さえ板については、前記軸を受ける上側面と、円筒状の側面と、薄膜に形成され半導体素子に接触させられる金属突起を押圧する下面と、この下面と円筒状の側面との間に形成された傾斜面とから形成する旨が開示されている。

また、日本特開平７−１３５２４０号公報（特許文献２）には、異方導電性の薄膜に形成されたバンプを被測定体の電極に接続させるように用いて電気的特性を検査するプローブ装置において、装置台上の被測定体と薄膜との空隙にエアーを噴出させ、跳ね返りのエアー圧で薄膜の撓みを除去し、被測定体面に対してバンプ以外の接触を排除する技術が開示されている。

また、日本特開平７−２８３２８０号公報（特許文献３）、日本特開平８−５０１４６号公報（特許文献４（対応ＰＣＴ国際公開ＷＯ９５−３４０００））、日本特開平８−２０１４２７号公報（特許文献５）、日本特開平１０−３０８４２３号公報（特許文献６）、日本特開平１１−２３６１５号公報（特許文献７（対応米国特許公報ＵＳＰ６，３０５，２３０））、日本特開平１１−９７４７１号公報（特許文献８（対応欧州公報ＥＰ１０２２７７５））、日本特開２０００−１５０５９４号公報（特許文献９（対応欧州公報ＥＰ０９９９４５１））、および日本特開２００１−１５９６４３号公報（特許文献１０）には、半導体集積回路装置の製造技術を用いて形成された探針（接触端子）、絶縁フィルムおよび引き出し用配線を有するプローバの構造と、その製造方法と、テストパッドが狭ピッチ化したチップに対してもそのプローバを用いることによってプローブ検査の実施を可能とする技術とが開示されている。
特開平８−２２０１３８号公報 特開平７−１３５２４０号公報 特開平７−２８３２８０号公報 特開平８−５０１４６号公報 特開平８−２０１４２７号公報 特開平１０−３０８４２３号公報 特開平１１−２３６１５号公報 特開平１１−９７４７１号公報 特開２０００−１５０５９４号公報 特開２００１−１５９６４３号公報

半導体集積回路装置の検査技術としてプローブ検査がある。このプローブ検査は、所定の機能どおりに動作するか否かを確認する機能テストや、ＤＣ動作特性およびＡＣ動作特性のテストを行って良品／不良品を判別するテスト等を含む。

近年、半導体集積回路装置の多機能化が進行し、１個の半導体チップ（以下、単にチップと記す）に複数の回路を作りこむことが進められている。また、半導体集積回路装置の製造コストを低減するために、半導体素子および配線を微細化して、半導体チップ（以下、単にチップと記す）の面積を小さくし、ウエハ１枚当たりの取得チップ数を増加することが進められている。そのため、テストパッド（ボンディングパッド）数が増加するだけでなく、テストパッドの配置が狭ピッチ化し、テストパッドの面積も縮小されてきている。このようなテストパッドの狭ピッチ化に伴って、上記プローブ検査にカンチレバー状の探針を有するプローバを用いようとした場合には、探針をテストパッドの配置位置に合わせて設置することが困難になってしまう課題が存在する。

本発明者らは、半導体集積回路装置の製造技術を用いて形成された探針を有するプローバを用いることにより、テストパッドが狭ピッチ化したチップに対してもプローブ検査が実現できる技術について検討している。その中で、本発明者らは、以下のような課題を見出した。

すなわち、上記探針は、半導体集積回路装置の製造技術を用いて金属膜およびポリイミド膜の堆積や、それらのパターニング等を実施することにより形成された薄膜プローブの一部であり、検査対象であるチップと対向する薄膜プローブの主面側に設けられている。プローブ検査時には、たとえば４２アロイなどからなり押圧面が平坦な押圧具によって、探針が形成された領域の薄膜プローブを前記主面とは反対側の裏面から押圧する。この押圧によって、薄膜プローブは、押圧具からの摩擦抵抗を受けながら押圧具の押圧面の外周方向へ余った部分が移動していく。この時、押圧具の押圧面の外周部周辺では、中心から外周方向に対しての薄膜プローブの張力分布が急激に変化するため、張力の弱い部分や面外変形合成の弱い部分において薄膜プローブが面外変形し、皺が発生するなどの不安定な状態になる。特に、押圧具の押圧面の外周部では、押圧具と薄膜プローブとの間の摩擦力が大きくなり、薄膜プローブの余った部分が押圧具の押圧面の外周方向へ移動できなくなる場合もあり、このような場合には、薄膜プローブはさらに大きく変形することになる。このような変形が発生すると、変形した部分で張力が減少してしまうことから、押圧具の押圧面の外周部近傍に存在する探針は、薄膜プローブの変形の影響を受けて、探針とテストパッドとの接触圧力が所望の状態からかけ離れた状態になってしまう虞がある。このような状態では、探針とテストパッドとの接触部の電気的な接触抵抗が大きくなり、チップ内部の回路の電気抵抗の正確な検査ができなくなってしまうことになる。また、薄膜プローブの変形が大きい場合には、探針と対応するテストパッドとの位置合わせもできなくなってしまうことになる。

上記特許文献１に開示された技術においては、前述の押さえ板のうち被測定半導体素子（チップ）と対向する下面の形状は被測定半導体素子の外形とほぼ同一の寸法であり、上面が被測定半導体素子より大きくかつ円形となっている。このような構造の場合には、被測定半導体素子の外形部から薄膜が貼付される並進台までの距離が薄膜全体では等距離とならない。そのため、薄膜が貼付されている並進台の全ての位置で薄膜に働く張力は不均一となり、本発明者らが検討した技術と同様にプローブ検査時に薄膜が変形してしまうことになる。その結果、探針とテストパッドとが精度良く接触できなくなってしまう虞がある。

また、上記特許文献２に開示された技術においては、薄膜に皺のような波打ち形状が発生している場合には、エアーの吸い込み穴部に薄膜が吸い込まれ、薄膜がさらに変形してしまうことから、探針と対応するテストパッドとの位置合わせを正確に行えなくなってしまう虞がある。また、エアーで薄膜を保持台に吸着させても、皺等で弛んだ部分は弛んだ状態で留まることになり、凹形状となった部分に配置されている探針はテストパッドと接触できなくなったり、所望の探針とテストパッドとの接触圧力が得られなくなったりする虞がある。

本願に開示された一つの代表的な発明の目的は、半導体集積回路装置の製造技術を用いて形成された薄膜プローブを用いて行うプローブ検査において、探針とその探針が対応するテストパッドとを所望の接触圧力で接触させることのできる技術を提供することにある。

また、本願に開示された他の一つの代表的な発明の目的は、半導体集積回路装置の製造技術を用いて形成された薄膜プローブを用いて行うプローブ検査において、探針とその探針が対応するテストパッドとを精度良く接触させることのできる技術を提供することにある。

本願において開示される発明のうち、一つの代表的なものの概要を簡単に説明すれば、次のとおりである。

本発明による半導体集積回路装置の製造方法は、以下の工程を含む。
（ａ）複数のチップ領域に区画され、前記複数のチップ領域の各々には半導体集積回路が形成され、主面上において前記半導体集積回路と電気的に接続する複数の第１電極が形成された半導体ウエハを用意する工程、
（ｂ）第１配線が形成された第１配線基板と、前記複数の第１電極に接触させるための複数の接触端子および前記複数の接触端子と電気的に接続する第２配線が形成され、前記第２配線が前記第１配線と電気的に接続し前記複数の接触端子の先端が前記半導体ウエハの主面に対向して前記第１配線基板に保持された第１シートと、前記第１配線基板の前記第１シートと対向する第１の面に前記第１シートを固定する第１固定治具と、平面で前記第１固定治具の内側に配置され、前記第１シートのうち前記複数の接触端子が形成された第１領域を裏面より押圧する押圧機構とを有する第１カードを用意する工程、
（ｃ）前記複数の接触端子の前記先端を前記複数の第１電極に接触させて前記半導体集積回路の電気的検査を行う工程。

ここで、前記第１シートからの応力が働く前記押圧機構の第１の輪郭は、前記第１シートからの前記応力が働く前記第１固定治具の内側の第２の輪郭に沿った形である。

また、本発明による半導体集積回路装置の製造方法は、以下の工程を含む。
（ａ）複数のチップ領域に区画され、前記複数のチップ領域の各々には半導体集積回路が形成され、主面上において前記半導体集積回路と電気的に接続する複数の第１電極が形成された半導体ウエハを用意する工程、
（ｂ）第１配線が形成された第１配線基板と、前記複数の第１電極に接触させるための複数の接触端子および前記複数の接触端子と電気的に接続する第２配線が形成され、前記第２配線が前記第１配線と電気的に接続し前記複数の接触端子の先端が前記半導体ウエハの主面に対向して前記第１配線基板に保持された第１シートと、前記第１配線基板の前記第１シートと対向する第１の面に前記第１シートを固定する第１固定治具と、平面で前記第１固定治具の内側に配置され、前記第１シートのうち前記複数の接触端子が形成された第１領域を裏面より押圧する押圧機構とを有する第１カードを用意する工程、
（ｃ）前記複数の接触端子の前記先端を前記複数の第１電極に接触させて前記半導体集積回路の電気的検査を行う工程。

ここで、前記第１シートの前記裏面には、前記第１領域に対応する位置に前記第１領域を平坦に保つ第２固定治具が貼付され、
前記第２固定治具の第３の輪郭は、前記第１シートからの応力が働く前記第１固定治具の内側の第２の輪郭に沿った形である。

また、本願に開示されたその他の概要を項に分けて簡単に説明するとすれば、以下の通りである。

１．第１配線が形成された第１配線基板と、
半導体ウエハの主面に形成された複数の第１電極に接触させるための複数の接触端子および前記複数の接触端子と電気的に接続する第２配線が形成され、前記第２配線が前記第１配線と電気的に接続し前記複数の接触端子の先端が前記半導体ウエハの主面に対向して前記第１配線基板に保持された第１シートと、
前記第１配線基板の前記第１シートと対向する第１の面に前記第１シートを固定する第１固定治具と、
平面で前記第１固定治具の内側に配置され、前記第１シートのうち前記複数の接触端子が形成された第１領域を裏面より押圧する押圧機構とを有し、
前記第１シートからの応力が働く前記押圧機構の第１の輪郭は、前記第１シートからの前記応力が働く前記第１固定治具の内側の第２の輪郭に沿った形であるプローブカード。

２．項１記載のプローブカードにおいて、
前記押圧機構の前記第１の輪郭および前記第１固定治具の内側の前記第２の輪郭は、円形または楕円形である。

３．項１記載のプローブカードにおいて、
前記半導体ウエハは、複数のチップ領域に区画され、前記複数のチップ領域の各々には半導体集積回路が形成され、主面上において前記半導体集積回路と電気的に接続する前記複数の第１電極が形成され、
前記半導体集積回路の電気的検査時には、前記複数の接触端子の前記先端を２つ以上の前記チップ領域における前記複数の第１電極に接触させ、
前記押圧機構の前記第１の輪郭は、前記複数の接触端子が接する前記２つ以上の前記チップ領域を囲む。

４．項１記載のプローブカードにおいて、
前記押圧機構の前記第１の輪郭および前記第１固定治具の内側の前記第２の輪郭は、多角形かつ前記多角形の角部が面取りされた形である。

５．項１記載のプローブカードにおいて、
前記第１シートの前記裏面には、前記第１領域に対応する位置に前記第１領域を平坦に保つ第２固定治具が貼付され、
前記第２固定治具の第３の輪郭は、前記第１シートからの前記応力が働く前記第１固定治具の内側の前記第２の輪郭に沿った形である。

６．項５記載のプローブカードにおいて、
前記半導体ウエハは、複数のチップ領域に区画され、前記複数のチップ領域の各々には半導体集積回路が形成され、主面上において前記半導体集積回路と電気的に接続する前記複数の第１電極が形成され、
前記半導体集積回路の電気的検査時には、前記複数の接触端子の前記先端を２つ以上の前記チップ領域における前記複数の第１電極に接触させ、
前記第２固定治具の前記第３の輪郭は、前記複数の接触端子が接する前記２つ以上の前記チップ領域を囲む。

７．項１記載のプローブカードにおいて、
平面において、前記押圧機構と前記第１固定治具との間に拡張機構が配置され、
前記拡張機構は前記第１シートを裏面より押圧することによって前記第１シートの前記第１領域の弛みを伸ばし、その後、前記押圧機構が前記第１シートの前記第１領域を裏面より押圧する。

８．第１配線が形成された第１配線基板と、
半導体ウエハの主面に形成された複数の第１電極に接触させるための複数の接触端子および前記複数の接触端子と電気的に接続する第２配線が形成され、前記第２配線が前記第１配線と電気的に接続し前記複数の接触端子の先端が前記半導体ウエハの主面に対向して前記第１配線基板に保持された第１シートと、
前記第１配線基板の前記第１シートと対向する第１の面に前記第１シートを固定する第１固定治具と、
平面で前記第１固定治具の内側に配置され、前記第１シートのうち前記複数の接触端子が形成された第１領域を裏面より押圧する押圧機構とを有し、
前記第１シートの前記裏面には、前記第１領域に対応する位置に前記第１領域を平坦に保つ第２固定治具が貼付され、
前記第２固定治具の第３の輪郭は、前記第１シートからの応力が働く前記第１固定治具の内側の第２の輪郭に沿った形であるプローブカード。

９．項８記載のプローブカードにおいて、
前記第１固定治具の内側の前記第２の輪郭および前記第２固定治具の前記第３の輪郭は、円形または楕円形である。

１０．項９記載のプローブカードにおいて、
前記半導体ウエハは、複数のチップ領域に区画され、前記複数のチップ領域の各々には半導体集積回路が形成され、主面上において前記半導体集積回路と電気的に接続する前記複数の第１電極が形成され、
前記半導体集積回路の電気的検査時には、前記複数の接触端子の前記先端を２つ以上の前記チップ領域における前記複数の第１電極に接触させ、
前記第２固定治具の前記第３の輪郭は、前記複数の接触端子が接する前記２つ以上の前記チップ領域を囲む。

１１．項８記載のプローブカードにおいて、
前記第１固定治具の内側の前記第２の輪郭および前記第２固定治具の前記第３の輪郭は、多角形かつ前記多角形の角部が面取りされた形である。

１２．項８記載のプローブカードにおいて、
平面において、前記押圧機構と前記第１固定治具との間に拡張機構が配置され、
前記拡張機構は前記第１シートを裏面より押圧することによって前記第１シートの前記第１領域の弛みを伸ばし、その後、前記押圧機構が前記第１シートの前記第１領域を裏面より押圧する。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
（１）半導体集積回路装置の製造技術を用いて形成された薄膜プローブを用いて行うプローブ検査において、探針（プローブ）とその探針が対応するテストパッドとを所望の接触圧力で接触させることができる。
（２）半導体集積回路装置の製造技術を用いて形成された薄膜プローブを用いて行うプローブ検査において、探針とその探針が対応するテストパッドとを精度良く接触させることができる。

本願発明を詳細に説明する前に、本願における用語の意味を説明すると次の通りである。

ウエハとは、集積回路の製造に用いる単結晶シリコン基板（一般にほぼ平面円形状）、ＳＯＩ（Silicon On Insulator）基板、サファイア基板、ガラス基板、その他の絶縁、反絶縁または半導体基板等並びにそれらの複合的基板をいう。また、本願において半導体集積回路装置というときは、シリコンウエハやサファイア基板等の半導体または絶縁体基板上に作られるものだけでなく、特に、そうでない旨明示された場合を除き、ＴＦＴ（Thin Film Transistor）およびＳＴＮ（Super-Twisted-Nematic）液晶等のようなガラス等の他の絶縁基板上に作られるもの等も含むものとする。

デバイス面とは、ウエハの主面であって、その面にリソグラフィにより、複数のチップ領域に対応するデバイスパターンが形成される面をいう。

接触端子とは、シリコンウエハを半導体集積回路の製造に用いるのと同様な、ウエハプロセス、すなわちフォトリソグラフィ技術、ＣＶＤ（Chemical Vapor Deposition）技術、スパッタリング技術およびエッチング技術などを組み合わせたパターニング手法によって、配線層およびそれに電気的に接続された先端部を一体的に形成したものをいう。

薄膜プローブ（membrane probe）、薄膜プローブカード、または突起針配線シート複合体とは、検査対象と接触する前記接触端子（突起針）とそこから引き回された配線とが設けられ、その配線に外部接触用の電極が形成された薄膜をいい、たとえば厚さ１０μｍ〜１００μｍ程度のものをいう。

プローブカードとは、検査対象となるウエハと接触する接触端子および多層配線基板などを有する構造体をいい、半導体検査装置とは、プローブカードおよび検査対象となるウエハを載せる試料支持系を有する検査装置をいう。

プローブ検査とは、ウエハ工程が完了したウエハに対してプローバを用いて行われる電気的試験であって、チップ領域の主面上に形成された電極に上記接触端子の先端を当てて半導体集積回路の電気的検査を行うことをいい、所定の機能通りに動作するか否かを確認する機能テストやＤＣ動作特性およびＡＣ動作特性のテストを行って良品／不良品を判別するものである。各チップに分割してから（またはパッケージング完了後）行われる選別テスト（最終テスト）とは区別される。

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。

また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。

さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。

同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。

また、本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。

また、本実施の形態を説明するための全図においては、各部材の構成をわかりやすくするために、平面図であってもハッチングを付す場合がある。

また、本実施の形態においては、絶縁ゲート型電界効果トランジスタをＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）も含めてＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）と呼ぶ。

また、本願で使用する半導体リソグラフィ技術による薄膜プローブの各詳細については、本発明者および関連する発明者等による以下の特許出願に開示されているので、特に必要な時以外はそれらの内容は繰り返さない。前記特許出願、すなわち、日本特願平６−２２８８５号、日本特開平７−２８３２８０号公報、日本特開平８−５０１４６号公報、日本特開平８−２０１４２７号公報、日本特願平９−１１９１０７号、日本特開平１１−２３６１５号公報、日本特開２００２−１３９５５４号公報、日本特開平１０−３０８４２３号公報、日本特願平９−１８９６６０号、日本特開平１１−９７４７１号公報、日本特開２０００−１５０５９４号公報、日本特開２００１−１５９６４３号公報、日本特許出願第２００２−２８９３７７号（対応米国出願番号第１０／６７６，６０９号；米国出願日２００３．１０．２）、日本特開２００４−１３２６９９号公報、日本特開２００５−２４３７７号公報、日本特開２００４−２８８６７２号公報（対応米国出願番号第１０／７６５，９１７号；米国出願日２００４．１．２９）、日本特開２００４−１４４７４２号公報（対応米国公開番号第２００４／０７０，４１３号）、日本特開２００４−１５７１２７号公報、日本特開２００４−１４４７４２号公報（対応米国公開番号第２００４／０７０，４１３号）、日本特開２００４−１５７１２７号公報、日本特許出願第２００３−３７１５１５号（対応米国出願番号第１０／９６８，２１５号；米国出願日２００４．１０．２０）、日本特許出願第２００３−３７２３２３号（対応米国出願番号第１０／９６８，４３１号；米国出願日２００４．１０．２０）、日本特許出願第２００４−１１５０４８号、ＰＣＴ出願番号ＰＣＴ／ＪＰ２００４／１７１６０号、ＰＣＴ出願番号ＰＣＴ／ＪＰ２００５／４３４４号、および日本特許出願第２００４−３７８５０４号である。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。

（実施の形態１）
図１は本実施の形態１のプローブカードの下面の要部平面図であり、図２は図１中のＡ−Ａ線に沿った断面図である。

図１および図２に示すように、本実施の形態１のプローブカードは、たとえば多層配線基板（第１配線基板）１、薄膜シート（薄膜プローブ、第１シート）２およびプランジャ３などから形成されている。薄膜シート２は押さえリング（第１固定治具）４によって多層配線基板１の下面（第１の面）に固定され、プランジャ３は多層配線基板１の上面に取り付けられている。多層配線基板１の中央部には開口部５が設けられ、この開口部５内において、薄膜シート２とプランジャ３とは接着リング６を介して接着されている。また、図１中では、後ほど詳述するプローブ検査を行う対象のチップ（チップ領域）１０に相当する領域を点線で図示している。

薄膜シート２の下面には、たとえば４角錐型または４角錐台形型の複数のプローブ７が形成されている。薄膜シート２内には、プローブ（接触端子）７の各々と電気的に接続し、各々のプローブ７から薄膜シート２の探部まで延在する複数の配線（第２配線）が形成されている。多層配線基板１の下面には、この複数の配線の端部とそれぞれ電気的に接触する複数の受け部（図示は省略）が形成されており、この複数の受け部は、多層配線基板１内に形成された配線（第１配線）を通じて多層配線基板１の上面に設けられた複数のポゴ（POGO）座８と電気的に接続している。このポゴ座８は、テスタからの信号をプローブカードへ導入するピンを受ける機能を有する。

本実施の形態１において、薄膜シート２は、たとえばポリイミドを主成分とする薄膜から形成されている。このような薄膜シート２は柔軟性を有することから、本実施の形態１では、チップ（半導体集積回路装置）のパッドにすべてのプローブ７を接触させるために、プローブ７が形成された領域（第１領域）の薄膜シート２を上面（裏面）から押圧具（押圧機構）９を介してプランジャ３が押圧する構造となっている。すなわち、プランジャ３内に配置されたばね３Ａの弾性力によって一定の圧力を押圧具９に加えるものである。本実施の形態１において、押圧具９の材質としては、４２アロイを例示することができる。

図１に示すように、平面においては、チップ１０を取り囲むように押圧具９および後ほど詳述する金属シート４５が配置される。金属シート４５は、押圧具９とほぼ同じ平面形状を有し、押圧具９と薄膜シート２との間に配置される。また、接着リング６は、押さえリング４の内側で押圧具９および金属シート４５を取り囲むように配置される。接着リング６と薄膜シート２との接着部は、多層配線基板１の下面から突出した位置となっており、さらに接触端子７が形成された薄膜シート２のチップ１０に対応する位置を押圧具９が押圧することにより、その接触端子７が形成された薄膜シート２のチップ１０に対応する位置を多層配線基板１の下面へ確実に突出させることができる。また、押圧具９からの押圧により薄膜シート２には張力が働き、この張力により薄膜シートは引き伸ばされ、各接触端子７と、対応するチップ主面のパッドとの位置を合わせることができる。

プローブ検査時には、押圧面が平坦な押圧具９によって、プローブ７が形成された領域の薄膜シート２をプローブ７が形成されている主面とは反対側の裏面から押圧する。この押圧によって、薄膜シート２は、押圧具９からの摩擦抵抗を受けながら押圧具９の押圧面の外周方向へ余った部分が移動していく。この時、押圧具９の押圧面の外周部周辺では、中心から外周方向に対しての薄膜シート２の張力分布が急激に変化するため、張力の弱い部分や面外変形合成の弱い部分において薄膜シート２が面外変形し、皺が発生するなどの不安定な状態になる。特に、押圧具９の押圧面の外周部では、押圧具９と薄膜シート２との間の摩擦力が大きくなり、薄膜シート２の余った部分が押圧具９の押圧面の外周方向へ移動できなくなる場合もあり、このような場合には、薄膜シート２はさらに大きく変形することになる。このような変形が発生すると、変形した部分で張力が減少してしまうことから、押圧具９の押圧面の外周部近傍に存在するプローブ７は、薄膜シート２の変形の影響を受けて、パッド１１、１２との間の接触圧力が所望の状態からかけ離れた状態になってしまう虞がある。このような状態では、プローブ７とパッド１１、１２との接触部の電気的な接触抵抗が大きくなり、チップ内部の回路の電気抵抗の正確な検査ができなくなってしまうことになる。また、薄膜シート２の変形が大きい場合には、プローブ７と対応するパッド１１、１２との位置合わせもできなくなってしまうことになる。

本実施の形態１において、上記プローブカードを用いてプローブ検査（電気的検査）を行う対象としては、ＬＣＤ（Liquid Crystal Display）ドライバが形成されたチップを例示することができる。図３は、そのチップ（チップ領域）１０の平面と、その一部を拡大したものを図示している。このチップ１０は、たとえば単結晶シリコン基板からなり、その主面にはＬＣＤドライバ回路が形成されている。また、チップ１０の主面の周辺部には、ＬＣＤドライバ回路と電気的に接続する多数のパッド（第１電極）１１、１２が配置されており、図３中におけるチップ１０の上側の長辺および両短辺に沿って配列されたパッド１１は出力端子となり、チップ１０の下側の長辺に沿って配列されたパッド１２は入力端子となっている。ＬＣＤドライバの出力端子数は入力端子数より多いことから、隣り合ったパッド１１の間隔をできる限り広げるために、パッド１１はチップ１０の上側の長辺および両短辺に沿って２列で配列され、チップ１０の上側の長辺および両短辺に沿って互いの列のパッド１１が互い違いに配列されている。本実施の形態１において、隣り合うパッド１１が配置されているピッチＬＰは、たとえば約６８μｍである。また、本実施の形態１において、パッド１１は平面矩形であり、チップ１０の外周と交差（直交）する方向に延在する長辺の長さＬＡは約６３μｍであり、チップ１０の外周に沿って延在する短辺の長さＬＢは約３４μｍである。また、隣り合うパッド１１が配置されているピッチＬＰが約６８μｍであり、パッド１１の短辺の長さＬＢが約３４μｍであることから、隣り合うパッド１１の間隔は約３４μｍとなる。

パッド１１、１２は、たとえばＡｕ（金）から形成されたバンプ電極であり、チップ１０の入出力端子（ボンディングパッド）上に、電解めっき、無電解めっき、蒸着あるいはスパッタリングなどの方法によって形成されたものである。図４は、パッド１１の斜視図である。パッド１１の高さＬＣは約１５μｍであり、パッド１２も同程度の高さを有する。

また、上記チップ１０は、ウエハの主面に区画された多数のチップ領域に半導体製造技術を使ってＬＣＤドライバ回路（半導体集積回路）や入出力端子（ボンディングパッド）を形成し、次いで入出力端子上に上記の方法でパッド１１を形成した後、ウエハをダイシングしてチップ領域を個片化することにより製造することができる。また、本実施の形態１において、上記プローブ検査は、ウエハをダイシングする前に各チップ領域に対して実施するものである。なお、以後プローブ検査（パッド１１、１２とプローブ７とが接触する工程）を説明する際に、特に明記しない場合には、チップ１０はウエハをダイシングする前の各チップ領域を示すものとする。

図５は、上記チップ１０の液晶パネルへの接続方法を示す要部断面図である。図５に示すように、液晶パネルは、たとえば主面に画素電極１４、１５が形成されたガラス基板１６、液晶層１７、および液晶層１７を介してガラス基板１６と対向するように配置されたガラス基板１８などから形成されている。本実施の形態１においては、このような液晶パネルのガラス基板１６の画素電極１４、１５に、それぞれパッド１１、１２が接続するようにチップ１０をフェイスダウンボンディングすることによって、チップ１０を液晶パネルへ接続することを例示できる。

図６は上記薄膜シート２の下面のプローブ７が形成された領域の一部を拡大して示した要部平面図であり、図７は図６中のＢ−Ｂ線に沿った要部断面図であり、図８は図６中のＣ−Ｃ線に沿った要部断面図である。

上記プローブ７は、薄膜シート２中にて平面六角形状にパターニングされた金属膜２１Ａ、２１Ｂの一部であり、金属膜２１Ａ、２１Ｂのうちの薄膜シート２の下面に４角錐型または４角錐台形型に飛び出した部分である。プローブ７は、薄膜シート２の主面において上記チップ１０に形成されたパッド１１、１２の位置に合わせて配置されており、図６ではパッド１１に対応するプローブ７の配置について示している。これらプローブ７のうち、プローブ７Ａは、２列で配列されたパッド１１のうちの相対的にチップ１０の外周に近い配列（以降、第１列と記す）のパッド１１に対応し、プローブ７Ｂは、２列で配列されたパッド１１のうちの相対的にチップ１０の外周から遠い配列（以降、第２列と記す）のパッド１１に対応している。また、最も近い位置に存在するプローブ７Ａとプローブ７Ｂとの間の距離は、図６が記載された紙面の左右方向の距離ＬＸと上下方向の距離ＬＹとで規定され、距離ＬＸは前述の隣り合うパッド１１が配置されているピッチＬＰの半分の約３４μｍとなる。また、本実施の形態１において、距離ＬＹは、約９３μｍとなる。また、図９に示すように、ポリイミド膜２２の表面からプローブ７Ａ、７Ｂの先端までの高さＬＺ（針高さ）は、５０μｍ以下（大きくとも９０μｍ以下）、更に望ましくは３０μｍ以下で揃えられている。

金属膜２１Ａ、２１Ｂは、たとえば下層からロジウム膜およびニッケル膜が順次積層して形成されている。金属膜２１Ａ、２１Ｂ上にはポリイミド膜２２が成膜され、ポリイミド膜２２上には各金属膜２１Ａ、２１Ｂと電気的に接続する配線（第２配線）２３が形成されている。配線２３は、ポリイミド膜２２に形成されたスルーホール２４の底部で金属膜２１Ａ、２１Ｂと接触している。また、ポリイミド膜２２および配線２３上には、ポリイミド膜２５が成膜されている。

上記したように、金属膜２１Ａ、２１Ｂの一部は４角錐型または４角錐台形型に形成されたプローブ７Ａ、７Ｂとなり、ポリイミド膜２２には金属膜２１Ａ、２１Ｂに達するスルーホール２４が形成される。そのため、プローブ７Ａが形成された金属膜２１Ａおよびスルーホール２４の平面パターンと、プローブ７Ｂが形成された金属膜２１Ｂおよびスルーホール２４の平面パターンとが同じ方向で配置されるようにすると、隣り合う金属膜２１Ａと金属膜２１Ｂとが接触してしまい、プローブ７Ａ、７Ｂからそれぞれ独立した入出力を得られなくなってしまう不具合が懸念される。そこで、本実施の形態１では、図６に示すように、プローブ７Ｂが形成された金属膜２１Ｂおよびスルーホール２４の平面パターンは、プローブ７Ａが形成された金属膜２１Ａおよびスルーホール２４の平面パターンを１８０°回転したパターンとしている。それにより、平面でプローブ７Ａおよびスルーホール２４が配置された金属膜２１Ａの幅広の領域と、平面でプローブ７Ｂおよびスルーホール２４が配置された金属膜２１Ｂの幅広の領域とが、紙面の左右方向の直線上に配置されないようになり、金属膜２１Ａおよび金属膜２１Ｂの平面順テーパー状の領域が紙面の左右方向の直線上に配置されるようになる。その結果、隣り合う金属膜２１Ａと金属膜２１Ｂとが接触してしまう不具合を防ぐことができる。また、狭ピッチでパッド１１（図３参照）が配置されても、それに対応した位置にプローブ７Ａ、７Ｂを配置することが可能となる。

本実施の形態１では、図３を用いてパッド１１が２列で配列されている場合について説明したが、図１０に示すように、１列で配列されているチップも存在する。そのようなチップに対しては、図１１に示すように、上記金属膜２１Ａの幅広の領域が紙面の左右方向の直線上に配置された薄膜シート２を用いることで対応することができる。また、このようにパッド１１が１列で配列され、たとえばチップ１０の外周と交差（直交）する方向に延在する長辺の長さＬＡが約１４０μｍであり、チップ１０の外周に沿って延在する短辺の長さＬＢが約１９μｍであり、隣り合うパッド１１が配置されているピッチＬＰが約３４μｍであり、隣り合うパッド１１の間隔が約１５μｍである場合には、図３に示したパッド１１に比べて長辺が約２倍以上となり、短辺方向でのパッド１１の中心位置を図３に示したパッド１１の中心位置と揃えることができるので、図６〜図８を用いて説明した薄膜シート２を用いることが可能となり、図１２に示す位置ＰＯＳ１、ＰＯＳ２でプローブ７Ａ、７Ｂのそれぞれがパッド１１に接触することになる。

また、パッド１１の数がさらに多い場合には、３列以上で配列されている場合もある。図１３は３列で配列されたパッド１１に対応した薄膜シート２の要部平面図であり、図１４は４列で配列されたパッド１１に対応した薄膜シート２の要部平面図である。チップ１０のサイズが同じであれば、パッド１１の配列数が増えるに従って、図６を用いて説明した距離ＬＸがさらに狭くなるので、上記金属膜２１Ａ、２１Ｂを含む金属膜が接触してしまうことがさらに懸念される。そこで、図１３および図１４に示すように、金属膜２１Ａ、２１Ｂ、２１Ｃ、２１Ｄを、たとえば図６に示した金属膜２１Ａの平面パターンを４５°回転させたものとすることで、金属膜２１Ａ、２１Ｂ、２１Ｃ、２１Ｄが互いに接触してしまう不具合を防ぐことが可能となる。また、ここでは図６に示した金属膜２１Ａの平面パターンを４５°回転させた例について説明したが、４５°に限定するものではなく、金属膜２１Ａ、２１Ｂ、２１Ｃ、２１Ｄの互いの接触を防ぐことができるのであれば他の回転角でもよい。なお、金属膜２１Ｃには、プローブ７Ｂが対応するパッド１１よりさらにチップ１０内の内側に配置されたパッド１１に対応するプローブ７Ｃが形成され、金属膜２１Ｄには、プローブ７Ｃが対応するパッド１１よりさらにチップ１０内の内側に配置されたパッド１１に対応するプローブ７Ｄが形成されている。

ここで、図１５は図１４中のＤ−Ｄ線に沿った要部断面図であり、図１６は図１４中のＥ−Ｅ線に沿った要部断面図である。図１４に示したように、４列のパッド１１に対応するプローブ７Ａ〜７Ｄを有する金属膜２１Ａ〜２１Ｄを配置した場合には、金属膜２１Ａ〜２１Ｄのそれぞれに上層から電気的に接続する配線のすべてを同一の配線層で形成することが困難になる。これは、上記距離ＬＸが狭くなることによって、金属膜２１Ａ〜２１Ｄのそれぞれ同士が接触する虞が生じるのと共に、金属膜２１Ａ〜２１Ｄに電気的に接続する配線同士も接触する虞が生じるからである。そこで、本実施の形態１においては、図１５および図１６に示すように、それら配線を２層の配線層（配線２３、２６）から形成することを例示することができる。なお、配線２６およびポリイミド膜２５上には、ポリイミド膜２７が形成されている。相対的に下層の配線２３はポリイミド膜２２に形成されたスルーホール２４の底部で金属膜２１Ａ、２１Ｃと接触し、相対的に上層の配線２６はポリイミド膜２２、２５に形成されたスルーホール２８の底部で金属膜２１Ｂ、２１Ｄと接触している。それにより、同一の配線層においては、隣り合う配線２３または配線２６の間隔を大きく確保することが可能となるので、隣り合う配線２３または配線２６が接触してしまう不具合を防ぐことができる。また、パッド１１が５列以上となり、それに対応するプローブ数が増加して上記距離ＬＸが狭くなる場合には、さらに多層に配線層を形成することによって、配線間隔を広げてもよい。

次に、上記の本実施の形態１の薄膜シート２の構造について、その製造工程と併せて図１７〜図２５を用いて説明する。図１７〜図２５は、図６〜図８を用いて説明した２列のパッド１１（図３参照）に対応したプローブ７Ａ、７Ｂを有する薄膜シート２の製造工程中の要部断面図である。

まず、図１７に示すように、厚さ０．２ｍｍ〜０．６ｍｍ程度のシリコンからなるウエハ３１を用意し、熱酸化法によってこのウエハ３１の両面に膜厚０．５μｍ程度の酸化シリコン膜３２を形成する。続いて、フォトレジスト膜をマスクとしてウエハ３１の主面側の酸化シリコン膜３２をエッチングし、ウエハ３１の主面側の酸化シリコン膜３２にウエハ３１に達する開口部を形成する。次いで、残った酸化シリコン膜３２をマスクとし、強アルカリ水溶液（たとえば水酸化カリウム水溶液）をもちいてウエハ３１を異方的にエッチングすることによって、ウエハ３１の主面に（１１１）面に囲まれた４角錐型または４角錐台形型の穴３３を形成する。

次に、図１８に示すように、上記穴３３の形成時にマスクとして用いた酸化シリコン膜３２をフッ酸およびフッ化アンモニウムの混合液によるウェットエッチングにより除去する。続いて、ウエハ３１に熱酸化処理を施すことにより、穴３３の内部を含むウエハ３１の全面に膜厚０．５μｍ程度の酸化シリコン膜３４を形成する。次いで、穴３３の内部を含むウエハ３１の主面に導電性膜３５を成膜する。この導電性膜３５は、たとえば膜厚０．１μｍ程度のクロム膜および膜厚１μｍ程度の銅膜を順次スパッタリング法または蒸着法によって堆積することによって成膜することができる。次いで、導電性膜３５上にフォトレジスト膜を成膜し、フォトリソグラフィ技術によって後の工程で金属膜２１Ａ、２１Ｂ（図６〜図８参照）が形成される領域のフォトレジスト膜を除去し、開口部を形成する。

次に、導電性膜３５を電極とした電解めっき法により、上記フォトレジスト膜の開口部の底部に現れた導電性膜３５上に硬度の高い導電性膜３７および導電性膜３８を順次堆積する。本実施の形態１においては、導電性膜３７をロジウム膜とし、導電性膜３８をニッケル膜とすることを例示できる。ここまでの工程により、導電性膜３７、３８から前述の金属膜２１Ａ、２１Ｂを形成することができる。また、穴３３内の導電性膜３７、３８が前述のプローブ７Ａ、７Ｂとなる。なお、導電性膜３５は、後の工程で除去されるが、その工程については後述する。

金属膜２１Ａ、２１Ｂにおいては、後の工程で前述のプローブ７Ａ、７Ｂが形成された時に、ロジウム膜から形成された導電性膜３７が表面となり、導電性膜３７がパッド１１に直接接触することになる。そのため、導電性膜３７としては、硬度が高く耐磨耗性に優れた材質を選択することが好ましい。また、導電性膜３７はパッド１１に直接接触するため、プローブ７Ａ、７Ｂによって削り取られたパッド１１の屑が導電性膜３７に付着すると、その屑を除去するクリーニング工程が必要となり、プローブ検査工程が延びてしまうことが懸念される。そのため、導電性膜３７としては、パッド１１を形成する材料が付着し難い材質を選択することが好ましい。そこで、本実施の形態１においては、導電性膜３７として、これらの条件を満たすロジウム膜を選択している。それにより、そのクリーニング工程を省略することができる。

次に、上記金属膜２１Ａ、２１Ｂ（導電性膜３７、３８）の成膜に用いたフォトレジスト膜を除去した後、図１９に示すように、金属膜２１Ａ、２１Ｂおよび導電性膜３５を覆うようにポリイミド膜２２（図７および図８も参照）を成膜する。続いて、そのポリイミド膜２２に金属膜２１Ａ、２１Ｂに達する前述のスルーホール２４を形成する。このスルーホール２４は、レーザを用いた穴あけ加工またはアルミニウム膜をマスクとしたドライエッチングによって形成することができる。

次に、図２０に示すように、スルーホール２４の内部を含むポリイミド膜２２上に導電性膜４２を成膜する。この導電性膜４２は、たとえば膜厚０．１μｍ程度のクロム膜および膜厚１μｍ程度の銅膜を順次スパッタリング法または蒸着法によって堆積することによって成膜することができる。続いて、その導電性膜４２上にフォトレジスト膜を形成した後に、そのフォトレジスト膜をフォトリソグラフィ技術によってパターニングし、フォトレジスト膜に導電性膜４２に達する開口部を形成する。次いで、めっき法により、その開口部内の導電性膜４２上に導電性膜４３を成膜する。本実施の形態１においては、導電性膜４３として銅膜、または銅膜およびニッケル膜を下層から順次堆積した積層膜を例示することができる。

次に、上記フォトレジスト膜を除去した後、導電性膜４３をマスクとして導電性膜４２をエッチングすることにより、導電性膜４２、４３からなる配線２３を形成する。配線２３は、スルーホール２４の底部にて金属膜２１Ａ、２１Ｂと電気的に接続することができる。

次に、図２１に示すように、ウエハ３１の主面に前述のポリイミド膜２５を成膜する。このポリイミド膜２５は、後の工程でウエハ３１の主面に固着される金属シートの接着層として機能する。

次に、図２２に示すように、ポリイミド膜２５の上面に金属シート（第２固定治具）４５を固着する。この金属シート４５としては、線膨張率が低く、かつシリコンから形成されたウエハ３１の線膨張率に近い材質を選ぶものであり、本実施の形態１では、たとえば４２アロイ（ニッケル４２％かつ鉄５８％の合金で、線膨張率４ｐｐｍ／℃）またはインバー（ニッケル３６％かつ鉄６４％の合金で、線膨張率１．５ｐｐｍ／℃）を例示することができる。また、金属シート４５を用いる代わりにウエハ３１と同じ材質のシリコン膜を形成してもよいし、シリコンと同程度の線膨張率を有する材質、たとえば鉄とニッケルとコバルトとの合金、またはセラミックと樹脂との混合材料などでもよい。このような金属シート４５を固着するには、ウエハ３１の主面に位置合わせしつつ重ね合わせ、１０〜２００ｋｇｆ／ｃｍ^２程度で加圧しながらポリイミド膜２５のガラス転移点温度以上の温度で加熱を行い、加熱加圧圧着することによって実現できる。

このような金属シート４５をポリイミド膜２５を用いて固着することによって、形成される薄膜シート２の強度の向上を図ることができる。また、金属シート４５を固着しない場合には、プローブ検査時の温度に起因する薄膜シート２および検査対象のウエハの膨張または収縮によって、プローブ７Ａ、７Ｂと対応するパッド１１との相対的な位置がずれてしまい、プローブ７Ａ、７Ｂが対応するパッド１１と接触できなくなってしまう不具合が懸念される。一方、本実施の形態１によれば、金属シート４５を固着したことにより、プローブ検査時の温度に起因する薄膜シート２および検査対象のウエハの膨張量または収縮量を揃えることができる。それにより、プローブ７Ａ、７Ｂと対応するパッド１１との相対的な位置がずれてしまうことを防ぐことが可能となる。すなわち、プローブ７Ａ、７Ｂと対応するパッド１１とがプローブ検査時の温度に関係なく常に電気的接触を保つことが可能となる。また、様々な状況下での薄膜シート２と検査対象のウエハとの相対的な位置制度を確保することが可能となる。

次に、フォトリソグラフィ技術によってパターニングされたフォトレジスト膜をマスクとして金属シート４５をエッチングし、プローブ７Ａ、７Ｂ上の金属シート４５に開口部４６を形成する。本実施の形態１において、このエッチングは、塩化第二鉄溶液を用いたスプレーエッチングとすることができる。

次に、上記フォトレジスト膜を除去した後、図２３に示すように、開口部４６内に、エラストマ４８を形成する。この時、エラストマ４８は所定量が開口部４６の上部へ出るように形成する。本実施の形態１においては、エラストマ４８を形成する方法として、開口部４６内に弾性樹脂を印刷もしくはディスペンサ塗布する方法、またはシリコンシートを設置する方法を例示することができる。エラストマ４６は、多数のプローブ７Ａ、７Ｂの先端がパッド１１に接触する際の衝撃を緩和しつつ、個々のプローブ７Ａ、７Ｂの先端の高さのばらつきを局部的な変形によって吸収し、パッド１１の高さのばらつきに倣った均一な食い込みによってプローブ７Ａ、７Ｂとパッド１１との接触を実現する。

次に、図２４に示すように、たとえばフッ酸とフッ化アンモニウムの混合液を用いたエッチングによって、ウエハ３１の裏面の酸化シリコン膜３４を除去する。続いて、強アルカリ水溶液（たとえば水酸化カリウム水溶液）を用いたエッチングにより、薄膜シート２を形成するための型材であるウエハ３１を除去する。次いで、酸化シリコン膜３４および導電性膜３５を順次エッチングにより除去する。この時、酸化シリコン膜３４はフッ酸およびフッ化アンモニウムの混合液を用いてエッチングし、導電性膜３５に含まれるクロム膜は過マンガン酸カリウム水溶液を用いてエッチングし、導電性膜３５に含まれる銅膜はアルカリ性銅エッチング液を用いてエッチングする。ここまでの工程により、プローブ７Ａ、７Ｂを形成する導電性膜３７（図１８参照）であるロジウム膜がプローブ７Ａ、７Ｂの表面に現れる。前述したように、ロジウム膜が表面に形成されたプローブ７Ａ、７Ｂにおいては、プローブ７Ａ、７Ｂが接触するパッド１１の材料であるＡｕなどが付着し難く、Ｎｉより硬度が高く、かつ酸化され難く接触抵抗を安定させることができる。

次に、図２５に示すように、たとえば４２アロイから形成された押圧具９をエラストマ４８上に接着して本実施の形態１の薄膜シート２を製造する。

上記の工程によって製造した本実施の形態１の薄膜シート２は、金属シート４５が接着されたことにより剛性を向上させることができる。

ここで、本実施の形態１における押圧具９および押さえリング４について図２６〜図３１を用いて説明する。

プローブ検査時には、押圧面が平坦な押圧具９によって、プローブ７が形成された領域の薄膜シート２をプローブ７が形成されている主面とは反対側の裏面から押圧する。この押圧によって、薄膜シート２は、押圧具９からの摩擦抵抗を受けながら押圧具９の押圧面の外周方向へ余った部分が移動していく。この時、押圧具９の押圧面の外周部周辺では、中心から外周方向に対しての薄膜シート２の張力分布が急激に変化するため、張力の弱い部分や面外変形合成の弱い部分において薄膜シート２が面外変形し、皺が発生するなどの不安定な状態になる。特に、押圧具９の押圧面の外周部では、押圧具９と薄膜シート２との間の摩擦力が大きくなり、薄膜シート２の余った部分が押圧具９の押圧面の外周方向へ移動できなくなる場合もあり、このような場合には、薄膜シート２はさらに大きく変形することになる。このような変形が発生すると、変形した部分で張力が減少してしまうことから、押圧具９の押圧面の外周部近傍に存在するプローブ７は、薄膜シート２の変形の影響を受けて、パッド１１、１２との間の接触圧力が所望の状態からかけ離れた状態になってしまう虞がある。このような状態では、プローブ７とパッド１１、１２との接触部の電気的な接触抵抗が大きくなり、チップ内部の回路の電気抵抗の正確な検査ができなくなってしまうことになる。また、薄膜シート２の変形が大きい場合には、プローブ７と対応するパッド１１、１２との位置合わせもできなくなってしまうことになる。

そこで、本実施の形態１では、押圧具９および金属シート４５の平面における輪郭を押さえリング４の内周の輪郭に沿ったものとする。すなわち、図２６に示すように、押さえリング４の内周の輪郭（第２の輪郭）４Ａが円形である場合には、押圧具９および金属シート４５のそれぞれの輪郭（第１の輪郭）９Ａおよび輪郭（第３の輪郭）４５Ａを前記輪郭４Ａに沿った円形にする。それにより、薄膜シート２が押圧具９によって押圧されても、薄膜シート２には均一な張力分布が発生し、局所的な応力が働くことを防ぐことができる。つまり、薄膜シート２の面外変形は一様に発生するので、皺の発生等の変形を防ぐことができる。その結果、プローブ７とパッド１１、１２とを確実かつ安定に接触させることができ、プローブ７とパッド１１、１２との間の接触圧力を所望の状態とすることができるので、プローブ７とパッド１１、１２との接触部の電気的な接触抵抗の上昇を防いでチップ内部の回路の電気抵抗の正確な検査を実施することが可能となる。

また、本実施の形態１によれば、薄膜シート２が押圧具９によって押圧されても、薄膜シート２には均一な張力分布が発生し、局所的な応力が働くことを防ぐことができるので、押圧具９による薄膜シート２の押圧時には、各プローブ７の面外変形も一様とすることができる。さらに、押圧具９によって薄膜シート２を押圧した際に、薄膜シート２に皺等が発生することを防ぐことができる。その結果、各プローブ７と対応するパッド１１、１２との位置合わせおよび接触圧力の調整等を短時間で効率よく行うことができるようになる。それにより、プローブ検査の効率を向上することができる。

また、上記の構成とすることにより、本実施の形態１のプローブカードの性能マージンを確保できるようになる。それにより、本実施の形態１の半導体集積回路装置の生産歩留りを向上することができるので、本実施の形態１の半導体集積回路装置の製造コストを低下することが可能となる。

また、金属シート４５の輪郭４５Ａのみ円形としたり、押圧具９および金属シート４５の輪郭９Ａ、４５Ａを楕円形（図２７参照）としたりしても、効果の差こそあれ有効である。また、図示は省略するが、押さえリング４の内周の輪郭が楕円形であった場合にも、押圧具９および金属シート４５の輪郭を円形または楕円形とすることで同様の効果を得ることができる。

また、図２８および図２９に示すように、押さえリング４の平面形状が矩形（図２８参照）や六角形（図２９参照）などの多角形である場合にも、押圧具９および金属シート４５の輪郭９Ａ、４５Ａは、押さえリング４の内周の輪郭４Ａに沿った多角形とする。この時、押圧具９および金属シート４５の輪郭９Ａ、４５Ａの角部９Ｂ、４５Ｂは面取りされた形またはなだらかな曲面とした形とする。それにより、押さえリング４の平面形状が多角形である場合にも、薄膜シート２に局所的に働く応力を緩和することができる。それにより、押さえリング４の平面形状が多角形である場合にも、図２６および図２７を用いて説明した場合と同様の効果を得ることができる。また、押さえリング４の内周の輪郭の角部４Ｂを面取りされた形またはなだらかな曲面とした形とすることによって、薄膜シート２に局所的に働く応力をさらに緩和することができるので、より大きな効果を得ることが可能となる。

また、複数個（たとえば２個）のチップ１０に対して一括してプローブ検査を実施する場合でも、図３０および図３１に示すように、たとえば図２６および図２７に示した構成で、平面で押圧具９および金属シート４５が検査対象の複数のチップ１０を覆うレイアウトとすることで図２６および図２７を用いて説明した場合と同様の効果を得ることができる。図示は省略するが、これは、押さえリング４の平面形状が多角形である場合でも同様である。

（実施の形態２）
図３２は本実施の形態２のプローブカードの要部断面図である。

本実施の形態２のプローブカードは、前記実施の形態１で説明したプローブカードの構成に図３２に示すような拡張機構５０を加えたものである。この拡張機構５０は、薄膜シート２と接する先端部に球状体を備え、薄膜シート２との間の摩擦を小さく保ちつつ薄膜シート２を上方から下方へ押し出し、薄膜シート２を円周方向に拡張する構成となっている。押圧具９が薄膜シート２を押圧する前に、拡張機構５０が薄膜シート２を拡張することによって薄膜シート２の押圧具９と接する領域を平坦に保つ。それにより、押圧具９が薄膜シート２を押圧した際には、前記実施の形態１よりさらに効果的に薄膜シート２における皺の発生等の変形を防ぐことができる。その結果、各プローブ７と対応するパッド１１、１２との位置合わせおよび接触圧力の調整等を前記実施の形態１に比べてさらに短時間で効率よく行うことができるようになる。それにより、前記実施の形態１に比べてさらにプローブ検査の効率を向上することができる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

本発明の半導体集積回路装置の製造方法は、たとえば半導体集積回路装置の製造工程におけるプローブ検査工程に広く適用することができる。

本発明の一実施の形態であるプローブカードの下面の要部平面図である。 図１中のＡ−Ａ線に沿った断面図である。 本発明の一実施の形態であるプローブカードを用いてプローブ検査を行う対象の半導体チップの平面図である。 図３に示した半導体チップに形成されたパッドの斜視図である。 図４に示した半導体チップの液晶パネルへの接続方法を示す要部断面図である。 本発明の一実施の形態であるプローブカードを形成する薄膜シートの要部平面図である。 図６中のＢ−Ｂ線に沿った断面図である。 図６中のＣ−Ｃ線に沿った断面図である。 本発明の一実施の形態であるプローブカードを形成する薄膜シートの要部を拡大して示す断面図である。 本発明の一実施の形態であるプローブカードを用いてプローブ検査を行う対象の半導体チップの平面図である。 本発明の一実施の形態であるプローブカードを形成する薄膜シートの要部平面図である。 本発明の一実施の形態であるプローブカードを用いてプローブ検査を行う対象の半導体チップに設けられたバンプ電極上にてプローブが接触する位置を示した要部平面図である。 本発明の一実施の形態であるプローブカードを形成する薄膜シートの要部平面図である。 本発明の一実施の形態であるプローブカードを形成する薄膜シートの要部平面図である。 図１４中のＤ−Ｄ線に沿った断面図である。 図１４中のＥ−Ｅ線に沿った断面図である。 本発明の一実施の形態であるプローブカードを形成する薄膜シートの製造工程を説明する要部断面図である。 図１７に続く薄膜シートの製造工程中の要部断面図である。 図１８に続く薄膜シートの製造工程中の要部断面図である。 図１９に続く薄膜シートの製造工程中の要部断面図である。 図２０に続く薄膜シートの製造工程中の要部断面図である。 図２１に続く薄膜シートの製造工程中の要部断面図である。 図２２に続く薄膜シートの製造工程中の要部断面図である。 図２３に続く薄膜シートの製造工程中の要部断面図である。 図２４に続く薄膜シートの製造工程中の要部断面図である。 本発明の一実施の形態であるプローブカードを形成する薄膜シート、押さえリングおよび押圧具の平面レイアウトを説明する要部平面図である。 本発明の一実施の形態であるプローブカードを形成する薄膜シート、押さえリングおよび押圧具の平面レイアウトを説明する要部平面図である。 本発明の一実施の形態であるプローブカードを形成する薄膜シート、押さえリングおよび押圧具の平面レイアウトを説明する要部平面図である。 本発明の一実施の形態であるプローブカードを形成する薄膜シート、押さえリングおよび押圧具の平面レイアウトを説明する要部平面図である。 本発明の一実施の形態であるプローブカードを形成する薄膜シート、押さえリングおよび押圧具の平面レイアウトを説明する要部平面図である。 本発明の一実施の形態であるプローブカードを形成する薄膜シート、押さえリングおよび押圧具の平面レイアウトを説明する要部平面図である。 本発明の他の実施の形態であるプローブカードの要部断面図である。

符号の説明

１ 多層配線基板（第１配線基板）
２ 薄膜シート（薄膜プローブ、第１シート）
３ プランジャ
３Ａ ばね
４ 押さえリング（第１固定治具）
４Ａ 輪郭（第２の輪郭）
５ 開口部
６ 接着リング
７、７Ａ、７Ｂ、７Ｃ、７Ｄ プローブ（接触端子）
８ ポゴ座
９ 押圧具（押圧機構）
９Ａ 輪郭（第１の輪郭）
９Ｂ 角部
１０ チップ（チップ領域）
１１、１２ パッド（第１電極）
１４、１５ 画素電極
１６、１８ ガラス基板
１７ 液晶層
２１Ａ、２１Ｂ、２１Ｃ、２１Ｄ 金属膜
２２ ポリイミド膜
２３ 配線
２４ スルーホール
２５ ポリイミド膜
２６ 配線
２７ ポリイミド膜
２８ スルーホール
３１ ウエハ
３２ 酸化シリコン膜
３３ 穴
３４ 酸化シリコン膜
３５、３７、３８ 導電性膜
４２、４３ 導電性膜
４５ 金属シート（第２固定治具）
４５Ａ 輪郭（第３の輪郭）
４５Ｂ 角部
４６ 開口部
４８ エラストマ
５０ 拡張機構

Claims (12)

1. 以下の工程を含む半導体集積回路装置の製造方法：
   （ａ）複数のチップ領域に区画され、前記複数のチップ領域の各々には半導体集積回路が形成され、主面上において前記半導体集積回路と電気的に接続する複数の第１電極が形成された半導体ウエハを用意する工程、
   （ｂ）第１配線が形成された第１配線基板と、前記複数の第１電極に接触させるための複数の接触端子および前記複数の接触端子と電気的に接続する第２配線が形成され、前記第２配線が前記第１配線と電気的に接続し前記複数の接触端子の先端が前記半導体ウエハの主面に対向して前記第１配線基板に保持された第１シートと、前記第１配線基板の前記第１シートと対向する第１の面に前記第１シートを固定する第１固定治具と、平面で前記第１固定治具の内側に配置され、前記第１シートのうち前記複数の接触端子が形成された第１領域を裏面より押圧する押圧機構とを有する第１カードを用意する工程、
   （ｃ）前記複数の接触端子の前記先端を前記複数の第１電極に接触させて前記半導体集積回路の電気的検査を行う工程。
   ここで、前記第１シートからの応力が働く前記押圧機構の第１の輪郭は、前記第１シートからの前記応力が働く前記第１固定治具の内側の第２の輪郭に沿った形である。
2. 請求項１記載の半導体集積回路装置の製造方法において、
   前記押圧機構の前記第１の輪郭および前記第１固定治具の内側の前記第２の輪郭は、円形または楕円形である。
3. 請求項２記載の半導体集積回路装置の製造方法において、
   前記（ｃ）工程において、前記複数の接触端子は２つ以上の前記チップ領域と接触し、
   前記押圧機構の前記第１の輪郭は、前記複数の接触端子が接する前記２つ以上の前記チップ領域を囲む。
4. 請求項１記載の半導体集積回路装置の製造方法において、
   前記押圧機構の前記第１の輪郭および前記第１固定治具の内側の前記第２の輪郭は、多角形かつ前記多角形の角部が面取りされた形である。
5. 請求項１記載の半導体集積回路装置の製造方法において、
   前記第１シートの前記裏面には、前記第１領域に対応する位置に前記第１領域を平坦に保つ第２固定治具が貼付され、
   前記第２固定治具の第３の輪郭は、前記第１シートからの前記応力が働く前記第１固定治具の内側の前記第２の輪郭に沿った形である。
6. 請求項５記載の半導体集積回路装置の製造方法において、
   前記（ｃ）工程において、前記複数の接触端子は２つ以上の前記チップ領域と接触し、
   前記第２固定治具の前記第３の輪郭は、前記複数の接触端子が接する前記２つ以上の前記チップ領域を囲む。
7. 請求項１記載の半導体集積回路装置の製造方法において、
   平面において、前記押圧機構と前記第１固定治具との間に拡張機構が配置され、
   前記拡張機構は前記第１シートを裏面より押圧することによって前記第１シートの前記第１領域の弛みを伸ばし、その後、前記押圧機構が前記第１シートの前記第１領域を裏面より押圧する。
8. 以下の工程を含む半導体集積回路装置の製造方法：
   （ａ）複数のチップ領域に区画され、前記複数のチップ領域の各々には半導体集積回路が形成され、主面上において前記半導体集積回路と電気的に接続する複数の第１電極が形成された半導体ウエハを用意する工程、
   （ｂ）第１配線が形成された第１配線基板と、前記複数の第１電極に接触させるための複数の接触端子および前記複数の接触端子と電気的に接続する第２配線が形成され、前記第２配線が前記第１配線と電気的に接続し前記複数の接触端子の先端が前記半導体ウエハの主面に対向して前記第１配線基板に保持された第１シートと、前記第１配線基板の前記第１シートと対向する第１の面に前記第１シートを固定する第１固定治具と、平面で前記第１固定治具の内側に配置され、前記第１シートのうち前記複数の接触端子が形成された第１領域を裏面より押圧する押圧機構とを有する第１カードを用意する工程、
   （ｃ）前記複数の接触端子の前記先端を前記複数の第１電極に接触させて前記半導体集積回路の電気的検査を行う工程。
   ここで、前記第１シートの前記裏面には、前記第１領域に対応する位置に前記第１領域を平坦に保つ第２固定治具が貼付され、
   前記第２固定治具の第３の輪郭は、前記第１シートからの応力が働く前記第１固定治具の内側の第２の輪郭に沿った形である。
9. 請求項８記載の半導体集積回路装置の製造方法において、
   前記第１固定治具の内側の前記第２の輪郭および前記第２固定治具の前記第３の輪郭は、円形または楕円形である。
10. 請求項９記載の半導体集積回路装置の製造方法において、
    前記（ｃ）工程において、前記複数の接触端子は２つ以上の前記チップ領域と接触し、
    前記第２固定治具の前記第３の輪郭は、前記複数の接触端子が接する前記２つ以上の前記チップ領域を囲む。
11. 請求項８記載の半導体集積回路装置の製造方法において、
    前記第１固定治具の内側の前記第２の輪郭および前記第２固定治具の前記第３の輪郭は、多角形かつ前記多角形の角部が面取りされた形である。
12. 請求項８記載の半導体集積回路装置の製造方法において、
    平面において、前記押圧機構と前記第１固定治具との間に拡張機構が配置され、
    前記拡張機構は前記第１シートを裏面より押圧することによって前記第１シートの第１領域の弛みを伸ばし、その後、前記押圧機構が前記第１シートの前記第１領域を裏面より押圧する。

Images