JP2009042008A - プローブカード、半導体検査装置および半導体装置の製造方法 - Google Patents

プローブカード、半導体検査装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2009042008A
JP2009042008A JP2007205953A JP2007205953A JP2009042008A JP 2009042008 A JP2009042008 A JP 2009042008A JP 2007205953 A JP2007205953 A JP 2007205953A JP 2007205953 A JP2007205953 A JP 2007205953A JP 2009042008 A JP2009042008 A JP 2009042008A
Authority
JP
Japan
Prior art keywords
contact terminals
probe card
contact
electrodes
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007205953A
Other languages
English (en)
Other versions
JP5049694B2 (ja
Inventor
Susumu Kasukabe
進 春日部
Naoki Okamoto
直樹 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2007205953A priority Critical patent/JP5049694B2/ja
Priority to TW097120939A priority patent/TWI425215B/zh
Priority to KR1020080057542A priority patent/KR101001493B1/ko
Priority to CNA2008101286072A priority patent/CN101363875A/zh
Priority to US12/143,448 priority patent/US7956627B2/en
Publication of JP2009042008A publication Critical patent/JP2009042008A/ja
Priority to US13/072,235 priority patent/US8314624B2/en
Application granted granted Critical
Publication of JP5049694B2 publication Critical patent/JP5049694B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
    • G01R31/2875—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature related to heating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

【課題】狭ピッチで電極が配置された半導体素子の電気信号検査を行うための、低荷重で、接触特性が安定し、接触端子先端の位置精度が良好な検査装置を提供する。
【解決手段】プローブシート９のプロービング側の中央領域部に一括形成された角錐形状または角錐台形状の接触端子１０群を囲むようにプローブシート９の裏面に接着固定した枠５を多層配線基板１５から張り出すようにし、ばね性を有する複数のガイドピン７によってその枠５および中央部の押し駒８に押し付け力を付与するとともに、微傾動可能にする。
【選択図】図２

Description

本発明は、プローブカード、半導体検査装置および半導体装置の製造技術に関し、特に、半導体集積回路の製造に用いるのと同様の手法で形成するプローブシート、そのプローブシートを用いたプローブカード、そのプローブカードを含む半導体検査装置、およびその半導体検査装置による検査工程を含む半導体装置の製造工程に適用して有効な技術に関するものである。
半導体素子回路を半導体ウエハ（以下、単にウエハと記す）に形成後に行う半導体装置の製造工程のうち、主に検査工程の流れの一例を、代表的な半導体装置の出荷形態であるパッケージ品、ベアチップおよびＣＳＰ（Chip Size(Scale) Package）を例にして、図２６に示した。
半導体装置の製造工程では、図２６に示したように大きく分けて次の３つの検査が行われる。まず、ウエハに半導体素子回路および電極を形成したウエハ状態で行われ、導通状態および半導体素子の電気信号動作状態を把握するウエハ検査、続いて半導体素子を高温や高印加電圧等の状態において不安定な半導体素子を摘出するバーンイン検査、そして半導体装置を出荷する前に製品性能を把握する選別検査である。
このような半導体装置の検査に用いられる装置（半導体検査装置）に対し、従来技術では、ウエハは、その面上に多数の半導体装置（半導体チップ（以下、単にチップと記す））が設けられ、個々に切り離して使用に供される。個々に切り離された半導体装置には、その表面に多数の電極が列設されている。こうした半導体装置を工業的に多数生産し、その電気特性を検査するには、プローブカードから斜めに出たタングステン針からなるプローブで構成される接続装置が用いられている。この接続装置による検査では、プローブのたわみを利用した接触圧により電極を擦って接触を取り、その電気特性を検査する方法が用いられている。
近年、半導体素子の高密度化に伴い、半導体装置製造時の検査工程において検査用のプローブの狭ピッチ多ピン化が進んでいる。そのため、半導体素子の電極と検査回路間で確実に電気信号を伝送し、動作検査を行う工程で、狭ピッチ多ピンの半導体素子の微小な電極に位置精度よくプロービングができ、しかもその半導体素子へ低荷重でプロービングして損傷を防止できる接続装置を使用した半導体素子の検査装置の開発が望まれている。
半導体素子の高密度化、狭ピッチ化が進み、高速信号による動作試験が必要になった場合の半導体素子の特性検査を可能とする検査方法および検査装置として、１９８８年度のＩＴＣ（インターナショナル テスト コンファレンス）の講演論文集の６０１頁から６０７頁（非特許文献１）に記載された技術がある。図２７はその非特許文献に開示された検査装置の構造概略図、図２８はその検査装置の要部拡大斜視図である。ここで用いられる半導体検査用のプローブは、フレキシブルな絶縁膜２０１の上面にフォトリソグラフ技術で配線２０２を形成し、絶縁膜２０１の下面にグランド層２０３を形成し、被検査対象の半導体の電極に対応する位置に設けた絶縁膜２０１のスルーホール２０４にめっきによって半球状のバンプ２０５を形成したものを接触端子として用いるものである。この技術は、絶縁膜２０１の表面に形成した配線２０２および配線基板２０６を通じて検査回路（図示は省略）に接続されているバンプ２０５を、板ばね２０７の弾性力によって、検査対象の半導体素子の電極にバンプ２０５をこすって接触させ、信号の授受を行って検査する方法である。
また、特開平２−１６３６６４号公報（特許文献１）には、半導体素子の検査装置が開示されており、図２９は、その検査用プローブカードの構造の模式図である。これは、板ばね２０７をつけた枢軸ピン２０８を、回転板２０９に支持された円錐井戸２１０に保持して、バンプ２０５および配線を形成した絶縁膜２０１を押し出すプローブ装置である。
また、特開２００５−２４３７７号公報（特許文献２）には、半導体素子の検査装置が開示されており、図３０は、その検査用プローブカードの構造の模式図である。これは、プローブシートを４分割して、プローブシートの中央に設置したスプリングプランジャ２１１により、四角錐状の接触端子２１２および配線を形成した絶縁膜２１３を押し駒２１４および緩衝材を介して押し出すプローブ装置である。
１９８８年度ＩＴＣ（インターナショナル テスト コンファレンス）講演論文集（６０１頁〜６０７頁） 特開平２−１６３６６４号公報 特開２００５−２４３７７号公報
近年、狭ピッチかつ多ピンの半導体素子の電極と検査回路間で電気信号を伝送して動作検査できる接続装置を使用した半導体素子の検査装置の開発が望まれている。また、高速電気信号用の半導体素子は、誘電損失を低減しつつ微細配線化するため、酸化シリコン（ＳｉＯ２）と比べて誘電率の一段と小さな材料（例えば有機系材料）を用いるようになっている。このような誘電率の小さい材料は、耐荷重および機械的強度が比較的弱いため、その低誘電材料に損傷を与えないように、数１０ｍＮ程度以下の低荷重で安定した接触抵抗値が実現できる検査装置が望まれている。そこで、そのような観点から、上記の技術について検討する。
タングステン針からなるプローブおよび前記半球状のバンプを形成したプローブは、アルミニウム電極やはんだ電極などの材料表面に酸化物を生成する被接触材料に対しては、接触端子を電極に擦りつけることにより、電極材料表面の酸化物を擦リ取り、その下面の金属導体材料と接触させることにより、接触状態を確保している。その結果、電極を接触端子で擦ることで電極材料のクズが生じ、配線間のショートおよび異物発生の原因となる。また、電極にプローブを数百ｍＮ程度以上の荷重をかけながら擦りつけて接触状態を確保することにより、低誘電率材料に損傷を与える可能性が指摘されている。
このように、図２７〜図２９に示したような配線の一部にめっきによって形成したバンプをプローブとする方法は、バンプの先端部が平坦あるいは半球状となるため、アルミニウム電極あるいははんだ電極などの材料表面に酸化物を生成する被接触材料に対しては、酸化物を擦り取り難いために按触低抗が不安定になり、接触時の荷重を数百ｍＮ程度以上にする必要がある。しかし、接触時の荷重を大きくし過ぎることには間題がある。すなわち、半導体素子の高集積化が進み、高密度多ピンかつ狭ピッチの電極を半導体素子表面に形成するため、電極直下に多数の能動素子あるいは微細な配線が形成されていることが多くなり、半導体素子検査時のプローブの電極への接触圧が大き過ぎると、電極およびその直下の能動素子や配線に損傷を与えるおそれがあるため、プロービング時に注意深く動作制御する必要があり、検査のスループットの低下を招くおそれがある。
さらに、バンプの形状等にばらつきが生じることが予想されるため、接触が不十分な突起（バンプ）を完全に接触させるには、全体としてさらに大きな接触荷重が必要となり、部分的には、過大な接触圧となってしまうという問題がある。そのため、接触対象の材料表面の酸化物等を貫通して、安定した接触特性が確保できる接触端子の形状に加えて、プローブシートの押圧時に接触対象の電極と確実に接触させるために、柔軟性のあるプローブシートが必要となっている。
また、狭ピッチで配置された半導体素子の微小な検査用電極パッドに、高位置精度で検査用の接触端子を接触する必要があり、加えて、その後の工程でその電極パッドを用いたワイヤボンディングあるいは接続用バンプの形成時に接続不良の発生を防ぐために、プロービングによる電極パッド面の荒れを可能な限り防止することが求められる。そのため、プロービング痕は、可能な限り微小であることが求められている。
図３０に示した四角錐状の接触端子を用いて、半導体素子の検査用電極に垂直にプロービングする検査装置は、接触抵抗値が安定しているが、近年の更なる狭ピッチ化と高速の電気信号検査が求められる場合に、更なる接触端子の先端位置精度の向上が求められている。加えて、高速伝送用回路形成材料には、低誘電率の比較的耐荷重に弱い材料が用いられる傾向があり、プロービング時の半導体素子への損傷を防止するために更なる低荷重のプローブが求められている。
本発明の目的の一つは、被接触対象の電極パッドに低荷重で損傷を与えないでプロービング検査でき、多点かつ高密度で、小さなプロービング痕で接触できる接触端子を有する伝送特性が良好で接触特性が安定した半導体装置検査用のプローブカードを提供することにある。
また、本発明の他の目的の一つは、プロービング検査時の接触端子の先端位置精度を高精度に保つことのできるプローブカードを提供することにある。
また、本発明の他の目的の一つは、インピーダンス整合した高速伝送用回路を実現して、高速伝送信号の損失を少なくしたプローブシートを用いた半導体装置検査用のプローブカードを提供することにある。
上記いずれかの目的を達成するために、本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
（１）本発明によるプローブカードは、
被検査対象に設けられた電極と接触する複数の接触端子と、
前記複数の接触端子の各々から引き出された配線と、
前記配線と電気的に接続され、かつ多層配線基板の電極に接続される複数の周辺電極とを備えたプローブシートを有し、
前記複数の接触端子を取り囲むように形成された枠と、
前記枠に押し付け力を付与する複数の手段とが設けられている。
（２）本発明によるプローブカードは、前記（１）記載のプローブカードにおいて、
前記枠が形成された領域内の前記複数の接触端子が形成された領域を傾動可能になるようにした手段が設けられている。
（３）本発明によるプローブカードは、
被検査対象に設けられた電極と接触する複数の接触端子と、
前記複数の接触端子の各々から引き出された配線と、
前記配線と電気的に接続され、かつ多層配線基板の電極に接続される複数の周辺電極とを備えたプローブシートを有し、
前記複数の接触端子を取り囲むように形成された枠と、
前記枠が形成された領域内の前記複数の接触端子が形成された領域を傾動可能になるようにした手段が設けられている。
（４）本発明によるプローブカードは、
被検査対象に設けられた電極と接触する複数の接触端子と、
前記複数の接触端子の各々から引き出された配線と、
前記配線と電気的に接続され、かつ多層配線基板の電極に接続される複数の周辺電極とを備えたプローブシートを有し、
前記複数の接触端子は、角錐形状または角錐台形状であり、
前記多層配線基板の電極に前記プローブシートの前記複数の周辺電極を加圧接触するための押さえ板と、
前記複数の接触端子を取り囲むように形成された枠と、
前記枠に押し付け力を付与する複数の手段とが設けられ、
前記プローブシートは、前記多層配線基板から張り出すように保持されている。
（５）本発明によるプローブカードは、
被検査対象の電気的特性を検査するテスタと電気的に接続される多層配線基板と、
前記多層配線基板の電極に接続される複数の周辺電極、および前記被検査対象に設けられた電極と接触する複数の接触端子を有するプローブシートと、
前記複数の接触端子を取り囲むように形成された枠と、
前記枠に押し付け力を付与する複数の手段が設けられたプローブカードであって、
前記複数の接触端子は、角錐形状または角錐台形状であり、
前記押し付け力を付与する複数の手段は、前記枠が形成された領域および前記複数の接触端子が形成された領域が傾動可能になるように配置されている。
（６）本発明によるプローブカードは、前記（１）〜（５）のいずれかに記載のプローブカードにおいて、
前記プローブシートは、前記配線と電気的に接続されるグランド配線層および電源配線層の少なくとも一層を有し、
前記グランド配線層または前記電源配線層に接続される配線は、前記グランド配線層または前記電源配線層のいずれにも接続されない配線よりも、配線幅が広く形成されている。
（７）本発明によるプローブカードは、前記（１）〜（６）のいずれかに記載のプローブカードにおいて、
プローブシート中央に押し付け力を付与する手段が設けられている。
（８）本発明によるプローブカードは、前記（１）〜（６）のいずれかに記載のプローブカードにおいて、
前記枠に押し付け力を付与する前記複数の手段は、複数のばね性を有したガイドピンである。
（９）本発明によるプローブカードは、前記（１）〜（６）のいずれかに記載のプローブカードにおいて、
前記枠に押し付け力を付与する前記複数の手段は、複数のばね性を有したガイドピンと、複数のばね性のないガイドピンとを含む。
（１０）本発明によるプローブカードは、前記（１）〜（９）のいずれかに記載のプローブカードにおいて、
前記複数の接触端子は、結晶性を有する基板を異方性エッチングすることで形成した穴を型材としためっきにより形成されたものである。
（１１）本発明による半導体検査装置は、
被検査対象を載せる試料台と、
前記被検査対象に設けられた電極と接触する複数の接触端子を有し、かつ前記被検査対象の電気的特性を検査するテスタと電気的に接続されるプローブカードと、
を有する半導体検査装置であって、
前記プローブカードは、
前記被検査対象に設けられた電極と接触する前記複数の接触端子と、
前記複数の接触端子の各々から引き出された配線と、
前記配線と電気的に接続され、かつ多層配線基板の電極に接続される複数の周辺電極とを備えたプローブシートを有し、
前記複数の接触端子を取り囲むように形成された枠と、
前記枠に押し付け力を付与する複数の手段と、
前記枠が形成された領域内の前記複数の接触端子が形成された領域を傾動可能になるようにした手段とが設けられている。
（１２）本発明による半導体検査装置は、
被検査対象を載せる試料台と、
前記被検査対象に設けられた電極と接触する複数の接触端子を有し、かつ前記被検査対象の電気的特性を検査するテスタと電気的に接続されるプローブカードと、
を有する半導体検査装置であって、
前記プローブカードは、
前記被検査対象に設けられた電極と接触する前記複数の接触端子と、
前記複数の接触端子の各々から引き出された配線と、
前記配線と電気的に接続され、かつ多層配線基板の電極に接続される複数の周辺電極とを備えたプローブシートを有し、
前記複数の接触端子は、角錐形状または角錐台形状であり、
前記多層配線基板の電極に前記プローブシートの前記複数の周辺電極を加圧接触するための押さえ板と、
前記複数の接触端子を取り囲むように形成された枠と、
前記枠に押し付け力を付与する複数の手段とが設けられ、
前記プローブシートは、前記多層配線基板から張り出すように保持されている。
（１３）本発明による半導体検査装置は、
被検査対象を載せる試料台と、
前記被検査対象に設けられた電極と接触する複数の接触端子を有し、かつ前記被検査対象の電気的特性を検査するテスタと電気的に接続されるプローブカードと、
を有する半導体検査装置であって、
前記プローブカードは、
前記被検査対象の電気的特性を検査する前記テスタと電気的に接続される多層配線基板と、
前記多層配線基板の電極に接続される複数の周辺電極、および前記被検査対象に設けられた電極と接触する複数の接触端子を有するプローブシートと、
前記複数の接触端子を取り囲むように形成された枠と、
前記枠に押し付け力を付与する複数の手段が設けられ、
前記複数の接触端子は、角錐形状または角錐台形状であり、
前記押し付け力を付与する複数の手段は、前記枠が形成された領域および前記複数の接触端子が形成された領域が傾動可能になるように配置されている。
（１４）本発明による半導体装置の製造方法は、
半導体ウエハに回路および前記回路と電気的に接続する電極を作り込み、複数の半導体素子を形成する工程と、
前記複数の半導体素子に設けられた前記電極と接触する複数の接触端子を有し、かつ前記複数の半導体素子の各々に形成された前記回路の電気的特性を検査するテスタと電気的に接続されるプローブカードを用いて前記複数の半導体素子の電気的特性を検査する工程と、
前記半導体ウエハをダイシングし、前記複数の半導体素子毎に分離する工程と、
を有する半導体装置の製造方法であって、
前記プローブカードは、
前記複数の半導体素子に設けられた前記電極と接触する前記複数の接触端子と、
前記接触端子の各々から引き出された配線と、
前記配線と電気的に接続され、かつ多層配線基板の電極に接続される複数の周辺電極とを備えたプローブシートを有し、
前記複数の接触端子は、角錐形状または角錐台形状であり、
前記複数の接触端子を取り囲むように形成された枠と、
前記枠に押し付け力を付与する複数の手段とが設けられ、
前記押し付け力を付与する前記複数の手段は、
前記枠が形成された領域および前記複数の接触端子が形成された領域が傾動可能になるように配置され、
前記枠を介して、前記多層配線基板から張り出すように保持された前記プローブシートの前記複数の接触端子が形成された前記領域に押し付け力を付与しつつ、前記複数の接触端子を前記半導体素子に設けられた前記電極に接触させて前記回路の前記電気的特性を検査する。
（１５）本発明による半導体装置の製造方法は、前記（１４）記載の半導体装置の製造方法において、
前記複数の接触端子は、結晶性を有する基板を異方性エッチングすることで形成した穴を型材としためっきにより形成されたものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
本願発明のプローブカードは、角錐形状あるいは角錐台形状の位置精度の良好な接触端子と、引き出し配線と、周辺電極とを一括形成したプローブシートを備え、そのプローブシートの接触端子が形成された領域を囲むように枠を固着し、その枠に複数のばね性を有したガイドピンで押し付け力を付与し、多層配線基板から張り出すようにして、その枠および中央部の押し駒を微傾動可能としており、半球状のめっきバンプを形成したメンブレンプローブあるいは、プローブシート中央のみにスプリングプランジャを設置した押圧機構を用いたメンブレンプローブと比較して、以下の効果を奏する。
（１）数１０μｍ以下の狭ピッチで多ピンの接触端子を形成したプローブシートでも、半導体素子の対応する電極群に低荷重で容易に接触させられる接触端子群を容易に一括形成することができ、配線の多層化による電気信号特性の設計が容易なため、インピーダンス整合した高速伝送用回路を有したプローブカードが実現できる。
（２）プローブシートをばね性を有した複数のガイドピンおよび複数の位置決め専用ガイドピンで位置決めすると同時に、押し付け力を付与する構成により、押圧荷重を広範囲に制御した狭ピッチで多ピンの半導体検査用プローブカードが実現できる。
（３）角錐形状あるいは角錐台形状の接触端子を一括形成したプローブシートを、組立用基材と一体で形成し、ガイドピンで押圧動作と微傾動動作とを両立させることにより、低荷重でも接触抵抗値の安定性が良好で、接触端子の先端位置精度および組立性の良好なプローブカードが実現できる。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。また、実施例等において構成要素等について、「Ａからなる」、「Ａよりなる」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、材料等について言及するときは、特にそうでない旨明記したとき、または、原理的または状況的にそうでないときを除き、特定した材料は主要な材料であって、副次的要素、添加物、付加要素等を排除するものではない。たとえば、シリコン部材は特に明示した場合等を除き、純粋なシリコンの場合だけでなく、添加不純物、シリコンを主要な要素とする２元、３元等の合金（たとえばＳｉＧｅ）等を含むものとする。
また、本実施の形態を説明するための全図において同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。
また、本実施の形態で用いる図面においては、平面図であっても図面を見易くするために部分的にハッチングを付す場合がある。
以下の実施の形態および実施例では、主な用語を次のように定義する。
半導体装置とは、その形態に関わらず、回路が形成されたウエハ状態のものであっても、半導体素子であっても、その後パッケージされたもの（ＱＦＰ（Quad Flat Package）、ＢＧＡ（Ball Grid Array）およびＣＳＰ（Chip Size Package）等）でも構わない。
プローブシートとは、検査対象と接触する接触端子とそこから引き回された配線が設けられ、その配線に外部接続用の電極が形成された薄膜をいい、厚さ１０μｍ〜１００μｍ程度のものを対象としている。
プローブカードとは、検査対象と接触する端子、多層配線基板等を有する構造体（例えば、後述の実施の形態において図２を用いて説明する構造体）を示す。
半導体検査装置とは、プローブカードと検査対象を載せる試料支持系を有する検査装置を示す。
被検査対象の一例であるＬＳＩ用の半導体素子（チップ）２は、図１に示すようにウエハ１に多数個形成され、その後切り離されて使用に供される。図１は、ＬＳＩ用の半導体素子２が多数並設されたウエハ１を示す斜視図であり、その一部である１個の半導体素子２は拡大して示している。半導体素子２の表面には、周辺に沿って半導体素子２内に形成された回路と電気的に接続する多数の電極３が配列されている。
ところで、半導体素子２においては、高集積化に伴って上記電極３の配置の高密度化および狭ピッチ化が更に進む状況にある。電極３の配置の狭ピッチ化の傾向は、０．１ｍｍ程度以下となってきており、例えば、０．０８ｍｍ、０．０４ｍｍ、またはそれ以下となってきている。電極３の高密度化の傾向としては、半導体素子２の周辺に沿って、１列から２列へ、更に全面に配列される傾向となってきている。
また、半導体素子を高温で動作試験することにより、半導体素子の特性および信頼性をより明確に把握する高温動作試験（８５℃〜１５０℃）が実施される傾向となってきている。
以下の実施例に係る半導体検査装置は、上記電極３の高密度化および狭ピッチ化に対応でき、なおかつ、高速電気信号（１００ＭＨｚ〜２０ＧＨｚ）による検査を可能にするものである。
また、半導体検査装置におけるプローブカードの一部の構成材料として、１５０℃の耐熱性があり、かつ線膨張率が被検査対象と同程度の材料を用いることにより、雰囲気温度によるプローブ先端部の位置ずれを防止することを可能としている。
以下、本実施の形態に係る半導体装置検査用プローブカードについて図２から図１９を用いて説明する。
（実施の形態１）
図２は本実施の形態１のプローブカードの要部を示す断面図であり、図３は図２に示した主要部品を分解して図示した斜視図であり、図４は図２に示した主要部品を分解して図示した組み立て断面図である。これら図２〜図５を用いて本実施の形態１のプローブカードについて説明する。
本実施の形態１のプローブカードは、スプリングプランジャ４、枠５、中間板６および複数のガイドピン７等から構成される。
スプリングプランジャ（プローブシート中央に押し付け力を付与する手段）４は、中間板６の中央部にて高さ方向に調整可能な状態で固定され、下部先端に突起部４ａを有してセンターピボットの働きをし、その突起部４ａの先端を支点として可動な押し駒８を介してプローブシート９に押圧力を付与するばね４ｂが装填されている。
枠５は、プローブシート９の接触端子１０群が形成された領域を囲むようにプローブシート９の裏面に接着固定されている。
中間板６は、プローブシート９の接触端子１０群が形成された領域の裏面との間にシリコンシートなどの緩衝材１１および押し駒８を中央部に有し、上記枠５にねじ止めされている。
ガイドピン７は、支持部材（上部固定板）１２に挿入されて上記中間板６にねじ止めされている。また、ガイドピン７は、プロービング検査時に、接触端子先端の位置ずれを極力防止するためと、接触端子１０群が形成された領域が微傾した状態で動作（微傾動）可能な状態で、所望のほぼ一定の押し付け力（例えば、５００ピン程度の場合、押し込み量１５０μｍ程度で５〜１０Ｎ程度）を実現するために、図５に示すようなスプリング１３を内蔵したスプリング内蔵ガイドピン７ａおよび位置決め専用ガイドピン７ｂが用いられる構成となっている。これら複数のスプリング内蔵ガイドピン（枠に押し付け力を付与する複数の手段）７ａおよび複数の位置決め専用ガイドピン７ｂは、支持部材７に挿入され、中間板６にねじ止め固定されて用いられる。また、スプリング内蔵ガイドピン７ａは、金属製のチューブ７ｃ内に上記スプリング１３および中軸７ｄを内蔵し、スプリング１３の弾性力によって中軸７ｄが中間板６を押圧する構造となっており、位置決め専用ガイドピン７ｂは、金属製のチューブ７ｃ内に中軸７ｅを内蔵し、中軸７ｅが中間板６に固定されることによって位置決めを行う構造となっている。ガイドピン７は、少なくとも３本配置するものであり、好ましくは４本以上配置する。また、支持部材１２においてガイドピン７が挿入される挿入孔１２ａは、接触端子先端の位置ずれを防止するために、挿入後のガイドピン７との間での隙間（遊び）が極力ないことが好ましく、本実施の形態１では、挿入孔１２ａの径はガイドピン７の径より１０μｍ〜２０μｍ程度だけ大きくすることを例示できる。
押し駒８は、中間板６の中央部に設置されたスプリングプランジャ４の先端の突起部４ａにより微傾動可能に保持され、そのスプリングプランジャ４により、所望のほぼ一定の押し付け力を付与する（押圧する）構造のコンプライアンス機構である。なお、押し駒８の上面中央部に突起部４ａと係合する円錐溝８ａが形成されている。
なお、詳細は後述するが、スプリングプランジャ４は、ばね４ｂを省いて突起部４ａを支点として微傾動可能な状態で用いてもよい（図１０参照）。
上記プローブシート９は、シートのプロービング（主面）側の中央領域部に半導体素子２の電極３群と接触するための上記接触端子１０群が形成され、その接触端子１０群の周囲を二重に囲むように金属膜１４ａおよび枠５に対応した領域に金属膜１４ｂが形成されている。また、プローブシート９の４辺の周辺部には、多層配線基板１５との信号授受のための、上記接触端子１０群と同様の構造の周辺電極１６群が形成され、その周辺電極１６群を囲むように周辺電極固定板１７に対応した領域に金属膜１４ｃが形成されている。なお、周辺電極１６群は、上記接触端子１０群と同様の構造を有し、その先端が多層配線基板１５の電極１５ｂに接続されている。また、接触端子１０群と周辺電極１６群との間には、図３に示した多数の引き出し配線１８が形成されている。詳細は後述するが、接触端子１０群および周辺電極１６群を形成する個々の接触端子は、角錐形状あるいは角錐台形状となっている。
更に、上記接触端子１０群が形成された領域のプローブシート９の裏面には、上記枠５が接着固定され、信号授受のための上記周辺電極１６群が形成された部分のプローブシート９の裏面には、上記周辺電極固定板１７が接着固定される。
更に、上記枠５は、複数のガイドピン７がねじ止めされた中間板６にねじ止めされる。この中間板６には、スプリングプランジャ４が固定され、下部先端の突起部４ａが、押し駒８の上面中央に形成された円錐溝８ａと係合するように構成されている。
金属膜１４ｃには、位置決め用のノックピン用孔１４ｅおよびねじ挿入用孔１４ｆをエッチングでパターン形成しておき、周辺電極固定板１７および周辺押さえ板２０にも、それぞれ位置決め用のノックピン用孔１７ｅ、２０ｅおよびねじ挿入用孔１７ｆ、２０ｆを形成しておくことにより、組立性を向上することができる。
周辺電極１６群を囲むようにしてプローブシート９に固着した周辺電極固定板１７に対し、緩衝材１９を挟んで周辺押さえ板２０をねじ止めすることにより、緩衝材１９を介して周辺電極１６群は多層配線基板１５の電極１５ｂに接続される。
なお、支持部材１２に設けた傾斜微調節用のダブルねじ２１あるいは、スペーサ２２ａ（図６参照）を用いて、接触端子１０群が形成された領域のプローブシート９の傾きを微調整してもよい。ここで、ダブルねじ２１は、外側のねじ２１ａの中央に別の中ねじ２１ｂが形成されたものであり、外側のねじ２１ａで、支持部材１２と上板２２との間隔を調整することにより、両者の傾斜を微調整した後、中ねじ２１ｂでねじ止め固定する構造のものである。
また、プローブシート９中には基準電位（接地電位）に電気的に接続するグランド配線２３が形成されている。このようなグランド配線２３をプローブシート９中に設けることにより、プロービング検査時に伝達される信号波形の乱れを防ぐことができる。
また、プローブシート９の裏面には、チップコンデンサ２４が取り付けられている。このチップコンデンサ２４は、プローブシート９中に形成された配線を介して接触端子１０群中の所定の接触端子と電気的に接続されている。このようなチップコンデンサ２４の配置は、接触端子１０の近くにチップコンデンサ２４を配置して、信号の乱れを極力防止したい場合に効果を奏する。
上記のような種々の部材により本実施の形態１のプローブシート構造体２５が形成される。
上記のような本実施の形態１によれば、プローブシート９を複数のガイドピン７（ばね性を有するスプリング内蔵ガイドピン７ａ位置決め専用ガイドピン７ｂ）で位置決めすると同時に、押し付け力を付与する構成とすることにより、押圧荷重を広範囲に制御した狭ピッチで多ピンの半導体検査用プローブカードを実現できる。半導体素子２内の高集積化が進むと、高密度多ピンかつ狭ピッチの電極３を半導体素子２表面に形成するため、電極３直下に多数の能動素子あるいは微細な配線が形成されていることが多くなり、半導体素子２の検査時の接触端子１０群の電極３群への接触圧が大き過ぎると、電極３およびその直下の能動素子や配線に損傷を与えるおそれがあるが、本実施の形態１の半導体検査用プローブカードでは押圧荷重を広範囲に制御できるので、そのような能動素子や配線の損傷を防ぐことができる。
ところで、半導体素子２の表面の電極３群の面と、接触端子１０群の面とは、傾きが生じていることも予想される。そこで、上記の本実施の形態１によれば、図２中において一点鎖線で囲まれる領域内のスプリングプランジャ４、枠５、中間板６、ガイドピン７、押し駒８、プローブシート９、緩衝材１１、および金属膜１４ａ、１４ｂが、接触端子１０群が形成された領域を微傾動可能とした状況下で押圧動作を可能としている。それにより、接触が不十分な接触端子と電極３とを完全に接触させるためのさらに大きな接触荷重が不要となるので、接触端子１０群と電極３群との接触圧が部分的に過大となってしまうことを防止しつつ、接触端子１０群と接触対象の電極３群と確実に接触させることができる。その結果、プロービングによる電極３の表面の荒れを可能な限り防止することができるので、低荷重でも安定した接触特性、すなわち安定な接触抵抗値が確保できるようになる。
（実施の形態２）
図７は、本実施の形態２のプローブカードの要部を示す断面図である。前記実施の形態１では、プローブシート９にグランド配線２３を形成し、チップコンデンサ２４を搭載した場合（図２および図６参照）を示したが、高速電気検査信号が必要ない場合には、図７に示したように、グランド配線２３あるいはチップコンデンサ２４、もしくはそれらの両方を省略した構成としてもよい。
以下に説明するプローブカードの構成においても、検査信号の速度によっては、同様にグランド配線２３あるいはチップコンデンサ２４を省略した構成をとってもよい。また、傾斜微調節用のダブルねじ２１（図２参照）あるいはスペーサ２２ａ（図６参照）は、必要に応じて使用すればよく、省略してもよいことはいうまでもない。
また、前記実施の形態１で示した図２では、接触端子１０群の周囲を二重に囲むように形成した金属膜１４ａおよび枠５に対応した領域に金属膜１４ｂを形成した例を示したが、図７に示したように、必要な接触端子の先端位置精度に応じて、金属膜１４ａあるいは金属膜１４ｂの一方、もしくはそれらの両方を省略してもよい。
プローブシート９中に形成された配線（配線材料）のうち、基準電位（接地電位）に電気的に接続する上記グランド配線２３、および電源に電気的に接続する配線は、基準電位（接地電位）または電源に電気的に接続していない他の配線より可能な限り広い配線幅で形成してもよい。それにより、グランド配線２３および電源に電気的に接続する配線では、配線抵抗値を低くして、プロービング検査時の電圧変動を極力防止することができる。
上記のような構造を有する本実施の形態２のプローブシート構造体２５ｂによっても、前記実施の形態１と同様の効果を得ることができる。
（実施の形態３）
図８は本実施の形態３のプローブカードの要部を示す断面図であり、図９は本実施の形態３のプローブカードの接触端子１０付近を拡大して示す要部断面図である。これら図８および図９を用いて本実施の形態３のプローブカードについて説明する。
プローブシート９において、個々の接触端子１０が形成された接続電極部１０ｂと配線材料２６を接続する場合に、前記実施の形態１ではビアホールを介するが、本実施の形態３ではビアホールを省略して直接接続電極部１０ｂの表面に配線材料２６を形成する（図９参照）。その他の構成は、前記実施の形態１と同様である。
上記のような構造を有する本実施の形態３のプローブシート構造体２５ｃによれば、上記ビアホールが省略された構造となることから、接続電極部１０ｂと配線材料２６との間の接触抵抗値を低減することができる。また、プローブシート９を製造する工程においては、上記ビアホールを形成する工程を省略できることから、プローブシート９の製造のＴＡＴ（Turn Around Time）を短縮できる。さらに、ビアホール形成のためのマスクを省略できることから、プローブシート９の製造コストを低減することができる。
上記のような構造を有する本実施の形態３のプローブシート構造体２５ｃによっても、前記実施の形態１と同様の効果を得ることができる。
（実施の形態４）
図１０は本実施の形態４のプローブカードの要部を示す断面図である。この図１０を用いて本実施の形態４のプローブカードについて説明する。
本実施の形態４のプローブカードは、支持部材１２、ガイドピン７、中間板６ｃおよび枠５等から構成される。
ガイドピン７は、前記実施の形態１でも図２を用いて説明したように、支持部材１２に挿入されて上記中間板６ｃにねじ止めされている。
中間板６ｃは、突起部２７ａおよび調整ねじ２７ｂを備えている。突起部２７ａは、その中間板６ｃの中央部にプローブシート９の張り出し方向に調整可能に固定されてセンターピボットの働きをし、調整ねじ２７ｂは、その突起部２７ａの先端を支点として可動な押し駒８を介してプローブシート９を所望の張り出し量に調整可能にする。
枠５は、前記実施の形態１でも図２を用いて説明したように、プローブシート９の接触端子１０群が形成された領域を囲むようにプローブシート９の裏面に接着固定されている。
プローブシート９の接触端子１０群が形成された領域の裏面と中間板６ｃとの間には、シリコンシートなどの緩衝材１１および押し駒８が中央部に配置され、中間板６ｃは、枠５にねじ止めされている。
ここで、本実施の形態４のプローブカードにおいては、押し駒８は中間板６ｃの中央部に設置された突起部２７ａにより微傾動可能に保持され、また中間板６ｃには、中間板６ｃにねじ止めされた複数のスプリング内蔵ガイドピン７ａ（図５参照）および複数の位置決め専用ガイドピン７ｂ（図５参照）により微傾動可能に保持されつつ、所望のほぼ一定の押し付け力を付与する（押圧する）構造の倣い機構が備えられている。このような本実施の形態４のプローブカードは、接触端子１０群を半導体素子２等の電極３群に対して低荷重で平行に近い状態で加圧し始めるようにして、接触端子１０群の倣い動作を確実にし、接触端子および半導体素子２等の電極３の損傷を防止することができるようにした構成となっている。
上記のような種々の部材により本実施の形態４のプローブシート構造体２５ｄが形成される。
上記のような構造を有する本実施の形態４のプローブシート構造体２５ｄによっても、前記実施の形態１と同様の効果を得ることができる。
（実施の形態５）
図１１は本実施の形態５のプローブカードの要部を示す断面図であり、図１２は図１１に示した主要部品を分解して図示した斜視図である。これら図１１および図１２を用いて本実施の形態５のプローブカードについて説明する。
本実施の形態５のプローブカードは、スプリングプランジャ４、枠５ｂ、中間板６ｂおよびガイドピン７等から構成される。
スプリングプランジャ４は、中間板６ｂの中央部に高さ方向に調整可能な状態で固定され、下部先端に突起部４ａを有してセンターピボットの働きをし、その突起部４ａの先端を支点として可動な押し駒８を介してプローブシート９に押圧力を付与するばね４ｂが装填されている。
枠５ｂは、プローブシート９ｃの接触端子１０群が形成された領域を囲むようにプローブシート９ｃの裏面に接着固定されている。
プローブシート９ｃの接触端子１０群が形成された領域の裏面と中間板６ｂとの間には、シリコンシートなどの緩衝材１１および押し駒８が中央部に配置され、中間板６ｂは、枠５ｂにねじ止めされている。
ガイドピン７は、支持部材（上部固定板）１２ｂに挿入されて上記中間板６ｂにねじ止めされている。また、ガイドピン７は、前記実施の形態でも説明したように、プロービング検査時に、接触端子先端の位置ずれを極力防止するためと、接触端子１０群が形成された領域が微傾した状態で動作（微傾動）可能な状態で、所望のほぼ一定の押し付け力（例えば、５００ピン程度の場合、押し込み量１５０μｍ程度で５〜１０Ｎ程度）を実現するために、図５に示したようなスプリング１３を内蔵したスプリング内蔵ガイドピン７ａおよび位置決め専用ガイドピン７ｂが用いられる構成となっている。これら複数のスプリング内蔵ガイドピン７ａおよび複数の位置決め専用ガイドピン７ｂは、支持部材１２ｂに挿入され、中間板６ｂにねじ止め固定されて用いられる。
上記プローブシート９ｃは、シートのプロービング（主面）側の中央領域部に半導体素子２の電極３群と接触するための接触端子１０群が形成され、その接触端子１０群の周囲を二重に囲むように金属膜１４ａおよび枠５ｂに対応した領域に金属膜１４ｂが形成されている。また、プローブシート９ｃの周辺部には、多層配線基板１５ａとの信号授受のための周辺電極１６ａ群が形成され、接触端子１０群と周辺電極１６ａ群との間には、多数の引き出し配線１８ａが形成されている。プローブシート９ｃの裏面には、周辺電極１６ａ群の裏面に対向するように設置されたＯリング３０を挟んで、多層配線基板１５ａにＯリング押さえリング３１をねじ止めすることにより、Ｏリング３０を介して周辺電極１６ａ群を多層配線基板１５ａの電極１５ｃに接続することができる。
更に、上記接触端子１０群が形成された領域のプローブシート９ｃの裏面には、上記枠５ｂが接着固定され、枠５ｂは、中間板６ｂにねじ止めされる。この中間板６ｂには、スプリングプランジャ４が固定され、下部先端の突起部４ａが、押し駒８の上面中央に形成された円錐溝８ａと係合するように構成される。また、中間板６ｂには、支持部材１２ｂに挿入されたガイドピン７がねじ止め固定される。
押し駒８は、中間板６の中央部に設置されたスプリングプランジャ４の先端の突起部４ａにより微傾動可能に保持され、そのスプリングプランジャ４により、所望のほぼ一定の押し付け力を付与する（押圧する）構造のコンプライアンス機構である。なお、押し駒８の上面中央部に突起部４ａと係合する円錐溝８ａが形成されている。
なお、スプリングプランジャ４は、後述する図１７〜図１９に示すように、スプリング４ｂを省いた構造で突起部４ａを支点として微傾動可能な状態で用いてもよい。
なお、支持部材１２ｂに設けた傾斜微調節用のダブルねじ２１あるいは、スペーサ（スペーサ２２ａ（図６参照））を用いて、接触端子１０群が形成された領域のプローブシート９ｃの傾きを微調整してもよい。ここで、ダブルねじ２１は、外側のねじ２１ａの中央に別の中ねじ２１ｂが形成されたものであり、外側のねじ２１ａで、支持部材１２ｂと上板２２ｂの間隔を調整することにより、両者の傾斜を微調整した後、中ねじ２１ｂでねじ止め固定する構造のものである。
上記のような種々の部材により本実施の形態５のプローブシート構造体２５ｅが形成される。
上記のような構造を有する本実施の形態５のプローブシート構造体２５ｅによっても、前記実施の形態１と同様の効果を得ることができる。
（実施の形態６）
図１３は本実施の形態６のプローブカードの要部を示す断面図である。この図１３を用いて本実施の形態６のプローブカードについて説明する。
前記実施の形態５（図１１および図１２参照）では、プローブシート９ｃにグランド配線２３ｃを形成し、チップコンデンサ２４を搭載した場合を示したが、高速電気検査信号がそれほど必要のない場合は、本実施の形態６である図１３に示したように、プローブシート９ｄからグランド配線２３ｃあるいはチップコンデンサ２４を省略した構成をとってもよい。
以下に説明するプローブカードの構成においても、検査信号の速度によっては、同様にグランド配線２３ｃあるいはチップコンデンサ２４を省略した構成をとってもよい。また、傾斜微調節用のダブルねじ２１あるいは、スペーサ２２ａは、必要に応じて使用すればよく、省略してもよいことはいうまでもない。
また、前記実施の形態５の図１１では、接触端子１０群の周囲を二重に囲むように形成した金属膜１４ａおよび枠５ｂに対応した領域に金属膜１４ｂを形成した例を示したが、本実施の形態６の図１３に示したように、必要な接触端子の先端位置精度に応じて、金属膜１４ａあるいは金属膜１４ｂの一方、もしくは両者を省略してもよい。
上記のような種々の部材により本実施の形態６のプローブシート構造体２５ｆが形成される。
上記のような構造を有する本実施の形態６のプローブシート構造体２５ｆによっても、前記実施の形態１と同様の効果を得ることができる。
（実施の形態７）
図１４は本実施の形態７のプローブカードの要部を示す断面図である。この図１４を用いて本実施の形態７のプローブカードについて説明する。
接触端子１０が形成された接続電極部１０ｂと上層の配線材料を接続する場合に、前記実施の形態５ではビアホールを介するが、本実施の形態７では、前記実施の形態３（図８および図９参照）と同様に、ビアホールを省略して直接接続電極部１０ｂの表面に配線材料２６ｂを形成する。その他の構成は、前記実施の形態５と同様である。
上記のような種々の部材により本実施の形態７のプローブシート構造体２５ｇが形成される。
上記のような構造を有する本実施の形態７のプローブシート構造体２５ｇによっても、前記実施の形態１と同様の効果を得ることができる。
（実施の形態８）
図１５は本実施の形態８のプローブカードの要部を示す断面図である。この図１５を用いて本実施の形態８のプローブカードについて説明する。
本実施の形態８では、前記実施の形態５のプローブカード（図１０参照）における中間板６ｃにねじ止めしたガイドピン７の代わりに、スプリングプランジャ保持材３２に固定したスプリングプランジャ３２ａを用いた構造の倣い押圧機構が構成される。
つまり、本実施の形態８のプローブカードは、支持部材１２ｃ、スプリングプランジャ保持材３２、スプリングプランジャ３２ａ、スプリングプランジャ４、枠５ｃ、緩衝材１１および押し駒８等を備えた構造となっている。
スプリングプランジャ保持材３２は支持部材１２ｃにねじ止めされ、スプリングプランジャ３２ａはスプリングプランジャ保持材３２に装填されている。
スプリングプランジャ４は、中間板６ｃの中央部に高さ方向に調整可能な状態で固定され、下部先端に突起部４ａを有してセンターピボットの働きをし、その突起部４ａの先端を支点として可動な押し駒８を介してプローブシート９ｃに押圧力を付与するばね４ｂが装填されている。
枠５ｃは、プローブシート９ｃの接触端子１０群が形成された領域を囲むようにプローブシート９ｃの裏面に接着固定されている。
プローブシート９ｃの接触端子１０群が形成された領域の裏面と中間板６ｃとの間には、シリコンシートなどの緩衝材１１および押し駒８が中央部に配置され、中間板６ｃは、枠５ｃにねじ止めされている。
本実施の形態８のプローブカードでは、押し駒８が中間板６ｃの中央部に設置されたスプリングプランジャ４の先端の突起部４ａにより微傾動可能に保持され、中間板６ｃがスプリングプランジャ保持材３２に装填された複数のスプリングプランジャ３２ａにより微傾動可能に保持されることにより、所望のほぼ一定の押し付け力を付与する（押圧する）構造の倣い機構が備えられている。このような本実施の形態８のプローブカードは、接触端子１０群を半導体素子２等の電極３群に対して低荷重で平行に近い状態で加圧し始めるようにして、接触端子１０群の倣い動作を確実にし、接触端子および半導体素子２等の電極３の損傷を防止することができるようにした構成となっている。
上記のような種々の部材により本実施の形態８のプローブシート構造体２５ｈが形成される。
上記のような構造を有する本実施の形態８のプローブシート構造体２５ｈによっても、前記実施の形態１と同様の効果を得ることができる。
（実施の形態９）
図１６は本実施の形態９のプローブカードの要部を示す断面図である。この図１６を用いて本実施の形態９のプローブカードについて説明する。
本実施の形態９においては、前記実施の形態８のプローブカードにおけるスプリングプランジャ保持材３２に保持されたスプリングプランジャ３２ａの代わりに、スプリング保持材３３に保持されたスプリング３３ａを用いた構造の倣い押圧機構を備えている。その他の構成は、前記実施の形態８と同様である。
上記のような種々の部材により本実施の形態９のプローブシート構造体２５ｉが形成される。
上記のような構造を有する本実施の形態９のプローブシート構造体２５ｉによっても、前記実施の形態１と同様の効果を得ることができる。
（実施の形態１０）
図１７は本実施の形態１０のプローブカードの要部を示す断面図である。この図１７を用いて本実施の形態１０のプローブカードについて説明する。
本実施の形態１０のプローブカードは、支持部材１２ｂ、ガイドピン７、中間板６ｅおよび枠５ｂ等を備えた構造となっている。
ガイドピン７は、支持部材１２ｂに挿入されて中間板６ｅにねじ止めされている。
中間板６ｅは、突起部２７ａおよび調整ねじ２７ｂを備えている。突起部２７ａは、その中間板６ｅの中央部にプローブシート９の張り出し方向に調整可能に固定されてセンターピボットの働きをし、調整ねじ２７ｂは、その突起部２７ａの先端を支点として可動な押し駒８を介してプローブシート９を所望の張り出し量に調整可能にする。
枠５ｂは、プローブシート９ｃの接触端子１０群が形成された領域を囲むようにプローブシート９ｃの裏面に接着固定されている。
プローブシート９ｃの接触端子１０群が形成された領域の裏面と中間板６ｅとの間には、シリコンシートなどの緩衝材１１および押し駒８が中央部に配置され、中間板６ｅは、枠５ｂにねじ止めされている。
ここで、本実施の形態１０のプローブカードにおいては、押し駒８は中間板６ｅの中央部に設置された突起部２７ａにより微傾動可能に保持され、また中間板６ｅには、中間板６ｅにねじ止めされた複数のスプリング内蔵ガイドピン７ａ（図５参照）および複数の位置決め専用ガイドピン７ｂ（図５参照）により微傾動可能に保持されつつ、所望のほぼ一定の押し付け力を付与する（押圧する）構造の倣い機構が備えられている。このような本実施の形態１０のプローブカードは、接触端子１０群を半導体素子２等の電極３群に対して低荷重で平行に近い状態で加圧し始めるようにして、接触端子１０群の倣い動作を確実にし、接触端子および半導体素子２等の電極３の損傷を防止することができるようにした構成となっている。
上記のような種々の部材により本実施の形態１０のプローブシート構造体２５ｊが形成される。
上記のような構造を有する本実施の形態１０のプローブシート構造体２５ｊによっても、前記実施の形態１と同様の効果を得ることができる。
（実施の形態１１）
図１８は本実施の形態１１のプローブカードの要部を示す断面図である。この図１８を用いて本実施の形態１１のプローブカードについて説明する。
本実施の形態１１では、前記実施の形態１０のプローブカード（図１７参照）における中間板６ｅにねじ止めしたガイドピン７の代わりに、スプリングプランジャ保持材３２に固定したスプリングプランジャ３２ａを用いた構造の倣い押圧機構が構成される。また、中間板６ｆは、枠５ｃにねじ止めされている。その他の構成は、前記実施の形態１０と同様である。
上記のような種々の部材により本実施の形態１１のプローブシート構造体２５ｋが形成される。
上記のような構造を有する本実施の形態１１のプローブシート構造体２５ｋによっても、前記実施の形態１と同様の効果を得ることができる。
（実施の形態１２）
図１９は本実施の形態１２のプローブカードの要部を示す断面図である。この図１９を用いて本実施の形態１２のプローブカードについて説明する。
本実施の形態１２では、前記実施の形態１０のプローブカード（図１７参照）における中間板６ｅにねじ止めした複数のガイドピン７の代わりに、スプリング保持材３３に装填される複数のスプリング３３ａを用いた構造の倣い押圧機構が構成される。その他の構成は、前記実施の形態１０と同様である。
上記のような種々の部材により本実施の形態１２のプローブシート構造体２５ｌが形成される。
上記のような構造を有する本実施の形態１２のプローブシート構造体２５ｌによっても、前記実施の形態１と同様の効果を得ることができる。
以下、本発明を実施するための最良の形態に対応する実施例を説明する。
（実施の形態１３）
次に、前記実施の形態１〜１２で説明したプローブカードにて用いられるプローブシート（プローブシート構造体）の一例について、その製造方法を図２０を参照して説明する。なお、以降のプローブシートを形成する各部材は、図２〜図１９に示した前記実施の形態１〜１２のプローブカードの要部断面図中にも適宜示されている。
図２０および図２１は、前記実施の形態１において図２に示したプローブカードを形成するための製造プロセスのうち、特に、型材であるシリコンウエハ４０に異方性エッチングで形成した角錐台形状の穴４０ａを型材として用いて、角錐台形状の接触端子部４１および引き出し配線用の配線材料２６をポリイミド膜４２に一体で形成し、さらにその表面にポリイミド膜４３および配線材料２６ｃを形成し、さらに金属膜１４を接着層５２で接合し、その金属膜１４に枠５を固着したプローブシート９を形成する製造プロセスを工程順に示したものである。
まず、図２０（ａ）に示す工程が実行される。この工程は、厚さ０．２〜０．６ｍｍのシリコンウエハ４０の（１００）面の両面に熱酸化により二酸化シリコン膜４４を０．５μｍ程度形成し、ホトレジストを塗布し、ホトリソグラフィ工程により角錐台形状の穴を開ける位置のホトレジストを除去したパターンを形成する。次いで、そのホトレジストをマスクとし、二酸化シリコン膜４４をフッ酸とフッ化アンモニウムの混合液によりエッチング除去し、前記二酸化シリコン膜４４をマスクとして、シリコンウエハ４０を強アルカリ液（例えば、水酸化カリウム）により異方性エッチングして、角錐台形状の穴４０ａを形成する。
ここで、本実施の形態１３ではシリコンウエハ４０を型材としたが、型材としては、結晶性を有するものであればよく、その範囲で種々変更可能であることは言うまでもない。また、本実施の形態１３では異方性エッチングによる穴を角錐台形状としたが、その形状は、角錐状でもよく、小さな針圧で安定した接触抵抗を確保できる程度の接触端子１０群を形成できる形状の範囲で、種々変更可能である。また、接触対象とする１つの電極に、複数の接触端子で接触するようにしてもよいことはいうまでもない。
次に、図２０（ｂ）に示す工程が実行される。この工程では、マスクとして用いた二酸化シリコン膜４４をフッ酸とフッ化アンモニウムの混合液によりエッチング除去して、再度ウェット酸素中での熱酸化により、シリコンウエハ４０の全面に二酸化シリコン膜４５を０．５μｍ程度形成する。次いで、その二酸化シリコン膜４５の表面に導電性被覆４６を形成し、次にその導電性被覆４６の表面に、接続端子部４１を開口するようにホトレジストマスク４７を形成する工程が実行される。
次に、図２０（ｃ）に示す工程が実行される。この工程では、上記ホトレジストマスク４７をマスクとし、上記導電性被覆４６を給電層とし、硬度の高い材料を主成分として電気めっきして、接触端子１０および接続電極部１０ｂを一体として形成する。この時、接触端子１０と同様の構造の周辺電極１６も形成される。その後、ホトレジストマスク４７を除去する工程が実行される。硬度の高いめっき材料として、例えば、ニッケル４１ａ、ロジウム４１ｂおよびニッケル４１ｃを順次にめっきして、接触端子１０および接続電極部１０ｂを一体として接触端子部４１を形成すればよい。
次に、図２０（ｄ）に示す工程が実行される。この工程は、上記接触端子部４１および導電性被覆４６を覆うようにポリイミド膜４２を形成し、上記接触端子部４１からの引き出し配線接続用穴を形成すべき位置にあるポリイミド膜４２を、上記接触端子部４１の表面に至るまで除去し、そのポリイミド膜４２上に導電性被覆４８を形成し、ホトレジストマスク４９を形成した後、配線材料２６をめっきするものである。
上記ポリイミド膜４２の一部を除去するには、例えば、レーザ穴開け加工あるいはポリイミド膜４２の表面に形成したアルミニウムマスクをマスクとしたドライエッチングを用いればよい。
上記導電性被覆４８としては、例えば、クロムをスパッタリング法あるいは蒸着法により成膜することにより、厚さ０．１μｍ程度のクロム膜を形成し、そのクロム膜を形成した表面に銅をスパッタリング法あるいは蒸着法により成膜することにより、厚さ１μｍ程度の銅膜を形成すればよい。また、配線材料２６としては、銅めっき、あるいは銅めっきにニッケルめっきを施した材料を用いればよい。
次に、図２０（ｅ）に示す工程が実行される。この工程は、上記ホトレジストマスク４９を除去し、配線材料２６をマスクとして導電性被覆４８をソフトエッチング除去した後、ポリイミド膜４３を形成し、配線材料２６から上部の配線材料２６ｃに接続用の穴を形成すべき位置にあるポリイミド膜４３を上記配線材料２６の表面に至るまで除去する。次いで、ポリイミド膜４３上に導電性被覆５０を形成し、ホトレジストマスク５１を形成した後、配線材料２６ｃをめっきするものである。
上記ポリイミド膜４３の一部を除去するには、ポリイミド膜４２の場合と同様に、例えば、レーザ穴開け加工あるいはポリイミド膜４３の表面に形成したアルミニウムマスクをマスクとしたドライエッチングを用いればよい。
上記導電性被覆５０としては、導電性被覆４８と同様に、例えば、クロムをスパッタリング法あるいは蒸着法により成膜することにより、厚さ０．１μｍ程度のクロム膜を形成し、そのクロム膜を形成した表面に銅をスパッタリング法あるいは蒸着法により成膜することにより、厚さ１μｍ程度の銅膜を形成すればよい。また、配線材料２６ｃとしては、配線材料２６と同様に、銅めっき、あるいは銅めっきにニッケルめっきを施した材料を用いればよい。
次に、図２０（ｆ）に示す工程が実行される。この工程は、上記ホトレジストマスク５１を除去し、配線材料２６ｃをマスクとして導電性被覆５０をソフトエッチング除去した後、ポリイミド膜４３および配線材料２６ｃに接着層５２および金属膜１４を接着し、ホトレジストマスクでその金属膜１４をエッチングして所望の金属膜１４のパターン（金属膜１４ａ〜１４ｃ）を形成するものである。
ここで、接着層５２としては、例えば、ポリイミド系接着シートあるいは、エポキシ系接着シートを用いればよい。また、金属膜１４としては、４２アロイ（ニッケル４２％および鉄５８％の合金で線膨張率４ｐｐｍ／℃）あるいはインバー（例えば、ニッケル３６％および鉄６４％の合金で線膨張率１．５ｐｐｍ／℃）の様な線膨張率で、かつシリコンウエハ（シリコン型材）４０の線膨張率に近い金属シートを用い、この金属シートを接着層５２を介して配線材料２６ｃを形成したポリイミド膜４３に貼り合わせることにより、形成されるプローブシート９の強度向上および大面積化が図れる他、検査時の温度による位置ずれ防止等、様々な状況下での位置精度確保が可能である。この主旨において、金属膜１４としては、バーンイン検査時の位置精度確保をねらい、検査対象の半導体素子２の線膨張率に近い線膨張率の材料を用いてもよい。
上記接着工程は、例えば、接触端子部４１、配線材料２６およびポリイミド膜４３が形成されたシリコンウエハ４０と、接着層５２および金属膜１４とを重ね合わせて、１０〜２００ｋｇｆ／ｃｍ２程度で加圧しながら接着層５２のガラス転移点温度（Ｔｇ）以上の温度を加え、真空中で加熱加圧接着すればよい。
また、金属膜１４のパターンニング用のホトレジストマスクとしては、液状レジストでもフィルム状レジスト（ドライフィルム）でもよい。
次に、図２１（ｇ）に示す工程が実行される。この工程は、次の工程（図２１（ｈ）参照）の前処理として、まず、金属膜１４が形成された面を保護フィルムで覆い、反対面のシリコンエッチング用保護治具のふた５３ｂ（図２１（ｈ）参照）より露出する領域の二酸化シリコン膜４５を、中央をくりぬいた保護フィルムをマスクとしてフッ酸とフッ化アンモニウムとの混合液によりエッチング除去する。次いで、その保護フィルムを剥離した後、シリコンエッチング用保持リング５４を前記ポリイミド膜５２に接着剤５５で接着するものである。また、金属膜１４として、４２アロイシートあるいはインバーシートを用いた場合は、塩化第二鉄溶液でスプレーエッチングすればよい。
次に、図２１（ｈ）に示す工程が実行される。この工程は、シリコンウエハ４０にシリコンエッチング用保護治具を取り付けて、シリコンをエッチング除去するものである。
例えば、中間固定板５６ｄに、前記シリコンエッチング用保持リング５４をねじ止めして、ステンレス製の固定治具５３ａとステンレス製のふた５３ｂとの間にＯリング５３ｃを介して装着し、型材であるシリコンウエハ４０を強アルカリ液（例えば、水酸化カリウム）によりエッチング除去すればよい。
次に、図２１（ｉ）に示す工程が実行される。この工程は、上記シリコンエッチング用保護治具を取り外し、シリコンエッチング用保持リング５４に保護フィルムを片面を覆うように接着し、二酸化シリコン膜４５、導電性被覆４６（クロムおよび銅）およびニッケル４１ａをエッチング除去する。次いで、その保護フィルムを除去した後、金属膜１４とプローブシートの枠５および周辺電極固定板１７との間に接着剤５５ｂを塗布して、金属膜１４の所定の位置に固着するものである。
二酸化シリコン膜４５は、フッ酸とフッ化アンモニウムの混合液によりエッチング除去し、クロム膜は過マンガン酸カリウム液によりエッチング除去し、銅膜およびニッケル膜４１ａはアルカリ性銅エッチング液によりエッチング除去すればよい。
なお、この一連のエッチング処理の結果、接触端子表面に露出するロジウム４１ｂを用いるのは、半導体素子２の電極３の材料であるはんだやアルミニウム等が付着し難く、ニッケルより硬度が高く、酸化され難く、接触抵抗が安定しているためである。
その後、上記枠５および周辺電極固定板１７の外周部に沿って、ポリイミド膜４２、４３および接着層５２を切り出し、ガイドピン７を用いたプローブシート構造体２５（図２参照）を製作するものである。
なお、組立工程用保持リングの外周部に沿って切り出したプローブシート９をプローブカードに組み立てる工程の説明図を、図３に斜視図で、図４に断面図で示した。
プローブシート９をプローブカードに組み立てるに当たり、プローブシート９の周辺電極１６の先端が多層配線基板１５の電極１５ｂと接触する構成となることから、周辺電極１６と電極１５ｂとの接触が安定し、プロービング検査時の電気特性を得やすくすることができる。
（実施の形態１４）
次に、前記実施の形態１３で説明したプローブシート９の製造工程とは若干異なる本実施の形態１４のプローブシートの製造方法について、図２２を参照して説明する。
図２２（ａ）〜（ｄ）は、前記実施の形態１３とは若干異なるプローブシート９（実施の形態３および図８参照）を形成する製造プロセスを工程順に示したものである。
接触端子１０を形成した接続電極部１０ｂと配線材料２６を接続する場合に、実施の形態１３ではビアホールを介するが、本実施の形態１４の製造工程では、ビアホールを形成しないで直接接続電極部１０ｂ表面に配線材料２６を形成する。その他の構成は、前記実施の形態１３と同様である。
まず、前記実施の形態１３における図２０（ａ）、（ｂ）と同様の工程を経て、図２２（ａ）に示したシリコンウエハ４０に角錐状のエッチング穴４０ａを形成し、その表面に二酸化シリコン膜４５を形成し、その上に形成した導電性被覆４６の表面に、ポリイミド膜４２ｂを形成する。次いで、接触端子１０を形成すべき位置にあるポリイミド膜４２ｂを、上記導電性被覆４６の表面に至るまで除去する工程が実行される。
上記導電性被覆４６としては、例えば、クロムをスパッタリング法あるいは蒸着法により成膜することにより、厚さ０．１μｍ程度のクロム膜を形成し、そのクロム膜を形成した表面に銅をスパッタリング法あるいは蒸着法により成膜することにより、厚さ１μｍ程度の銅膜を形成すればよい。その銅膜に数μｍ厚の銅をめっきで形成して、レーザ加工の耐性を増してもよい。
上記ポリイミド膜４２ｂの一部を除去するには、例えば、レーザ穴開け加工あるいはポリイミド膜４２ｂの表面に形成したアルミニウムマスクをマスクとしたドライエッチングを用いればよい。
次に、図２２（ｂ）に示す工程が実行される。まず、上記ポリイミド膜４２ｂの開口部に露出した導電性被覆４６に、その導電性被覆４６を電極として、硬度の高い材料を主成分として電気めっきして、接触端子１０および接続電極部１０ｂを一体として形成する。硬度の高いめっき材料として、例えば、ニッケル４１ａ、ロジウム４１ｂ、ニッケル４１ｃを順次にめっきして、接触端子１０および接続電極部１０ｂを一体として接触端子部４１を形成すればよい。また、この時、接触端子１０と同様の構造の周辺電極１６も形成される。
次に、図２２（ｃ）に示す工程が実行される。まず、上記の接触端子部４１およびポリイミド膜４２ｂに導電性被覆４８ｂを形成し、次いでホトレジストマスク４９ｂを形成した後に配線材料２６をめっきする。
上記導電性被覆４８ｂとしては、例えば、クロムをスパッタリング法あるいは蒸着法により成膜することにより、厚さ０．１μｍ程度のクロム膜を形成し、そのクロム膜を形成した表面に銅をスパッタリング法あるいは蒸着法により成膜することにより、厚さ１μｍ程度の銅膜を形成すればよい。また、配線材料２６としては、銅を用いればよい。
次に、図２２（ｄ）に示す工程が実行される。この工程は、上記ホトレジストマスク４９ｂを除去し、配線材料２６をマスクとして導電性被覆４８ｂをソフトエッチング除去した後、ポリイミド膜４３を形成し、配線材料２６から上部の配線材料２６ｄに接続用の穴を形成すべき位置にあるポリイミド膜４３を、上記配線材料２６の表面に至るまで除去する。次いで、ポリイミド膜４３上に導電性被覆５０ｂを形成し、ホトレジストマスクを形成した後、配線材料２６ｄをめっきするものである。
続いて、そのホトレジストマスクを除去し、配線材料２６ｄをマスクとして導電性被覆５０ｂをソフトエッチング除去した後、接着層５２および金属膜１４を接着し、ホトレジストマスクでその金属膜１４をエッチングして所望の金属膜１４のパターン（金属膜１４ａ〜１４ｃ）を形成するものである。
上記ポリイミド膜４３の一部を除去するには、例えば、レーザ穴開け加工あるいはポリイミド膜４３の表面に形成したアルミニウムマスクをマスクとしたドライエッチングを用いればよい。
上記導電性被覆５０ｂとしては、導電性被覆４８ｂと同様に、例えば、クロムをスパッタリング法あるいは蒸着法により成膜することにより、厚さ０．１μｍ程度のクロム膜を形成し、そのクロム膜を形成した表面に銅をスパッタリング法あるいは蒸着法により成膜することにより、厚さ１μｍ程度の銅膜を形成すればよい。また、配線材料２６ｄとしては、配線材料２６と同様に、銅めっき、あるいは銅めっきにニッケルめっきを施した材料を用いればよい。
次に、前記実施の形態１３において図２０（ｇ）〜図２１（ｉ）を用いて説明した工程と同様の工程を経て、本実施の形態１４のプローブシート構造体２５ｃ（図８参照）を製作するものである。
（実施の形態１５）
次に、本実施の形態１５のプローブシートの製造方法について、図２３を参照して、その製造工程を説明する。
本実施の形態１５のプローブシートの製造方法は、多層配線基板１５ａの電極１５ｃにプローブシート９ｃ（前記実施の形態５および図１１参照）の周辺電極１６ａを接触させるために、周辺電極１６ａをすべて接触端子１０の形成面の反対面に形成する工程とする点以外は、前記実施の形態１３（図２０および図２１参照）で記述したプローブシート９の製造方法と同様である。
本実施の形態１５のプローブシートの製造方法は、まず、前記実施の形態１３において図２０（ａ）〜図２０（ｅ）を用いて説明した工程と同様の工程を経て、ポリイミド膜４２ｃ、４３ｃ、配線材料２６および導電性被覆５０等が形成され、さらに、それら各部材上にホトレジストマスク５１を形成した後、配線材料２６ｄをめっきする。配線材料２６ｄの一部は所定の接触端子１０と電気的に接続するグランド配線２３ｃとなり、また、配線材料２６ｄの他の一部はチップコンデンサ２４を搭載するためのコンデンサ接続用電極５７となる（図２３（ａ）参照）。
前記実施の形態１でも説明したように、配線材料２６ｄのうち、基準電位（接地電位）に電気的に接続する上記グランド配線２３ｃ、および電源に電気的に接続する配線は、プロービング検査時において、他の配線に比べて大きな電流が流れる。そのため、それらグランド配線２３および電源に電気的に接続する配線は、他の配線材料２６ｄに比べて広い配線幅で形成し、配線抵抗を下げるようにする。
次に、図２３（ｂ）に示す工程が実行される。この工程は、上記のホトレジストマスク５１を除去し、配線材料２６ｄをマスクとして導電性被覆５０をソフトエッチング除去した後、配線材料２６ｄの一部である周辺電極１６ａ部分を露出させた状態で配線材料２６ｄおよびポリイミド膜４３ｃを覆うように接続層５２および金属膜１４を接着する。次いで、ホトレジストマスクをマスクとしてその金属膜１４をエッチングして所望の金属膜１４のパターン（金属膜１４ａ、１４ｂ（図１１参照））を形成するものである。
次に、前記実施の形態１３において図２０（ｇ）〜図２１（ｉ）を用いて説明したと同様の工程を経て、図１１に示すガイドピン７を用いたプローブシート構造体２５ｅを製作するものである。
なお、高速伝送信号の安定化のために、必要に応じて、コンデンサ接続用電極５７となる配線材料２６ｄとグランド配線２３ｃ用の配線材料２６ｄとの配線間にチップコンデンサ２４を設置してもよい。
（実施の形態１６）
次に、本実施の形態１６のプローブシートの製造方法について、図２４を参照して、その製造工程を説明する。
本実施の形態１６のプローブシートの製造方法は、前記実施の形態１５のプローブシート９ｃの製造方法と同様に、多層配線基板１５ａの電極１５ｃにプローブシート９ｄ（前記実施の形態６および図１３参照）の周辺電極１６ａを接触させるために、周辺電極１６ａをすべて接触端子１０の形成面の反対面に形成するものである。ただし、プローブシート９ｄ中の配線材料である信号配線と電源配線とを同一面に形成したプローブシート構造の場合の製造方法である。
まず、図２４（ａ）に示す工程が実行される。この工程では、まず、前記実施の形態１３において図２０（ａ）〜図２０（ｄ）を用いて説明した工程と同様の工程を経て、導電性被覆４６、ポリイミド膜４２および導電性被覆４８ｄ等が形成され、さらに、それら部材上にホトレジストマスク４９ｄを形成した後、配線材料２６ｅをめっきする。
次に、図２４（ｂ）に示す工程が実行される。この工程は、上記のホトレジストマスク４９ｄを除去し、配線材料２６ｅをマスクとして導電性被覆４８ｄをソフトエッチング除去した後、周辺電極１６ａ部分を露出させた状態で配線材料２６ｅおよびポリイミド膜４２を覆うようにポリイミド膜４３ｄを形成するものである。
次に、前記実施の形態１３において図２０（ｇ）〜図２１（ｉ）を用いて説明したと同様の工程を経て、図１３に示すガイドピン７を用いたプローブシート構造体２５ｆを製作するものである。
（実施の形態１７）
次に、前記実施の形態１〜１２で説明したプローブカード（プロービング装置）を用いた半導体検査装置について図２５を用いて説明する。
図２５は、本実施の形態１７に係る半導体検査装置を含む検査システムの全体概略構成を示す図であり、所望の荷重をウエハ１の面に加えて電気特性検査を実施する試験装置を示している。この状態では、ガイドピンの押圧力（荷重）が全接触端子１０に加わり、ウエハ１の電極３に接触した接触端子１０、引き出し配線１８（配線材料２６）、周辺電極１６、多層配線基板１５の電極１５ｂ、内部配線１５ｄ、および電極１５ｅを通じてウエハ１に作り込まれた半導体素子２（図２５中での符号は省略）の電気的特性の検査を行うテスタ５８と、半導体素子２との間で検査用電気信号の送受信が実施される。
検査システムの全体構成において、プローブカードはウエハプローバとして構成されている。この検査システムは、被検査対象であるウエハ１を支持する試料支持系５９と、被検査対象（ウエハ１）の電極３に接触して電気信号の授受を行うプローブカード６０と、試料支持系５９の動作を制御する駆動制御系６１と、被検査対象（ウエハ１）の温度制御を行う温度制御系６２と、半導体素子（チップ）２の電気的特性の検査を行うテスタ５８とで構成される。このウエハ１は、前述の多数の半導体素子（チップ）２が配列され、各半導体素子２の表面には、外部接続電極としての複数の電極３が配列されている。試料支持系５９は、ウエハ１を着脱自在に載置してほぼ水平に設けられた試料台６３と、この試料台６３を支持するように垂直に配置される昇降軸６４と、この昇降軸６４を昇降駆動する昇降駆動部６５と、この昇降駆動部６５を支持するＸ−Ｙステージ６６とで構成される。Ｘ−Ｙステージ６６は、筐体６７の上に固定される。昇降駆動部６５は、例えば、ステッピングモータなどから構成される。試料台６３の水平および垂直方向における位置決め動作は、Ｘ−Ｙステージ６６の水平面内における移動動作と、昇降駆動部６５による上下動などとを組み合わせることにより行われる。また、試料台６３には、図示しない回動機構が設けられており、水平面内における試料台６３の回動変位が可能にされている。
試料台６３の上方には、プローブカード６０が配置される。すなわち、例えば、図２５に示すプローブカード６０は、対応する試料台６３に平行に対向する姿勢で設けられる。各々の接触端子１０は、プローブカード６０のプローブシート９に設けられた引き出し配線１８および周辺電極１６を介して、多層配線基板１５の電極１５ｂおよび内部配線１５ｄを通して、その多層配線基板１５に設けられた電極１５ｅに電気的に接続され、その電極１５ｅに接続されるケーブル６８を介してテスタ５８と電気的に接続される。
駆動制御系６１は、ケーブル６９を介してテスタ５８と電気的に接続される。また、駆動制御系６１は、試料支持系５８の各駆動部のアクチュエータに制御信号を送って、その動作を制御する。すなわち、駆動制御系６１は、内部にコンピュータを備え、ケーブル６９を介して伝達されるテスタ５８のテスト動作の進行情報に合わせて、試料支持系５９の動作を制御する。また、駆動制御系６１は、操作部７０を備え、駆動制御に関する各種指示の入力の受付、例えば、手動操作の指示を受け付ける。
試料台６３には、ウエハ１（半導体素子２）を加熱させるためのヒータ７１が備えられている。温度制御系６２は、試料台６３のヒータ７１あるいは冷却治具を制御することにより、試料台６３に搭載されたウエハ１の温度を制御する。また、温度制御系６２は、前記操作部７０を備え、温度制御に関する各種指示の入力の受付、例えば、手動操作の指示を受け付ける。ここで、上記プローブシート９あるいはプローブカード６０の一部に設けた温度制御の可能な発熱体と試料台６３のヒータ７１とを連動させて温度制御してもよい。
以下、半導体検査装置の動作について説明する。まず、被検査対象であるウエハ１は、試料台６３の上に位置決めして載置され、Ｘ−Ｙステージ６６および回動機構を駆動制御し、ウエハ１上に配列された複数個の半導体素子２上に形成された電極３の群を、プローブカード６０に並設された多数の接触端子１０群の直下に位置決めする。その後、駆動制御系６１は、昇降駆動部６５を作動させて、多数の電極３（被接触材）の全体の面が接触端子１０の先端に接触した時点から１０〜１５０μｍ程度押し上げる状態になるまで試料台６３を上昇させる。それにより、プローブシート９における多数の接触端子１０が並設された領域を張り出させ、必要に応じてダブルねじ２１あるいはシムによる微調整を実施して平坦度を高精度に確保された多数の接触端子１０の群における各々の先端を、複数個のガイドピン７および押し駒８のコンプライアンス機構（押圧機構）により半導体素子２に配列された多数の電極３の群（全体）の面に追従するように倣って平行出しする。それにより、ウエハ１上に配列された各被接触材（電極３）に倣って均一な低荷重（１ピン当たり３〜１５０ｍＮ程度）に基づく押し込みによる接触が行われ、各接触端子１０と各電極３との間において低抵抗（０．０１Ω〜０．１Ω）で電気的に接続されることになる。
この場合の押圧時には、スプリングプランジャ４の突起部４ａ（図２参照）により、押し駒８が微傾動可能な状態で枠５（図２参照）内のプローブシート面が半導体素子２の電極３の群の面に追随するように倣って平行出しされ、加えて、複数個のガイドピン７でその枠５に接着された枠５内のプローブシート面も半導体素子２の電極３の群の面に追随するように倣って平行出しされて、押し込みによる接触が行われる。
半導体素子２が、複数の機能の半導体集積回路が形成されたＳｏＣ（System on Chip）である場合には、１つの半導体素子２内に複数の機能の半導体集積回路を作り込むためと、半導体素子２の小型化の要求に応えるためとの２つ目的を実現するために、電極３下にも配線および素子を配置する手段が採られる。また、半導体素子２がＳｏＣであり、高速電気信号用に用いられる場合には、誘電損失を低減しつつ微細配線化するため、酸化シリコン（ＳｉＯ２）と比べて誘電率の一段と小さな材料が配線層間の絶縁膜として用いられる。このような誘電率の小さい材料は、耐荷重および機械的強度が比較的弱いため、その配線層間の絶縁膜となる低誘電材料だけでなく、電極３下に配置された配線および素子にも損傷を与えないように、数１０ｍＮ程度以下の低荷重で安定した接触抵抗値が実現できる半導体検査装置が望まれている。
前述したように、本実施の形態１７の半導体検査装置によれば、ウエハ１上に配列された各被接触材（電極３）に倣って均一な低荷重に基づく押し込みによる接触が行われ、各接触端子１０と各電極３との間において低抵抗で電気的に接続される。そのため、接触端子１０と電極３との接触時に、配線層間の絶縁膜となる低誘電材料、および電極３下に配置された配線および素子に損傷を与えてしまうことを防ぐことができる。
また、ＳｏＣとなる上記半導体素子２においては、配線および素子上に電極３を配置できるので、半導体素子２の外周に沿った位置だけでなく、半導体素子２の面内においても電極３を配置する位置を自由に選択できるようになる。それにより、半導体素子２内における素子、配線および電極３のレイアウト設計の自由度を増すことができるので、たとえば半導体素子２内に形成された入出力バッファ回路等の直上に電極３を形成することによって入出力バッファ回路等から電極３までの配線長を短くし、入出力バッファ回路等の動作速度を向上することが可能となる。
さらに、ケーブル６８、配線基板１５および接触端子１０を介して、ウエハ１に形成された半導体素子２とテスタ５８との間で、動作電流や動作検査信号などの授受を行い、その半導体素子２の動作特性の可否などを判別する。さらに、上記の一連の検査動作が、ウエハ１に形成された複数の半導体素子２の各々について実施され、動作特性の可否などが判別される。
（実施の形態１８）
ここで、前記実施の形態１７で説明した半導体検査装置を用いた検査工程、または検査方法を含む半導体装置の製造方法の代表例について、図２６を参照して説明する。
（１）本実施の形態１８に係る半導体装置の製造方法は、ウエハ１に回路を作り込み、半導体装置を形成する工程（半導体素子回路形成）と、半導体検査装置によりウエハレベルで複数の半導体装置の電気的特性を一括して検査する工程（ウエハ検査）と、ウエハを切断し、半導体素子２毎に分離する工程（ダイシング）と、半導体素子２を樹脂等で封止する工程（組立・封止）とを有する。その後、バーンイン、選別検査、および外観検査を経て、チップパッケージ品として出荷される。
（２）本実施の形態１８に係る半導体装置の製造方法は、ウエハ１に回路を作り込み、半導体素子２を形成する工程（半導体素子回路形成）と、半導体検査装置によりウエハレベルで複数の半導体素子２の電気的特性を一括して検査する工程（ウエハ検査）と、ウエハ１を切断し、半導体素子２毎に分離する工程（ダイシング）とを有する。その後、チップ検査用ソケット装着、バーンイン、選別検査、ソケットからの取り外し、および外観検査を経て、ベアチップ出荷品として出荷される。
（３）本実施の形態１８に係る半導体装置の製造方法は、ウエハ１に回路を作り込み、半導体装置を形成する工程（半導体素子回路形成）と、半導体検査装置によりウエハレベルで複数の半導体装置の電気的特性を一括して検査する工程（ウエハ検査）とを有する。その後、バーンイン、選別検査、および外観検査を経て、フルウエハ出荷品として出荷される。このバーンインおよび選別検査においても、前記実施の形態１７に係る半導体検査装置により検査が行われる。
（４）本実施の形態１８に係る半導体装置の製造方法は、ウエハ１に回路を作り込み、半導体装置を形成する工程（半導体素子回路形成）と、半導体検査装置によりウエハレベルで複数の半導体装置の電気的特性を一括して検査する工程（ウエハ検査）とを有する。その後、バーンインおよび外観検査を経て、ウエハ１を切断し、半導体素子２毎に分離する工程（ダイシング）と、外観検査とを経て、ベアチップ出荷品として出荷される。このバーンインおよび選別検査においても、前記実施の形態１７に係る半導体検査装置により検査が行われる。
（５）本実施の形態１８に係る半導体装置の製造方法は、ウエハ１に回路を作り込み、半導体装置を形成する工程（半導体素子回路形成）と、ウエハ１を分割する工程（ウエハ分割）と、半導体検査装置により分割したウエハレベルで複数の半導体装置の電気的特性を一括して検査する工程（分割ウエハ検査）とを有する。その後、バーンイン、選別検査および外観検査を経て、分割ウエハ出荷品として出荷される。このバーンインおよび選別検査においても、前記実施の形態１７に係る半導体検査装置により検査が行われる。
（６）本実施の形態１８に係る半導体装置の製造方法は、ウエハ１に回路を作り込み、半導体装置を形成する工程（半導体素子回路形成）と、ウエハ１を分割する工程（ウエハ分割）と、半導体検査装置により分割したウエハレベルで複数の半導体装置の電気的特性を一括して検査する工程（分割ウエハ検査）とを有する。その後、バーンイン、選別検査、分割したウエハを切断し半導体素子２毎に分離する工程（ダイシング）、および外観検査を経て、ベアチップ出荷品として出荷される。このバーンインおよび選別検査においても、前記実施の形態１７に係る半導体検査装置により検査が行われる。
（７）本実施の形態１８に係る半導体装置の製造方法は、ウエハ１に回路を作り込み、半導体装置を形成する工程（半導体素子回路形成）と、ウエハ１に樹脂層等を形成する工程（樹脂層形成）と、樹脂層等を形成したウエハに形成された複数の半導体素子の電気的特性を半導体検査装置により一括して検査する工程（ウエハ検査）とを有する。その後、バーンインおよび選別検査を経て、ウエハ１を切断し、半導体素子２毎に分離する工程（ダイシング）と、外観検査とを経て、ＣＳＰ出荷品として出荷される。このバーンインおよび選別検査においても、前記実施の形態１７に係る半導体検査装置により検査が行われる。
（８）本実施の形態１８に係る半導体装置の製造方法は、ウエハ１に回路を作り込み、半導体装置を形成する工程（半導体素子回路形成）と、ウエハ１に樹脂層等を形成する工程（樹脂層形成）と、樹脂層等を形成したウエハに形成された複数の半導体素子２の電気的特性を半導体検査装置により一括して検査する工程（ウエハ検査）とを有する。その後、バーンイン、選別検査および外観検査を経て、フルウエハＣＳＰ出荷品として出荷される。このバーンインおよび選別検査においても、前記実施の形態１７に係る半導体検査装置により検査が行われる。
（９）本実施の形態１８に係る半導体装置の製造方法は、ウエハ１に回路を作り込み、半導体装置を形成する工程（半導体素子回路形成）と、ウエハ１に樹脂層等を形成する工程（樹脂層形成）と、樹脂層等を形成したウエハ１を分割する工程（ウエハ分割）と、半導体検査装置により分割したウエハレベルで複数の半導体装置の電気的特性を一括して検査する工程（分割ウエハ検査）とを有する。その後、バーンイン、選別検査および外観検査を経て、分割ウエハＣＳＰ出荷品として出荷される。このバーンインおよび選別検査においても、前記実施の形態１７に係る半導体検査装置により検査が行われる。
（１０）本実施の形態１８に係る半導体装置の製造方法は、ウエハ１に回路を作り込み、半導体装置を形成する工程（半導体素子回路形成）と、ウエハ１に樹脂層等を形成する工程（樹脂層形成）と、樹脂層等を形成したウエハ１を分割する工程（ウエハ分割）と、半導体検査装置により分割したウエハレベルで複数の半導体装置の電気的特性を一括して検査する工程（分割ウエハ検査）とを有する。その後、バーンイン、選別検査、ウエハを切断し半導体素子２毎に分離する工程（ダイシング）、および外観検査を経て、ＣＳＰ出荷品として出荷される。このバーンインおよび選別検査においても、前記実施の形態１７に係る半導体検査装置により検査が行われる。
上記した半導体装置の製造方法における、半導体素子の電気的特性を検査する工程では、前記実施の形態１〜１２に係るプローブシート構造体を用いることにより、数１０ｍＮ以下の低荷重の押圧力で、接触端子１０の先端位置精度が高精度で、安定な接触抵抗値および良好な信号伝送特性を有する検査が実現できる。
すなわち、前記実施の形態で説明したプローブカードは、角錐形状あるいは角錐台形状を有し、位置精度の良好な接触端子と、引き出し配線と、周辺電極とを一括形成したプローブシートに対し、その接触端子を形成した領域を囲むように枠を固着して、押し駒によりその枠からプローブシートが若干張り出すとともに微傾動可能にし、ばね性を有した複数のガイドピンによって微傾動可能な状態でその枠および押し駒を介して接触端子に押し付け力を付与することを可能にしている。それにより、数１０μｍ以下の狭ピッチで多ピンの接触端子を形成したプローブシートでも、半導体素子の対応する電極群に低荷重で容易に接触させられる接触端子群を一括形成することができ、配線の多層化による電気信号特性の設計が容易なため、インピーダンス整合した高速伝送用回路を有し組立が容易な狭ピッチで多ピンの半導体検査用プローブカードが実現できる。
また、前記実施の形態で説明したプローブカードによれば、角錐形状あるいは角錐台形状の接触端子を一括形成したプローブシートを、組立用基材と一体で形成し、ガイドピンで押圧動作と微傾動動作を両立させている。それにより、接触抵抗値の安定性が良好で、接触端子群の位置精度および組立性の良好なプローブカードが実現できる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば、前記実施の形態では、図２０および図２１を用いて説明した工程で製造したプローブシートに図２に示した構造を有するプローブシート構造体を組み合わせて用いた例を示したが、例えば、図２３あるいは図２４のような製造工程によるプローブシートと、図１１あるいは図１３〜図１９に示したようなプローブシート構造体とを自由に組み合わせて用いてもよいことは言うまでもない。
本発明は、プローブカード、および半導体検査装置および半導体装置の製造方法に広く適用することができる。
半導体素子（チップ）が配列された被接触対象であるウエハと、その一部である半導体素子（チップ）とを示す斜視図である。 本発明の実施の形態１であるプローブカードの要部断面図である。 図２に示したプローブカードの主要部品を分解して図示した斜視図である。 図２に示したプローブカードの主要部品を分解して図示した組み立て断面図である。 図２に示したプローブカードの主要部品であるガイドピンの要部を示す断面図である。 本発明の実施の形態１であるプローブカードの要部断面図である。 本発明の実施の形態２であるプローブカードの要部断面図である。 本発明の実施の形態３であるプローブカードの要部断面図である。 本発明の実施の形態３であるプローブカードの接触端子群付近を拡大して示す要部断面図である。 本発明の実施の形態４であるプローブカードの要部断面図である。 本発明の実施の形態５であるプローブカードの要部断面図である。 図１１に示したプローブカードの主要部品を分解して図示した斜視図である。 本発明の実施の形態６であるプローブカードの要部断面図である。 本発明の実施の形態７であるプローブカードの要部断面図である。 本発明の実施の形態８であるプローブカードの要部断面図である。 本発明の実施の形態９であるプローブカードの要部断面図である。 本発明の実施の形態１０であるプローブカードの要部断面図である。 本発明の実施の形態１１であるプローブカードの要部断面図である。 本発明の実施の形態１２であるプローブカードの要部断面図である。 （ａ）〜（ｆ）は、本発明の実施の形態１３に係るプローブカードにおけるプローブシート（プローブシート構造体）部分を形成する製造プロセスの一部を示した要部断面図である。 （ｇ）〜（ｉ）は、図２０の続きの製造プロセスを示した要部断面図である。 （ａ）〜（ｄ）は、本発明の実施の形態１４に係るプローブカードにおけるプローブシート（プローブシート構造体）部分を形成する製造プロセスの一部を示した要部断面図である。 （ａ）および（ｂ）は、本発明の実施の形態１５に係るプローブカードにおけるプローブシート（プローブシート構造体）部分を形成する製造プロセスの一部を示した要部断面図である。 （ａ）および（ｂ）は、本発明の実施の形態１６に係るプローブカードにおけるプローブシート（プローブシート構造体）部分を形成する製造プロセスの一部を示した要部断面図である。 本発明の実施の形態１７に係る検査システムの一例を示す全体概略構成図である。 半導体装置の検査工程の一例を示す工程図である。 従来のめっきによるバンプを用いた半導体素子検査装置の要部断面図である。 図２７のめっきによるバンプ部分を示す斜視図である。 従来のめっきによるバンプを用いた半導体素子検査装置の要部断面図である。 四角錐接触端子が形成された従来のプローブシートを用いた半導体素子検査装置の要部断面図である。
符号の説明
１ ウエハ
２ 半導体素子（チップ）
３ 電極
４ スプリングプランジャ（プローブシート中央に押し付け力を付与する手段）
４ａ 突起部
４ｂ ばね
５、５ｂ、５ｃ 枠
６、６ｂ〜６ｆ 中間板
７ ガイドピン
７ａ スプリング内蔵ガイドピン（枠に押し付け力を付与する複数の手段）
７ｂ 位置決め専用ガイドピン
７ｃ チューブ
７ｄ、７ｅ 中軸
８ 押し駒
８ａ 円錐溝
９、９ｃ、９ｄ プローブシート
１０ 接触端子
１０ｂ 接続電極部
１１ 緩衝材
１２、１２ｂ、１２ｃ 支持部材（上部固定板）
１２ａ 挿入孔
１３ スプリング
１４、１４ａ〜１４ｃ 金属膜
１４ｅ ノックピン用孔
１４ｆ ねじ挿入用孔
１５、１５ａ 多層配線基板
１５ｂ、１５ｃ、１５ｅ 電極
１５ｄ 内部配線
１６、１６ａ 周辺電極
１７ 周辺電極固定板
１７ｅ ノックピン用孔
１７ｆ ねじ挿入用孔
１８、１８ａ 引き出し配線
１９ 緩衝材
２０ 周辺押さえ板
２０ｅ ノックピン用孔
２０ｆ ねじ挿入用孔
２１ ダブルねじ
２１ａ ねじ
２１ｂ 中ねじ
２２、２２ｂ 上板
２２ａ スペーサ
２３、２３ｃ グランド配線
２４ チップコンデンサ
２５、２５ｂ〜２５ｌ プローブシート構造体
２６、２６ｂ、２６ｃ、２６ｄ、２６ｅ 配線材料
２７ａ 突起部
２７ｂ 調整ねじ
２９ｂ 引き出し配線
３０ Ｏリング
３１ Ｏリング押さえリング
３２ スプリングプランジャ保持材
３２ａ スプリングプランジャ
３３ スプリング保持材
３３ａ スプリング
４０ シリコンウエハ
４０ａ 穴
４１ 接触端子部
４１ａ ニッケル
４１ｂ ロジウム
４１ｃ ニッケル
４２、４２ｂ、４２ｃ、４３、４３ｃ、４３ｄ ポリイミド膜
４４、４５ 二酸化シリコン膜
４６ 導電性被覆
４７ ホトレジストマスク
４８、４８ｂ、４８ｄ 導電性被覆
４９、４９ｂ、４９ｄ ホトレジストマスク
５０、５０ｂ 導電性被覆
５１ ホトレジストマスク
５２ 接着層
５３ａ 固定治具
５３ｂ ふた
５３ｃ Ｏリング
５４ シリコンエッチング用保持リング
５５、５５ｂ 接着剤
５６ｄ 中間固定板
５７ コンデンサ接続用電極
５８ テスタ
５９ 試料支持系
６０ プローブカード
６１ 駆動制御系
６２ 温度制御系
６３ 試料台
６４ 昇降軸
６５ 昇降駆動部
６６ Ｘ−Ｙステージ
６７ 筐体
６８、６９ ケーブル
７０ 操作部
７１ ヒータ
２０１ 絶縁膜
２０２ 配線
２０３ グランド層
２０４ スルーホール
２０５ バンプ
２０６ 配線基板
２０７ 板ばね
２０８ 枢軸ピン
２０９ 回転板
２１０ 円錐井戸
２１１ スプリングプランジャ
２１２ 接触端子
２１３ 絶縁膜
２１４ 押し駒

Claims (18)

  1. 被検査対象に設けられた電極と接触する複数の接触端子と、
    前記複数の接触端子の各々から引き出された配線と、
    前記配線と電気的に接続され、かつ多層配線基板の電極に接続される複数の周辺電極とを備えたプローブシートを有し、
    前記複数の接触端子を取り囲むように形成された枠と、
    前記枠に押し付け力を付与する複数の手段とが設けられていることを特徴とするプローブカード。
  2. 請求項１記載のプローブカードにおいて、
    前記枠が形成された領域内の前記複数の接触端子が形成された領域を傾動可能になるようにした手段が設けられていることを特徴とするプローブカード。
  3. 被検査対象に設けられた電極と接触する複数の接触端子と、
    前記複数の接触端子の各々から引き出された配線と、
    前記配線と電気的に接続され、かつ多層配線基板の電極に接続される複数の周辺電極とを備えたプローブシートを有し、
    前記複数の接触端子を取り囲むように形成された枠と、
    前記枠が形成された領域内の前記複数の接触端子が形成された領域を傾動可能になるようにした手段が設けられていることを特徴とするプローブカード。
  4. 被検査対象に設けられた電極と接触する複数の接触端子と、
    前記複数の接触端子の各々から引き出された配線と、
    前記配線と電気的に接続され、かつ多層配線基板の電極に接続される複数の周辺電極とを備えたプローブシートを有し、
    前記複数の接触端子は、角錐形状または角錐台形状であり、
    前記多層配線基板の電極に前記プローブシートの前記複数の周辺電極を加圧接触するための押さえ板と、
    前記複数の接触端子を取り囲むように形成された枠と、
    前記枠に押し付け力を付与する複数の手段とが設けられ、
    前記プローブシートは、前記多層配線基板から張り出すように保持されていることを特徴とするプローブカード。
  5. 被検査対象の電気的特性を検査するテスタと電気的に接続される多層配線基板と、
    前記多層配線基板の電極に接続される複数の周辺電極、および前記被検査対象に設けられた電極と接触する複数の接触端子を有するプローブシートと、
    前記複数の接触端子を取り囲むように形成された枠と、
    前記枠に押し付け力を付与する複数の手段が設けられたプローブカードであって、
    前記複数の接触端子は、角錐形状または角錐台形状であり、
    前記押し付け力を付与する複数の手段は、前記枠が形成された領域および前記複数の接触端子が形成された領域が傾動可能になるように配置されていることを特徴とするプローブカード。
  6. 請求項１〜５のいずれか１項に記載のプローブカードにおいて、
    前記プローブシートは、前記配線と電気的に接続されるグランド配線層および電源配線層の少なくとも一層を有し、
    前記グランド配線層または前記電源配線層に接続される配線は、前記グランド配線層または前記電源配線層のいずれにも接続されない配線よりも、配線幅が広く形成されていることを特徴とするプローブカード。
  7. 請求項１〜６のいずれか１項に記載のプローブカードにおいて、
    プローブシート中央に押し付け力を付与する手段が設けられていることを特徴とするプローブカード。
  8. 請求項１〜６のいずれか１項に記載のプローブカードにおいて、
    前記枠に押し付け力を付与する前記複数の手段は、複数のばね性を有したガイドピンであることを特徴とするプローブカード。
  9. 請求項１〜６のいずれか１項に記載のプローブカードにおいて、
    前記枠に押し付け力を付与する前記複数の手段は、複数のばね性を有したガイドピンと、複数のばね性のないガイドピンとを含むことを特徴とするプローブカード。
  10. 請求項１〜９のいずれか１項に記載のプローブカードにおいて、
    前記複数の接触端子は、結晶性を有する基板を異方性エッチングすることで形成した穴を型材としためっきにより形成されたものであることを特徴とするプローブカード。
  11. 請求項１〜１０のいずれか１項に記載のプローブカードにおいて、
    前記被検査対象は、ＳｉＯ２と比べて誘電率の低い絶縁膜を配線層間の絶縁膜として含むことを特徴とするプローブカード。
  12. 被検査対象を載せる試料台と、
    前記被検査対象に設けられた電極と接触する複数の接触端子を有し、かつ前記被検査対象の電気的特性を検査するテスタと電気的に接続されるプローブカードと、
    を有する半導体検査装置であって、
    前記プローブカードは、
    前記被検査対象に設けられた電極と接触する前記複数の接触端子と、
    前記複数の接触端子の各々から引き出された配線と、
    前記配線と電気的に接続され、かつ多層配線基板の電極に接続される複数の周辺電極とを備えたプローブシートを有し、
    前記複数の接触端子を取り囲むように形成された枠と、
    前記枠に押し付け力を付与する複数の手段と、
    前記枠が形成された領域内の前記複数の接触端子が形成された領域を傾動可能になるようにした手段とが設けられていることを特徴とする半導体検査装置。
  13. 被検査対象を載せる試料台と、
    前記被検査対象に設けられた電極と接触する複数の接触端子を有し、かつ前記被検査対象の電気的特性を検査するテスタと電気的に接続されるプローブカードと、
    を有する半導体検査装置であって、
    前記プローブカードは、
    前記被検査対象に設けられた電極と接触する前記複数の接触端子と、
    前記複数の接触端子の各々から引き出された配線と、
    前記配線と電気的に接続され、かつ多層配線基板の電極に接続される複数の周辺電極とを備えたプローブシートを有し、
    前記複数の接触端子は、角錐形状または角錐台形状であり、
    前記多層配線基板の電極に前記プローブシートの前記複数の周辺電極を加圧接触するための押さえ板と、
    前記複数の接触端子を取り囲むように形成された枠と、
    前記枠に押し付け力を付与する複数の手段とが設けられ、
    前記プローブシートは、前記多層配線基板から張り出すように保持されていることを特徴とする半導体検査装置。
  14. 被検査対象を載せる試料台と、
    前記被検査対象に設けられた電極と接触する複数の接触端子を有し、かつ前記被検査対象の電気的特性を検査するテスタと電気的に接続されるプローブカードと、
    を有する半導体検査装置であって、
    前記プローブカードは、
    前記被検査対象の電気的特性を検査する前記テスタと電気的に接続される多層配線基板と、
    前記多層配線基板の電極に接続される複数の周辺電極、および前記被検査対象に設けられた電極と接触する複数の接触端子を有するプローブシートと、
    前記複数の接触端子を取り囲むように形成された枠と、
    前記枠に押し付け力を付与する複数の手段が設けられ、
    前記複数の接触端子は、角錐形状または角錐台形状であり、
    前記押し付け力を付与する複数の手段は、前記枠が形成された領域および前記複数の接触端子が形成された領域が傾動可能になるように配置されていることを特徴とする半導体検査装置。
  15. 請求項１２〜１４のいずれか１項に記載の半導体検査装置において、
    前記被検査対象は、ＳｉＯ２と比べて誘電率の低い絶縁膜を配線層間の絶縁膜として含むことを特徴とする半導体検査装置。
  16. 半導体ウエハに回路および前記回路と電気的に接続する電極を作り込み、複数の半導体素子を形成する工程と、
    前記複数の半導体素子に設けられた前記電極と接触する複数の接触端子を有し、かつ前記複数の半導体素子の各々に形成された前記回路の電気的特性を検査するテスタと電気的に接続されるプローブカードを用いて前記複数の半導体素子の電気的特性を検査する工程と、
    前記半導体ウエハをダイシングし、前記複数の半導体素子毎に分離する工程と、
    を有する半導体装置の製造方法であって、
    前記プローブカードは、
    前記複数の半導体素子に設けられた前記電極と接触する前記複数の接触端子と、
    前記接触端子の各々から引き出された配線と、
    前記配線と電気的に接続され、かつ多層配線基板の電極に接続される複数の周辺電極とを備えたプローブシートを有し、
    前記複数の接触端子は、角錐形状または角錐台形状であり、
    前記複数の接触端子を取り囲むように形成された枠と、
    前記枠に押し付け力を付与する複数の手段とが設けられ、
    前記押し付け力を付与する前記複数の手段は、
    前記枠が形成された領域および前記複数の接触端子が形成された領域が傾動可能になるように配置され、
    前記枠を介して、前記多層配線基板から張り出すように保持された前記プローブシートの前記複数の接触端子が形成された前記領域に押し付け力を付与しつつ、前記複数の接触端子を前記半導体素子に設けられた前記電極に接触させて前記回路の前記電気的特性を検査することを特徴とする半導体装置の製造方法。
  17. 請求項１６記載の半導体装置の製造方法において、
    前記複数の接触端子は、結晶性を有する基板を異方性エッチングすることで形成した穴を型材としためっきにより形成されたものであることを特徴とする半導体装置の製造方法。
  18. 請求項１６または１７記載の半導体装置の製造方法において、
    前記半導体素子は、ＳｉＯ２と比べて誘電率の低い絶縁膜を配線層間の絶縁膜として含むことを特徴とする半導体装置の製造方法。
JP2007205953A 2007-08-07 2007-08-07 プローブカード、半導体検査装置および半導体装置の製造方法 Expired - Fee Related JP5049694B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2007205953A JP5049694B2 (ja) 2007-08-07 2007-08-07 プローブカード、半導体検査装置および半導体装置の製造方法
TW097120939A TWI425215B (zh) 2007-08-07 2008-06-05 A probe card, a semiconductor inspection apparatus, and a semiconductor device
KR1020080057542A KR101001493B1 (ko) 2007-08-07 2008-06-18 프로브 카드, 반도체 검사 장치 및 반도체 장치의 제조방법
CNA2008101286072A CN101363875A (zh) 2007-08-07 2008-06-19 探针卡、半导体检验装置以及半导体装置的制造方法
US12/143,448 US7956627B2 (en) 2007-08-07 2008-06-20 Probe card, semiconductor inspecting apparatus, and manufacturing method of semiconductor device
US13/072,235 US8314624B2 (en) 2007-08-07 2011-03-25 Probe card, semiconductor inspecting apparatus, and manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007205953A JP5049694B2 (ja) 2007-08-07 2007-08-07 プローブカード、半導体検査装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009042008A true JP2009042008A (ja) 2009-02-26
JP5049694B2 JP5049694B2 (ja) 2012-10-17

Family

ID=40346916

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007205953A Expired - Fee Related JP5049694B2 (ja) 2007-08-07 2007-08-07 プローブカード、半導体検査装置および半導体装置の製造方法

Country Status (5)

Country Link
US (2) US7956627B2 (ja)
JP (1) JP5049694B2 (ja)
KR (1) KR101001493B1 (ja)
CN (1) CN101363875A (ja)
TW (1) TWI425215B (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102236035A (zh) * 2010-04-30 2011-11-09 旺矽科技股份有限公司 可更换电子元件阻抗匹配结构的探针卡
US9927487B2 (en) 2010-03-11 2018-03-27 Mpi Corporation Probe card having configurable structure for exchanging or swapping electronic components for impedance matching
KR20180104733A (ko) 2016-04-12 2018-09-21 데쿠세리아루즈 가부시키가이샤 전기 특성의 검사 방법
KR20190095395A (ko) 2017-02-27 2019-08-14 데쿠세리아루즈 가부시키가이샤 전기 특성의 검사 지그
KR20200047813A (ko) * 2018-10-24 2020-05-08 삼성전자주식회사 반도체 소자 테스트 장치, 방법 및 테스트 핸들러
JP2021524029A (ja) * 2018-05-16 2021-09-09 テクノプローべ ソシエタ ペル アチオニ 高周波における高性能プローブカード
JPWO2021182083A1 (ja) * 2020-03-13 2021-09-16
KR20210120854A (ko) * 2020-03-27 2021-10-07 도쿄엘렉트론가부시키가이샤 포고 블록
JP2021529945A (ja) * 2018-07-04 2021-11-04 テクノプローべ ソシエタ ペル アチオニ 高周波応用分野用のプローブカード

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6256882B1 (en) * 1998-07-14 2001-07-10 Cascade Microtech, Inc. Membrane probing system
JP5049694B2 (ja) * 2007-08-07 2012-10-17 ルネサスエレクトロニクス株式会社 プローブカード、半導体検査装置および半導体装置の製造方法
KR101278131B1 (ko) * 2009-04-28 2013-07-05 가부시키가이샤 어드밴티스트 배선 기판 유닛 및 시험 장치
EP2302399B1 (en) * 2009-08-18 2012-10-10 Multitest elektronische Systeme GmbH System for post-processing of electronic components
US8872532B2 (en) * 2009-12-31 2014-10-28 Formfactor, Inc. Wafer test cassette system
US8466704B1 (en) * 2010-04-19 2013-06-18 Altera Corporation Probe cards with minimized cross-talk
CN103543304B (zh) * 2012-07-13 2016-05-18 旺矽科技股份有限公司 高频探针卡
JP5847663B2 (ja) * 2012-08-01 2016-01-27 日本電子材料株式会社 プローブカード用ガイド板の製造方法
JP5989471B2 (ja) * 2012-09-14 2016-09-07 日本発條株式会社 圧電素子供給方法
KR101439342B1 (ko) 2013-04-18 2014-09-16 주식회사 아이에스시 포고핀용 탐침부재
KR101439343B1 (ko) 2013-04-18 2014-09-16 주식회사 아이에스시 포고핀용 탐침부재
US9709599B2 (en) * 2014-01-09 2017-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Membrane probe card
TWI580969B (zh) * 2015-04-14 2017-05-01 Mpi Corp Probe card
US9899757B2 (en) 2015-09-03 2018-02-20 Apple Inc. Surface connector with silicone spring member
US9876307B2 (en) * 2015-09-03 2018-01-23 Apple Inc. Surface connector with silicone spring member
JP6525831B2 (ja) * 2015-09-15 2019-06-05 株式会社ヨコオ コンタクトユニット及び検査治具
TWI617811B (zh) * 2016-04-22 2018-03-11 新特系統股份有限公司 探針卡
TWI604198B (zh) * 2016-06-22 2017-11-01 思達科技股份有限公司 測試裝置、夾持組件及探針卡載具
IT201700017037A1 (it) * 2017-02-15 2018-08-15 Technoprobe Spa Scheda di misura per applicazioni ad alta frequenza
JP2019149420A (ja) * 2018-02-26 2019-09-05 富士通株式会社 基板
CN111323696A (zh) * 2020-04-19 2020-06-23 大连优迅科技有限公司 一种激光器芯片测试装置及测试方法
TWI739508B (zh) * 2020-07-09 2021-09-11 京元電子股份有限公司 具水平調整模組之測試設備
US11943886B2 (en) * 2020-11-11 2024-03-26 Te Connectivity Solutions Gmbh Electronic assembly including a compression assembly for cable connector modules
TWI784439B (zh) * 2021-03-12 2022-11-21 冠銓科技實業股份有限公司 應用於高頻量測之測試針座構造
TWI822486B (zh) * 2022-11-24 2023-11-11 漢民測試系統股份有限公司 薄膜電路結構
CN117572220B (zh) * 2024-01-16 2024-04-30 深圳市圆朗智能科技有限公司 一种半导体测试机

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10308423A (ja) * 1997-05-09 1998-11-17 Hitachi Ltd 半導体素子の製造方法および半導体素子へのプロービング方法
JP2001159643A (ja) * 1999-12-02 2001-06-12 Hitachi Ltd 接続装置および検査システム
JP2006293376A (ja) * 2002-03-15 2006-10-26 Fujitsu Ltd 位相シフトマスク

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4906920A (en) * 1988-10-11 1990-03-06 Hewlett-Packard Company Self-leveling membrane probe
US5264787A (en) * 1991-08-30 1993-11-23 Hughes Aircraft Company Rigid-flex circuits with raised features as IC test probes
US5422574A (en) * 1993-01-14 1995-06-06 Probe Technology Corporation Large scale protrusion membrane for semiconductor devices under test with very high pin counts
US5412866A (en) * 1993-07-01 1995-05-09 Hughes Aircraft Company Method of making a cast elastomer/membrane test probe assembly
US5974662A (en) * 1993-11-16 1999-11-02 Formfactor, Inc. Method of planarizing tips of probe elements of a probe card assembly
US5642056A (en) * 1993-12-22 1997-06-24 Tokyo Electron Limited Probe apparatus for correcting the probe card posture before testing
JP2978720B2 (ja) * 1994-09-09 1999-11-15 東京エレクトロン株式会社 プローブ装置
JPH0883825A (ja) * 1994-09-09 1996-03-26 Tokyo Electron Ltd プローブ装置
TW300954B (en) * 1995-07-14 1997-03-21 Tokyo Electron Co Ltd The probe card used in prober
US6060891A (en) * 1997-02-11 2000-05-09 Micron Technology, Inc. Probe card for semiconductor wafers and method and system for testing wafers
JP3878449B2 (ja) * 2001-10-17 2007-02-07 株式会社ルネサステクノロジ 半導体装置の製造方法
TWI236723B (en) * 2002-10-02 2005-07-21 Renesas Tech Corp Probe sheet, probe card, semiconductor inspection device, and manufacturing method for semiconductor device
JP4465995B2 (ja) * 2003-07-02 2010-05-26 株式会社日立製作所 プローブシート、プローブカード、半導体検査装置および半導体装置の製造方法
CN100585826C (zh) * 2005-03-11 2010-01-27 株式会社瑞萨科技 半导体集成电路器件的制造方法
JP2007183193A (ja) * 2006-01-10 2007-07-19 Micronics Japan Co Ltd プロービング装置
JP5049694B2 (ja) * 2007-08-07 2012-10-17 ルネサスエレクトロニクス株式会社 プローブカード、半導体検査装置および半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10308423A (ja) * 1997-05-09 1998-11-17 Hitachi Ltd 半導体素子の製造方法および半導体素子へのプロービング方法
JP2001159643A (ja) * 1999-12-02 2001-06-12 Hitachi Ltd 接続装置および検査システム
JP2006293376A (ja) * 2002-03-15 2006-10-26 Fujitsu Ltd 位相シフトマスク

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9927487B2 (en) 2010-03-11 2018-03-27 Mpi Corporation Probe card having configurable structure for exchanging or swapping electronic components for impedance matching
CN102236035A (zh) * 2010-04-30 2011-11-09 旺矽科技股份有限公司 可更换电子元件阻抗匹配结构的探针卡
KR20180104733A (ko) 2016-04-12 2018-09-21 데쿠세리아루즈 가부시키가이샤 전기 특성의 검사 방법
KR20200074244A (ko) 2016-04-12 2020-06-24 데쿠세리아루즈 가부시키가이샤 전기 특성의 검사 방법
KR20190095395A (ko) 2017-02-27 2019-08-14 데쿠세리아루즈 가부시키가이샤 전기 특성의 검사 지그
US11402408B2 (en) 2017-02-27 2022-08-02 Dexerials Corporation Electrical characteristics inspection tool
JP2021524029A (ja) * 2018-05-16 2021-09-09 テクノプローべ ソシエタ ペル アチオニ 高周波における高性能プローブカード
JP7416725B2 (ja) 2018-05-16 2024-01-17 テクノプローべ ソシエタ ペル アチオニ 高周波における高性能プローブカード
JP2021529945A (ja) * 2018-07-04 2021-11-04 テクノプローべ ソシエタ ペル アチオニ 高周波応用分野用のプローブカード
JP7307104B2 (ja) 2018-07-04 2023-07-11 テクノプローべ ソシエタ ペル アチオニ 高周波応用分野用のプローブカード
KR20200047813A (ko) * 2018-10-24 2020-05-08 삼성전자주식회사 반도체 소자 테스트 장치, 방법 및 테스트 핸들러
KR102642193B1 (ko) 2018-10-24 2024-03-05 삼성전자주식회사 반도체 소자 테스트 장치, 방법 및 테스트 핸들러
JPWO2021182083A1 (ja) * 2020-03-13 2021-09-16
KR20210120854A (ko) * 2020-03-27 2021-10-07 도쿄엘렉트론가부시키가이샤 포고 블록
KR102542800B1 (ko) 2020-03-27 2023-06-14 도쿄엘렉트론가부시키가이샤 포고 블록

Also Published As

Publication number Publication date
JP5049694B2 (ja) 2012-10-17
US20110169518A1 (en) 2011-07-14
TWI425215B (zh) 2014-02-01
US20090042323A1 (en) 2009-02-12
US7956627B2 (en) 2011-06-07
KR20090014951A (ko) 2009-02-11
KR101001493B1 (ko) 2010-12-14
TW200912320A (en) 2009-03-16
CN101363875A (zh) 2009-02-11
US8314624B2 (en) 2012-11-20

Similar Documents

Publication Publication Date Title
JP5049694B2 (ja) プローブカード、半導体検査装置および半導体装置の製造方法
US7724006B2 (en) Probe card, manufacturing method of probe card, semiconductor inspection apparatus and manufacturing method of semiconductor device
JP4465995B2 (ja) プローブシート、プローブカード、半導体検査装置および半導体装置の製造方法
US7656174B2 (en) Probe cassette, semiconductor inspection apparatus and manufacturing method of semiconductor device
JP3343540B2 (ja) フォトリソグラフィで形成するコンタクトストラクチャ
US7049837B2 (en) Probe sheet, probe card, semiconductor test equipment and semiconductor device fabrication method
JP4145293B2 (ja) 半導体検査装置および半導体装置の製造方法
US20070103178A1 (en) Probe sheet adhesion holder, probe card, semiconductor test device, and manufacturing method of semiconductor device
JP3315339B2 (ja) 半導体素子の製造方法並びに半導体素子へのプロービング方法およびその装置
JP2003207523A (ja) コンタクタ及びその製造方法並びにコンタクト方法
KR20090094841A (ko) 강화 접촉 요소
JP2000180506A (ja) 半導体装置検査用コンタクト装置
JP4886800B2 (ja) プローブカード、プローブカードの製造方法、プローバ装置
JP2007086044A (ja) プローバ装置及びこれに用いるプローブ組立体
JP2002139554A (ja) 半導体装置の検査方法
JP2009098153A (ja) 薄膜プローブの製造方法
US20060043593A1 (en) Connecting apparatus, semiconductor chip inspecting apparatus, and method for manufacturing semiconductor device
JP2006525516A (ja) マッチングデバイスを利用するデバイスのプロービング
JP2004029035A (ja) 接続装置
JP3839347B2 (ja) 半導体装置の製造方法
JP2005127961A (ja) テスト用基板及びそれを使用したテスト装置
JP2008185596A (ja) 接続装置
JP2001215242A (ja) 接続装置の製造方法ならびに検査装置
JP2004012470A (ja) 半導体装置
JP2013174471A (ja) 検査用治具及び接触子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100205

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100528

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110823

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120626

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120723

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150727

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5049694

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees