KR100416675B1 - 접속 장치 및 검사 시스템 - Google Patents

Abstract

본 발명은 협피치 다핀의 피검사 장치에 대한 검사를 피검사 장치를 손상시키지 않고, 저 하중으로 안정하게 실현하며, 또한 고속 전기 신호 즉 고주파 전기 신호의 교환을 가능하게 하고, 접속 장치를 지지하는 지지 부재, 검사측 상의 영역내에 배열된 뾰족한 다수의 접촉 단자, 접촉 단자 및 절연층을 개재한 접지층에 전기적으로 접속된 다수의 인출용 배선을 갖는 다층 필름, 다층 필름의 후면측에 클램프된 프레임, 다층 필름 내의 슬랙을 제거하고 프레임을 설치하기 위해 돌출된 유효 영역을 만들기 위한 부분을 갖는 클램핑 부재, 지지 부재로부터 클램핑 부재까지 접촉 압력을 인가함에 의해 접촉 단자의 선단이 각각의 전극에 접촉하도록 하는 접촉 압력 부여 수단, 및 컴플라이언스 기구를 가져서, 접촉 단자의 선단이 전극의 표면과 접촉하는 경우, 선단 표면의 접촉 단자군이 전극군 단자 표면과 병렬로 배열된다.

Description

접속 장치 및 검사 시스템{CONNECTOR AND PROBING SYSTEM}

본 발명은, 대응하는 전극에 접촉한 접촉 단자를 통해 전극에 전기 신호를 전송하여 반도체 소자 등의 피검사 장치의 불량 판정을 실시하는 접속 장치 및 검사 시스템에 관한 것으로, 특히 반도체 소자 등의 피검사 장치의 협피치 다핀 전극에 대해, 반도체 소자 등의 피검사 장치의 손상을 방지하는 접속 장치 및 검사 시스템에 관한 것이다.

웨이퍼 레벨에서의 VLSI 등의 반도체 소자의 전기적 특성 검사를 가능하게 하는 종래의 박형의 프로브 카드로서는, 1988년도의 International Test Conference의 강연 논문집(막형 프로브 카드 기술; Membrance Probe Card Technology)의 601면 내지 607면에 기재된 기술(종래 기술 1)이 알려져 있다. 이 종래 기술 1에 기재된 반도체 검사용 프로브는, 유연한 유전체 막의 상면에 리소그래피 기술로 배선을 형성하고, 피검사 장치의 반도체 소자의 전극에 대응하는 위치에 설치한 유전체 막의 관통 홀에 도금에 의해 반구형의 범프를 형성한 것을 접촉 단자로서 이용한다. 이러한 종래 기술 1은, 유전체 막의 표면에 형성한 배선 및 배선 기판을 통해 검사 회로에 접속되어 있는 범프를, 판 스프링에 의해, 검사 대상의 반도체 소자의 전극에 범프를 문질러 접촉하고 신호의 교환에 의해 검사를 수행하는 방법이다.

또한, 종래의 프로브 장치로서는, 특개평 2-163664호 공보(종래 기술 2), 특개평 5-243344호 공보(종래 기술 3), 특개평 8-83824호 공보(종래 기술 4), 특개평 8-220138호 공보(종래 기술 5), 특개평 7-283280호 공보(종래 기술 6)에 기재되어 있다.

종래 기술 1, 2, 3, 4, 및 5에는, 지지 수단에 컨베이 수단 (상부 전달단에 설치된 추축(樞軸)을 하부 전달단에서 받도록 구성함)을 스프링으로 결합하고, 평탄한 막 프로브와 실질적으로 평탄한 피검사 장치와의 사이의 실질적인 공평면(共平面) 정렬을 형성하게 하는 자동 보상 기능이 부가된 프로브 장치가 기재되어 있다.

또, 종래 기술 2, 3, 4, 및 5에는, 하부 전달단과 막과의 사이에 완충층을 구비하고 있는 것이 기재되어 있다.

또한, 종래 기술 5에는, 금속 돌기를 형성한 박막의 도체 패턴의 내면측에 금속 반도체를 설치하여 접지함으로써, 마이크로 스트립 라인 구조로하여 임피던스 정합 및 저 인덕턴스화를 얻는 것이 기재되어 있다.

또한, 종래 기술 6에는, 결정성의 몰딩 재료(mold material)를 이방성 에칭하여 얻어지는 선단이 뾰족한 형상의 접촉 단자를, 인출용 배선을 형성한 절연막 상에 상기 인출용 배선과 접속하여 배치하고, 이 절연막을, 배선 기판에 대해, 완충층 및 기판이 되는 실리콘 웨이퍼를 개재함으로써 일체화하여 구성한 검사 장치가 기재되어 있다.

상기 종래 기술 1에 기재되어 있는 바와 같이, 평탄 또는 반구형의 범프를 형성한 프로브에서, 접점 (돌기형 전극)을, 알루미늄 전극이나 땜납 전극 등의 재료 표면에 산화물이 형성된 피접촉 재료에 대해 계속해서 문지르는 것 (스크라이브 동작)에 의해, 전극 재료 표면의 산화물을 문질러, 그 하면의 금속 도체 재료에 접촉시켜 양호한 접촉을 확보하는 것이다. 그 결과, 전극을 접점에서 스크라이브하므로, 전극 재료의 찌꺼기가 발생하여, 배선 간의 단락 및 이물질 발생의 원인이 되고, 또한, 전극에 프로브를 수백 mN 이상의 하중을 가하면서 계속해서 문질러 접촉을 확보하므로, 전극에 손상을 주는 경우가 많다고 하는 과제를 가지고 있었다.

또한, 종래 기술 2 내지 5에서는, 접점군을 피검사 장치 상의 전극군의 면에 따라 평행하도록 하는 기능은 가지고 있지만, 판 스프링의 변위에 기초하여 접촉 하중을 부여하는 구성이므로, 하중 균등점으로부터 판 스프링을 크게 변위시켜 접촉 시에서의 하중을 1핀당 수백 mN 이상으로 할 필요가 있어, 그 결과 피검사 장치에서의 전극 및 그 바로 밑의 능동 소자나 배선에 손상을 입힐 우려가 있다고 하는 과제를 가지고 있었다.

또한, 종래 기술 6에서, 완충층만으로 접촉 대상의 접촉 단자 및 전극의 높이 변동을 흡수하거나, 검사 시 피검사 장치를 적재한 시료대의 구동 시스템로부터 접촉 단자가 받는 충격력을 흡수하는 것이 곤란하고, 반도체 소자 등의 피검사 장치에 손상을 입힐 염려가 있었다.

이상 설명한 바와 같이, 어느 종래 기술에서도, 반도체 소자 등의 피검사 장치의 고밀도화에 따른 협피치 다핀에 대한 검사를, 피검사 장치를 손상시키지않고, 저 하중으로 안정하게 실현하고자 하는 점에 대해서 충분하게 고려되어 있지 않았다.

본 발명의 목적은, 상기 과제를 해결하기 위한 것으로, 반도체 소자 등의 피검사 장치의 고밀도화에 대응 가능한 협피치 다핀에 대한 검사를, 피검사 장치를 손상시키지 않고, 저 하중으로 안정하게 실현하며, 게다가 고속 전기 신호, 즉 고주파 전기 신호의 전송을 가능하게 한 접속 장치 및 검사 시스템을 제공하는 것에 있다.

또한, 본 발명의 다른 목적은, 뾰족한 선단을 갖는 접촉 단자를 피검사 장치 상의 전극에, 저 하중으로, 계속 누르기만 함으로써, 전극 재료 등의 찌꺼기를 발생시키지 않고, 저저항으로 안정한 접속을 실현한 접속 장치 및 검사 시스템을 제공하는 것에 있다.

또한, 본 발명의 다른 목적은, 뾰족한 선단을 갖는 접촉 단자와 인출용 배선을 개별적으로 형성하여, 양자를 접속하여 접촉 단자가 부착된 인출용 배선을 형성함으로써, 제조 시의 수율을 향상시키고, 제조 기간을 단축한 저렴한 접속 장치 및 검사 시스템을 제공하는 것에 있다.

상기 목적을 달성하기 위해, 본 발명은, 반도체 소자 등의 피검사 장치 상에 배열된 전극과 전기적으로 접촉하여 전기 신호의 교환을 행하기 위한 접속 장치에서, 상기 접속 장치를 지지하는 지지 부재와, 선단을 뾰족하게 한 접촉 단자를 검사측의 영역부에 복수 병설하고, 상기 각 접촉 단자에 전기적으로 접속하여 주변부에 인출되는 복수의 인출용 배선과 상기 복수의 인출용 배선에 대향하여 절연층을 개재하는 접지층을 갖는 다층 필름과, 상기 다층 필름에서의 상기 영역부의 슬랙(slack)을 제거하도록 다층 필름을 부착하는 클램핑 부재와, 상기 각 접촉 단자의 상기 클램핑 부재에 대해 부여하는 스프링 프로브 등의 접촉 압력 부여 수단을 구비한 것을 특징으로 하는 접속 장치이다.

또한, 본 발명은 반도체 소자 등의 피검사 장치 상에 배열된 전극과 전기적으로 접촉하여 전기 신호의 교환을 행하기 위한 접속 장치에서, 상기 접속 장치를 지지하는 지지 부재와, 선단을 뾰족하게 한 접촉 단자를 검사측의 영역부에 복수 병설하고 상기 각 접촉 단자에 전기적으로 접속하여 주변부로 인출되는 복수의 인출용 배선과 상기 복수의 인출용 배선에 대향하여 절연층을 개재하는 접지 층을 구비한 다층 필름과, 상기 다층 필름에서의 상기 영역부의 슬랙을 제거하도록 다층 필름을 부착하는 클램핑 부재와, 상기 각 접촉 단자의 선단을 각 전극에 접촉시키기 위한 접촉 압력을 상기 지지 부재로부터 상기 클램핑 부재에 대해 부여하는 스프링 프로브 등의 접촉 압력 부여 수단과, 상기 접촉 단자군의 선단면을 상기 전극군의 면에 접촉시키는 경우, 접촉 단자군의 선단면이 전극군의 면에 따라 평행하도록 상기 클램핑 부재를 상기 지지 부재에 결합시키는 컴플라이언스 기구를 구비한 것을 특징으로 하는 접속 장치이다.

또한, 본 발명은 반도체 소자 등의 피검사 장치 상에 배열된 전극과 전기적으로 접촉하여 전기 신호의 교환을 행하기 위한 접속 장치에서, 상기 접속 장치를 지지하는 지지 부재와, 선단을 뾰족하게 한 접촉 단자를 검사측 영역부에 복수 병설하고 상기 각 접촉 단자에 전기적으로 접속하여 주변부로 인출되는 복수의 인출용 배선과 상기 복수의 인출용 배선에 대향하여 절연층을 개재하는 접지층을 갖는 다층 필름과, 상기 다층 필름에서의 검사측과 반대인 내면에 상기 영역부를 둘러싸도록 고정된 프레임과, 상기 다층 필름에서의 상기 영역부의 슬랙을 발생하지 않도록 상기 영역부를 연장시키는 부분을 구비하여 상기 프레임을 부착하는 클램핑 부재와, 상기 각 접촉 단자의 선단을 각 전극에 접촉시키기 위한 접촉 압력을 상기 지지 부재로부터 상기 클램핑 부재에 대해 부여하는 스프링 프로브 등의 접촉 압력 부여 수단과, 상기 접촉 단자군의 선단면을 상기 전극군의 면에 접촉시키는 경우, 접촉 단자군의 선단면이 전극군의 면에 따라 평행하게 되도록 상기 클램핑 부재를 상기 지지 부재에 대해 결합시키는 컴플라이언스 기구를 구비한 것을 특징으로 하는 접속 장치이다.

또한, 본 발명은 상기 접속 장치에서 다층 필름의 영역부의 내면과 클램핑 부재와의 사이에 완충층을 구비한 것을 특징으로 한다.

또한, 본 발명은 상기 접속 장치에서의 다층 필름에서, 인출용 배선과 접촉 단자와의 사이를 땜납 등의 금속 또는 금속의 열 팽창 또는 이방성 도전 시트에 의해 접속한 것을 특징으로 한다.

또 본 발명은, 상기 접속 장치에서의 다층 필름에서, 인출용 배선과 접촉 단자에 형성한 접속용 배선과의 사이를 땜납 등의 금속 또는 금속의 열 팽창 또는 이방성 도전 시트에 의해 접속한 것을 특징으로 한다.

또 본 발명은, 상기 접속 장치에서, 지지 부재의 검사측을 배선 기판에 설치하고, 상기 배선 기판에 형성된 전극과 다층 필름의 주변부로 인출된 인출용 배선을 전기적으로 접속하여 구성한 것을 특징으로 한다.

또 본 발명은, 피검사 장치를 적재하여 지지하는 시료 지지 시스템을 설치하고, 지지 부재와, 선단을 뾰족하게 한 접촉 단자를 검사측의 영역부에 복수 병설하고, 상기 각 접촉 단자에 전기적으로 접속하여 주변부로 인출되는 복수의 인출용 배선과 상기 복수의 인출용 배선에 대향하여 절연층을 개재하는 접지층을 구비하는 다층 필름과, 상기 다층 필름에서의 상기 영역부의 슬랙을 발생하지 않도록 하여 다층 필름을 부착하는 클램핑 부재와, 상기 각 접촉 단자의 선단을 각 전극에 접촉시키기 위한 접촉 압력을 상기 지지 부재로부터 상기 클램핑 부재에 대해 부여하는 접촉 압력 부여 수단을 갖는 접속 장치를 설치하고, 상기 접속 장치의 다층 필름의 주변부로 인출된 인출용 배선과 전기적으로 접속된 테스터를 설치하며, 상기 접속 장치의 다층 필름에 병설된 접촉 단자군과 피검사 장치에 배열된 전극군을 위치 정렬시키는 위치 정렬 수단을 설치하고, 상기 위치 정렬 수단으로 위치 정렬시킨 접촉 단자군과 전극군을 접촉시켜 상기 테스터로부터 피검사 장치에 대해 전기 신호를 교환하여 검사를 행하도록 구성한 것을 특징으로 하는 검사 시스템이다.

또한 본 발명은, 피검사 장치를 적재하여 지지하는 시료 지지 시스템을 설치하고, 지지 부재와, 선단을 뾰족하게 한 접촉 단자를 땜납 등의 금속 또는 금속의 열 팽창 또는 이방성 도전 시트를 통해 전기적으로 접속하여 검사측의 영역부에 복수 병성하고, 상기 각 접촉 단자에 상기 땜납 등의 금속 또는 금속의 열 팽창 또는 이방성 도전 시트를 통해 전기적으로 연결하여 주변부로 인출되는 복수의 인출용배선과 상기 복수의 인출용 배선에 대향하여 절연층을 개재하는 접지층을 구비하는 다층 필름과, 상기 다층 필름에서의 상기 영역부의 슬랙을 제거하도록 다층 필름을 부착하는 클램핑 부재와, 상기 각 접촉 단자의 선단을 각 전극에 접촉시키기 위한 접촉 압력을 상기 지지 부재로부터 상기 클램핑 부재에 대해 부여하는 접촉 압력 부여 수단을 구비하는 접속 장치를 설치하며, 상기 접속 장치의 다층 필름의 주변부로 인출된 인출용 배선과 전기적으로 접속된 테스터를 설치하고, 상기 접속 장치의 다층 필름에 병설된 접촉 단자군과 피검사 장치에 배열된 전극군을 위치 정렬시킨는 위치 정렬 수단을 설치하며, 상기 위치 정렬 수단으로 위치 정렬된 접촉 단자군과 전극군을 접촉시켜 상기 테스터로부터 피검사 장치에 대해 전기 신호를 교환하여 검사를 행하도록 구성한 것을 특징으로 하는 검사 시스템이다.

또 본 발명은, 피검사 장치를 적재하여 지지하는 시료 지지 시스템을 설치하고, 지지 부재와, 선단을 뾰족하게 한 접촉 단자를 검사측의 영역부에 복수 병설하고, 상기 각 접촉 단자에 전기적으로 연결하여 주변부로 인출되는 복수의 인출용 배선과 상기 복수의 인출용 배선에 대향하여 절연층을 개재하는 접지층을 갖는 다층 필름과, 상기 다층 필름에서의 상기 영역부의 느슨함을 제거하도록 다층 필름을 부착하는 클램핑 부재와, 상기 각 접촉 단자의 선단을 각 전극에 접촉시키기 위한 접촉 압력을 상기 지지 부재로부터 상기 클램핑 부재에 대해 부여하는 접촉 압력 부여 수단을 갖는 접속 장치를 설치하며, 상기 접속 장치의 다층 필름의 주변부로 인출된 인출용 배선과 전기적으로 접속된 테스터를 설치하고, 상기 접속 장치의 다층 필름에 병설된 접촉 단자군과 피검사 장치에 배열된 전극군을 위치 정렬시키는위치 정렬 수단을 설치하며, 상기 시료 지지 시스템을 원하는 높이까지 상승시켜 상기 위치 정렬 수단으로 위치 정렬된 접촉 단자군과 전극군을 접촉시켜 상기 테스터로부터 피검사 장치에 대해 전기 신호를 교환하여 검사를 행하도록 구성한 것을 특징으로 하는 검사 시스템이다.

이상 설명한 바와 같이, 상기 구성에 따르면, 반도체 소자의 고밀도화에 따른 협피치 다핀에 대한 검사를, 피검사 장치를 손상시키지 않고, 저 하중으로 안정적으로 실현하며, 게다가 고속 전기 신호, 즉 고주파 전기 신호 (100MHz 내지 수 10GHz 정도의 고주파수)의 전송을 가능하게 할 수 있다.

또한, 상기 구성에 따르면, 다층 필름에서의 뾰족한 선단을 갖는 접촉 단자를 병설한 영역부의 슬랙을 없게 하고 평행하게 하는 컴플라이언스 기구를 설치함으로써, 뾰족한 선단을 갖는 접촉 단자군을 피검사 장치의 전극군에, 1핀당 저 하중 (3 내지 50mN정도)으로, 단지 계속 누름으로써, 전극 재료 등의 찌꺼기를 발생시키지 않고, 0.05Ω 내지 0.1Ω 정도의 저저항으로 안정된 접속을 실현할 수 있다.

또한 상기 구성에 따르면, 웨이퍼의 상태에 있어서, 다수 병설된 반도체 소자 (칩)의 내, 1개 또는 다수개의 반도체 소자에 대해 동시에, 작은 접촉 압력 (1핀당 3 내지 50mN 정도)으로 표면에 산화물이 형성된 Al 또는 땜납 등의 전극(3)과 0.05Ω 내지 0.1Ω 정도의 안정한 저저항치로 확실하게 접속시켜, 테스터에 의해 각 반도체 소자에 대해 동작 시험을 행할 수 있다. 즉, 상기 구성에 따르면, 전극의 고밀도화 및 협피치화에 대응할 수 있고, 더구나 다수개의 칩의 동시 검사에 의한 검사가 가능하며, 고속 전기 신호 (100MHz 내지 수10 GHz 정도의 고주파수)에 의한 동작 시험을 가능하게 할 수 있다.

또한, 상기 구성에 따르면, 접촉 단자와 인출용 배선을 개별적으로 형성하여, 양자를 접속하여 접촉 단자 부착 인출용 배선을 형성하는 것에 의해, 제조 시의 수율을 향상시키고, 제조 시간을 단축시킨 저렴한 접속 장치 및 검사 시스템을 실현할 수 있다.

도 1은 반도체 소자 (칩)가 배열된 피검사 장치인 웨이퍼를 도시한 사시도 및 반도체 소자 (칩)를 도시한 사시도.

도 2는 본 발명에 따른 접속 장치의 제1 실시 형태의 요부를 도시한 단면도.

도 3은 도 2에 도시한 접속 장치의 제1 실시 형태에서 다층 필름에 병설된 접촉 단자의 선단을 피검사 장치 상의 전극면에 접촉시킨 상태를 도시한 단면도.

도 4는 다층 필름에서 절연막을 개재하는 인출용 배선과 접지층을 대향하여 배치된 부분 단면을 도시한 도면.

도 5는 본 발명에 따른 접속 장치의 제2 실시 형태의 요부를 도시한 단면도.

도 6은 본 발명에 따른 접속 장치의 제3 실시 형태의 요부를 도시한 단면도.

도 7은 도 6에 도시한 접속 장치의 제3 실시 형태에서의 다층 필름에 병설된 접촉 단자의 선단을 피검사 장치상의 전극면에 접촉시킨 상태를 도시한 단면도.

도 8은 본 발명에 따른 접속 장치의 제4 실시 형태의 요부를 도시한 단면도.

도 9는 본 발명에 따른 접속 장치의 제5 실시 형태의 다층 필름 상에 접촉 단자가 병설된 부분을 도시한 단면도.

도 10은 본 발명에 따른 접속 장치의 제6 실시 형태에서의 다층 필름 상에 접촉 단자가 병설된 부분을 도시한 단면도.

도 11의 (a)는 본 발명에 따른 접속 장치에서의 접촉 단자 및 인출용 배선을 형성한 폴리이미드막의 일 실시예를 도시한 평면도이고, 도 11의 (b)는 그 사시도.

도 12의 (a)는 본 발명에 따른 접속 장치에서의 접촉 단자 및 인출용 배선을 형성한 폴리사이드막의 다른 일 실시예를 도시한 평면도이고, 도 12의 (b)는 그 사시도.

도 13은 본 발명에 따른 접속 장치에서의 접촉 단자 및 상기 접촉 단자를 병설한 다층 필름에 대해서의 치수 및 형상을 도시한 단면도.

도 14는 본 발명의 접속 장치의 제1 내지 제4 실시예의 클램핑 부재와 프레임을 포함하는 다층 필름을 제조하기 위한 제조 공정의 전반을 나타내는 단면도.

도 15는 본 발명의 접속 장치의 제1 내지 제4 실시예의 클램핑 부재와 프레임을 포함하는 다층 필름을 제조하기 위한 제조 공정의 후반을 나타내는 단면도.

도 16은 본 발명의 접속 장치의 제5 실시예의 클램핑 부재와 프레임을 포함하는 다층 필름을 제조하기 위한 제조 공정을 나타내는 단면도.

도 17은 본 발명의 접속 장치의 제6 실시예의 클램핑 부재와 프레임을 포함하는 다층 필름을 제조하기 위한 제조 공정을 나타내는 단면도.

도 18은 본 발명의 검사 시스템의 제1 실시예를 나타내는 전체적인 개념도.

도 19a는 본 발명의 접속 장치의 제7 실시예의 접속 단자가 배열된 다층 필름의 일부를 나타낸 단면도.

도 19b는 본 발명의 접속 장치의 제8 실시예의 접속 단자가 배열된 다층 필름의 일부를 나타낸 단면도.

도 20a는 본 발명의 접속 장치의 제9 실시예의 접속 단자가 배열된 다층 필름의 일부를 나타낸 단면도.

도 20b는 본 발명의 접속 장치의 제10 실시예의 접속 단자가 배열된 다층 필름의 일부를 나타낸 단면도.

도 21a는 본 발명의 접속 장치의 제11 실시예의 접속 단자가 배열된 다층 필름의 일부를 나타낸 단면도.

도 21b는 본 발명의 접속 장치의 제12 실시예의 접속 단자가 배열된 다층 필름의 일부를 나타낸 단면도.

도 22는 본 발명의 접속 장치의 제1 내지 제4 실시예의 클램핑 플레이트를 포함하는 다층 필름을 제조하는 제조 공정을 나타낸 단면도.

도 23은 본 발명의 접속 장치의 제12 실시예의 클램핑 부재와 프레임을 포함하는 다층 필름을 제조하는 제조 공정을 나타낸 단면도.

<도면의 주요 부분에 대한 부호의 설명>

1 : 반도체 웨이퍼

2 : 반도체 장치(칩)

3 : 전극

40 : 지지 부재

43 : 클램핑 부재

44 : 다층 필름

47 : 접촉 단자

48 : 인출용 배선

49 : 접지층

본 발명의 접속 장치와 검사 시스템의 실시예는 첨부된 도면을 참조하여 설명된다.

피검사 대상의 장치로서의 LSI 반도체 장치 (칩)(2)는 도 1에 나타난 웨이퍼(1) 상에 다수개 형성되고 나중에 분리된다. 도 1a는 다수의 LSI 반도체 장치 (칩)가 형성된 웨이퍼(1)를 나타낸 사시도이다. 도 1b는 확대된 반도체 장치 (칩)를 나타낸 사시도이다. 반도체 장치 (칩)(2)의 표면에는 주변부를 따라 복수 개의 전극(3)이 배열되어 있다.

그러나, 반도체 장치의 고집적화에 따라, 전극들(3)은 훨씬 더 큰 밀도와 더 좁은 피치로 배치되고 있다. 전극의 피치는 0.2mm 이내이고 예를 들면 0.13mm, 0.1mm 이하일 수도 있다. 전극 배치의 고밀도화 측면에서, 전극들은 1 행 내지 2 행일 수 있으며, 전체 표면에 걸쳐서 배열되는 경향을 나타내고 있다.

본 발명의 접속 장치 (검사(probing) 장치)에서, 웨이퍼 상에 배열된 복수 개의 반도체 장치(칩) 중 하나 또는 복수 개의 반도체 장치들은 동시에 전극들의 산화된 표면 상에 작은 접촉 압력 (약 1핀 당 3∼50mN)으로 안정되면서도 확실하게 접촉될 수 있고, 예를 들면 0.05∼0.1Ω의 안정되면서도 낮은 저항값을 가진 알루미늄 또는 땜납으로 형성되며, 각 반도체 장치의 동작 검사는 테스터에 의해 수행될 수 있다. 바꾸어 말하자면, 본 발명의 접속 장치 (검사 장치)는 높은 전극 밀도는 물론 협피치를 갖는 장치를 다룰 수 있고, 많은 개별 칩들의 동시 검사에 의한 검사를 더 수행할 수 있고 고속 전기 신호 (약 100 MHz 내지 약 10GHz의 고주파수)로 동작 검사를 수행할 수 있다.

도 2는 본 발명의 접속 장치의 제1 실시예의 주요부를 나타낸 단면도이다. 이 접속 장치의 제1 실시예에서, 중심 피봇(center pivot; 41)은 지지 부재(상부 클램프 플레이트)(40)를 갖는 지지축이고, 구형 표면(41a)은 중심 피봇(41)의 하부에 클램핑되고 앞뒤 좌우의 대칭 이동용으로 설정되고, 중심 피봇(41) 상에 모아진다. 또한, 접속 장치는 상하 변위에 대한 일정한 고정 압력을 가하기 위한 압력 인가 수단으로서의 스프링 프로브(42)와, 이 스프링 프로브(42)에 의해 낮은 부하 압력 (핀 당 약 3 내지 50 mH)이 가해지지만 테퍼(경사진)(43c) 대 중심 피봇(41)에 의해 경사 가능한 힘(tiltable force)을 유지하는 압력 부재(압력 플레이트)(43)를 가진다. 접속 장치는 다층 필름(44), 이 다층 필름에 클램핑된 프레임(45), 이 다층 필름(44)과 클램핑 부재(43) 간에 형성된 완충층(46), 이 다층 필름(44) 내에 형성된 접촉 단자(47), 다층 필름(44) 내에 형성된 접촉 단자(47)에 접속된 인출용 배선(48), 다층 필름(44) 내에 형성된 접지층(49)를 더 구비한다. 스프링 프로브(42)를 가진 압력 부재(43) 상에 압력을 가하기 위한 구조는 스프링 프로브(42)의 선단의 변위로부터 일정한 낮은 부하 압력을 구하도록 설계되고, 스프링 프로브(42)를 항상 사용할 필요가 있는 것은 아니다. 지지 수단 (상부 클램프 플레이트, 40)은 회로 기판(50)에 수용된다. 다층 필름(44)의 외연은 프레임(45)으로부터 외측으로 연장하도록 형성되고, 이 연장부는 프레임의 외측 아래에서 매끄럽게 굽혀지고 회로 기판(50)에 고정된다. 이 경우, 인출용 배선(48)은 회로 기판(50)에 배치된 전극(50a)에 전기적으로 접속된다. 이러한 접속을 만들기 위해, 회로 기판(50)의 전극(50a)에는 금속 도금으로 채워진 필릿(51)이 다층 필름(44)에 배치되고 필릿(51)과 전극(50a)은 서로 직접 접촉하게 만들어질 수 있거나 또는 비등방형 도전성 시트(52)나 땜납 등에 접속될 수 있다.

회로 기판(50)은 폴리이미드 수지나 글래스-에폭시 수지와 같은 플라스틱으로 형성될 수 있고 내부 배선(50b)과 접촉 단자들(50c)을 포함한다. 전극(50a)은 예를 들어 필릿(50d)에 의해 내부 배선(50b)의 일부에 접속될 수 있다. 회로 기판(50)과 다층 필름(44)은 예를 들어 다층 필름 클램프 부재(53)와 회로 기판(50) 사이에서 다층 필름(44)을 봉하고 나사(54)로 잠금에 의해 고정될 수 있다.

다층 필름(44)은 가연성이고 바람직하게 주성분이 열저항 수지로 형성된다. 본 실시예에서는, 폴리이미드 수지가 사용된다. 완충층(46)은 일라스토머 (고무와 같이 탄성을 가진 폴리머 물질) 탄성을 가진 물질로 형성된다. 보다 구체적으로는, 실리콘 러버나 그 등가물이 사용된다. 클램핑 부재(43)에 대해 이동 가능한 봉합 공간에 가스를 공급하기 위한 구조가 프레임(45)용으로 사용될 수 있다.

또한, 접촉 단자(47)의 선단 높이의 균일함이 유지될 수 있다면, 완충층이 생략될 수 있다.

접촉 단자(47), 인출용 배선(48), 및 접지층(49)은 도전성 물질로 형성된다. 이 물질에 관한 상세한 정보는 후술한다. 설명을 간단히 하기 위해, 인출용 배선(48)과 접촉 단자(47)로서 도 2에 단지 두개의 접촉 단자들이 도시되어 있으나, 실제로는 복수개의 인출용 배선들(48)과 접촉 단자들(47)이 사용된다.

우선, 본 발명의 접속 장치 (검사 장치)에는, 웨이퍼 상에 배열된 복수개의 반도체 장치들 (칩들) 중에서 하나 또는 복수개의 반도체 장치들이 낮은 접촉 압력으로 (핀당 약 3mN) 동시에 그러나 안정적이고 신뢰적으로, 예를 들면 안정하고 낮은 저항값 0.05Ω 내지 0.1Ω을 갖는 알루미늄이나 땜납으로 형성된, 전극들의 산화된 표면 상에 접촉된다. 이에 따라, 종래 기술에서 필요로 되었던 스크라이빙 동작이 필요하지 않고, 전극 물질 상의 스크라이빙 동작으로 인해 잔해물들이 발생하는 것이 방지될 수 있다. 즉, 전극들(3)의 배열과 부합시키도록 뾰족형 접촉 단자들(47)의 어레이를 배열함에 따라, 프레임(45)에서 지지되는 외연부(44b) 내의 접촉 단자들(47)의 어레이를 구비한 영역(44a)에서, 클램핑 부재(43)의 하부측 상에 형성된 돌출부(43a)는 완충층(46)을 봉하는 다층 필름(44)을 스트레치하여 다층 필름(44) 자체의 슬랙을 제거하는 하부 표면(43b)과 평행하게 정확한 높이를 유지하는 기능을 하고, 돌출된 영역(44a)에 배열된 접촉 단자들(47)의 뾰족한 선단부는 알루미늄이나 땜납과 같은 전극(접촉될 물질)(3)에 평행하게 저 하중의 검사를 수행하고, 뾰족한 접촉 단자(47)는 전극(3)의 표면 상의 산화를 통해 쉽게 부서지고 안정한 저항값 0.05Ω 내지 0.1Ω에서 하부의 도전성 금속 물질에 확실히 접촉된다. 특히, 프레임(45)에서 지지되는 외연부(44b)에서, 다층 필름 자체의 슬랙은, 클램핑 부재(43)의 하부측에 형성된 돌출부(43a)에 의해 정확한 높이로 유지되는 하부 표면(43b)과 평행한 완충층(46)을 봉합하는 돌출부에 의해 제거된다. 영역(44a)의 돌출량은 중심 피봇(41)에 좌우 및 전후로 죄어 클램핑 부재(43) (가압 플레이트)의 하부 표면으로부터의 돌출량을 조정하는 조정 나사(57)에 의해 결정된다. 즉, 돌출량을 결정하기 위한 나사(57)의 하부 에지가 프레임(45)의 상부 표면과 접촉할 때까지, 중심 피봇(41) 상에 중심을 두고 좌우 전후의 크램핑 부재에 형성된 홀에 삽입된 나사(56)가 프레임(45) 내에서 죄어져서 클램핑 부재(43)의 돌출부(43a)가 낮아지고, 완충층(46)을 경유하여, 복수개의 접촉 단자들(47)이 배열되어 있는 영역(44a)은 다층 필름(44)의 슬랙을 제거하기 위해 돌출하도록 한다. 이러한 방법으로, 복수개의 뾰족한 접촉 단자들(47)의 평탄도 및 높이가 매우 정밀하게 ±2㎛ 정도로 유지될 수 있다.

또한, 도 3에 과장되게 도시한 바와 같이, 단일 또는 복수개의 반도체 장치들의 전극(3)을, 대응하는 복수개의 접촉 단자들(47)과 평행하게 만듬에 있어서, 중심 피봇(41) 수단으로 클램핑 부재 (압력 플레이트)(43)를 기울어질 수 있는 상태로 유지하면서, 일정한 고정된 가압력이, 클램핑 부재(43)의 수직 변위에 응답하여 전후 및 좌우에 대해 대칭적으로 설치된 중심 피봇(41) 상에 중심을 둔 스프링 프로브(42)에 의해 인가된다. 즉, 각 핀 당 낮은 하중을 인가하기 위한 컴플라이언스 기구가 대칭적으로 설치된 스프링 프로브(42) 뿐만 아니라 중심 피봇(41) (클램핑 부재 지지축)과 클램핑 부재(43)의 결합 수단에 의해 형성된다. 복수개의 접촉 단자(47)의 첨점들을 하나 또는 복수개의 전극(3) 표면들(3a)에 따라 병치하는 것은 이러한 컴플라이언스 기구에 의해 수행된다. 도 2에 도시된 바와 같이, 중심 피봇(41)은 클램핑 부재(43)의 중심에 배치되고, 클램핑 부재(43)와 중심 피봇의 하부 구형 표면(41a) 위에 배치된 기울어질 수 있는 접촉 상태의 테퍼 (틸트)(43c)를 이용하여, 초기 상태에서, 초기 특정 위치가 스프링 프로브(42)의 가압력에 의해 지정될 수 있다. 그 다음, 컴플라이언스 기구는 스프링 프로브(42) 뿐만 아니라 중심 피봇(41) (클램핑 부재 지지축)과 클램핑 부재(43)에 의해 형성되어, 도 3에 도시된 바와 같이, 접촉 단자들(47)의 뾰족한 선단들이 전극들(3)을 접촉되기 시작할 때, 클램핑 부재(43)의 테퍼(틸트)(43c)가 중심 피봇(41)의 축을 중심 축으로 하여 중심 피봇의 하부 구형 표면(41a)의 일부를 문지른다. 그런 다음 중심 피봇의 하부 구형 표면(41a)은 클램핑 부재(43)의 테퍼(틸트)(43c)로부터 분리되고, 그 다음 클램핑 부재(43)는 전극(3)의 전체 표면(3a)을 따르도록 기울어지고, 복수개의 뾰족한 접촉 단자들이 구비되어 있는 표면을 전극(3)의 전체 표면(3a)과 평행하게 만듬에 따라, 각각의 접촉 단자 첨점들의 높이에 있어 ±2㎛ 이상의 변량들이 완충층(46)의 국부적인 변형(warping)에 의해 흡수되어, 접속이 행해지는 반도체 웨이퍼(1) 상에 배열된 전극(물질)(3)의 높이가 변량 ±5㎛ 이내에서 유지되고, 균일한, 낮은 하중의 프로빙(핀당 약 3mN 내지 50mN)가 달성될 수 있다.

그러므로, 상술한 바와 같이, 다층 필름(44)에 대한 접촉 단자들(47)이 배열되어 있는 영역(44)에 대해 클램핑 부재(43)의 돌출부(43)로 완충층(46)을 경유하여 다층 필름(44)에 돌출부를 형성함에 의해, 그리고 중심 피봇(41) 내의 클램핑 부재(43)의 기울어질 수 있는 지지로, 복수개의 뾰족한 접촉 단자들(47)이 구비된 표면을 전극(3)의 전체 표면(3a)에 평행하게 만듦에 의해, 복수개의 분리된 칩들의 균일한, 낮은 하중의 검사 (핀당 약 3mN 내지 50mN)이 안정적인 낮은 저항값 0.05Ω 내지 0.1Ω으로 동시에 수행될 수 있다. 물론, 같은 종류의 검사가 하나의 칩에 대해서도 달성될 수 있다.

또한, 도 4에 도시된 바와 같이 접촉 단자들(47) 각각에 접속된 인출용 배선(48)에 대해 절연막(66, 74)에 대향하고 봉하도록 접지층(49)을 배치함에 의해, 절연막(66, 74)의 도전율εr, 인출용 배선(48)과 접지층(49) 간의 갭인 두께 h와 인출용 배선(48)의 폭 w이 적당한 값으로 설정될 수 있고, 인출용 배선(48)의 임피던스 Z0를 약 50Ω으로 설정함으로써 테스터 회로와의 임피던스 매칭이 달성될 수 있다. 그 결과, 인출용 배선(48)을 경유하여 보내진 전기 신호들의 변형과 감쇄가 방지될 수 있고, 고주파수의 전기 신호들 (약 100MHz로부터 10GHz 정도 까지의 고주파수)이 전기 특성의 검사가 수행되는 반도체 장치 및 테스터에 이용될 수 있다.

상술한 바와 같이, 다층 필름(44)에서는 각각의 단자들(47)에 접속된 인출용 배선(48)에 대한 절연막(66, 74)을 봉하는 접지층(49)의 임피던스가 약 50Ω에서 테스터 회로의 임피던스와 부합될 수 있다. 다른 프로브들 (접촉 단자들)의 길이는 접촉 단자 부분(47)으로만 되어 (0.05mm 내지 0.5mm), 테스터 회로와의 임피던스 부합이 가능하고, 고속의 전기 신호들의 변형이 감소될 수 있으며, 검사를 받는 반도체 장치의 전기적 특성들의 검사가 고속의 전기 신호들로 수행될 수 있다.

도 5는 본 발명의 제2 실시예에 따른 접속 장치의 주요 부분을 나타낸다. 본 실시예의 접속 장치에서는, 다층 필름(44)의 경계에서 회로 기판(50) 아래에 배치된 인출용 배선(48)의 상부 에지에 금속 도금으로 채워진 필릿(51)이 회로 기판(50)의 하부면에 형성된 전극(50a)과 직접 접촉되거나, 비등방형 도전성 시트(52)나 땜납에 의해 접속될 수 있다. 즉, 본 발명의 제2 실시예에서는, 상부 에지가 필릿(51)에 의해 다층 필름(44)에 대한 인출용 배선(48)의 에지에 형성될 수 있고, 회로 기판(50) 바닥에 배치된 전극(50a)에 접속될 수 있다. 다른 모든 구조들은 도 2에 도시된 제1 실시예와 동일하다.

도 6은 본 발명의 제3 실시예에 따른 접속 장치의 주요 부분을 나타낸 도면이다. 제3 실시예에서는, 제1 실시예에서 사용된 중심 피봇(41) 대신, 낙핀(knock pin, 55)이 클램핑 부재(43)의 약간 기울어진 상태를 유지하기 위해 사용된다. 더 구체적으로, 4개의 낙핀(55)이 클램핑 부재(43)를 중심으로 그 주위의 전후 및 좌우에 대칭적으로 배치된다. 이 낙핀(55)은 지지 부재(40)에 형성된 상부로 연장된 테퍼 홀(58)에 삽입되고 클램핑 부재(43)에 의해 죄어진다. 다른 모든 구조들은 도 2에 도시된 제1 실시예와 동일하다. 즉, 복수개의 뾰족한 접촉 단자들(47)이 구비된 표면이 단일 또는 복수개의 반도체 장치들 상의 전극(3)의 전체 표면(3a)을 따라 만들어지도록 하기 위해, 도 7에 약간 과장되게 도시한 바와 같이, 클램핑 부재(43)에 배치된 각각의 낙핀(55)을 지지 부재(40)에 형성된 상부로 연장된 테퍼 홀들(58) 아래에서 기울어지게 유지하는 기능에 따라, 일정한 고정된 낮은 하중의 가압력 (핀당 약 3mN 내지 50mN)이, 클램핑 부재(43)의 수직 변위에 응답하여 클램핑 부재(43)에 대해 전후 및 좌우에 대칭적으로 배치된 스프링 프로브(42)에 의해 인가된다. 즉, 핀 당 낮은 하중을 인가하기 위한 컴플라이언스 기구가, 대칭적으로 배치된 스프링 프로브들(42)에 의해서 뿐만 아니라 클램핑 부재(43)에 죄어진 각각의 낙핀(55)과 지지 부재 (상부 클램프 플레이트)에 형성된 상부로 연장된 테퍼 홀들(58) 간의 결합에 의해 형성된다. 복수개의 접촉핀들(47)의 첨점들을 하나의 또는 복수개의 전극(3)의 표면(3a)을 따라 병치시키는 것은 이러한 컴플라이언스 기구에 의해 수행된다.

우선, 도 6에 도시된 바와 같이, 스프링 프로브(42)에 의해 클램핑 부재(43) 상에 가해지는 압력에 의해, 각각의 녹핀(55)의 헤드가 지지 부재(40)의 상면과 직접적으로 접촉하도록 배치된다. 다음으로, 지지 부재(40) 내에 형성된 테퍼 홀(58) 및 클램핑 부재(43) 내에 설치된 각각의 녹핀(55)을 통해 컴플라이언스 기구가 형성되어, 도 7에 도시된 바와 같이, 스프링 프로브(42)에 의해 가해지는 클램핑 부재(43)로의 균일한 압력에 의해 각각의 녹핀(55)이 테퍼 홀로 미끄러져 들어가게 하고, 녹핀(55)의 경사에 의해 클램핑 부재(43)가 전극(3)의 전체 표면(3a) 상을 자유롭게 이동하게 하는 동시에, 복수의 접촉 단자의 표면이 전극(3)의 전체 표면(3a)과 평행하게 되며, 각각의 접촉 단자점의 높이에서의 ±2㎛ 이상의 변동이 완충층(46)의 국부적인 왜곡에 의해 흡수되게 하고, 반도체 웨이퍼 상에 높이 변동 ±2㎛ 이내를 유지하도록 배치된 전극 (재료)(3)와의 접촉이 수행되며, 부하가 적고 균일한 검사 (핀 당 3 내지 50mN)를 실현할 수 있다.

도 8은 본 발명에 따른 접속 장치의 제4 실시예의 주요부를 도시한 단면도이다. 본 접속 장치의 제4 실시예에서, 다층 필름(44)의 경계부에서 배선 기판(50)의 하부에 배치된 인출용 배선(48)의 상단부에서 금속 도금으로 충진된 접속 필릿(51)은, 배선 기판(50)의 하측에 형성된 전극(50a)에 직접 접촉될 수 있고, 또는 이방성 도전 시트(52) 또는 땜납 등에 의해 접속될 수 있다. 즉, 본 발명의 제4 실시예에서, 다층 필름(44)을 위한 인출용 배선(48)의 단부는 필릿(51)에 의해 상단부에 형성되고, 배선 기판(50)의 하면에 배치된 전극(50a)과 접속될 수 있다. 그 외의 모든 구성은 도 6에 도시된 제3 실시예와 동일하다.

도 9는 본 발명의 접속 장치의 제5 실시예의 주요부를 도시하는 도면이다. 제5 실시예에서, 인출용 배선(48)과 접촉 단자(47)를 접속시키기 위한 다층 필름(44)의 구조는 전술한 실시예들과 다르지만, 그 외의 부분들은 도 2, 도 5, 도 6 및 도 8에 도시된 접속 장치와 동일하게 구성된다. 즉, 제5 실시예에서는, 도 9에 도시된 바와 같이, 폴리이미드막(61)은 피검사 장치의 전극(3)이 배열되는 영역에만 형성되며, 복수개의 접촉 단자(47)는 폴리이미드막(61) 내의 전극(3)에 대응하도록 배열된다. 폴리이미드막(61) 상에 형성되어 접촉 단자(47)에 접속되는 전극(62)은 인출용 배선(48)을 형성하는 폴리이미드막(65)의 전극(69)에 이방성 도전 시트(70)를 통해 접속된다. 접속 단자(47)가 형성된 다층 필름(44)은 이방성 도전 시트(70) 및 폴리이미드막(61)의 일체화된 접속에 의해 실현된다. 이러한 다층 필름(44)은 예를 들어 폴리이미드막(65), 인출용 배선(48), 중간 폴리이미드막(66), 접지층(49) 및 폴리이미드 보호막(68)으로 이루어진 배선막에 의해 미리 형성될 수 있다.

도 10은 본 발명의 접속 장치의 제6 실시예의 주요부를 도시하는 도면이다. 제2 실시예에서, 다층 필름(44) 내의 인출용 배선(48)을 접속 단자(47)와 접속시키기 위한 구성은 전술한 실시예들과 다르지만, 그 외의 구성은 도 2, 도 5, 도 6 및 도 8에 도시된 실시예들의 접속 장치와 동일하다. 즉, 제6 실시예에서, 도 10에 도시된 바와 같이, 접속 단자(47)를 이방성 도전 시트(70)를 통해 인출용 배선(48)이 형성된 폴리이미드막(65)의 전극(69)에 접속시킴으로써, 접속 단자(47)가 다층 필름(44)으로 형성된다. 이러한 다층 필름(44)은 폴리이미드막(65), 인출용 배선(48), 중간 폴리이미드막(66), 접지층(49) 및 폴리이미드 보호막(68)으로 구성되는 배선막으로 미리 형성될 수 있다.

도 19a는 본 발명의 접속 장치의 제7 실시예의 주요부를 도시하는 도면이다. 제6 실시예에서, 다층 필름(44) 내의 인출용 배선(48)을 접속 단자(47)와 접속시키기 위한 구성은 전술한 실시예들과 다르지만, 그 외의 구성은 도 2, 도 5, 도 6 및 도 8에 도시된 것과 동일하다. 즉, 도 19a에 도시된 바와 같이, 제7 실시예는, 도 17b와 관련하여 후술되는 실리콘 웨이퍼의 몰드(80) 내에, 피검사 장치의 전극(3)에 대응하도록 배열된 복수의 접촉 단자(47)을 가지며, 접촉 단자(47)와 일체형으로 형성된 전극(200)은 폴리이미드막(65)으로 형성되어 인출용 배선(48)을 형성하는 전극(69)에 접속되며, 폴리이미드막(65), 땜납(201) 및 전극(200)을 일체화 접속함으로써 다층 필름(44)으로 형성된 접촉 단자(47)가 제조된다. 이러한 다층 필름(44)은 폴리이미드막(65), 인출용 배선(48), 중간 폴리이미드막(66), 접지층(49), 및 폴리이미드 보호막(68)으로 구성되는 배선막으로 미리 형성될 수 있다. 폴리이미드막(65)으로 이루어진 전극(69) 및 접촉 단자(47)와 일체형으로 형성된 전극(200)은 보호막을 형성하는 수지(202)로 피복된다. 이러한 수지(202)로는, 예를 들어, 에폭시계 수지, 아크릴계 열경화 수지 또는 열가소성 수지가 이용될 수 있다. 수지(202)의 보호막을 형성하기 위한 방법으로는, 예를 들어, 폴리이미드막(65)의 전극(69)을 접촉 단자(47)의 전극(200)에 땜납 접합한 후, 디스펜서에서 실리콘 웨이퍼 몰드(80)와 폴리이미드막(65) 사이의 갭에 수지(202)를 도포하고 열경화시킴으로써 보호막을 형성하는 방법이 있으며, 대안으로는 접촉 단자(47)를 구성하는 실리콘 웨이퍼 몰드(80)와 땜납(201)이 형성된 다층 필름(44) 사이에 수지(202)를 주입하고, 가압 및 가열 후, 전극(69)과 전극(200) 사이에 땜납(201)를 접속시킴으로써 수지층(202)이 이루어질 수 있다. 결정화된 주석/납 혼합물 또는 주석-납 땜납이 보호막 형성 시에 땜납으로서 사용될 수 있다. 수지(202)는 생략될 수 있다.

도 19b는 본 발명의 접속 장치의 제8 실시예의 주요부를 도시하는 도면이다. 제8 실시예에서, 다층 필름(44) 내의 인출용 배선(48)을 접속 단자(47)와 접속시키기 위한 구성은 전술한 실시예들과 다르지만, 그 외의 구성은 도 2, 도 5, 도 6 및 도 8에 도시된 것과 동일하다. 즉, 도 19b에 도시된 바와 같이, 제8 실시예에서는, 접촉 단자(47)가 땜납(201)을 통해 인출용 배선(48)을 형성하는 폴리이미드막(65)의 전극(69)에 접속되게 함으로써, 접촉 단자(47)가 형성된 다층 필름(44)이 구성된다. 이러한 다층 필름(44)은 폴리이미드막(65), 인출용 배선(48), 중간 폴리이미드막(66), 접지층(49), 및 폴리이미드 보호막(68)으로 구성되는 배선막으로 미리 형성될 수 있다. 폴리이미드막(65)으로 이루어진 전극(69) 및 접촉 단자(47)와 일체형으로 형성된 전극(200)은 보호막을 형성하는 수지(202)로 피복된다. 이러한 수지(202)로는, 예를 들어, 에폭시계 수지, 아크릴계 열경화 수지, 또는 열가소성 수지가 이용될 수 있다. 결정화된 주석/납 혼합물 또는 주석-납 땜납이 보호막 형성 시에 땜납으로서 사용될 수 있다.

도 20a는 본 발명의 접속 장치의 제9 실시예의 주요부를 도시하는 도면이다. 제9 실시예에서, 다층 필름(44) 내의 인출용 배선(48)을 접속 단자(47)와 접속시키기 위한 구성은 전술한 실시예들과 다르지만, 그 외의 구성은 도 2, 도 5, 도 6 및 도 8에 도시된 것과 동일하다. 즉, 도 20a에 도시된 바와 같이, 제9 실시예에서는, 도 17b와 관련하여 후술되는 실리콘 웨이퍼의 몰드(80) 내에, 피검사 장치의 전극(3)에 대응하도록 배열된 복수의 접촉 단자(47)를 가지며, 접촉 단자(47)와 일체형으로 형성된 전극(200)은 폴리이미드막(65) 내에 형성되어 인출용 배선(48)을 형성하는 땜납 필릿 전극(203)에 접속되며, 폴리이미드막(65), 땜납 필릿 전극(203) 및 전극(200)을 일체화 접속하여 다층 필름(44)을 형성한다. 이러한 다층 필름(44) 및 수지 보호막(202)의 구조는 제7 실시예와 동일하다. 땜납 필릿 전극(203)은 인출용 배선(48) 내에 땜납 도금을 형성함으로써 제조될 수 있다.

도 20b는 본 발명의 접속 장치의 제10 실시예의 주요부를 도시하는 도면이다. 제10 실시예의 접속 장치에서, 접촉 단자(47)와 다층 필름(44) 내의 인출용 배선(48)을 접속하는 부분은 접촉 단자(47) 상에 직접 접촉된다는 점에서 도 20a와 상이하지만, 그 외의 구성은 도 20a의 제9 실시예와 마찬가지로 도 2, 도 5, 도 6,및 도 8에 도시된 것과 동일하다.

도 21a는 본 발명의 접속 장치의 제11 실시예의 주요부를 도시하는 도면이다. 제11 실시예에서, 다층 필름(44) 내의 인출용 배선(48)을 접속 단자(47)와 접속시키기 위한 구성은 전술한 실시예들과 다르지만, 그 외의 구성은 도 2, 도 5, 도 6, 및 도 8에 도시된 것과 동일하다. 즉, 도 21a에 도시된 바와 같이, 제11 실시예에서는, 도 17b와 관련하여 후술되는 실리콘 웨이퍼의 몰드(80) 내에, 피검사 장치의 전극(3)에 대응하도록 배열된 복수의 접촉 단자(47)를 가지며, 각각의 접촉 단자와 일체형으로 형성된 전극(200)의 표면 상에 형성되는 주석 도금(204), 및 인출용 배선(48)을 형성하는 폴리이미드막(65)의 전극(69) 상에 형성되는 금 도금(205)은 가열 팽창 처리되고, 납 합금 및 전극(65)과 전극(200)을 일체화하여 형성된 접촉 단자(47)를 포함하는 다층 필름을 형성함으로써 접속된다.

이러한 다층 필름(44)은 폴리이미드막(65), 인출용 배선(48), 중간 폴리이미드막(66), 접지층(49), 및 폴리이미드 보호막(68)으로 구성되는 배선막으로 미리 형성될 수 있다.

주석 도금(204) 대신 금 도금을 하고, 금 도금(205) 대신 주석 도금을 하여, 열 팽창을 위한 주석/금 합금이 재료의 상호 치환에 의해 형성되게 할 수 있다.

도 21b는 본 발명의 접속 장치의 제12 실시예의 접속 단자가 배열된 다층 필름의 주요부를 도시하는 도면이다. 이러한 접속 장치의 제12 실시예에서, 접촉 단자(47)와 다층 필름(44) 내의 인출용 배선(48)을 접속하는 부분은 접촉 단자(47) 상에 직접 접촉된다는 점에서 도 2a와 상이하지만, 그 외의 구성은 도 2a의 제11실시예와 마찬가지로 도 2, 도 5, 도 6, 및 도 8에 도시된 것과 동일하다.

상기 언급된 제1 내지 22 실시예에서, 접촉 단자(47)는 도전성 재료로 이루어졌다. 접촉 단자(47)는 다층 필름 (배선 필름)(44)보다 단단한 재료로 형성되어 검사 대상의 전극과 직접 접촉할 때 보다 안전한 접촉을 보장하게 할 수 있다.

접촉 단자의 배치 및 인출용 배선(48)의 배선 패턴은 반도체 집적 회로와 같은피검사 대상물의 전극 패턴에 대응하는 다양한 유형으로 구성된다. 이들 패턴의 제1 및 제2 실시예는 도 11 및 도 12에 도시된다.

도 11a는 폴리이미드막으로 형성되는 접촉 단자 및 인출용 배선의 일 실시예 나타내는 평면도이다. 도 11b는 굴곡된 상태에서의 다층 필름을 나타내는 동일한 접촉 단자 및 인출용 배선을 나타내는 사시도이다. 도 12a는 폴리이미드막으로 형성되는 접촉 단자 및 인출용 배선의 다른 실시예를 나타내는 평면도이다. 도 12b는 굴곡된 상태에서의 다층 필름을 나타내는 동일한 접촉 단자 및 인출용 배선을 나타내는 사시도이다. 이런 도면들에 있어서, 설명을 간략화하기 위하여 접촉 단자 및 인출용 배선의 수는 감소되고 저밀도로 표시된다. 물론 실제 사용에 있어서는 다수의 접촉 단자가 설치될 수 있으며, 고밀도 구성이 사용된다.

예컨데 도 11a, 11b 및 12a, 12b에 도시된 바와 같이, 접속 장치는 다층 필름(44) 상에서 폴리이미드 수지로 이루어지며, 인출용 배선(48)의 한단은 피검사 장치의 전극(3)과 대응하는 위치에 설치된 접촉 단자(47)에 접속되고, 인출용 배선(48)의 다른 다층 필름(44)의 주연부에 설치된 필릿에 접속된다. 이런 인출용 배선(48)은 다양한 구성으로 배선될 수 있다. 예컨데, 배선은 한 방향으로 인출될수 있거나, 또는 방사형으로 인출될 수 있다. 더욱 특히, 다층 필름(44)은 사각형으로 형성되고, 도 12a 및 12b의 제1 실시예에 도시된 바와 같이 다층 필름(44) 상에서 사각형의 각 변에 설치된 필릿(51)에 접속된다. 다층 필름(44)은 제2 실시예에서의 도 11a 및 11b의 직사각형으로 형성되고, 양 단부에서 필릿(51)과 접속된다.

다음으로, 이들 실시예의 접속 장치를 제조하기 위한 개념이 설명된다.

전기 신호를 피검사 장치에 전송하기 위한 접속 장치용 배선을 인출하는 방법으로서, 예컨데, 피검사 장치가 LSI의 표면 상의 전극으로 형성된 웨이퍼(LSI)일 때, 공정은 다음과 같이 설명된다. 먼저, 도 11a 및 12a에 도시된 바와 같이, 적용가능한 LSI 웨이퍼의 영역(101)보다 큰 크기의 실리콘 웨이퍼용 접촉 단자 몰딩(102)이 사용되며, 이산화 실리콘의 마스크는 적용가능한 LSI 웨이퍼와 같은 영역(101)에서 접촉 단자(47)를 형성하는데 사용되는 몰딩 및 홀로서 실리콘 웨이퍼의 이방성 에칭에 의해 형성된다. 그 후, 이렇게 제조된 몰딩을 사용하여, 접촉 단자(47)를 형성하기 위해 돌기가 형성된다. 더욱이, 폴리이미드막 및 인출용 배선(48)으로 이루어지는 다층 필름(44)은 접촉 단자 몰딩(102)의 표면에 접속된다. 도 11a에 도시된 바와 같이, 필요에 따라 다층 필름(44)에 개구(103)가 형성된다. 그 후, 접촉 단자(47)에 형성된 영역은 도 11b 또는 도 12b에 도시된 바와 같이 적용가능한 LSI 웨이퍼 상의 검사 영역(101)에 대응하는 다층 필름(44)의 배면 상의 프레임(45)에 고정되고, 다각형으로 휘어진다. 더욱이, 도 2, 5, 6 및 8에 도시된 바와 같이, 프레임을 갖는 클램핑 부재(43)와 다층 필름(46) 사이에 완충층(46)을개재하여, 일체화된 형상으로 설치된 후 접촉 단자(47)는 제거되고, 상부 고정 기판(40) 및 배선 기판(50)이 적치된다. 인출용 배선(48)의 필릿(51)은 도전성 시트(52) 또는 땜납으로 상기 배선 기판(50)의 전극(50a)에 접속되며, 다층 필름 클램핑 부재(53)는 배선 기판(50)에 나사(54)에 의해 접속된다.

상술한 예는 피검사 장치의 웨이퍼 상에 형성된 반도체 장치의 모든 전극에 일괄하여 접촉이 일어나는 경우를 설명하고 있지만, 본 발명은 이런 예에 한정되지 않는다. 예컨데, 반도체 장치를 개별적으로 검사하거나 또는 임의 개수의 반도체 장치를 동시에 검사하는 접속 장치용 다층 필름이 웨이퍼 크기보다 작은 영역으로 제조된다.

본 발명의 접속 장치의 제1 실시예의 접촉 단자용 제조 및 제조 방법이 다음에 설명된다.

도 13에 도시된 접촉 단자부는 다층 필름으로서 하층에서 폴리이미드막(71)을 가지며, 돌기(선단)를 형성하기 위한 범프(72)와, 이 선단에 피착된 적층막(73)을 또한 가진다. 폴리이미드막(71)의 일면(기판 대향면)은 인출용 배선(48), 폴리이미드막(71), 접지층(49), 및 폴리이미드보호막(75)에 의해 형성된다. 인출용 배선(48)은 그 일단이 범프(72)와 접촉하도록 설치된다. 접촉 단자(47)는 예컨데 그 선단이 각뿔 형상의 범프(72)로 형성되며, 이 범프(72)의 선단의 표면 상에 형성된 적층막(73)으로 형성된다. 이 범프(72)는 예컨데 고강도를 가지며 적층되기 쉬운 니켈로 형성된다. 적층막(73)은 로듐으로 형성되며, 니켈막보다 강도가 높다. 로듐을 적층막(73)으로서 사용하는 이유는 로듐의 강도가 니켈막보다 상당히 높기 때문이다.

본 발명의 접속 장치의 제1 실시예에서 접촉 단자용 일반적인 크기는 도 13에 도시된다. 더욱 특히, 예컨데 0.13mm 또는 0.1mm와 같은 0.2mm 이하의 협피치를 갖는 전극을 갖는 반도체 장치와 비교하여 접지막(49) 및 폴리이미드 보호막(75)은 약 5μm의 두께를 가지며, 폴리이미드막(74)은 약 50μm의 두께를 가지며, 폴리이미드막(71)은 약 20μm의 두께를 가지며, 접촉 단자(47)의 선단은 약 28μm의 높이를 가지며, 선단의 저면의 폭은 약 40μm이다. 제1 실시예에서, 저면의 일단은 예컨데 10 내지 60μm의 사각뿔 형상의 일단을 갖는 접촉 단자의 일단으로 구성된다. 사각뿔용 이런 다이는 리소그래피 기술에 의한 패턴으로서 형성되므로, 그 크기가 고정밀도로 결정될 수 있다. 첨예한(shape) 형상은 이방성 에칭으로 형성되어 달성될 수 있다. 특히, 선단은 첨예한 형상으로 이루어질 수 있으며, 다른 실시예와 동일하게 된다.

본 실시예의 접촉 단자(47)는 10 내지 20μm 범위에서 0.1mm 보다 좁은 전극 피치를 갖는 반도체 장치에 더 용이하게 적용가능하게 된다. 더욱 특히, 접촉 단자(47)의 저면의 일단은 5μm의 크기로 용이하게 형성될 수 있다. 다층 필름에 있어서, 접촉 단자(47)의 높이는 형성 동안 ±2μm 정밀도로 달성될 수 있으며, 그 결과 다수의 접촉 단자(47)로 병설된 영역(44a) 상에 클램핑 부재(클램프 플레이트)(43)를 사용하여 완충재(46)를 둘러싸며 돌기에 의해 다층 필름 그 자체에 슬랙을 제거할 때, 접촉 단자(47)의 고 정밀도는 ±2μm 이내의 정밀도로 얻어질 수 있다. 따라서, 저 하중(약 핀당 3 내지 50mN)으로 안정된 반도체 장치 상에 전극(3)어레이의 검사가 달성될 수 있다.

접촉 단자(47)의 선단에 대한 첨예한 형상을 선택하는 이유는 다음과 같다.

피검사 장치의 전극(3)용 알루미늄과 같은 물질을 사용하는 경우, 산화된 표면이 형성되어, 접촉 시에 저항이 불안정하게 된다. 이런 종류의 전극(3)에서, 안정된 저항값은 저항의 변동이 0.5Ω 이하일 때 선단이 전극(3)의 산화된 표면을 통해 파괴되고 만족할만한 접촉을 유지할 수 있게 접촉 단자에 요구되도록 얻어질 수 있다. 종래 기술에서 설명한 바와 같이, 접촉 단자(47)의 선단에 반원형을 사용할 때 핀 당 300mN 보다 큰 접촉 압력이 전극을 접촉 단자에 러빙(rubbing)하는 데 요구된다. 한편, 접촉 단자의 선단이 직경 10 내지 30μm 범위의 평탄부를 가질때, 전극을 접촉 단자에 러빙하는 데에는 핀 당 100mN 보다 큰 접촉 압력이 요구된다. 결과적으로, 산화막에 포함된 전극 재료 파편이 발생되어 배선 간의 전기 단락 및 이물질 발생의 원인이 되며, 100mN를 초과하는 큰 접촉 압력이 전극 또는 전극 바로 아래의 소자에 손상을 일으킨다.

그러나, 본 발명의 실시예에서 첨예한 선단으로서 접촉 단자(47)를 사용할 때, 핀 당 약 3 내지 50mN의 접촉 압력은 압력에 의하여 0.5Ω내로 안정된 저항에서 통전을 달성하며, 전극(3)에서 돌출되지 않는다. 결국, 저 핀압력은 전극과 접촉하는데 충분하여 전극 또는 전극 바로 아래의 소자에 손상을 일으키지 않게 된다. 또한, 핀 압력을 모든 접촉 단자에 인가하는데 필요한 힘은 감소될 수 있다. 그 결과, 프로버(prober) 구동 장치의 하중 저항은 이런 접속 장치를 사용하는 장비에서 감소될 수 있어, 제조 비용은 따라서 감소될 수 있다.

100mN의 하중이, 저면의 일면이 약 40μm인 사각뿔 구조로 전극에 돌출됨에 의해 핀 당 인가된다면, 선단이 30μm 보다 작다면, 첨예한 형상은 접촉 단자에 사용될 필요가 없다. 그러나, 상술한 이유와 같이, 선단 영역은 가능한 한 5μm 이하로 감소된 표면 영역을 갖는 선단을 얻기 위하여 감소되야만 한다.

또한, 첨예한 선단을 갖는 접촉 단자(47)를 사용하여 전극(3)이 돌출 또는 가우징(gouging)되지 않음을 보장하며, 약 3 내지 50mN의 저압력은 접촉하는 데 충분하여 어떠한 파편이 전극 물질로부터 발생하지 않게 된다. 그 결과, 검사 후 전극 물질 파편을 제거하기 위한 세정 공정이 요구되지 않아, 제조 비용이 감소될 수 있다.

다음으로, 접속 장치 (검사 장치)를 형성하는 제조 공정은 도 14 및 도 15를 참조하여 도 2, 도 5, 도 6, 및 도 8에 도시된다. 특히, 도 2에 도시된 접속 장치를 형성하는 제조 공정에서, 도 14 및 15의 제조 공정 절차는 실리콘 웨이퍼(80)용 다이 상에 이방성 에칭에 의해 형성된 사각형 홀의 활용을 도시하는데 사용되며, 사각뿔 접촉 단자 일단으로 형성된 박막 상태에서 자유자재로 조정가능한 접속 장치는 중심 피봇(41)에 의해 완충층(46) 및 스프링 프로브(42)에 의하여 조립될 수 있다.

도 14a를 참조하여 공정이 먼저 구현된다. 이 공정에서, 실리콘 산화막(81)은 0.2μm 내지 0.6μm의 두께를 갖는 실리콘 웨이퍼(80)의 (100)면의 양단 상에 열산화에 의해 약 0.5μm로 형성된다. 다음으로, 실리콘 산화막(81)의 에칭은 포토레지스트 마스킹에 의해 수행된다. 이방성 에칭은 마스크로서 실리콘 산화막(81), 및 (111) 면으로 둘러싸인 사각뿔 형상으로 에칭된 홀(80a)을 사용하여 실리콘 웨이퍼(80)상에서 달성된다. 달리 말하자면, 사각뿔 형상의 홀(80a)은 실리콘 산화막(81)을 마스크로서 사용하여 이방성 에칭에 의해 (111) 면내에 에칭된다.

다음으로, 도 14b에 도시된 공정이 구현된다. 이 공정에서, 실리콘 산화막(82)은 비등방적으로 에칭된 실리콘 웨이퍼(80)의 (111) 면 상에 웨트 산소로 열 산화에 의해 약 0.5μm로 형성된다. 다음으로, 도전성 피복(83)은 실리콘 산화막(82)에 형성되고 폴리이미드막(84, 71)은 도전성 피복(83)의 표면 상에 다층 필름으로서 형성된다. 접촉 단자(47)가 형성되는 위치에서 도전성 피복(83)의 표면 아래의 폴리이미드막(84, 71)을 제거한 후, 주 구성요소로서 고강도 니켈을 사용하여 전기적 적층은 폴리이미드막(84, 71)이 제거되고 범프(85, 72)가 접촉 단자로서 형성되는 노출된 개구에서 전극으로서 도전성 피복(83)으로 수행된다. 전기 도금된 접촉 단자(47)와 같은 범프(85, 72) 형성용 재료로서 니켈 이외에, 구리가 제안된 바 있으나, 구리(Cu)는 비교적 연성이어서 단독으로 사용될 수는 없다.

다음으로, 도 14의 (c)에 도시한 공정이 수행된다. 이 공정에서, 스퍼터링 공정 또는 증착 공정에 의해 범프(85, 72) 및 폴리이미드막(84)의 표면 상에 구리층이 형성되어 대략 1㎛ 두께의 도전성막을 형성한다. 포토레지스트 공정에 의해 인출용 배선(48)이 형성되어 이 표면 상에 배선을 형성하며, 이어서 폴리이미드막(84)의 표면 상에 중간 폴리이미드막(86, 74)이 형성된다. 다음으로, 이 표면 상에 접지층(49)이 형성되고 그 표면 상에 폴리이미드 보호막(87, 75)이 더 형성된다.

그 후, 도 14의 (d)에 도시한 공정이 수행된다. 이 공정에서, 프레임(45)이 보호용 폴리이미드막(87)의 표면에 위치 결정되어 접착되며, 그 후 실리콘 코팅 재료가 프레임(45)의 내측에 완충층(46)으로서 공급된다. 이 실시예에서는, 실리콘 코팅 재료로서, 예를 들어 경도(JISA) 15 내지 70, 및 두께 0.5 내지 3㎜의 엘라스토머가 사용된다. 그러나, 코팅 재료는 엘라스토머에 한정되는 것은 아니다. 엘라스토머는 시트 형태의 엘라스토머로서 사용될 수 있으며, 엘라스토머 자체가 사용될 필요는 없다. 완충층(46)은 복수의 접촉 단자(47)가 반도체 웨이퍼(1) 상에 배열된 전극(3)과 접촉하는 동안 이들 복수의 접촉 단자(47)의 각 접점으로부터의 전체 접촉 충격을 완화시키는 기능을 한다. 또한, 반도체 웨이퍼(1) 상에 배열된 전극(3)의 높이가 ±0.5㎛ 내로 변동하는 가운데 균일한 접촉이 수행되는 것을 보장하기 위하여, 개개의 접촉 단자(47)의 높이에서 ±2 ㎛보다 큰 변동을 흡수하도록 완충층(46)이 국부적으로 변형된다. 본 발명의 이러한 특정 실시예에서는, 각각의 핀에 부과된 부하가 낮으므로, 전체 충격을 완화시키는 임무는 작은 임무에 속한다. 따라서, 접촉 단자(47)의 높이 변동을 ±0.5㎛ 내로 유지할 수 있으면, 완충층을 언제나 필요로 하는 것은 아니다. 접촉 단자(47)의 각 점에 대하여 높이 변동을 ±0.5 ㎛ 내로 유지하는 하나의 방법으로서, 다층 필름(44)에 형성된 접촉 단자군(47)을 소정의 레벨로 유지된 실리콘 기판 상에 일괄하여 가압할 수 있다.

다음으로, 도 14의 (e)에 도시한 공정이 수행된다. 이 공정에서, 클램핑 부재(43)는 나사(56)로 프레임(45)에 고정된다.

이어서, 도 15의 (a)에 도시한 공정이 수행된다. 이 공정에서, 실리콘 웨이퍼(80)는, 클램핑 부재(43) 상의 프레임(45)에 나사로 고정된 다층 필름(44) 및 스테인레스 스틸 리드(90)간의 오자형 링(O-ring)(89)을 통해, 다이로서 사용된 실리콘 웨이퍼(80)의 에칭을 위한 스테인레스 클램핑 지그(88)에 장착된다.

다음에, 도 15의 (b)에 도시한 공정이 수행된다. 이 공정에서, 실리콘 웨이퍼(80)와 도전성 커버링(83)에 대하여 에칭 제거가 수행된다.

그 후, 도 15의 (c)에 도시한 공정이 수행된다. 이 공정에서, 클램핑 부재(43) 상의 프레임(45)에 나사로 고정된 다층 필름(44)이 리드(90), 오자형 링(89), 및 클램핑 지그(88)로부터 제거된다. 다음으로, 로듐 도금(91, (73)이 수행되고 나서, 다층 필름 보호용 폴리이미드막(87, 75)의 가장 자리 상의 다층 필름 부재(53)의 위치 결정 및 접착 처리가 수행된다. 니켈과 같은 재료를 포함하는 접촉 단자(47)의 범프[85 (72)]의 표면 상에 로듐 도금[91 (73)]을 수행하는 이유는, 땜납 또는 알루미늄 등의 전극(3) 재료가 부착되는 경향이 적고, 범프(85, 72)의 재료 (니켈)에 비해 경도가 크며, 접점이 산화되지 않고 안정한 저항값을 가지며, 도금을 수행하기 용이하기 때문이다.

다음으로, 도 15의 (d)에 도시한 공정이 수행된다. 이 공정에서, 다층 필름이 외형 설계 치수대로 다듬어지고, 그 후 프레임(45)과 클램핑 부재 (클램프 플레이트)(43) 간의 갭이 나사(57)로 조정되며, 나사(56)의 나사 체결부는 나사(57)의 선단부를 프레임(45)의 상부 가장 자리와 직접 접촉시켜 클램핑 부재(43)가 프레임(45)에 대해 전진되게 하고, 다층 필름(44) 상의 접촉 단자(47)와 배열된 영역(44a) 상의 클램핑 부재(43)의 가압 작용은 완충층(46)에 의해 다층 필름(44) 자체를 적절히 신장시켜서, 다층 필름(44) 자체의 슬랙을 제거하고 접촉 단자의 선단부의 레벨을 ±2 ㎛의 정밀도 내로 유지한다.

다음에, 조립 공정이 수행되며, 박막 프로브 카드(thin-film probe card)를 포함하는 접속 장치 (검사 장치)가 완성된다. 보다 구체적으로, 도 2에 도시한 바와 같이, 다층 필름(44)이 회로 기판(50)에 설치된다. 그 후, 중심 피봇의 하부 구면(41a)이 테퍼부 (경사부)(43c)와 맞물리는 상태로 테퍼부 (경사부)(43c)가 클램핑 부재(43)의 상부 표면 상에 설치된다. 다음에, 스프링 프로브(42)에 부착된 지지 부재 (상부 클램프 플레이트)(40)에 중심 피봇(41)을 설치함과 함께, 다층 필름(44)에 부착된 회로 기판(50)이 박막 프로브 카드를 포함하도록 지지 부재(40)의 가장 자리부에 설치된다.

도 5에 도시한 접속 장치 (검사 장치)를 조립할 때, 우선, 중심 피봇(41)을 클램핑 부재(43)에 설치한 후, 다층 필름(44)을 회로 기판(50)에 부착할 수 있다.

도 6 또는 도 8의 박막 프로브 카드를 제조할 때, 클램핑 부재(43) 상에 중심 피봇(41) 대신 녹핀(knock pin)(55)을 설치하는 이외에, 도 14 및 도 15에 도시한 바와 동일한 공정으로 박막 프로브 카드의 제조를 수행할 수 있다.

도 14의 (c)에 도시한 프레임(45)에 대한 접착 단계 이전의 단계에서, 도 15의 (a) 및 도 15의 (b)에 도시한 실리콘 웨이퍼(80)에 대한 에칭 제거 공정을 수행할 수도 있고, 또는 도 14의 (d)에 도시한 클램핑 부재(43)의 설치 단계 이전의 단계 (도 14의 (c)에 도시한 프레임(45)만을 접착시키는 단계)에서 접착 처리를 수행할 수도 있다.

프레임(45)과 클램핑 부재(43)를 집적시킨 클램프 플레이트(210)를 사용하여 완충층(46)이 필요없게 함으로써, 완충층(46)이 없더라도, 접촉 단자(47)의 선단부 높이의 레벨을 유지할 수 있다.

완충층(46)은 도 22에서 생략되며, 제조 공정의 작업례는 클램프 플레이트(210)를 사용한다.

클램프 플레이트(210)를 사용하는 제조 공정에서, 도 14의 (c)에 도시한 제조 공정이 수행된 후에 도 22의 (a)에 도시한 공정이 수행된다. 이 공정에서, 가장 자리부의 다층 필름 클램프 부재(53) 및 클램프 플레이트(210)는 보호용 폴리이미드막(87, 75)의 표면에 정렬되어 접착된다.

다음으로, 도 22의 (b)의 공정이 수행된다. 이 공정에서, 실리콘 웨이퍼(90)는, 클램핑 부재(43) 상의 프레임(45)에 클램핑된 다층 필름(44)과 스테인레스 스틸 리드(90)간의 오자형 링(89)을 통해, 다이로서 사용된 실리콘 웨이퍼(80)의 에칭을 위한 스테인레스 클램핑 지그(88)에 장착된다.

다음에, 도 22의 (c)의 공정이 수행된다. 이 공정에서는, 실리콘 웨이퍼(80) 및 도전성 커버링(83)에 대한 에칭 제거가 수행된다.

그 후, 도 22의 (d)에 도시한 공정이 수행된다. 이 공정에서, 클램핑 부재(43) 상의 프레임(45)에 나사로 고정된 다층 필름(44)은 리드(90), 오자형 링(89), 및 클램핑 지그(88)로부터 제거된다. 다음으로, 로듐 도금(91, 73)이 제공되고, 다층 필름(44)이 외형 설계 치수대로 다듬어진다.

조립 공정이 도 15에서와 동일하게 수행되어, 박막 프로브 카드를 포함하는 접속 장치 (검사 장치)가 완성된다.

다음으로, 도 9에 도시한 접속 장치 (검사 장치)를 형성하는 제조 공정을 도 16을 참조하여 설명한다. 도 14 및 도 15에서와 동일한 공정들은 다음의 설명에서 생략한다.

도 16의 (a)에 도시한 바와 같이, 앞서 도 14의 (b)에 도시한 이방성 에칭 웨이퍼(80)의 표면상의 이산화 실리콘막(82) 상에 도전성 피복(83)이 형성된다. 다음에, 도전성 피복(83) 표면의 개구부에 폴리이미드막(84, 61)을 도금하고 접촉 단자용 범프(85)를 형성한 후에, 스퍼터링 또는 물리적 증착법에 의해 구리층을 형성하여 범프(85) 및 폴리이미드막(84, 61)의 표면 상에 대략 1 ㎛ 두께의 도전성막을 형성하고, 그 표면 상에 포토레지스트 마스킹에 의해 전극(62)을 형성한다.

다음으로, 도 16의 (b)에 도시한 바와 같이, 인출용 배선(48)을 구비하여 미리 형성되어 외형 설계 치수대로 다듬어진 다층 필름(44)의 필릿(69)에 이방성 도전 시트(70)에 의해 전극(62)이 접속된다. 이 다층 필름(44)은, 예를 들어 폴리이미드막(65), 인출용 배선(48), 중간 폴리이미드막(66), 접지층(49), 및 폴리이미드 보호막(68)을 포함하는 배선막으로부터 사전에 형성될 수 있다. 필릿(69)와 전극(62)을 접속할 때, 이방성 도전성 시트(70)로서 anisolm (Hitachi Chemical Co., Ltd.)을 사용할 수 있으며, 또는 접속용으로 땜납을 사용할 수도 있다.

다음에, 도 16의 (c)에 도시한 바와 같이, 실리콘 웨이퍼(8)를 제거함으로써, 접촉 단자(47)를 구비한 다층 필름(44)이 얻어진다.

접촉 단자(47)를 형성한 실리콘 웨이퍼(80)의 제거 방법으로서는, 실리콘 및 이산화 실리콘을 에칭 제거하는 방법, 또는 도전성 피복(83)으로서 크롬을 사용하여, 크롬을 선택적으로 에칭 제거함으로써, 접촉 단자의 다이로서 사용된 실리콘 웨이퍼의 표면을 산화시켜 이산화 실리콘층(82)을 형성한 실리콘 웨이퍼(80)로부터 직접적으로 접촉 단자를 형성한 폴리이미드막(84)을 박리하는 방법이 있으며, 어느 쪽의 방법을 사용해도 좋다.

또, 크롬을 선택적으로 에칭 제거하는 경우에는, 예를 들면, 염화 알루미늄, 결정수(water of hydration), 염산 및 물의 혼합액으로 50℃에서 4 시간 정도의 에칭을 실시하면 된다.

또한, 접촉 단자(47)를 형성한 실리콘 웨이퍼(80)의 제거 방법으로서는, 도전성 피복(83)으로서, 금, 로듐 등의 귀금속을 사용하여, 이산화 실리콘막의 표면에 형성하여, 도전성 피복(832)과의 계면을 기계적으로 박리하는 방법을 이용해도 좋다.

다음에, 도 16의 (d)에 도시한 바와 같이, 보호용 폴리이미드막(68)의 표면에, 프레임(45) 및 클램핑 부재(53)를 위치 정렬하여 접착하고, 접촉 단자(47)에 로듐 도금(91)을 실시한다.

다음, 도 16e에 도시된 바와 같이, 실리콘 피복재가 완충층(46)으로서 프레임(45) 내에 공급된 다음, 프레임(45)과 클램핑 부재(43) 간의 갭이 좁아지고, 큐션층(46)을 통해 다층 필름(44) 내의 접촉 단자(47)를 구비하여 배열된 영역(44a) 상의 클램핑 부재(43)를 누름으로써 다층 필름(44) 자체 내의 슬랙이 제거되므로써, 접촉 단자(47)의 선단 레벨이 ±2 ㎛로 유지될 수 있다.

시트형의 엘라스토머가 완충층(46)으로서 사용될 수 있고 또는 완충층(46)이 제거될 수도 있다.

다음, 도 2에서 도시된 바와 같이, 다층 필름(44)이 회로판(50)에 부착되고, 중심 피봇(41)이 클램핑 부재(43)에 설치되어 박막 프로브 카드가 완료된다.

도 5에 도시된 접속 장치(검사 장치)를 어셈블링하면, 일단 클램핑 부재(43)에 중심 피봇(41)을 부착한 다음, 다층 필름(44)을 회로 기판(50)에 설치할 수 있다.

도 16에 도시된 제조 방법에서, 도전 이방성 시트(70)가 다층 필름(44) 상의 필릿(69)과, 접촉 단자용의 범프(85) 상에 형성된 전극(62) 사이에 전기적 연속성을 이루도록 사용되지만, 땜납, 또는 Sn-Ag (주석-은) 또는 Sn-Au (주석-금) 등의 금속 합금으로도 연속성이 이루어질 수 있다.

접속 장치 (검사 장치)를 형성하기 위해 도 10에 도시된 제조 공정은, 도 17을 참조로 하면서 다음에 설명하기로 한다. 공정은 도 14 및 도 15에서와 동일하므로 다음의 설명에서 생략하기로 한다.

도 17a에 도시된 바와 같이, 도전성 피복(83)이 도 14b에 앞서 도시된 이방성 에칭 웨이퍼(80)의 표면 상의 실리콘 이산화막(82) 상에 형성된다. 다음, 도전성 피복(83)의 표면의 개구부에 폴리이미드 막(84)을 도금한 다음, 접촉 단자용의 범프(85)가 형성된다.

다음, 폴리이미드 막(84)에 대한 에칭 제거 방법을 도 17b에 도시한다.

도 17c에 도시된 바와 같이, 인출용 배선(48)이 미리 형성되고, 접촉 단자용 범프(85)가 도전 이방성 시트(70)에 의해 배선막(48) 상의 필릿(69)에 접속되어 플로파일 디멘젼을 설계한다.

다음, 도 17d에서, 접촉 단자(47)를 갖는 다층 필름(44)이 실리콘 웨이퍼(80)를 에칭 제거함으로써 배선막(64) 상에 형성된다.

다음 도 17e에서 도시된 바와 같이, 도 16e에서 미리 설명된 공정와 동일한 공정로, 동일한 구조가 형성된다.

후속하는 공정의 설명은 이러한 공정이 도 16에서 미리 도시된 공정와 동일하기 때문에 생략한다.

도 17에서 도시된 제조 방법에서, 도전 이방성 시트(70)가 다층 필름(44) 상의 필릿(69)과 접촉 단자용 범프(85) 와의 사이에 전기적 연속성을 이루기 위해 사용되었다. 그러나, 연속성은 땜납, 또는 Sn-Ag (주석-은) 또는 Sn-Au (주석-금) 등의 금속 합금으로도 연속성이 이루어질 수 있다.

접속 장치 (검사 장치)를 형성하기 위해 도 19에 도시된 제조 공정은, 도 23을 참조로 하면서 다음에 설명하기로 한다. 공정은 도 14 및 15에서와 동일하므로 다음의 설명에서 생략하기로 한다.

도 23a에 도시된 바와 같이, 도전성 피복(83)이 도 14b에 앞서 도시된 이방성 에칭 웨이퍼(80)의 표면 상의 실리콘 이산화막(82) 상에 형성된다. 다음, 도전성 피복(83)의 표면의 개구부에 폴리이미드막(84)을 도금한 다음, 접촉 단자용의 범프(85)가 전극(200)과 일체로 되어 형성되고, 전극(200) 상에 금 도금이 형성된다.

다음, 도 23b에 폴리이미드막(84)에 대한 에칭 제거 방법을 도시한다.

도 23c에 도시된 바와 같이, 인출용 배선(48)이 미리 형성되고, 접촉 단자에 대한 전극(200)이 땜납(201)에 의해 다층 필름(44)의 필릿(69)에 접속되어 외부 프로파일 디멘젼을 설계한다. 프레임(45)이 다층 필름(44)에 접착된 다음, 실리콘 피복재가 완충층(46)으로서 프레임(45) 내로 제공된다.

다음, 도 23d의 공정은 도 14에 도시된 공정와 동일하게 실행된다.

이러한 공정에서, 나사(56)에 의해 클램핑 부재(43) 상의 프레임(45)에 클랩핑된 다층 필름(44)을 갖는 실리콘 웨이퍼(80)가 스테인레스 스틸 리드(90) 사이의 오자형 링(89)을 통해 스테인레스 클램핑 지그(88)에 장착되고, 실리콘 웨이퍼(80)와 도전성 피복(83)에 대한 에칭 제거가 실행된다.

다음, 도 23e에 도시된 공정이 실행된다. 이러한 공정에서, 리드(90), 오자형 링(89), 및 클램핑 지그(88)로부터 클램핑 부재(43)를 제거하기 위해, 다층 필름(44)이 프레임(45)에 나사 클램핑된다.

다음, 로듐 도금(91)을 도포하고, 다중막 클램핑 부재(54)를 위치 정렬하여 다층 필름에 대한 보호 폴리이미드막(87)의 주변과 접착한 다음, 다층 필름(44)이 외부 프로파일 디자인 디멘젼으로 정돈된다. 프레임(45)과 클램핑 부재 (클램프 플레이트)(43)와의 사이의 갭을 나사(57)에 의해 조정한 다음, 나사(56)로 체결하여 나사(57)의 선단이 프레임(45)의 상부 에지와 직접 접촉될 수 있게 함으로써, 클램프 부재(43)가 프레임(45)에 앞서고, 영역(44a) 상의 클램핑 부재(43)에 가압하여 다층 필름(44) 위의 접촉 단자(47)와 배열시켜 완충층(46)에 의해 다층 필름 자체를 적절히 스트레칭하므로써 다층 필름(44) 내의 슬랙이 제거되고 접촉 단자 선단의 레벨이 유지될 수 있다.

어셈블리 공정은 다음에 실행되고 박막 프로브 카드를 포함하는 접촉 장치 (검사 장치)가 완료된다.

도 23에 도시된 제조 방법에서, 땜납(23)은 다층 필름(44)의 필릿(69), 및 접촉 단자용 전극(200)과의 전기적 연속성을 달성하기 위해 사용되고, 도 20a, 20b의 땜납 필릿 전극(203) 또는 도 21a, 도 21b의 Sn-Au (주석-금)와 같은 금속 합금도 전기적 연속성을 달성하기 위해 사용될 수 있다.

도 23에 에칭에 의해 실리콘 웨이퍼(80)를 제거한 제조 공정을 도시한다. 그러나, 접촉 단자용 전극(200)을 도 23c에서와 같이 땜납 또는 주석/금 합금에 의해 다층 필름(44)에 접속한 다음, 도전성 피복(83)으로서 크롬을 사용하고 크롬을 사용하여 선택적으로 에칭 제거함으로써, 접촉 단자용 다이로서 사용된 실리콘 웨이퍼의 표면이 산화될 수 있음은 말할 필요도 없고, 접촉 단자(47)들이 실리콘 이산화막(82)으로 형성된 실리콘 웨이퍼(80)로부터 직접 벗겨질 수 있다.

상술한 발명의 접속 장치 (검사 장치)를 사용함으로써 검사한 반도체 장치 (칩)의 전기적 특성을 도 18과 관련하여 설명한다.

도 18은 본 발명의 검사 시스템의 제1 실시예를 도시하는 전체 개념도이다. 이러한 검사 시스템은 반도체 장치 제조를 위한 웨이퍼 프로버(wafer prober)로 구성된다. 이러한 검사 시스템은 검사 하의 아이템으로서 반도체 웨이퍼를 지지하기위한 시료 지지 시스템(160), 검사 1의 아이템 중 전극(3)과 접촉 형성하고 전기 신호의 교환을 실행하기 위한 프로브 시스템(120), 시료 지지 시스템(160)의 동작을 제어하기 위한 구동 제어 시스템(150), 검사 1에서의 아이템의 온도 제어를 실행하는 온도 제어 시스템(140), 및 반도체 장치 (칩)(2)의 전기적 특성을 검사하기 위한 테스터(170)를 포함한다. 반도체 웨이퍼(1)는 복수개의 반도체 장치 (칩)(2)으로 구성되고, 각 반도체 장치 (칩)(2)의 표면 상에 복수개의 전극(3)을 외부 접속 전극으로서 반도체 장치의 고집도에 따라 고밀도로 및 좁은 간격으로 배열한다. 시료 지지 시스템(160)은 주로 수평으로 탑재되고 자유롭게 설치되고 반도체 웨이퍼(1)를 제거할 수 있도록 탑재된 지지 블럭(162), 지지 블럭(162)를 지지하기 위해 수직으로 탑재된 수직축(164), 수직축(164)을 상향 및 하향 구동하기 위한 수직 구동부(165), 및 수직 구동부(165)를 지지하기 위한 X-Y축(167)으로 구성된다. X-Y축(167)은 베이스(166)에 클램프된다. 수직 구동부(165)는 예를 들어 스텝핑 모터 등으로 구성된다. 수직 및 수평 방향으로의 위치 지정 동작은 X-Y축(167)의 수평면 내의 이동과 수직 구동부(165)의 상향 및 하향 이동을 결합함으로써 실행된다. 지지 블럭(162)은 도면에 도시하지는 않았지만 스위블 기구(swivel mechanism)에 의해 설치되고, 지지 블럭(162)은 수평면 내에서 스위블 변위될 수 있다.

프로브 시스템(120)은 지지 블럭(162) 위에 설치된다. 즉, 도 2 또는 도 5 또는 도 6 또는 도 8 또는 도 9 또는 도 10에 도시된 접속 장치(120a) 및 회로판(50)이 지지 블럭(162)에 평행하게 위치하도록 설치된다. 이러한 접속장치(120a) 내에서, 접촉 단자(47)를 갖는 다층 필름(44), 완충층(46), 프레임(45), 클램핑 부재 (클램프 플레이트)(43), 중심 피봇(41), 스프링 프로브(42) 및 지지 부재 (상부 클램프 플레이트)(40)가 하나로서 집적된다. 접촉 단자(47) 각각은 접속 장치(120a)의 다층 필름(44)에 접착된 인출용 배선(48)에 의해 회로판(50)의 필릿(50d) 및 전극(50a)에 접속되고, 이 접촉 단자(47)는 또한 내부 배선(50b)에 의해 회로 기판(50) 상에 설치된 전극(50c)에 접속된다. 본 실시예에서, 접촉 단자(50c)는 동심축 접속 장치로 구성된다. 테스터(170)로의 접속은 이 접촉 단자(50c)에 접속된 케이블(171)에 의해 이루어진다. 여기서 설명된 접속 장치는 도 2에 도시된 바와 같이 구성된다. 그러나 접속 장치 구조는 도 2의 구조에 제한되는 것은 아니며, 도 5, 도 6, 도 8, 도 9 또는 도 10에 도시된 구조를 사용할 수 있음은 당연하다.

구동 제어 시스템(150)은 케이블(172)에 의해 테스터(170)에 접속된다. 구동 제어 시스템(150)은 상기 이동을 제어하기 위한 제어 신호를 시료 지지 시스템(160)의 각 구동 액츄에이터로 제어 신호를 보낸다. 즉, 상기 구동 제어 시스템(150)은 내부에 컴퓨터를 구비하고, 케이블(172)에 의해 보내어진 테스터(170)에 대한 검사 동작 진행 정보에 따라 시료 지지 시스템(160)의 동작을 제어한다. 구동 제어 시스템(150)은 조작부(151)을 더 구비하고, 수동 동작에 대한 수용 지시와 같은 구동 제어에 관련된 모든 종류의 지시를 포함하는 입력을 수신하게 된다.

히터(141)가 지지 블럭(162) 내에 설치되어 반도체 장치(2)의 번-인 검사(burn-in test)를 실행한다. 온도 제어기(140)는 지지 블럭(162)용의 쿨링 지그 또는 히터(141)를 조정함으로써 지지 블럭(162) 위에 탑재된 반도체 웨이퍼(1)의 온도를 조정한다. 온도 제어 시스템(140)이 조작부(151)에 제공되어, 수동 동작에 대한 수용 지시와 같은 구동 제어에 연관된 모든 지시를 포함하는 입력을 수신한다.

다음, 검사 장치의 동작을 설명한다. 검사되는 아이템으로서 반도체 웨이퍼(1)를 지지 블럭(162) 상에 설치한다. 상기에서 형성되고 (지지 블럭(162) 상에 탑재된) 반도체 웨이퍼(1)로부터 분리된 복수의 광학 이미지 기준 부호를 이미지 센서 또는 텔레비젼 카메라 등의 촬상 장치에 의해 포착하고, 복수의 위치 지정 기준 부호들을 이러한 이미지로부터 포착된 이미지 신호로부터 검출한다. 반도체 웨이퍼(1) 위의 복수의 기준 부호로부터 구한 위치 정보로부터 반도체 웨이퍼(1)에 배열된 반도체 장치(2)에 대한 어레이 정보에 기초할 뿐 아니라, 구동 제어 시스템(150) 또는 테스터(170) 내에 저장된 반도체 웨이퍼(1) 모델의 CAD 데이타로부터 구해진 위치 정보로부터 반도체 장치(2) 각각에 배열된 전극(3)에 대한 어레이 정보에 기초하여, 전체 전극군에 대한 2차원 위치 정보를 계산한다. 복수개 접촉 단자(47)들 중 지정된 접촉 단자 선단의 광학 이미지가 다층 필름(44) 상에 형성되거나, 다층 필름(44) 상에 분리되어 형성된 복수의 기준 부호의 광학 이미지는 텔레비젼 카메라 또는 이미지 센서 등의 촬상 장치 (도면에서는 도시되지 않음)에 의해 포착되고, 지정된 접촉 단자 또는 복수의 기준 마크의 위치는 포착된 이미지에 의해 구해진 이미지 신호로부터 검출된다.

구동 제어 시스템은, 이렇게 검출된 위치 정보로부터 다층 필름(44) 상의 지정 접촉 단자 또는 복수의 기준 마크로부터, 조작부(151)로부터의 입력에 의해 기억된 프로브 모델에 따라 어레이 정보 및 높이 정보와 같은 프로브 정보를 기준으로 전체 접촉 단자군에 대한 2차원 위치 정보를 계산한다. 구동 제어 시스템(150)은 다음으로 전체 전극군에 대한 2차원 위치 정보 대 전체 접촉 단자군에 대해 계산된 2차원 위치 정보의 편차 (오프셋)의 량을 계산하고, X-Y 단(167) 및 회전 스위블 기구를 구동하여 반도체 웨이퍼(1) 상에 배열된 복수의 개별 반도체 장치 상에 형성된 전극(3)군을 접속 장치(120a) 상에 배열된 복수의 접촉 단자(47)군 바로 아래에 위치시킨다. 구동 제어 시스템(150)은 다음으로 예를 들면 지지대(support mount: 162) 상에 장착된 갭 센서 (도시되지 않음)을 이용하여 측정된 다층 필름(44) 내의 영역(44a)의 표면에 대한 갭을 기준으로 수직 구동부(165)를 구동하고, 복수의 전극 (접촉 재료)(3)의 표면(3a)이 접촉 단자의 선단과 접촉하는 지점으로부터 8 내지 20㎛ 위치까지 끌어올려지도록 지지대(162)를 끌어올림에 의해, 다층 필름(44) 상의 복수의 접촉 단자(47)와 배열된 영역(44a)가 돌출되도록 하고, 복수의 접촉 단자(47)의 각각의 선단은 도 3 또는 도 7에 도시된 것처럼 평탄도의 고정도를 확보하여, 각각의 타겟 반도체 장치 상에 배열된 복수의 전극(3)의 표면(3a)에 따르도록 평행하게 복수의 접촉 단자(47)를 제조하면서, 컴플라이언스 기구가 접촉 단자의 개별 지점의 높이면에서 ±2㎛보다 큰 변이가 완충층(46)의 국부적 변형에 의해 흡수되도록 하고, 0.01Ω 내지 0.1Ω의 저저항에서 접촉 단자(47)에 접속된 반도체 웨이퍼(1) 상에 배열된 전극(재료: 3)에 대해 균일하고 저 하중의 접촉 (핀 당 약 3 내지 50mN)이 성취되도록 한다.

구동 제어 시스템(150)에서, X-Y 단(167), 회전 스위블 기구 및 수직 구동부(165)가 조작부(151)으로부터의 동작 명령에 응답하여 구동되고 제어된다. 특히 지지대는 전극(피접촉재: 3)의 전체면(3a)이 접촉 단자의 선단과 접촉하는 시점으로부터 8 내지 100㎛ 정도 끌어올려진 상태에 있는 수직 구동부(1265)에 의해 상승된 다수의 접촉 단자(47)의 전체가 다수의 전극(피접촉재: 3)의 전체면(3a)을 따라 평행하게 나옴과 동시에, 각각의 접촉 단자 선단의 높은 변이가 완충층(46)의 국부 변형에 의해 흡수되고, 복수의 접촉 단자(47)와 각각의 전극(3) 사이에서 0.01Ω 내지 0.1Ω의 낮은 저항 접속으로 만족할 만하고 균일하며 저 하중의 접촉 (핀 당 약 3 내지 50mN)이 얻어진다.

이 상태에서 반도체 장치(2)의 번-인 검사가 수행되고, 지지대(162) 상에 장착된 반도체 웨이퍼(1)의 온도 조절이, 온도 제어 시스템(140)의 히터(141) 또는 냉각 지그에 의해 수행된다.

케이블(171), 배선 기판(50), 다층 필름(44), 및 접촉 단자(47)에 의해 반도체 웨이퍼(1) 상에 형성된 반도체 소자와 테스터(170) 사이에서 모터 동작 및 동작 시험 신호의 교환과 같은 기능이 수행되며, 가용 반도체 장치의 동작 특성의 불량 여부를 판단한다. 이때 도 4에 도시된 것처럼 다층 필름(44)에서, 인출용 배선(48)에 대해 절연막(66)(74)을 개재하여 설치된 접지층(49)이 각각의 단자(47)에 접속되고, 인출용 배선(48)의 임피던스(Zo)를 약 40Ω으로 설정하고 테스터 회로의 임피던스와 정합시킴에 의해, 인출용 배선(48)을 통해 전송된 전기 신호의 왜곡 및 감쇄가 방지될 수 있으며, 고주파 전기 신호 (약 100MHz에서 약 10GHz까지의고주파)는 장치의 전기 특성을 측정하기 위한 피검사 장치에 대한 테스터로서 이용될 수 있다.

또한, 상술한 일련의 검사 동작은 반도체 웨이퍼(1) 각각에서 수행될 수 있으며, 반도체 장치 동작 특성의 통과 여부 검사가 결정된다.

상술한 본 발명은 고전극 밀도의 반도체 장치의 협피치 다핀의 저 하중의 검사(probing)를, 피검사 장치를 손상시키지 않고 수행할 수 있으며, 또한 전기 신호 다시 말하면 고주파 전기 신호 (약 100MHz 내지 약 10GHz의 고주파수)의 고속 교환이 가능하게 되는 효과가 있다.

본 발명은 컴플라이언스 기구가 다층 필름의 유효 영역 내에서 슬랙없이 지적된 접촉 단자가 평행 배열되도록하여 지적된 접촉 단자군이 피검사 장치의 전극군과 안전한 접촉을 하면서도 각각의 핀 상에 저 하중 (약 3 내지 50mN)의 하향 압력만이 인가되어, 약 0.05 내지 0.1Ω의 낮은 저항의 안정된 접촉을 가능하게 하고 전극 재료 등으로부터 파편이 발생하지 않도록 하는 효과가 있다. 본 발명은 또한 웨이퍼 상에 배열된 다수의 반도체 장치 중 하나 또는 다수의 반도체 장치가 예를 들면 0.05 내지 0.1Ω의 안정하고 낮은 저항값을 갖는 알루미늄 또는 땜납으로 형성된 전극의 산화 표면 상에 작은 접촉 저항 (핀 당 약 3 내지 50mN)로 동시에 안정되고 신뢰성있게 접촉되도록 하고, 각 반도체 장치의 동작 검사가 테스터에 의해 수행될 수 있는 효과가 있다. 다시 말하면, 본 발명의 상술한 구조는 협피치외에도 높은 전극 밀도를 갖는 장치에 호환성을 가지며, 많은 개별 칩을 동시에 프로브함으로써 검사를 수행할 수 있으며, 고속 전기적 신호 (약 100MHz 내지 약 10GHz의 고주파수)로 동작 검사를 수행할 수 있다. 본 발명은 폴리이미드막 (절연막)과 같은 고온에 견디는 재료를 이용함에 의해 번-인 검사와 같은 고온에서의 장치 동작 검사를 수행할 수 있다는 또 다른 효과가 있다.

본 발명은 선단부를 갖는 접촉 단자를 이방성 도전 시트 또는 금속 접합을 이용하여 인출용 배선에 접속시킴으로써, 선단부를 갖는 다수의 접촉 단자가 다층 필름 상에 용이하게 배열될 수 있는 또 다른 효과가 있다.

Claims (20)

1. 반도체 소자의 제조 방법에 있어서,

   상기 반도체 소자를 반도체 웨이퍼에 설치하는 공정과,

   접촉 단자를 상기 반도체 소자의 전극에 접촉시켜, 상기 반도체 소자와 테스터간에 시험 신호의 교환을 행하는 검사 공정과,

   상기 반도체 웨이퍼를 절단하는 공정

   을 포함하며,

   상기 검사 공정에서는, 몰딩 재료를 에칭하여 형성한 홀을 몰드로 하여, 도금 형성한 부분을 상기 배선에 접속함으로써 형성한 상기 접촉 단자를 상기 반도체 소자의 전극에 접촉시키고 상기 반도체 소자와 상기 테스터간에 상기 시험 신호의 교환을 행하는 것을 특징으로 하는 반도체 소자의 제조 방법.
2. 반도체 소자의 제조 방법에 있어서,

   상기 반도체 소자를 반도체 웨이퍼에 설치하는 공정과,

   접촉 단자를 상기 반도체 소자의 전극에 접촉시켜, 상기 반도체 소자와 테스터간에 시험 신호의 교환을 행하는 검사 공정과,

   상기 반도체 웨이퍼를 절단하는 공정

   을 포함하며,

   상기 검사 공정에서는, 상기 접촉 단자와 전기적으로 접속되어 있는 배선과 절연층을 갖는 배선 필름을 통해, 상기 반도체 소자와 상기 테스터간에 상기 시험 신호의 교환을 행하며, 상기 접촉 단자는 몰딩 재료를 에칭하여 형성한 홀을 몰드로 하여, 도금 형성한 부분을 상기 배선 필름에 접속한 것을 특징으로 하는 반도체 소자의 제조 방법.
3. 제1항에 있어서, 상기 배선과 상기 접촉 단자는 개별적으로 형성된 후, 상기 접촉 단자를 상기 배선에 접속한 것을 특징으로 하는 반도체 소자의 제조 방법.
4. 제2항에 있어서, 상기 배선 필름과 상기 접촉 단자는 개별적으로 형성된 후, 상기 접촉 단자를 상기 배선에 접속한 것을 특징으로 하는 반도체 소자의 제조 방법.
5. 제1항에 있어서, 상기 접촉 단자는 각뿔 형상인 것을 특징으로 하는 반도체 소자의 제조 방법.
6. 제1항에 있어서, 상기 접촉 단자는 사각뿔 형상인 것을 특징으로 하는 반도체 소자의 제조 방법.
7. 제1항에 있어서, 상기 접촉 단자는 각뿔사다리꼴 형상인 것을 특징으로 하는 반도체 소자의 제조 방법.
8. 제2항에 있어서, 상기 배선 필름은 상기 접촉 단자를 갖는 면과 반대측에 완충층을 갖는 것을 특징으로 하는 반도체 소자의 제조 방법.
9. 제2항에 있어서, 상기 배선 필름은 상기 접촉 단자를 갖는 면과 반대측에 상기 접촉 단자와 상기 반도체 소자의 전극의 높이 변동을 흡수하는 실리콘 러버를 갖는 것을 특징으로 하는 반도체 소자의 제조 방법.
10. 삭제
11. 제2항에 있어서,

    상기 접촉 단자가 형성된 상기 배선 필름의 영역의 뒤에 배치된 클램핑 부재에 의해 상기 접촉 단자가 형성된 상기 배선 필름의 영역을 밀어냄으로써 상기 배선 필름의 슬랙을 없애고, 또한 상기 클램핑 부재를 복수의 개소에서 지지함으로써 상기 배선 필름과 상기 웨이퍼를 평행하게 하여 상기 접촉 단자를 상기 반도체 소자의 전극에 접촉시키는 것을 특징으로 하는 반도체 소자의 제조 방법.
12. 제2항에 있어서,

    상기 접촉 단자가 형성된 상기 배선 필름의 영역의 뒤에 배치된 클램핑 부재에 의해 상기 접촉 단자가 형성된 상기 배선 필름의 영역을 밀어냄으로써 상기 배선 필름의 슬랙을 없애고, 또한 상기 클램핑 부재와 상기 배선 필름이 일체로 되어 움직임으로써 상기 배선 필름과 상기 웨이퍼를 평행하게 하여 상기 접촉 단자를 상기 반도체 소자의 전극에 접촉시키는 것을 특징으로 하는 반도체 소자의 제조 방법.
13. 제11항에 있어서, 상기 클램핑 부재는 상기 배선 필름이 접속된 배선 기판에 고정된 지지 부재에 의해 지지되어 있는 것을 특징으로 하는 반도체 소자의 제조 방법.
14. 제12항에 있어서, 상기 클램핑 부재는 상기 배선 필름이 접속된 배선 기판에 고정된 지지 부재에 의해 지지되어 있는 것을 특징으로 하는 반도체 소자의 제조 방법.
15. 제13항에 있어서, 상기 클램핑 부재와 상기 지지 부재의 사이를 접속하는 지지축에 의해, 상기 배선 필름의 기울기를 조정하여, 상기 배선 필름과 상기 웨이퍼를 평행하게 하여 상기 접촉 단자를 상기 반도체 소자의 전극에 접촉시키는 것을 특징으로 하는 반도체 소자의 제조 방법.
16. 제14항에 있어서, 상기 클램핑 부재와 상기 지지 부재의 사이를 접속하는 지지축에 의해, 상기 배선 필름의 기울기를 조정하여, 상기 배선 필름과 상기 웨이퍼를 평행하게 하여 상기 접촉 단자를 상기 반도체 소자의 전극에 접촉시키는 것을 특징으로 하는 반도체 소자의 제조 방법.
17. 제13항에 있어서, 상기 클램핑 부재와 상기 지지 부재의 사이를 접속하는 지지축의 주변에 배치된 복수의 스프링을 갖는 부재에 의해, 상기 접촉 단자의 각각이 균일한 힘으로 상기 반도체 소자의 전극과 접촉하는 것을 특징으로 하는 반도체 소자의 제조 방법.
18. 제14항에 있어서, 상기 클램핑 부재와 상기 지지 부재의 사이를 접속하는 지지축의 주변에 배치된 복수의 스프링을 갖는 부재에 의해, 상기 접촉 단자의 각각이 균일한 힘으로 상기 반도체 소자의 전극과 접촉하는 것을 특징으로 하는 반도체 소자의 제조 방법.
19. 제17항에 있어서, 상기 스프링을 갖는 부재는 상기 지지축을 중심으로 하여 거의 대칭적으로 배치되어 있는 것을 특징으로 하는 반도체 소자의 제조 방법.
20. 제18항에 있어서, 상기 스프링을 갖는 부재는 상기 지지축을 중심으로 하여 거의 대칭적으로 배치되어 있는 것을 특징으로 하는 반도체 소자의 제조 방법.