KR100707044B1 - 집적회로 웨이퍼 프로브카드 조립체의 구조물 및 그 제조방법 - Google Patents

집적회로 웨이퍼 프로브카드 조립체의 구조물 및 그 제조방법 Download PDF

Info

Publication number
KR100707044B1
KR100707044B1 KR1020017015188A KR20017015188A KR100707044B1 KR 100707044 B1 KR100707044 B1 KR 100707044B1 KR 1020017015188 A KR1020017015188 A KR 1020017015188A KR 20017015188 A KR20017015188 A KR 20017015188A KR 100707044 B1 KR100707044 B1 KR 100707044B1
Authority
KR
South Korea
Prior art keywords
probe
substrate
spring
probe card
connector
Prior art date
Application number
KR1020017015188A
Other languages
English (en)
Other versions
KR20030085142A (ko
Inventor
삼미 목크
퓨 치웅 충
Original Assignee
나노넥서스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 나노넥서스, 인코포레이티드 filed Critical 나노넥서스, 인코포레이티드
Publication of KR20030085142A publication Critical patent/KR20030085142A/ko
Application granted granted Critical
Publication of KR100707044B1 publication Critical patent/KR100707044B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

여러가지 집적회로 프로브카드 조립체들에 대해 설명하는바, MEMS 및 박막형 프로브들을 이용해 반도체 기판상의 하나 이상의 집적회로 소자들을 테스트하기 위해 이들 프로브들의 기계적 순응도를 확장한다. 또, 신호패드 피치와 순응도가 타이트하여 상용 웨이퍼 탐촉장비를 이용해 다수의 IC들을 병렬테스트하거나 번인할 수 있는 여러가지 프로브카드 조립체들에 대해 설명한다. 몇몇 바람직한 경우, 프로브카드 조립구조물들은 분리형 표준 부품들을 포함하여, 조립 제조비와 제조시간을 절감한다. 이런 구조 및 조립체들에 의해 웨이퍼에서의 테스트 속도를 높일 수 있다. 이들 프로브는 바람직하게 집적회로 및 MEMS 또는 박막형 스프링팁들 모두를 기계적으로 보호한다. 또, 초소형 집적회로 패드상의 여러 프로브들을 연결할 수 있는 인터리브형 스프링 프로브팁 디자인들이 형성된다. 이런 형태의 프로브팁들은 집적회로상의 스프링 프로브와 패드나 트레이스 사이의 프로브팁 침투 깊이를 조절하도록 형성되는 것이 바람직하다. 또, 프로브에 대핸 코팅기술을 개량하여, 프로브카드 조립체의 수명과 품질을 향상시킬 수 있다.
스프링 프로브, 카드, 집적회로 소자, 기판

Description

집적회로 웨이퍼 프로브카드 조립체의 구조물 및 그 제조방법{Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies}
본 발명은 프로브카드 조립시스템 분야에 관한 것으로, 구체적으로는 집적회로의 테스트와 번인(burn-in)에 사용되는 포토리소그래픽 패턴 스프링 접점들을 갖는 개량된 프로브카드 조립체와 포토리소그래픽 패턴 스프링 접점들의 개량에 관한 것이다.
종래의 집적회로(IC) 웨이퍼 프로브카드에서, 프로브카드와 집적회로 웨이퍼 사이의 접점들은 통상 텅스텐 니들 프로브(probe)로 제공된다. 그러나, 반도체기술의 발달로 핀수는 더 많아지고, 패드 피치는 더 작아지며, 클록 주파수는 더 높아질 것을 요하지만, 텅스텐 니들 프로브로는 이것이 불가능하다.
공학기술적으로 각각 다른 탐촉을 위한 스프링 프로브들이 제공되었지만, 대부분의 프로브들은 피치, 핀수, 유연성의 변화도, 팁 형상, 재료, 제조비 등에서 기본적으로 한계가 있다.
K.Banerji, A.Suppelas, W.Mullen Ⅲ의 "Selectively Releasing Conductive Runner and Substrate Assembly Having Non-Planar Areas"란 명칭의 1992년 11월 24일자 미국특허 5,166,774에는 기판에 접착된 다수의 도전 러너(runner)를 포함하고, 이들 러너들 일부는 기판과 평탄하지 않은 영역들을 구비하여 소정 응력을 받을 때 기판에서 선택적으로 릴리스되는 러너/기판 조립체가 기재되어 있다.
A.Suppelsa, W.Mullen Ⅲ, G.Urbish의 "Selectively Releasing Conductive Runner and Substrate Assembly"란 제목의 1994년 1월 18일자의 미국특허 5,280,139에는 기판에 접착된 다수의 도전 러너를 포함하고, 이들 러너들 일부는 기판의 하부에 접착되어 소정 응력을 받을 때 기판에서 선택적으로 릴리스되는 러너/기판 조립체가 기재되어 있다.
D.Pedder의 "Bare Die Testing"이란 명칭의 1998년 7월 28일자 미국특허 5,786,701에는 베어(bare) 다이에서 집적회로를 테스트하는 장치가 개시되어 있는바, 이 장치는 다층 접속구조의 연결 트레이스 단자에 도전재 마이크로범프 (microbump)가 배치되어 있는 테스팅 스테이션을 포함하고, 이들 트레이스 단자들은 시험될 다이상의 접촉패드 패턴에 대응하는 패턴으로 분포되어 있다. 이들 마이크로범프를 이용해 웨이퍼에서 분리되기 전에 다이의 테스트를 용이하게 하기 위해, 연결구조에 제공된 다른 접속부들은 낮은 프로파일을 갖는다.
D.Grabbe, I.Korsunsky, R.Ringler의 "Surface Mount Electrical Connector"란 명칭의 1992년 10월 6일자 미국특허 5,152,695에는, 전자소자들 사이에 회로를 전기적으로 연결하는 커넥터가 개시되어 있는바, 이 커넥터는 그 밖으로 비스듬히 연장하는 외팔보형 스프링 아암들이 달린 플랫폼을 포함한다. 이들 스프링 아암들은 표면이 돌출되어 있으며, 휘는동안 복잡한 와이퍼 형상으로 된다.
H.Iwasaki, H.Matsunaga, T.Ohkubo의 "Partly Replaceable Device for Testing a Multi-contact Integrated Circuit Chip Package"란 명칭의 1998년 12월 8일자 미국특허 5,847,572에는, 측연부에 리이드 핀 세트가 달린 집적회로(IC)를 테스트하는 테스트장치가 기재되어 있다. 이 테스트장치는, 소켓 베이스, 접촉지지부재와 소켓접촉부재들을 갖는 접촉유니트들, 및 탄성 절연판과 도전재들을 갖는 이방성 도전판 조립체들을 포함한다. 이방성 도전판 조립체들은 접촉유니트의 소켓접촉부재들중 하나와 접촉되게 각각의 도전재를 고정하도록 배열된다. 이 테스트장치는 소켓베이스에 분리 가능하게 장착되어 소켓접촉부재들을 이방성 판 조립체들에 접촉시켜 소켓접촉부재들과 이방성 판조립체의 도전재들을 전기적으로 연결하는 접촉 리테이너를 더 포함한다. 소켓접촉부재들 일부의 수명이 다 되면, 접촉 유니트들 각각을 새로운 것으로 교체하여 테스트장치의 유지보수를 쉽게 할 수 있다. 또, IC칩의 리이드핀들을 이방성 도전판 조립체의 도전재와 소켓접촉부재의 일부를 통해 형성된 최단 경로들이 구비된 테스트회로판에 전기적으로 연결할 수 있다.
W.Berg의 "Method of Mounting a Substrate Structure to a Circuit Board"란 명칭의 1988년 7월 19일자 미국특허 4,758,9278에는 회로판의 접촉패드들에 대해 소정 위치에 있는 정합특성들을 갖고 회로판의 한쪽 주표면에 노출된 도전재 패드들을 갖는 회로판에 도전패드를 갖는 기판구조가 장착되어 있는 발명이 개시되어 있다. 이런 기판구조에 의하면, 리이드가 기판의 접촉패드에 전기적으로 연결되면서 외팔보 형태로 기판에서 돌출되어 있다. 판 부위를 갖는 정합요소는 판부위를 중심으로 분산되어 회로판의 정합특성과 연결될 수 있는 정합특성들을 갖고, 이렇 게 연결되었을 때 회로판 평면에 평행하게 움직인다. 이런 기판구조는 정합요소의 판부위에 부착되어 회로판의 정합특성에 대한 소정 위치에 리이드들이 있도록 하며, 정합요소가 이렇게 위치하면 기판의 리이드들이 회로판의 접촉패드들과 중첩된다. 회로판의 접촉패드들에 리이드들을 가압하여 전기접속을 유지하기 위한 클램프부재가 더 제공된다.
D.Sama, P.Palanisamy, J.Heam, D.Schwarz의 "Conrolled Adhesion Conductor"란 명칭의 1992년 6월 9일자 미국특허 5,121,298에는 인쇄회로판에 대한 접착 도전패드들의 인쇄를 제어하는데 유용한 조성물들이 미세한 구리분말, 차폐제 및 접착제를 포함한다고 기재되어 있다. 접착제는 열응력에 반응해 구리층이 기판에서 벗겨질 수 있도록, 기판에 구리층을 소결한 뒤 구리층을 접착하는 접착력을 제공하도록 설계된다. 또, 이 접착제는 구리입자들 사이의 결합력을 향상시켜 균열 없이 구리층을 벗겨낼 수 있기에 충분한 기계적 강도를 구리층에 부여하는 역할을 한다.
R. Mueller의 "Thin-Film Electrothermal Device"란 명칭의 1983년 12월 27일자 미국특허 4,423,401에는, 금속간 접촉저항이 낮고 뚜렷한 온-오프 특성을 갖는 마이크로-미니어처 전기기계적 스위치들을 구성하는데 박막 다층기술을 이용한다고 기재되어 있다. 열전 활성화되는 스위치들은 박막회로들을 제조하는데 이용하는 방법으로도 사용될 수 있는 방법을 이용해 종래의 하이브리드 회로기판상에 형성된다. 바람직하게, 이들 스위치는 단단하면서 탄성적으로 구부릴 수 있는 절연재(예; 질화실리콘) 스트립으로 이루어진 외팔보식 액튜에이터 부재를 포함하 고, 이 스트립에 니켈 등의 금속재 가열소자가 접착된다. 외팔보 부재의 자유단부에는 금속접점이 구비되고, 이 접점은 가열소자에 인가된 전류에 의한 외팔보 부재의 구부림에 의해 그 밑의 고정 접점과 연결된다.
S.Ibrahim, J.Elsner의 "Multi-Layer Ceramic Package"란 명칭의 1982년 3월 16일자 미국특허 4,320,438에는 다수의 세라믹층 각각이 도전패턴을 갖고 하나 또는 여러 칩을 접착하여 칩 어레이를 형성하는 패키지에 내부공동이 있는 다층패키지가 기재되어 있다. 칩 또는 칩어레이는 서로 다른 높이에서 짧은 와이어본드를 통해 금속 도전패턴에 연결되고, 각각의 층에 특정 도전패턴이 형성된다. 각층의 도전패턴들은 금속재료로 충전된 관통공이나 금속으로 이루어진 가장자리를 통해 궁극적으로 금속판에 장착된 세라믹 패키지 밑면의 여러 패드에 연결된다. 이 경우 부품밀도는 높아지지만, 완전히 서로 다른 높이로 리이드들이 지그재그 형태로 연결되기 때문에, 와이어본드 영역들의 크기를 10㎜로, 그 간격을 10㎜로 유지할 수 있다. 그 결과, 부품밀도는 향상시킬 수 있지만, 와이어본드들 사이의 간섭 없이는 다층 세라믹 패키지에 필요한 높은 부품밀도 네트웍을 얻는데 제한적일 수 밖에 없다.
F. McQuade, J.Lander의 "Probe Assembly for Testing Integrated Circuits"란 명칭의 1995년 5월 16일자 미국특허 5,416,429에는 집적회로를 테스트하기 위한 프로브 조립체가 기재되어 있는바, 이 조립체는 절연재로 이루어지고 중앙에 개구부가 형성된 프로브카드, 프로브카드에 부착되고 작은 개구가 형성된 사각형 프레임, 도전 접지판을 갖는 가요성 층상부재로 이루어진 4개의 별도의 프로브 날개들, 접지면에 접착되는 접착성 유전층, 및 유전층상의 스프링 합금 구리로 된 프로브 날개 트레이스들(trace)을 포함한다. 각각의 프로브날개에 있는 외팔보형 판스프링은 중앙 개구 안으로 들어가 상기 프로브날개 트레이스들의 단부로 이루어진 일단의 정렬 프로브핑거들까지 이어진다. 이들 프로브핑거들의 팁은 직선을 따라 배치되고 테스트중인 IC의 가장자리를 따라 각각의 접촉패드들의 간격에 대응하는 간격으로 배치된다. 4개의 스프링 클램프들 각각의 외팔보 부분은 각각의 프로브날개의 판스프링과 접촉하여 판스프링들을 조절한다. 각각의 프로브날개상의 스프링 클램프들 각각에 의해 가해진 압력을 각각 조정하기 위한 별도의 스프링 클램프 조정수단이 4개 있다. 이들 스프링 클램프 조정수단은 3개의 나사와 스프링 와셔에 의해 프레임부재에 각각 부착되는 스프링 바이어스 플랫폼들을 구비하므로, 스프링 클램프들은 어떤 방향으로도 움직여 각 프로브날개의 프로브핑거들과 정렬될 수 있다.
D.Pedder의 "Structure for Testing Bare Integrated Circuit Device"란 명칭의 1996년 2월 14일 출원의 유럽특허출원 EP 0,731,369A2 및 198년 6월 9일자 미국특허 5,764,070에는 테스트될 베어 IC나 웨이퍼에 연결되는 테스트 프로브 구조가 개시되어 있는바, 이것은 밑면에 마이크로범프 열이 형성되어 필요한 접속을 이루는 MCM-D형 기판을 팁에 지지하는 다층 인쇄회로 프로브아암을 포함한다. 이 프로브아암은 집적회로나 웨이퍼 표면에 약간의 각도로 지지되고, MCM-D형 기판에는 테스트중인 집적회로와 인터페이스하는데 필요한 패시브소자들이 형성된다. 이런 프로브아암이 집적회로 각변에 하나씩 4개 형성된다.
B.Eldridge, G.Grube, I.Khandros, G.Mathieu의 "Method of Mounting Resilient Contact Structure to Semiconductor Device"란 명칭의 1998년 11월 3일자 미국특허 5,829,128, "Method of Making Temporary Connections Between Electronic Components"란 명칭의 1998년 11월 10일자 미국특허 5,832,601, "Method of Making Contact Tip Structure"란 명칭의 1999년 2월 2일자 미국특허 5,864,946, "Mounting Spring Elements on Semiconductor Device"란 명칭의 1999년 3월 23일자 미국특허 5,884,398, "Method of Burning-in Semiconductor Device"란 명칭의 1999년 3월 9일자 미국특허 5,878,486, 및 "Method of Exercising Semiconductor Device"란 명칭의 1999년 4월 27일자 미국특허 5,897,326에는 반도체 웨이퍼에서 반도체다이를 분리하기 전에 반도체다이의 패드들을 직접 접착하도록 탄성접촉구조들이 직접 장착되어 있는 것이 기재되어 있다. 이렇게 되면, 표면에 다수의 단자들이 배치되어 있는 회로판에 반도체다이를 연결하여 반도체다이를 작동시킬 수 있다. 그 결과, 반도체다이를 반도체 웨이퍼에서 분리할 수 있고, 반도체다이와 다른 전자소자들(예; 회로기판, 반도체 패키지 등) 사이를 효과적으로 연결하는데 동일한 탄성접촉구조들을 이용할 수 있다. 이 발명의 모든 금속조성 연결소자들로서 탄성 접촉구조를 사용하면, 150℃ 이상의 온도에서 60분 이내에 번인(burn-in) 동작을 실시할 수 있다. B.Eldridge 일행에 의한 접촉팁 구조들은 탄성 접촉구조를 제공하지만, 반도체다이의 접착패드에 개별적으로 장착되어야 하므로 구조가 복잡해지고 제조비가 상승한다. 또, 접착팁 구조가 와이어로 형성되므로, 그 형상이 제한된다. 그리고, 이런 접착팁 구조는 주변 프로브카드용으로 50㎛ 정도의 간격이나 면적 어레이용으로 75㎛ 정도의 간격 정도로 피치가 작은 경우를 충족시킬 수 없다.
T.DozierⅡ, B.Eldridge, G.Grube, I.Khandros, G.Mathieu의 "sockets for Electronic Components and Methods of Connecting to Electronic Components"란 명칭의 1998년 6월 30일자 미국특허 5,772,451에는 표면장착형 납땜 소켓에 의해 반도체 패키지 등의 전자소자들을 회로판에 릴리스 가능하게 장착하는 것이 기재되어 있다. 지지기판의 윗면에서 탄성 접촉구조물들이 연장하고 지지기판의 바닥면에는 솔더볼(또는 다른 적절한) 접촉구조물들이 배치되어 있다. 지지기판 위에 배치된 탄성 접촉구조물로서 복잡한 연결소자들이 사용된다. 적절한 방식으로, 지지기판 위의 탄성 접촉구조물들중 선택된 것들을 지지기판 바닥면의 접촉구조물들중 대응되는 것에 기판을 통해 연결한다. LGA형 반도체 패키지를 수용하도록 된 실시예에서는, 지지기판의 윗면에 수직인 접촉력으로 반도체 패키지의 외부 연결점들과 탄성 접촉구조물들 사이를 압력으로 접촉시킨다. BGA형 반도체 패키지를 수용하도록 된 실시예에서는, 지지기판의 윗면에 평행한 접촉력으로 반도체 패키지의 외부 연결점들과 탄성 접촉 구조들 사이를 압력으로 접촉시킨다.
다른 기술로는, 박막 또는 마이크로 전자기계 시스템(MEMS; micro electronic mechanical system) 등의 배치(batch) 모드 방법으로 제조된 스프링상의 프로브팁들이 있다.
D.Smith, S.Alimonda의 "Photolithographically Patterned Spring Contact"란 명칭의 1997년 3월 25일자 미국특허 5,613,861, 1998년 12월 15일자 미국특허 5,848,685, 및 1996년 5월 30일 출원의 PCT/US96/08018에는 두개의 소자상의 접촉 패드들을 전기적으로 연결하고 기판상에 형성된 포토리소그래픽 패턴 스프링 접점이 개시되어 있다. 이 스프링 접점 역시 열적 기계적 변화와 기타 환경적 인자들을 보상한다. 스프링 접점의 고유응력 구배에 따라 스프링의 자유단부가 기판 상하로 휘어진다. 앵커부는 기판에 고정되어 기판상의 제1 접촉패드에 전기적으로 연결된다. 이 스프링 접점은 탄성재로 구성되고 자유단부는 제2 접촉패드에 순응적으로 접촉하여 두개의 접촉패드에 접촉한다. Smith 일행에 의한 포토리소그래픽 패턴 스프링들은 많은 IC 탐촉조건들을 만족시킬 수는 있지만, 소형이고, 현재의 많은 IC 프로브시스템의 신뢰성 있는 동작에 필요한 평탄순응성을 조절하기 위한 수직 순응성이 거의 없다. 많은 탐촉시스템에 필요한 수직 순응성은 0.004"-0.010"이고, 텅스텐 니들 프로브를 이용하려면 이정도의 순응성이 필요하다.
또, 평탄순응성을 효과적으로 취급하면서도 테스터에 수천개의 핀들을 갖는 프로브를 연결하는 방법에 대해서는 누구도 공개하지 않았다. 집적회로가 복잡해지면서도 그 크기가 작아질수록, 집적회로들을 신뢰성 있게 연결할 수 있는 프로브카드 조립체를 제공하면 바람직할 것이다.
테스트 대상 웨이퍼상의 표면 패드들과 프로브팁 어레이 사이의 평탄성 차이를 수용하기 위해, 중심점을 중심으로 약간 자유롭게 피봇할 수 있는 프로브 기판을 제공하는 것이 좋을 수 있다. 그러나, 이런 시스템에서는, X, Y축 방향 및 Z축 회전방향으로 안정되게 기판을 유지하면서도 접점들을 정밀히 제어된 힘으로 연결해야만 한다. 또, 많은(수천개) 와이어나 스프링들이 기판 뒷면에서 돌출하고, 기판 주변에 지지부들이 배치되어 있는 경우, 이들 지지부들에 의해 확장 경로들이 방해되어서는 안된다. 또, 기판의 피봇이 신호 와이어에 의해 방해되어서는 안되고, 테스트중인 소자에 스프링들을 연결하는데 제공되는 힘이 방해되어서도 안된다.
핀수가 많고 피치가 작으며 제조비가 저렴하고, 적합한 스프링팁들에 적용할 수 있는 개량된 가요성 프로브 스프링용 방법과 장치를 제공하면 좋을 것이다. 또, 이런 가요성 프로브스프링을 이용하는 프로브카드 조립체를 제공하면, 테스트중 및/또는 번인중인 반도체소자에 평탄 순응성을 제공하면서도 정밀한 축선 및 회전이동을 제공하기 때문에 유리할 것이다.
이하, MEMS 및 박막형 프로브들의 기계적 순응도를 확장하는 여러가지 집적회로 프로브카드 조립체들에 대해 설명하는바, 이들 유형의 스프링 프로브 구조물은 반도체 웨이퍼 상의 하나 이상의 집적회로들을 테스트하기 위해 사용된다. 또, 신호패드 피치와 순응도가 타이트하여 상용 웨이퍼 탐촉장비를 이용해 다수의 IC들을 병렬테스트하거나 번인할 수 있는 여러가지 프로브카드 조립체들에 대해 설명한다. 몇몇 바람직한 경우, 프로브카드 조립구조물들은 분리형 표준 전기커넥터 부품들을 포함하여, 조립 제조비와 제조시간을 절감한다. 이런 구조물 및 조립체들에 의해 웨이퍼 형태로 고속 테스트가 가능하다. 이들 프로브는 바람직하게 집적회로 및 MEMS 또는 박막형 스프링팁들 모두를 기계적으로 보호한다. 또, 초소형 집적회로 패드상에 다중 프로브 접촉을 가능하게 하는 인터리브형 스프링 프로브팁 디자인들이 형성된다. 프로브팁들의 형상은 집적회로상의 프로브 스프링과 패드나 트레이스 사이의 프로브팁 침투 깊이를 조절하도록 형성되는 것이 바람직하다. 또, 스프링 프로브에 대한 코팅기술을 개량하여, 프로브카드 조립체의 수명과 품질을 향상시킬 수 있다.
이하, 첨부 도면들을 참조하여 본 발명에 대해 자세히 설명하면 다음과 같다.
도 1은 기판에서 릴리스되기 전의 포토리소그래픽 패턴 스프링 프로브들의 선형 어레이의 평면도;
도 2는 기판에서 릴리스된 뒤의 포토리소그래픽 패턴 스프링 프로브들의 선형 어레이의 사시도;
도 3은 짧은 스프링 프로브가 기판에서 릴리스된 뒤 제1 유효반경과 높이를 갖는 제1 짧은 포토리소그래픽 패턴 스프링 프로브의 측면도;
도 4는 긴 스프링 프로브가 기판에서 릴리스된 뒤 제2 큰 유효반경과 높이를 갖는 제2 긴 포토리소그래픽 패턴 스프링 프로브의 측면도;
도 5는 스프링 프로브가 기판에서 릴리스되기 전의 인터리브 스프링팁 패턴을 갖는 대향 포토리소그래픽 스프링들의 사시도;
도 6은 스프링 프로브가 기판에서 릴리스된 뒤의 인터리브 스프링팁 패턴을 갖는 대향 포토리소그래픽 스프링 프로브의 사시도;
도 7은 집적회로 소자 상의 단일 트레이스와 접촉되는 인터리브 다중돌출 포토리소그래픽 스프링 프로브들의 대향 쌍들의 평면도;
도 8은 스프링 프로브가 기판에서 릴리스되기 전의 대향 단일돌출 포토리소그래픽 스프링 프로브의 평면도;
도 9는 스프링 프로브가 기판에서 릴리스된 뒤, 집적회로의 단일 패드와 접촉되는 단일돌출 포토리소그래픽 스프링 프로브들이 평행하게 대향 배치된 상태의 상면도;
도 10은 숄더 돌출형 포토리소그래픽 스프링 프로브의 정면도;
도 11은 집적회로 소자 상에 트레이스가 구비된 숄더 돌출형 포토리소그래픽 스프링 프로브의 부분단면도;
도 12는 다중 숄더 돌출형 포토리소그래픽 스프링 프로브의 사시도;
도 13은 프로브카드 조립체의 단면도로서, 기판 밑면의 다수의 포토리소그래픽 스프링 프로브들이 기판 윗면의 가요성 커넥터들에 전기적으로 연결되고, 가요성 커넥터들이 인쇄회로판 프로브카드에 연결된 상태의 단면도;
도 14는 인쇄회로판 프로브카드와 기판의 단계적 피치 및 팬-아웃을 보여주는 프로브카드 조립체의 부분확대 단면도;
도 15는 브리지/판스프링 현수식 프로브카드 조립체의 제1 부분단면도;
도 16은 테스트 대상 소자와 접촉되는 브리지/판스프링 현수식 프로브카드 조립체의 제2 부분단면도;
도 17은 브리지/판스프링 현수식 프로브카드 조립체의 부분확대 조립도;
도 18은 프로브카드에 분리 가능하게 중간 하위카드가 연결되어 있는 브리지/판스프링 현수식 프로브카드 조립체의 제1 부분단면도로서, 스프링 프로브 기판이 브리지 구조물에 분리 가능하게 연결되어 있는 상태의 단면도;
도 19는 테스트 대상 소자와 접촉되게 도시된 브리지/판스프링 현수식 프로브카드 조립체의 제2 부분단면도;
도 20은 와이어/스프링 기둥 현수식 프로브카드 조립체의 단면도;
도 21은 중간 하위카드가 프로브카드에 분리 가능하게 연결되어 있고, 가요성 상호 커넥션들을 통해 스프링 프로브 기판이 브리지 구조물에 전기기계적으로 연결되어 있는 현수식 프로브카드 조립체의 단면도;
도 22는 나노스프링 프로브 기판이 어레이 커넥터를 통해 프로브카드에 직접 연결되어 있는 프로브카드 조립체의 단면도;
도 23은 LGA 삽입 커넥터를 통해 나노스프링 프로브 기판이 프로브카드에 연결되어 있는 와이어 현수식 프로브카드 조립체의 단면도;
도 24는 하나 이상의 커넥터들이 프로브카드와 하위카드 사이에 형성되어 있고, 하위카드가 마이크로 볼 그리드 솔더 어레이를 통해 소형 스프링 프로브 기판에 부착되어 있는 작은 테스트면적의 프로브카드 조립체의 단면도;
도 25는 다수의 마이크로 볼 그리드 어레이 스프링 접촉칩 기판들이 배열되어 있는 기판 웨이퍼의 상면도;
도 26은 싱글 피치 마이크로 볼 그리드 어레이 나노스프링 접촉칩의 상면도;
도 27은 다수의 프로브 스트립 접촉영역들을 갖는 타일형 프로브 스트립의 평면도;
도 28은 프로브카드 지지기판에 부착된 다수의 타일형 프로브 스트립들의 저면도;
도 29는 프로브카드 지지기판에 부착된 다수의 타일형 프로브 스트립들의 측면도;
도 30은 다수의 스프링 프로브 접점들을 통해 번인 보드에 다수의 집적회로들을 임시로 연결할 수 있는 구조물의 단면도;
도 31은 스프링 프로브 조립체의 프로브면에 보호 코팅을 도포하는 스프링 프로브 조립체 코팅 방법의 제1 단계를 나타낸 도면;
도 32는 감광층을 제2 기판에 도포하는 스프링 프로브 조립체 코팅 방법의 제 2 단계를 나타낸 도면;
도 33은 코팅된 스프링 프로브 조립체를 제2 기판상의 감광성 물질 안으로 일부 침적시키는 스프링 프로브 조립체 코팅 방법의 제3 단계를 나타낸 도면;
도 34는 코팅되어 부분적으로 침적된 스프링 프로브 조립체를 제2 기판에서 제거하는 스프링 프로브 조립체 코팅방법의 제4 단계를 나타낸 도면;
도 35는 코팅되어 침적된 스프링 프로브 조립체를 에칭하여, 감광제에 침적되지 않은 기판의 부분으로부터 보호코팅을 제거하는 스프링 프로브 조립체 코팅방법의 제5 단계를 나타낸 도면;
도 36은 감광제가 스프링 프로브 조립체의 스프링팁에서 스트립되어 보호코팅을 노출시키는 스프링 프로브 조립체 코팅방법의 제6 단계를 나타낸 도면;
도 37은 스프링 프로브 기판이 층을 이룬 기준면의 부분단면도.
도 1은 기판(16)에서 릴리스되기 이전의 포토리소그래픽 패턴 스프링 프로브(14a-14n)의 선형 어레이(12)의 평면도(10)이다. 이들 도전 스프링 프로브(14a-14n)들은 전형적으로 고저 에너지 플라즈마 증착처리 등에 의해 연속적인 증착 금속층에 의해 기판(16)에 형성된 뒤 반도체 분야에서 널리 알려진대로 포토리소그래팩 패턴공정에 의해 형성된다. 이들 연속 금속층들은 기본적으로 응력레벨이 서로 다르다. 다음, 기판(16)의 릴리스 영역(18)을 언더컷 에칭처리하여, 릴리스 영역(18) 위에 위치한 스프링 프로브(14a-14n) 부분들이 기판(16)으로부터 릴리스되고 기판(16)에서 연장되는데(즉, 구부린다), 이는 증착된 금속층들 사이의 고유 응력때문이다. 증착된 금속 트레이스들의 고정 영역(15)은 기판(16)에 붙어 있고(도 3, 4 참조) 스프링 프로브(14a-14n)로부터 라우팅(즉, 팬-아웃) 하는데 사용된다. 도 2는 기판(16)에서 릴리스된 이후의 포토리소그래픽 패턴 스프링 프로브(14a-14n)의 선형 어레이(12)의 사시도(22)이다. 이들 스프링 프로브(14a-14n)는 그 사이의 피치(20)가 0.001인치 정도로 미세하게 고밀도 어레이로 형성될 수 있다.
도 3은 짧은 길이(28a)를 갖는 제1 포토리소그래픽 패턴 스프링 프로브(14)의 측면도(26a)이고, 이 스프링 프로브(14)는 평탄한 앵커 영역인 고정 영역(15)에서 먼곳부터 기판(16)의 릴리스 영역(18a)에서 릴리스된 뒤 제1 유효 스프링각(30a), 스프링 반경(31a) 및 스프링 높이(32a)를 갖도록 형성된다. 도 4는 스프링 길이(28b)가 긴 제2 포토리소그래픽 패턴 스프링 프로브(14)의 측면도(26b)로서, 이 스프링 프로브(14)는 기판(16)의 릴리스영역(18b)에서 릴리스된 뒤 제2의 큰 유효 스프링각(30b), 스프링 반경(31b) 및 스프링 높이(32b)를 갖도록 형성된다. 이렇게 형성된 스프링 프로브(14)들의 유효 형상은 원하는 응용분야에 따라 변할 수 있다. 또, 이들 스프링 프로브들은 통상 유연하므로, 여러가지 응용분야에 사용될 수 있다.
패턴화된 스프링 프로브(14)의 피치를 매우 작게 하여, 집적회로 소자(44)의 파워패드나 접지패드에 많은 스프링 프로브(14)를 접촉시킬 수 있기 때문에, 전류 운송능력을 향상시킬 수 있다(도 13 참조). 또, 스프링 프로브(14)의 어레이(12)를 갖는 프로브카드 조립체용으로, 많은 스프링 프로브(14)를 이용하여 테스트 대상 집적회로 소자(44)의 I/O 패드들을 탐촉함으로써, 테스트 대상 웨이퍼(92)에 스프링 프로브(14)를 연결한 뒤 모든 스프링 프로브(14)들을 지속적으로 확인할 수 있기 때문에, 테스트 과정을 시작하기 전에 프로브 카드 조립체와 집적회로 소자(44) 사이에 완벽한 전기적 접촉이 보장된다.
개선된 미니어처 스프링 구조.
도 5는 스프링 팁 패턴이 인터리브된 대향 포토리소그래픽 스프링 프로브 (34a,34b)의 사시도로서, 이들 스프링 프로브는 기판에서 분리되기 전의 형상이다. 도 6은 기판에서 분리된 뒤의 대향 인터리브 포토리소그래팩 스프링 프로브들(34a,34b)의 사시도이다.
인터리브된 포토리소그래픽 스프링 프로브들(34a,34b) 각각에는 다수의 스프링 접점(24)들이 있다. 이들 스프링 접점들을 집적회로 소자(44)의 파워 또는 접지 트레이스(46)나 패드(47)에 연결하는데 이용하면, 접점에서 전기저항이 최대화된다. 따라서, 다수의 접점(24)들을 갖는 인터리브 스프링 프로브(34)는 기본적으로 스프링(34)과 트레이스(46)나 패드(47) 사이의 저항을 낮춘다. 전술한 바와 같이, 집적회로 소자(44)의 전기접속을 고품질화하거나 테스트 대상 집적회로 소자(44)를 탐촉하는 용도의 프로브 카드 조립체(60) 등의 많은 경우 다수의 인터리브 스프링 프로브(34)들을 이용할 수도 있다(도 13 참조).
도 7은 대향하는 인터리브 포토리소그래픽 스프링 프로브 쌍(34a,34b)의 사시도로서, 이들 스프링은 테스트 대상 집적회로 소자(44)의 싱글 트레이스(46)와 접촉되어 있다. 이들 인터리브 스프링 프로브(34a,34b) 각각에는 동일 트레이스(46)에 접촉되는 다수의 접점(24)이 있다. 도 5에 도시된 바와 같이, 기판(16)상의 두개의 스프링 프로브(34a,34b) 사이에 지그재그형 갭(38)이 형성되면, 각각의 스프링 프로브(34a,34b)에 다수의 접점(24)이 설정된다. 인터리브 스프링 프로브들(34a,34b)을 기판(16)에서 릴리스하기 전에, 중첩된 인터리브 영역(36)내에 접점들(24)이 위치한다. 기판(16)에서 인터리브 스프링 프로브(34a,34b)를 분리하면, 스프링 프로브(34a,34b) 사이에 형성된 접촉영역(40)내에서 접점(24)들이 서로 근접해 있게 된다. 다음, 인터리브 스프링 프로브들(34a,34b) 둘 다 테스트 대상 집적회로 소자(44)의 동일한 트레이스(46)와 접촉하도록 스프링을 배치하여, 신뢰성을 향상시킨다. 또, 각각의 인터리브 스프링 프로브들(34a,34b)이 다수의 접점(24)들을 구비하므로, 트레이스(46)와의 접촉성이 향상되면서도 다수의 접점(24)에서 과열이나 전류 아크가 발생할 가능성이 최소화된다.
도 8은 스프링 프로브(14)를 기판(16)에서 릴리스하기 전의 평행한 대향 단일돌출 포토리소그래픽 스프링 프로브(14)의 상면도이다. 인터리브 스프링 프로브(34a,34b)에서 설명한 바와 같이, 다수의 스프링 프로브의 접점(24)들이 집적회로 소자(44)의 싱글 트레이스(46)와 접촉하도록 평행 스프링 프로브(14)를 배치할 수도 있다. 또, 대향 스프링 프로브(14)를 기판(16)상에 서로 중첩시켜, 릴리스영역(18)에서 기판(16)에서 릴리스될 때, 이들 접점(24)을 서로 근접되게 배치할 수도 있다. 도 9는 기판(16)에서 스프링 프로브(14)를 릴리스한 뒤의 평행한 대향 단일돌출 포토리스그래픽 스프링 프로브(14)의 상면도인바, 평행한 대향 단일돌출 포토리소그래픽 스프링 프로브(14)들은 집적회로 소자(44)의 싱글 패드(47)와 접촉한다.
도 10은 숄더(54)에서 돌출한 돌기(52)를 갖는 숄더-돌기 포토리소그래픽 스프링 프로브(50)의 평면도이다. 도 11은 집적회로 소자의 트레이스(46)와 접촉해 있는 숄더-돌기 포토리소그래픽 스프링 프로브(50)의 부분 단면도이다. 도 12는 다중 숄더-돌기 포토리소그래픽 스프링 프로브(50)의 사시도이다. 단일돌기 스프링 프로브(14)들은 통상 집적회로 소자(44)의 도전 트레이스(46)와의 물리접 접촉이 양호한데, 이는 단일의 날카로운 접점이 트레이스(46)나 패드(47)상의 기존의 산화층에 침투하기 때문이다. 그러나, 트레이스(46)나 패드(47)가 얇거나 비교적 부드러운 집적회로 소자나 반도체 웨이퍼(92)일 경우에는 트레이스(46)를 관통해 IC 기판(48)이나 다른 회로에까지 접점(24)이 침투할 수 있다.
따라서, 숄더-돌기 포토리소그래픽 스프링(50)에는 하나 이상의 돌기(52)와 하나의 숄더(54)가 있고, 이 돌기(52)는 트레이스(46)와 양호한 전기접촉을 하기에 충분히 침투하고, 숄더(54)는 스프링 프로브(50)가 소자(44)나 웨이퍼(92) 안으로 너무 깊이 침입하는 것을 방지한다. 포토리소그래픽 스크리닝이나 에칭 과정에 의해 스프링 프로브(50)의 형상을 고도로 제어할 수 있기 때문에, 숄더-돌기 포토리소그래픽 스프링 프로브(50)의 상세한 형상을 용이하게 얻을 수 있다.
개선된 프로브 카드 조립체.
도 13은 프로브 카드 조립체(60a)의 단면도(58)인바, 기판(16)의 하부 프로브 면(62a)에 다수의 전기전도성 스프링 프로브팁들(61a-61n)이 배치된다. 기판(16)의 상부 커넥터면(62b)에는 다수의 유연한 전기전도성 커넥션들(64a-64n)이 위치하고, 이들은 각각 대응하는 전기 커넥션들(66a-66n)을 통해 다수의 전기전도성 스프링 프로브팁들(61a-61n)에 연결된다.
기판(16)은 통상 고체판이고, 세라믹, 세라믹 유리, 유리 또는 실리콘 등 열팽창계수(TCE)가 낮은 재료로 구성되는 것이 바람직하다. 프로브카드 조립체(60a)와 반도체 웨이퍼(92)를 함께 정위치할 때, 전기전도성 스프링 프로브팁들(61a-61n)에 의해 프로브 카드조립체(60a)와 반도체 웨이퍼(92) 사이에 전기접촉이 이루어진다.
스프링 프로브 팁(61a-61n)은 돌출 스프링 프로브(14), 인터리브 스프링 프로브(34), 숄더-돌출 스프링 프로브(50) 등과 같이 다양한 형태를 가질 수 있고, 통상 박막이나 MEMS 처리법 등을 이용해 기판(16)상에 형성되어, 제조단가를 낮춤은 물론 패드 피치(20)를 아주 일정하고 세밀하게 형성할 수 있고 핀수를 크게 높일 수 있다.
이들 프로브 팁(61a-61n)은 기판(16) 내의 금속 비어인 커넥션들(66a-66n)을 통해 가요성 전기커넥션들(64a-64n)에 전기적으로 연결된다(여기서, 이하 사용되는 “유연한 전기전도성 커넥션”, “가요성 커넥션”, “전기적 커넥션”, “전기전도성 커넥션” 각각은 “가요성 전기커넥션”을 의미함). 다수의 가요성 전기커넥션들(64a-64n) 각각은 인쇄회로판 프로브카드(68)에 전기적으로 연결되고, 이 카드는 금속링이나 프레임 지지부(70)에 의해 제위치에 고정된다. 아리조나주 템페시의 Micro Substrate Corporation 등에서 생산하는 바람직한 금속 비어인 전기커넥션들(66a-66n)은 통상 레이저나 기타 천공법을 이용해 기판(16)에 구멍을 뚫어 형성된다. 이들 구멍을 도금이나 압출법 등을 이용해 도전성 금속으로 충전하거나 도금한다. 도전성 비어인 커넥션들(66a-66n)을 형성한 뒤, 이들을 연마하여 평탄하고 부드러운 표면으로 가공한다.
도 14는 프로브 카드 조립체(60a)의 부분 확대단면도(79)로서, 인쇄회로판 프로브카드(68)과 기판(16) 상의 단계적 피치 및 팬 아웃(fan-out)을 보여준다. 프로브 팁(61a-61n)은 통상 기판의 프로브면(62a)에 미세한 피치(20)로 배열된다. 고정부(15)는 커넥션들(66a-66n)에 팬 아웃되고, 이들 커넥션은 기판 피치(81)로 배열된다. 기판(16)의 상부 커넥터면(62b)에 배치되어 커넥션(66a-66n)에 연결되는 전기전도성 커넥션(64a-64n)은 연결 피치(83)로 배열되는데, 이 피치는 피치(81)와 일치할 수도 있고 기판(16)의 상부 커넥터면(62b)에서 더 팬 아웃될 수도 있다.
인쇄회로판 프로브카드(68) 밑면의 도전패드(77a-77n)는 통상 패드 피치(85)로 배열되어, 기판(16)의 상부 커넥터면(62b)에 위치한 전기전도성 커넥션들(64a-64n)과 정렬된다. 이들 도전패드(77a-77n)는 프로브카드 피치(87)로 배열된 도전경로(78a-78n)로 팬 아웃된다. 인쇄회로판 프로브카드(68)의 윗면에 배치되어 도전경로(78a-78n)에 연결되는 전기전도성 커넥션들(72a-72n)은 프로브카드 커넥션 피치(89)로 배열되고, 이 피치는 프로브카드 피치(87)와 같거나 인쇄회로판 프로브카드(68)의 윗면에서 더 팬 아웃될 수 있다. 테스트 헤드피치(91)로 배열되어 테스트 헤드(76)에 위치된 테스트 헤드 컨텍터들(74a-74n)과 전기전도성 커넥션들(72a-72n)이 정렬되도록 프로브카드 커넥션 피치(89)를 선택하는 것이 바람직하다.
통상 프로브 팁(61a-61n)보다 기다란 스프링 길이(28)를 이용해 가요성 전기 커넥션들(64a-64n)을 형성하여 대략 4-10 mils의 순응도를 제공한다. 어떤 경우에는, 본 명세서에 참고적으로 기재된 미국특허 5,848,685나 5,613,861에 기재된 바와 같이, 또는 전술한 바와 같이 포토리소그래픽 스프링에 대해 순응하도록 가요성 커넥션들(64a-64n)이 형성된다.
가요성 커넥션들(64a-64n)은 인쇄회로판(PWB: printed wiring board) 프로브카드(68)에 (예를 들어, 땜납이나 도전 에폭시에 의해) 영구적으로 연결되거나, (예를 들어 가요성 커넥션(64a-64n)의 팁인 접점(24)에 결합되는 대응 금속패드에 의해) 임시로 연결된다. 다음, 인쇄회로판 프로브카드(68)에 의해, 테스트 헤드(76)에 테스트 헤드피치(91)로 배열된 표준 핀 컨텍터들(74a-74n)에 적절한 패드 피치(89)로 신호들이 패드(72a-72n)상에 팬 아웃된다.
가요성 커넥션들(64a-64n)은 1.00㎜이나 1.27㎜ 등의 어레이 피치(83)를 갖는 어레이 영역내에 배열되는 것이 바람직한바, 이정도의 피치는 인쇄회로판 프로브카드(68)상의 도금된 스루홀(PTH; plated through-hole)에 적절한 밀도(즉, 프로브 카드 피치(87))를 제공하고, 블라인드 도전 비아인 도전경로(78a-78n)를 포함한 개선된 인쇄회로판 프로브카드(68)를 쓰지 않고 인쇄회로판 프로브카드(68)내의 다층 상에 신호를 팬 아웃할 수 있다.
인쇄회로판 프로브카드(68) 밑면의 도전패드(77a-77n)와 접촉하는 가요성 도전 커넥션들(64a-64n)로 인해 인쇄회로판 프로브카드(68)와 기판(16) 사이의 전기접속이 유지되면서, 기판(16)이 Z축(84)을 따라 상하로 미동할 수 있음은 물론 그 중심선에 대해 경사질 수 있다. 가요성 커넥션들(64a-64n)은 또한 열팽창계수가 다른 인쇄회로판 프로브카드(68)와 기판(16) 사이(예를 들어, 열팽창계수가 낮은 기판과 열팽창계수가 비교적 높은 프로브카드)에 측방향 순응도를 제공한다.
또, 기판(16)이 멤브레인 프로브카드 등의 조립체일 수도 있는바, 이 기판은 멤브레인 범프 접촉부인 커넥션들(64a-64n)을 통해 인쇄회로기판 프로브카드(68)에 연결된다. 프로브카드 조립체의 다른 예에서, 커넥션들(64a-64n)은 분리가능한 커넥터(132)로 제공되거나(도 18 참조), 또는 팬실배니아주 Etters의 FCI Electronics사의 MEG-Array 커넥터(162)로 제공될 수 있는바(도 24 참조), 여기서는 커넥터(132, 162)의 대향 반쪽에 배치된 볼그리드 솔더 어레이들이 기판(16)과 인쇄회로판 프로브카드(68) 상의 대응 도전패드들에 납땜되고, 이들 도전패드들은 각각 영역 어레이 패턴내에 배열되므로, 커넥터(132, 162)의 대응 반쪽에서 다수의 스프링 프로브팁들(61a-61n) 각각과 인쇄회로판 프로브카드(68) 밑면의 다수의 도전패드들(77a-77n) 각각 사이에 다수의 전기접속이 이루어진다.
집적회로 소자(44)의 크기와 디자인이 점차 소형화 및 복잡화될수록, 미니어처 스프링 프로브팁들(61a-61n) 사이의 미세 피치(20)의 중요성이 점차 커진다(도 2 참조). 또, 집적회로 소자(44)와 필요한 프로브카드 테스트 조립체들이 소형화될수록, 많은 스프링 프로브팁들(61a-61n)을 포함한 집적회로 소자(44)와 기판(16) 사이의 평탄성의 차이가 중요해진다.
프로브카드 조립체(60a)는 수천개의 스프링 프로브팁들(61a-61n)을 포함할 수 있는 기판(16)과 전기적으로 연결되고, 이들 프로브팁들은 프로브카드 조립체 (60a)에 적절한 기계적 지지체를 제공하여 통상적인 집적회로 테스트 탐촉환경에 효과적으로 기능한다. 프로브카드 조립체(60a)는 매우 많은 핀을 필요로하는 경우나, 피치가 타이트하거나 주파수가 높은 경우에 쉽게 사용된다. 또, 이 프로브카드 조립체(60a)는 집적회로 소자(44)의 중앙부에 접속할 필요가 있는 테스트 탐촉의 경우에 대비해 집적회로의 모든 트레이스(46)(도 7 참조) 및 I/O 패드(47)를 전기적으로 연결하는데 쉽게 적용된다.
도 13에 도시된 바와 같이, 프로브카드 조립체(60a)는 하나 이상의 집적회로 소자(44)를 갖는 반도체 웨이퍼(92)에 대해 위치하고, 이들 집적회로는 통상 격자선(94)에 의해 분리된다. X축(80)과 Y축(82)은 반도체 웨이퍼(92)와 집적회로 소자(44)에 대한 프로브카드 조립체(60a)의 위치를 결정하고, Z축은 웨이퍼(92)의 표면과 프로브카드 조립체(60a) 사이의 수직 간격을 결정한다. 테스트 헤드(76)와 프로브카드 조립체(60a)에 대한 테스트 대상 웨이퍼(92)의 위치는 X축(80), Y축(82), Z축(84)에 대해서는 물론 Z축(84)을 중심으로한 회전 Z축(θ) 위치(90)에 대해 정밀하게 위치되어야 한다.
그러나, 평판 반도체 웨이퍼(92)에 프로브카드 조립체를 접촉시키는 것의 중요성이 점차 증대하는 반면, 반도체 웨이퍼(92)와 프로브카드 조립체는 서로 약간 평탄하지 않은바, 예컨대 X축 회전(86) 및/또는 Y축 회전(88)시 약간씩 변동된다.
도 13에 도시된 프로브카드 조립체(60a)에서 프로브팁들(61a-61n)이 유연하기때문에, 기판(16)과 반도체 웨이퍼(92) 사이에 평탄 순응성이 있다. 또, 바람직하게는 가요성 도전 스프링 프로브들(14, 34, 50)인 가요성 커넥션들(64a-64n)로 인해, 기판(16)과 웨이퍼(92) 사이의 평탄 순응성이 더 커진다. 따라서, 프로브카드 조립체(60a)로 인해, 기판(16)과 집적회로 소자(44) 사이(즉, X축 회전(86) 및/또는 Y축 회전(88) 사이)의 평탄 순응성이 보장된다. 또한, 프로브카드 조립체(60a)로 인해, 세라믹, 세리막 유리, 유리 또는 실리콘으로 이루어지는 기판(16)과 유리 에폭시 물질로 이루어지는 인쇄회로판 프로브카드(68) 사이의 열팽창계수(TCE) 차이를 커버할 수 있다.
통상 피치(20)가 작은 프로브팁들(61a-61n)로부터의 신호 트레이스들은 기판(16)의 양면(62a, 62b)이나 한면의 라우팅 트레이스들을 이용해 피치가 큰 가요성 커넥션들(64a-64n)로 팬 아웃된다.
이들 가요성 커넥션들(64a-64n)은 표준화된 레이아웃 패턴상에 놓이는 것이 바람직하고, 이 패턴은 인쇄회로판 프로브카드(68)상의 표준화된 파워 및 접지패드 패턴들(즉, 할당들)과 일치하여, 다른 집적회로 소자(44)에 결합되도록 놓이는 기판(16)에 동일한 인쇄회로판 프로브카드(68)를 사용할 수 있다. 인쇄회로판 프로브카드(68)가 다양한 상이한 집적회로 소자(44)의 테스트용으로, 특별한 기판(16)에 적용될 수도 있으므로, 인쇄회로판 프로브카드(68)의 운용경비가 절감된다.
초고주파 파워 분리에 도움을 주기 위해, Myrtle Beach SCd의 AVX Corporation에서 판매하는 LICATM 시리즈 커패시터와 같은 커패시터(172)를 기판(16) 윗면(62b)에 장착하는 것이 바람직하다(도 24 참조). 그렇지 않으면, 라우팅 트레이스층의 비사용 영역에 형성된 면과 기준면 사이의 기판(16)내에 병렬판 커패시터를 형성할 수도 있다. 기판(16)을 실리콘으로 구성할 경우, (적분 바이패스 커패시터와 같은) 적분 커패시터(67)를 실리콘 기판(16)내에 처리된 적분 확산층들 사이에 형성하는 것이 바람직하다.
웨이퍼척을 기판(16)에 정렬하여, 반도체 웨이퍼(92)상에 배치된 테스트 대상 소자(44)의 접촉패드(47)들이나 트레이스(46)들에 프로브팁이 피치(20)로 정렬하는데 통상 상하작동 카메라를 이용한다. 정렬작업은 통상 스프링 프로브팁의 접점(24)들을 관찰하거나 기판(16)에 인쇄된 정렬마크(125)를 관찰하여 이루어진다.
이런 카메라가 없는 프로브카드 조립체들의 경우, 유리세라믹이나 유리 등의 반투명 또는 투명 물질로 기판(16)을 형성하여 테스트 오퍼레이터가 시각관찰 정렬법을 실행할 수 있도록 하는 것이 바람직하다. 인쇄회로판 프로브카드(68)에는 윈도우(165)를 형성하는 것이 바람직한 반면(도 24 참조), 기판 및/또는 테스트 대상 웨이퍼(92)에는 정렬마크(125, 185)를 형성하는 것이 바람직하다(도 17, 26 참조). 다음, 테스트 오퍼레이터는 카메라나 현미경을 이용해 윈도우를 통해 정렬마크(125)를 관찰하고, 기판(16)과 웨이퍼(92)를 정렬한다.
(집적회로 소자(44)의 개발중에 탐촉하는 전압 콘트라스트 전자빔 등에 의해) 프로브 접촉을 유지하면서 반도체 웨이퍼(92)의 표면에 대한 접속이 필요한 경우, IC 중심 위의 기판(16)에 윈도우(123)를 형성하여, 웨이퍼(92) 상 다이에서의 신호를 관찰하는 것이 바람직하다(도 17 참조). 윈도우(123)는 다이의 가장자리를 따라 I/O 패드들이 배치되어 있는 웨이퍼(92)상의 집적회로(44)를 직접 탐촉할 수 있는 경우에 가장 좋다. 현재는, 반도체 웨이퍼(92)의 다이를 먼저 찍어낸 다음 별도의 집적회로들(44)을 패키지 형태로 와이어본딩한 뒤 테스트해야만 한다.
기판(16)에 형성된 개구인 윈도우(123)는 DRAM 등의 소자들을 원위치에서 전자빔 수리하는데 이용하는 것이 바람직한바, 이때 프로브카드 조립체(60)를 원위치에 유지할 수 있다. 따라서, 웨이퍼(92)를 이동하지 않고도 테스트, 수리 및 재시험을 같은 위치에서 실시할 수 있다.
프로브카드 조립체(60a)의 구조에 의해 인쇄회로판 프로브카드(68)내의 제어된 임피던스 환경과 프로브팁들(61a-61n) 사이의 전기적 간격이 매우 짧아지고, 이때문에 프로브카드 조립체(60a)를 고주파의 경우에 이용할 수 있다. 기판(16)의 양면(62a,62b) 또는 한면의 트레이스들을 임피던스 제어할 필요가 있을 경우, 트레이스 위나 밑에 또는 상하 양쪽에서 기판(16) 내에 하나 이상의 도전 기준판을 추가할 수 있다. 초고주파의 경우, 기판(16)이 다른 접지기준 트레이스들을 포함할 수도 있는바, 차폐된 동축 전송 라인 환경(260)을 효과적으로 제공하기 위해, 이들 트레이스는 비아(266)를 이용해 일정 간격으로 하나 또는 두개의 기준면(262a,262b)에 연결된다(도 37 참조).
순응도가 높은 프로브 조립체.
전술한 바와 같이, 프로브카드 조립체(60)는 X, Y 방향으로 인쇄회로판 프로브카드(68)에 대해서는 물론 Z축(84)에 대한 회전방향(90)으로도 기판(16)을 견고히 지지한다.
가요성 스프링 프로브팁들(61a-61n)은 물론 가요성 커넥션들(64a-64n)에 의해 프로브카드 조립체(60)와 반도체 웨이퍼(92)나 집적회로 소자(44) 사이에 어느정도의 평탄 순응도가 생기는 반면, 프로브카드 조립체(60)의 다른 바람직한 실시예들에 의하면 그 평탄 순응성이 더 향상된다.
실질적인 평탄 순응도를 필요로 하는 어떤 프로브카드의 경우 고밀도 접속과 미세 피치(20)를 제공하기 위해 프로브팁들(61a-61n)이 매우 작아야 하기때문에, 이들 프로브팁만에 의한 순응도로는 불충분할 수도 있다. 따라서, 프로브카드 조립체(60)의 어떤 바람직한 경우에는, 프로브카드 조립체(60)로 인해 기판(16)을 그 중심에 대해 피봇(즉, X축 회전(86) 및/또는 Y축 회전(88))하도록 하여 테스트 대상 반도체 웨이퍼(92)에 대한 평탄 순응도를 향상시킬 수 있다. 이런 경우, 프로브카드 조립체(60)는 반도체 웨이퍼(92)에 기판(16) 바닥면(62a)의 프로브팁들(61a-61n)을 결합하기 위해 Z축(84) 방향으로 계속 하향 힘을 가해주어야만 한다.
많은 경우의 프로브카드 조립체(60)에 있어서, 기판(16)의 중앙부(119)는 기판(16)과 인쇄회로판 프로브카드(68) 사이의 전기적 커넥션들(64a-64n)용으로 사용되므로, 기판(16) 가장자리(127)를 따라 기판(16)을 지지할 필요가 있다(도 17 참조).
기판 지지구조 뒷면의 프로브카드 조립체의 중앙부에 볼조인트 지렛점 구조를 위치시켜, 기판(16)을 중심에 대해 피봇시키고, 프로브팁(61a-61n)에 힘을 가할 수도 있다. 그러나, 이런 구조는 통상 와이어 리이드나 기타 전기접속을 방해하므로, 프로브카드 조립체의 중앙부에서 벗어날 필요가 있다. 또, 이런 가동 조인트에서는 기판(16)의 θ 회전(90)을 제한하지 않는다.
도 15는 브리지 및 판스프링 현수식 프로브카드 조립체(60b)의 제1 부분단면도(96a)이다. 도 16은 도 15에 도시된 브리지 및 판스프링 현수식 프로브카드 조립체(60b)의 제2 부분단면도로서, 프로브카드 조립체(60b)와 동일평면에 있지 않은 반도체 웨이퍼(92)상의 하나 이상의 집적회로 소자(44)와의 평탄 순응도를 제공한다. 도 17은 브리지 및 판스프링 프로브카드 현수식 조립체(60b)용의 주요 부품들의 부분 전개도이다.
판스프링(98)은 브리지(100)를 통해 기판(16)에 연결된다. 판스프링(98)과 브리지(100)에 의해 Z축(84), X축(80), Y축(82) 및 Z축 회전(90) 방향으로 기판(16)이 자유롭게 피봇한다. 바람직한 실시예에서, 인쇄회로판 프로브카드(68b)에 대해 기판(16)의 초기면과 Z 위치를 정확히 세팅하고 판스프링(98)의 예비부하력을 세팅하기 위한 수단으로서 예비부하 조립체(121)를 이용한다(도 15 참조). 예컨대, 도 15, 도 16에 도시된 실시예에서, 예비부하 조립체(121)는 파스너(118)를 포함하고, 이들 파스너는 브리지 쐐기(122)와 함께 사용된다. 다른 실시예에서, 예비부하 조립체(121)는 교정나사 또는 다른 격리애자(standoff)를 포함하는 파스너를 포함할 수도 있다.
도 15, 도 16에 도시된 바와 같이, 판스프링(98)의 외연부에는 연결프레임(107)에 의해 인쇄회로판 프로브카드(68)가 부착된다. 판스프링(98)의 중심에는 하나 이상의 파스너(108), 상부 브리지 스페이서(104) 및 하부 브리지 스페이서(106)에 의해 브리지(100)가 연결된다. 판스프링(98)과 브리지(100) 사이의 Z축 간격을 가변시키기 위해 브리지 예비부하 쐐기(110)를 추가하는 것이 바람직한데, 이렇게 되면 판스프링(98)에 의해 브리지(100)에 가해지는 하향력이 변한다. 브리지(100)는 그 지지력을 중심으로부터 모서리로 전달하고 다수(보통 3개 이상)의 브리지 다리(102)를 통해 기판(16)에 연결된다. 이들 브리지 다리(102)는 인쇄회로판 프로브카드(68)에 형성된 관통공(111)을 통해 돌출하고 접착제나 기계적 연결구(112)에 의해 기판(16)에 견고히 연결된다.
판스프링(98)은 통상 스테인리스강이나 스프링강으로 제작되고, 화학적 에칭법을 이용해 패턴화된다. 하향력은 스프링의 강성, 스프링 스페이서들(104,106)의 직경은 물론 판스프링(98)의 크기의 함수이다.
도 16에 도시된 판스프링(98)은 크로스(cross) 형상이지만, 다른 기하학적 형상을 이용하여 하향력, 틸팅 자유도, 및 X, Y, θ 병진저항을 제공할 수도 있다. 예컨대, 판스프링(98)이 다수의 날개(99)를 가질 수도 있다. 또, 이들 날개(99)는 비대칭일 수도 있는바, 이 경우 외측에서 중심으로 갈수록 그 폭이 변할 수 있다. 또, 판스프링(98)의 외연부에 링을 연결하여 판스프링을 더 안정시킬 수도 있다.
브리지(100)와 스페이서들(104, 106)은 알루미늄이나 티타늄 등의 가볍고 강한 금속으로 구성되어 이동가능한 구조체인 프로브카드 조립체(60b)의 질량을 최소화하는 것이 바람직하다.
기판(16)은 에폭시나 땜납 등의 접착제(112)를 이용해 브리지(100)의 다리 (102)에 부착된다. 기판을 교체해야할 경우, 도 18에 도시된 것과 같은 분리 커넥터(130)를 이용할 수 있다.
기판(16)의 밑면(62a)에는 하부 격리애자(114)를 사용하여 기판(16)이 웨이퍼(92)에 닿지 않게 하는 것이 좋다. 하부 격리애자(114)는 폴리이미드 등의 비교적 부드러운 재료로 구성되어, 반도체 웨이퍼(92)의 파손을 방지하는 것이 바람직하다. 또, 웨이퍼(92) 내의 집적회로 소자(44)의 파손도 방지하려면, 집적회로 소자(44) 등의 테스트 구조물이 없는 상태에서 프로브카드 조립체(60)가 웨이퍼(92)상의 집적회로 소자(44)와 정렬될 때 격리애자(114)들이 반도체 웨이퍼(92)상의 격자선(94)과 일치되도록 격리애자(114)를 배치하는 것이 바람직하다. 또, 하부 격리애자(114)의 높이는 프로브팁들(61a-61n)의 최대 압축을 한정하여 이들 팁의 파손을 방지하도록 선택하는 것이 좋다.
기판(16) 윗면(62b)에도 상부 격리애자(116)를 배치하여 최상부 가요성 전기커넥션들(64a-64n)의 파손을 방지한다. 이들 상부 격리애자(116)는 LEXANTM, 실리콘, 플라스틱 등의 단단한 절연재료로 구성하는 것이 바람직하다.
도 15, 도 16, 도 17에 도시된 바람직한 실시예에서는, 조정 브리지나사와 브리지 쐐기(122)를 이용해 기판(16)의 초기 평면을 세팅함은 물론, 기판(16)에 하향 정지구를 제공하여, 과부하에 의한 가요성 커넥션들(64a-64n)의 파손을 방지한다.
인쇄회로판 프로브카드(68b)가 유리 에폭시 등의 부드러운 물질로 제조되기 때문에, 본실시예에서 조절나사인 파스너(118) 밑의 프로브카드(68b)에 크래시 패드(120)를 배치하여 조절나사의 팁이 반복된 접촉사이클로 인쇄회로판 프로브카드(68b)에 파고드는 것을 방지하는 것이 바람직하다. 또, 조절나사와 함께 브리지 쐐기(122)를 사용하여, 기판(16)과 프로브카드(68b) 사이의 초기 간격 및 평탄도를 정확히 세팅할 수 있다.
예비부하 쐐기(110)는 판스프링(98)에 의해 브리지(100)에 가해지는 하향력의 초기 예비부하를 조절하는데 사용된다. 이렇게 세팅된 에비부하로 인해 기판(16)의 진동이 방지되고 기판과 웨이퍼(92) 사이의 접촉특성이 향상된다.
도 18은 다른 브리지/스프링 현수식 프로브카드 조립체(60c)의 제1 부분단면도(126a)로서, 인쇄회로판 프로브카드(68b)에 중간 하위 카드(134)가 분리 가능하게 연결되고, 브리지(100)에 기판(16)이 분리 가능하게 연결된다. 도 19는 도 18에 도시된 프로브카드 조립체(60c)의 제2 부분단면도(126b)로서, 기본적으로 프로브카드 조립체(60c)와 동일 평면에 있지 않은 반도체 웨이퍼(92)상의 하나 이상의 집적회로 소자(44)에 평탄 순응성을 부여한다.
기판(16)을 교체하기 위해 분리형 커넥터(132)를 이용하는 것이 바람직하다. 나사(이에 한정되지 않음) 등의 기판 연결 파스너(130)가 브리지 다리(102)에서 돌출하여 브리지(100)를 기판 기둥(128)에 분리 가능하게 연결하는 것이 바람직하고, 이때 기판 기둥들은 기판(16)의 윗면(62b)에 장착된다.
프로브카드 조립체(60)의 일 실시예에서, 분리형 커넥터(132)로는 팬실배니아 Etters의 FCI Electronics에서 제작한 MEG-ArrayTM 커넥터가 바람직하다. 분리형 커넥터(132)의 일측은 인쇄회로판 프로브카드(68)에 납땜되고, 결합측은 하위 카드(134)에 납땜되어, 하위카드(134)를 프로브카드(68b)에서 분리 가능하게 연결하면서도 많은 수의 신뢰성 있는 전기접속을 제공하는 것이 일반적이다 이 하위카드(134)는 가요성 커넥션들(64a-64n)에 대한 약 1㎜의 피치로부터 분리형 커넥터(132)에 대한 약 1.27㎜의 공통피치로 전기접속을 팬 아웃한다.
도 20은 와이어/스프링기둥 현수식 프로브카드 조립체(60d)의 단면도(136)이다. 다수의 스틸와이어(138)(통상 3개 이상)에 의해 기판(16)이 Z축(84)으로 움직일 수 있다. 보통 인쇄회로판 프로브카드(68c)에 납땜되거나 에폭시 접착되는 스프링 기둥 프레임(140)은 하나 이상의 스프링 기둥(141)을 구비하고, 이들 기둥은 Z방향으로 하향력을 제공함은 물론 그 이동을 제한하는데 이용된다.
도 21은 분리형 커넥터(132)에 의해 인쇄회로판 프로브카드(68)에 분리 가능하게 연결된 중간 하위카드(134)를 구비한 현수식 프로브카드 조립체(60e)의 단면도(142)이다. 가요성 커넥션들(64a-64n)은 스프링 프로브(14,34,50)로 이루어지고, 인쇄회로판 프로브카드(68)에 전기적 접속을 제공함은 물론 프로브카드(68)와 하위카드(134) 사이에 기계적 연결을 제공한다. 프로브카드 조립체(60e)에서, 가요성 커넥션들(64a-64n)은 땜납이나 도전 에폭시에 의해 하위 카드(134)상의 도전패드(143a-143n)에 영구적으로 연결된다. 가요성 커넥션들(64a-64n)은 2-10mils로 압축되었을 때 바닥면의 프로브팁(61a-61n) 전체를 압축하는데 필요한 힘보다 더 큰 힘을 발생하도록 설계하는 것이 바람직하다. 또, 가요성 커넥션들(64a-64n)이 압축됨에 따라 기판(16)이 X, Y 방향으로 이동하지 않고 Z축에 대해서도 회전하지 않도록 가요성 커넥션들(64a-64n)을 배열하는 것이 바람직하다.
하위카드(134)에 대해 기판(16)의 최대 Z축 이동을 제한하여 가요성 커넥션들(64a-64n)을 보호하려면 상부기판 격리애자(116)를 사용하는 것이 바람직하다. 또, 가요성 커넥션(64-64n)에 약간의 예비하중을 걸어 하위카드(134)에서 기판(16)을 떨어뜨려 작동중에 기판(16)의 진동이나 흔들림을 줄이도록 상부 격리애자(116)를 조정할 수 있도록 하는 것이 바람직하다. 기판(16)과 하위 카드(134) 사이의 한군데 이상에 겔과 같은 완충재료(145)를 배치하여 기판(16)의 진동이나 흔들림을 방지하는 것이 바람직할 수도 있다.
FCI 커넥터와 같은 분리형 커넥터(132)는 동일평탄 결합조건에 순응하여 하위카드(134)와 프로브카드(68) 사이에 미세한 평탄 순응도를 부여하는 것이 바람직하다. 파스너(166), 스페이서(164), 너트(168), 쐐기(170) 등(반드시 이에 한정되지는 않음)과 같은 기계식 조절기구(149)를 하위카드(134)와 프로브카드(68) 사이에 사용하는 것이 바람직할 수도 있다(도 24 참조).
도 22는 프로브카드 조립체(60f)의 단면도(146)로서, 여기서 기판(16)은 분리형 어레이 커넥터(147)를 통해 인쇄회로판 프로브카드(68)에 부착된다. 이 프로브카드 조립체(60f)는 소형 기판(16)에 적합하고, 이 경우 기판(16)과 웨이퍼(92) 사이의 사소한 비평탄성은 프로브팁(61a-61n)만으로도 흡수할 수 있다.
도 23은 스프링와이어 현수식 프로브카드 조립체(60g)의 단면도로서, 여기서는 나노-스프링 기판(16)을 대형 그리드 어레이(LGA; large grid array) 인터포저 커넥터(150)를 통해 인쇄회로판 프로브카드(68)에 부착한다. 일 실시예에서, LGA 인터포저 커넥터(150)로는 팬실배니아 Harrisburg시의 AMP, Inc.에서 제작된 AMPIFLEXTM 커넥터를 사용한다. 다른 실시예에서는, 위스콘신주 Eau Clare의 W.L. Gore and Associates, Inc.에서 제작한 GOREMATETM 커넥터를 사용한다. 또다른 실시예에서는, 기판(16)상의 전기커넥션(66a-66n)에 인쇄회로판 프로브카드(68)상의 대향 스프링핀들(152)을 연결하는데 스프링핀 인터포저 커넥터(150)를 사용한다. 기판(16)은 다수의 강스프링 서스펜션 와이어(154)에 의해 고정되고, 이들 와이어는 약간의 상향력을 제공하여 커넥터(150)를 유지하면서도 프로브카드 조립체(60g)의 진동이나 흔들림을 방지하도록 바이어스되는 것이 바람직하다.
테스트영역이 작은 프로브 조립체.
도 24는 메인 테스트영역이 작은 스프링 프로브 기판(16)에 부착된 하위카드 (134)와 인쇄회로판 프로브카드(68) 사이에 하나 이상의 면적 어레이 커넥터(162)들이 배치되어 있는 작은 테스트영역 프로브카드 조립체(60h)의 단면도이다.
전술한 여러 프로브카드 조립체들(60)은 기판(16)에 대한 평탄 순응도가 크지만, 어떤 프로브카드 조립체들은 테스트 대상 소자들의 표면적이 비교적 작은 경우에 사용된다. 예컨대, 집적회로 소자(44)의 갯수가 두개 정도로 비교적 적은 웨이퍼(92)용으로는 기판(16)의 크기를 2㎠ 이하의 비교적 작은 크기로 할 수 있다.
따라서, 이런 경우에는 웨이퍼(92)에 대한 기판(16)의 평탄성이 표면적인 큰 경우보다 덜 중요하고, 프로브팁들(61a-61n)만에 의한 순응도로도 테스트 환경을 보상하기에 충분하다. 프로브팁들(61a-61n)에 의한 순응도가 일반 니들 스프링들에 비해 비교적 작으면, 프로브팁들(61a-61n)이 MEMS 방법이나 포토리소그래픽 방법으로 형성된 프로브카드 조립체(60)에 적합하다.
따라서, 이런 프로브카드 조립체(60h)는 다층형 프로브카드 조립체보다 기본적으로 덜 복잡하고 저렴하다. 기판(16)의 크기가 작으면 프로브카드 조립체(60h)의 가격을 낮출 수 있는데, 이는 기판(16)의 가격이 표면적에 크게 좌우되기 때문이다.
전술한 바와 같이, 박막처리법이나 MEMS 처리법을 이용해 경질 기판(16)의 밑면(62a)에 프로브팁들(61a-61n)을 형성한다. 기판(16)을 관통하는 비아인 커넥션(66a-66n)이나 양쪽면(62a, 62b) 또는 한쪽면의 금속 트레이스들을 이용해 기판(16) 윗면(62b)의 금속패드(182, 184, 186) 어레이까지 프로브팁들(61a-61n)로부터의 신호들이 팬 아웃된다(도 26 참조). 상부 패드들은 0.5㎜의 어레이 피치로 공통 미세 볼 그리드 솔더 어레이 패드들을 통해 하위카드(134)에 연결된다. 이 하위카드(134)는 하위카드의 대향면상에 피치가 약 0.050인치인 패드들까지 어레이 피치를 더 벌려준다. 팬실배니아 Etters의 FCI Electronics Inc.에서 제조한 MEG-ArrayTM 커넥터와 같은 어레이 커넥터(162)를 이용해 피치 0.050인치의 패드 어레이를 인쇄회로판 프로브카드(68)에 연결한다. Myrtle Beach SC의 AVX Corporation에서 제조한 LICATM 커패시터와 같은 파워 바이패스 커패시터(172)를 기판의 마이크로-BGA 패드(182, 184, 186)에 가깝게 하위카드(134)에 추가하여, 낮은 임피던스 파워필터링을 제공하는 것이 바람직하다.
테스트면적이 작은 프로브카드 조립체(60h)는 인쇄회로판 프로브카드(68)와 하위카드(134) 사이에 기계적 연결을 제공하는 수단을 포함한다. 도 24에 도시된 프로브카드 조립체(60h)의 경우, 하위카드(134)와 프로브카드(68) 사이에 하나 이상의 스페이서(164)들과 쐐기(170)들을 제어된 간격으로 정렬하고, 하나 이상의 파스너(166)와 너트들을 기계적 연결수단으로 제공한다. 도 24에는 스페이서(164), 쐐기(170), 파스너(166) 및 너트(168)가 조합되어 도시되어 있지만, 테스트 면적이 작은 프로브카드 조립체(60h)의 경우, 하위카드(134)와 프로브카드(68) 사이에 스프링식 파스너, 접착수단, 기타 부착구 등(이들에 한정되지 않음)의 어떤 연결수단도 이용할 수 있다.
기판(16)상의 스프링팁(61a-61n)을 제외하고 다른 부품들보다 돌출되어 있는 하부 기판 격리애자(114)를 기판(16) 밑면(62a)에 웨이퍼(92)의 격자선(94)과 일치하도록 배치하여, 웨이퍼(92)가 기판(16)에 파고드는 것을 방지하고 웨이퍼(92)의 활성영역의 파손을 방지한다.
도 24에 도시된 바와 같이, 기판(16)에 접속 윈도우(123)가 있는 것이 바람직하고(도 17 참조), 하위카드(134)에도 하위카드 접속 윈도우(163)가 있으며 인쇄회로판 프로브카드(68)에도 프로브카드 접속 윈도우(165)가 있어, 반도체 웨이퍼(92)에 접속할 수 있으면서 프로브카드 조립체(60h)가 웨이퍼(92) 위에 위치하여 시각적으로 정렬되거나 전자빔 탐촉이 가능하도록 하는 것이 바람직하다. 이들 접속 윈도우(123, 163, 165)은 프로브카드 조립체(60) 어디에도 사용될 수 있다.
도 25는 기판 웨이퍼(174)의 평면도로서, 다수의 마이크로 볼 그리드 어레이 스프링 프로브 접촉칩 기판(16)들이 배치되어 있다. 표면적이 작은 이들 스프링 프로브 기판(16)들용으로, 여러개의 스프링 프로브 접촉칩 기판(16)들을 하나의 웨이퍼(174)로부터 제작할 수 있다. 예컨대, 도 25에 도시된 바와 같이, 폭(176)과 길이(178)를 가져 면적이 약 14㎣인 24개를 4인치의 둥근 초기 웨이퍼(174)에 형성할 수 있다. 또, 초기 웨이퍼(174)상에 다른 기판들(16a, 16b)을 형성하여, 기판(16)에 대해 (상당히 클 수도 있는) 마스킹 비용과 처리비용을 공동으로 부담할 수도 있다. 따라서, 다른 기판들(16a, 16b)의 개발비를 상당히 절감(10% 이상까지)할 수 있다.
도 26은 면적 14㎣ 스프링 프로브 접촉칩 기판(16b)용의 피치 0.5㎜의 싱글 마이크로 볼 그리드 어레이(180)의 상면도이다. 표준 피치(0.5㎜)로 마이크로 BGA 패드들(182, 184, 186)을 배열하는 것이 바람직하다. 외측 5열의 패드(182)와 중앙 패드들(184)은 341개의 신호 커넥션을 제공하고, 안쪽 2열의 패드(186)는 96개의 전용 파워/접지 커넥션을 제공한다. 프로브팁들(61a-61n)에 대한 라우팅 트레이스들을 맞추어, 집적회로 소자(44)에 일치하도록 특정 파워/접지 스프링 위치들을 하나의 라우팅층에 수용할 수 있다.
격리애자(114)를 웨이퍼(92)의 비활성 영역인 격자선(94)상에 배치하여, 집적회로 소자(44)의 파손을 방지하는 것이 바람직하다. 기판 웨이퍼(174)에는 하나 이상의 정렬마크(185)를 배치한다. 마이크로 BGA패드 어레이(180), 하위카드(134) 및 인쇄회로판 프로브카드(68)를 표준화하면 프로브카드 조립체(60)의 제조비 및 소요 시간을 상당히 절감할 수 있다. 마이크로 BGA 패드 어레이(180)는 물론 기판(16, 134, 68)상의 패드들에 대한 파워/접지 패드 분배를 표준화하면 기판(174)내의 커넥션들(66a-66n)의 패턴을 표준화할 수 있다.
프로브카드 조립체(60)의 기타 부분들을 표준화하면, 다른 기판(16)과 집적회로 소자(44)에 인쇄회로판 프로브카드(68)(어떤 경우에는 하위카드(134) 포함)를 사용할 수 있는데, 이때 기판(16)의 라우팅만 조절하면 된다. 커넥션(66a-66n) 패턴이 표준화된 초기 기판(174)을 이용하면 이들 기판을 대량으로 주문, 저장 및 사용할 수 있어, 비용을 절감함은 물론 기판구입시간을 절감할 수 있다.
프로브 스프링의 다른 적용례
한편, 매사추세츠주 맨스필드의 Texas Instruments Inc.에서 제작한 DieMata 번인 소켓이나 캘리포니아 프레몬트의 Aehr Test Inc.에서 판매하는 Die Pak 번인 소켓과 같은 베어(bare) 다이 번인 소켓용으로 포토그래픽 또는 MEMS 스프링 프로브들(61,14,34,50)을 이용할 수도 있다. 가장다리 둘레의 기판(16)과 접촉하는 베어 다이 번인 소켓용으로는, 기판(16)의 일면(62a)에만 프로브 스프링(61)을 형성하고 팬 아웃 금속화가 필요하다. 필요한 팬 아웃은 기판(16) 가장자리의 피드들에 연결될 필요가 있는 I/O 신호수를 기초로 기판(16)의 크기를 결정하는데 사용된다. 한편, 전술한 바와 같이, 기판(16)의 반대면(62b)의 패드 어레이에 I/O 신호를 연결하는데 기판(16)내의 커넥션인 비아(66)를 이용하여, 기판을 더 소형화하고 제조비를 절감할 수 있다.
타일식 프로브 조립체
도 27은 프로브 스트립 길이(198)와 프로브 스트립 폭(200)을 갖는 타일식 프로브 스트립(192)의 평면도(190)이다. 타일식 프로브 스트립(192)은 다수의 프로브 스트립 접촉영역들(194a-194n)을 갖고, 각 영역은 다수의 스프링 프로브팁들 (61a-61n)을 갖는다. 또, 도시된 실시예에서, 스프링 프로브팁들(61a-61n)은 종방향으로 정렬된 프로브 영역들(196a,196b)에 배치된다. 프로브카드 조립체에 하나 이상의 타일식 프로브 스트립(192)들을 이용하면, 반도체 웨이퍼(92)상의 집적회로소자(44)들의 연결상태를 테스트하는데 다수의 집적회로 소자(44)들과의 전기접촉을 동시에 이룰 수 있다. 다수의 프로브 스트립 접촉영역들(194a-194n)은 웨이퍼(92)상의 다수의 대칭 집적회로 소자(44)와 정렬되도록 타일식 프로브 스트립(192)의 길이를 따라 대칭으로 배치되는 것이 바람직하다.
또, 스프링 프로브팁들(61a-61n)을 갖는 타일식 프로브 스트립(192)은 전기커넥션(66a-66n)과 전기커넥션(64a-64n) 어레이를 포함하므로(도 1, 17, 21 참조), 테스트 대상 집적회로 소자(44)와 일치되게 프로브팁(61a-61n)을 배열하는 반면, 프로브 스트립(192)은 표준형 전기커넥션(66a-66n) 및/또는 전기커넥션(64a-64n) 어레이를 포함한다. 예컨대, 도 28, 29에 도시된 프로브카드 조립체(202)에서, 타일식 프로브 스트립(192) 각각은 땜납연결의 표준 볼 그리드 어레이(160)를 포함한다. 그러므로, 타일식 프로브 스트립(192)의 바람직한 실시예는 테스트 대상 특정 집적회로 소자(44)에 일치하도록 놓이는 스프링 프로브팁들(61a-61n)을 포함하는 반면, 프로브 스트립들(192)은 표준 하위카드(204) 및/또는 표준 중간 커넥터(예; 분리형 커넥터(132))에 연결되어, 타일식 프로브카드 조립체(202)를 생산하기 위한 엔지니어링 개발비를 최소화할 수 있다.
도 28은 도전 비아(205)의 어레이(207)를 포함한 지지기판(204)에 부착된 다수의 타일식 프로브 스트립(192)을 포함하는 타일식 프로브헤드(202)의 부분저면도이다(도 29 참조). 도 29는 반도체 웨이퍼(92)상에 배치된 다수의 집적회로 소자(44)에 접속하는데 사용되는 프로브카드에 연결된 다수의 타일식 프로브 스트립들(192)의 측면도이다. 타일식 프로브헤드(202)는 반도체 웨이퍼(92)상에 배치된 다수의 집적회로 소자(44)에 연결하는데 사용된다. 다수의 타일식 프로브 스트립들(192)은 통상 기판(204) 상에 대칭으로 배치되어, 웨이퍼(92)상의 다수의 대칭 집적회로 소자(44)와 정렬된다.
기판(204)은 낮은 열팽창계수(TCE)를 갖고, 실리콘으로 제작된다. 또, 기판(204)의 다수의 신호 트레이스들(46)은 그 반대쪽 면(209b)의 커넥터들에 팬 아웃된다. 일 실시예에서, 기판(204)은 실리콘 웨이퍼로서, 피치 0.056인치로 배열된 비아(205a-205n) 및 기판 양면(209a, 209b) 또는 한면상의 박막 라우팅 트레이스(46)를 포함한다.
도 28, 29에 도시된 타일식 프로브헤드(202)에서, 타일식 프로브 스트립들 (192)은 집적회로 소자(44) 양측(예를 들어, 집적회로 소자(44)의 좌우측)에 배치된 패드(47)에 접촉하는데 사용되는 다수의 스프링 프로브(61)를 포함한다. 도시된 타일식 프로브헤드(202)에서, 프로브 스트립(192)들 중 하나가 (도 27의 프로브 접촉영역(196a)을 이용해) 집적회로 소자(44) 우측에 접촉하고 (도 27의 프로브 접촉영역(196b)을 이용해) 인접 집적회로 소자(44)의 좌측에 접촉하도록 프로브 스트립(192)을 배열한다. 따라서, 도 28에 도시된 실시예는 다수의 프로브 스트립들(192)과 다수의 집적회로 소자(44) 사이를 동시에 연결하면서도 타일식 프로브 스트립(192) 사이에 적절한 오차를 허용한다. 이때, 타일식 프로브 스트립들(192)의 측연부는 집적회로 소자(44)의 격자선 위에 놓이는 것이 바람직하다. 예컨대, 인접 집적회로 소자(44) 사이의 격자선(94)의 폭이 4-8mils이고, 타일식 프로브헤드(202)의 타일식 프로브 스트립(192) 사이의 간격도 비슷하게 할 수 있다.
타일식 프로브헤드(202)의 다른 예에서, 집적회로 소자(44)의 모든 패드들을 하나의 프로브스트립(192)으로부터의 프로브에 의해 연결할 수도 있다.
번인 구조.
도 30은 다수의 집적회로 소자(44)를 번인 보드(212)에 임시로 연결할 수 있는 번인 구조(210)의 부분 사시도이다. 프로브 스프링(즉, 나노-스프링) 컨택터 칩(NSCC) 기판(214) 어레이를 마이크로볼 그리드 어레이(216) 등을 통해 번인보드 (212)에 장착하고, 이들 어레이(216)에 의해 다수의 집적회로와 외부 번인 회로(도시 안됨) 사이가 전기적으로 연결된다. 번인보드(212)에는 보드 진공포트들(218)이 형성되고, NSCC 기판(214)에는 컨택터칩 진공포트들(220)이 형성되는바, 보드 진공포트들(218)은 일반적으로 컨택터칩 진공포트들(220)에 정렬되어, 진공포트(218)를 통한 진공이 진공포트(220)에 적용된다. 각각의 나노스프링 접촉칩 기판(214) 둘레에는 에폭시 등에 의한 에어시일(air seal)(222)을 배치하여 마이크로 BGA 볼 어레이(216)를 통한 진공의 손실을 방지한다.
집적회로 소자(44)를 "픽앤플레이스(pick and place)" 장비 등에 의해 NSCC 기판(214)에 위치시킴에 따라, 번인 보드(212)의 보드 진공포트(218)와 기판(214)의 진공포트(220)를 통한 진공에 의해 집적회로 소자(44)가 제위치에서 벗어나지 않게 된다.
모든 집적회로 소자(44)를 기판(214)에 위치시키면, 집적회로 소자(44)와 접촉되게 클램프판(224)을 위치시켜 번인 동작중에 집적회로 소자를 제위치에 유지하도록 하는 것이 바람직하다. 테스트 대상 집적회로 소자(44)를 눌러 클램프판(224)과 번인 보드(212)의 평탄성을 허용하는데 각각의 스프링 패드들(226)을 이용할 수도 있다. 번인 구조물(210)은 클램프판(224)을 고정하는 수단(217)을 포함하여, 일단 클램프판(224)이 집적회로 소자(44)와 접촉되어 있으면 클램프 판(224)을 번인 보드(212)에 연결하고 인가된 진공이 오프될 수 있도록 하는 것이 좋다.
스프링 프로브를 개선하기 위한 보호코팅처리.
전술한 바와 같이, 스프링 프로브들(61)은 피치가 정밀하고, 핀수가 많으며 유연한 등의 장점이 있기 때문에, 광범위하게 사용된다. 그러나, 이들 소형 스프링 프로브들(61)을 반도체 웨이퍼(92)상의 집적회로 소자(44)의 트레이스(46)에 접속되는데 이용할 때(이들 트레이스는 흔히 산화물층을 포함한다), 스프링 프로브들이 산화물층을 관통하여 금속 트레이스나 도전패드와 적절히 전기접속되어야 한다. 스프링 프로브들(61)을 여러번 사용할 수록, 소형의 비보호 접점들은 마모된다. 따라서, 스프링 프로브들(61)의 접점(24)에 전도성 마모코팅을 하는 것이 좋다. 그러나, 이런 보호코팅은 접점 전면에 걸쳐 이루어져야 한다.
전술한 바와 같이, 스프링 프로브들(61)은 미국특허 5,848,685와 5,613,861에 설명된 플라즈마 화학증착/포토리소그래픽 처리에 의해 형성될 수 있는바, 이때 기판에 일련의 도전층이 형성된 뒤 비평탄 스프링 프로브들이 형성된다. 그러나, 이런 처리에서는, 증착과정중에 형성된 보호코팅이 비평탄 스프링 프로브의 모든 표면적을 완전히 코팅하지 않는다.
스프링 프로브들(61)은 릴리스 이후 기판에 대해 평탄하지 않다. 따라서, 릴리스영역(18)에서 스프링 프로브(61)를 릴리스한 뒤 보호코팅을 도포할 수 있다. 도 31은 스프링 프로브 조립체 코팅과정의 제1 단계(230)를 나타낸 도면으로서, 하나 이상의 비평탄 스프링 프로브들(61)을 갖는 스프링 프로브 조립체 기판(16)의 프로브면에 보호코팅을 도포(232)한다. 스프링 프로브 조립체 코팅처리에 의해 비평탄 스프링 프로브(61)에 보호층이 형성된다. 이런 코팅처리는 아주 다양한 비평탄 구조에 이용할 수도 있지만, 박막 및 MEMS 스프링 프로브(61) 처리에 특히 유용하다. 도 31에서, 인가된 전도성 보호코팅은 질화티타늄, 로듐, 텅스텐이나 니켈 등의 단단한 전도성 재질이다. 도포된 도전 보호코팅은 또한 불활성 물질로 이루어져, 스프링 프로브(61)상의 접점(24)에 윤활성(즉, 낮은 마찰계수)를 제공함으로써, 스프링 프로브(61)에는 물론 집적회로 소자에 대한 마모를 최소화할 수 있다.
기판(16)과 스프링 프로브(61)에 보호코팅(233)을 도포(232)하면, 이 보호코팅(233)이 기판(16) 노출면(62)의 평탄영역과 비평탄영역을 둘다 커버한다. 기판(16)이 코팅 단계(230)에서 보호코팅(233)으로 덮이는 동안, 기판상의 모든 트레이스들은 코팅(233)으로부터 동시에 전기적으로 단락된다. 따라서, 도전코팅(233)을 패턴화하거나 일부 제거하여 서로 다른 스프링 프로브들(61)과 각각의 트레이스들 사이의 절연을 회복할 필요가 있다. 대부분의 집적회로 처리에 있어서 질화티타늄 코팅 등의 도전 코팅들을 선택적으로 에칭하는데 평탄 구조에 이용되는 통상의 포토-마스킹 공정을 이용한다.
도 32는 스프링 프로브 조립체 코팅과정의 제2 단계(234)를 보여주는바, 여기서 두께가 약 10㎛인 감광성 물질(240)의 층을 제2 기판(236)에 도포하고, 이 기판(236)은 바람직하게 약 30㎛ 높이의 격리애자들(238)을 갖는다. 감광성 물질(240)은 스프링 프로브들의 비평탄부상의 보호코팅(233)을 보호하는데 사용된다. 도 33은 코팅공정의 제3 단계를 보여주는바, 여기서 코팅된 스프링 프로브 조립체를 제2 기판(236)상의 감광성 물질(240) 안으로 일부 조심스럽게 삽입한다(단계 242). 도포된 감광성 물질(240)의 깊이에 따라 나머지 보호코팅(233)이 제어된다. 기판(16)을 감광성 물질(240) 내에 원하는 깊이로 하강시키고, 제2 기판(236)상의 감광성 물질(240)의 도포 깊이와 격리애자(238)의 높이를 제어한다. 처리장치의 축선이동을 제어하는 등 오퍼레이터가 도포깊이를 제어하여 감광성 물질(240)에 대한 기판(16)의 이동을 제어할 수도 있다.
도 34는 코팅공정의 제4 단계인바, 여기서, 코팅되고 부분적으로 하강된 스프링 프로브 조립체를 제2 기판(236)의 감광성 물질(240)에서 제거하고(단계 246) 부드럽게 베이킹하되, 베이킹된 감광층(248)으로 덮인 스프링 프로브(61)의 보호코팅(233) 부분은 남겨놓는다. 도 35는 코팅공정의 제5 단계인바, 여기서 코팅되어 하강된 스프링프로브 조립체(16, 61)를 에칭하여(단계 250), 기판(16)의 일부, 즉 기판(16)의 필드 영역 및 감광층(248)으로 덮이지 않은 스프링 프로브(61)에서 보호코팅(233)을 제거한다. 도 36은 코팅공정의 제6 단계인바, 여기서는 감광층(248)으로 덮인 스프링 프로브(61) 부분에서 감광층(248)을 벗겨내어 보호코팅(233)을 노출시킨다.
따라서, 비평탄 스프링 프로브 코팅공정에 의하면, 스프링 프로브의 접점(24)에 보호코팅이 생성되고, 기판(16)내의 불필요한 보호코팅과 스프링 프로브(61) 중 감광층(248)으로 코팅되지 않은 부분들은 에칭한다.
초고주파 경우를 위한 스프링 프로브 기판.
전술한 바와 같이, 프로브카드 조립체(60)에 의해 인쇄회로판 프로브카드 (68)내의 임피단스 환경과 프로브팁들(61a-61n) 사이에 아주 짧은 전기적 간격이 생성되고, 이로 인해 프로브카드 조립체(60)를 고주파에 사용할 수 있다. 또, 기판(16)을 초고주파용으로 변경할 수도 있다. 도 37은 초고주파 스프링 프로브 기판(16)의 부분 단면도(260)이다. 기판(16)의 양면(62a, 62b) 또는 한면의 트레이스들의 임피던스를 제어할 필요가 있을 경우, 기판(16)의 트레이스들(270)의 위나 아래에 하나 이상의 전도성 기준면(262a, 262b)을 추가할 수 있다. 기준면(262a, 262b)에 연결되어 동축 차폐 전송선 환경(268)을 효과적으로 제공하기 위한 다른 접지 기준 트레이스들(266a, 266b)을 포함할 수도 있다. 기판(16)이 보통 세라믹으로 구성되는 반면, 기준면들 사이의 층(264)은 유전체로 구성된다.
이상 설명한 프로브카드 조립체 시스템들, 개량된 비평탄 스프링 프로브들 및 그 제조방법을 집적회로 테스트 프로브 및 프로브카드에 관련하여 설명했지만, 이런 시스템이나 기술은 다른 장치, 예컨대 전자부품이나 전자장치, 번인장치, MEM 장치 또는 이들의 조합의 집적회로와 기판 사이의 연결에도 구현할 수 있다.
따라서, 특정 실시예를 기준으로 본 발명에 대해 자세히 설명하였지만, 당업자라면 첨부된 특허청구범위의 정신과 범위를 벗어나지 않고 다양한 변경과 개량이 가능할 수 있다는 것을 알 수 있을 것이다.

Claims (31)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 바닥면과 윗면을 갖고, 상기 바닥면으로부터 윗면까지 다수의 전기 도체들이 이어져 있는 프로브카드;
    프로브면과 커넥터면을 갖고, 상기 프로브면에는 다수의 접촉팁들이 배치되고, 상기 다수의 접촉팁들 각각과 상기 커넥터면 사이를 다수의 스프링 프로브 팁들이 관통해 있는 기판; 및
    제1 커넥터 반쪽과 제2 커넥터 반쪽을 포함하고, 상기 두개의 반쪽들은 제1 커넥터 반쪽상의 다수의 전기커넥션들과 제2 커넥터 반쪽상의 다수의 전기커넥션들 사이에 탈착식 연결 커넥션을 형성하고, 제1 커넥터 반쪽상의 다수의 전기커넥션들이 상기 기판상의 다수의 전기커넥션들 각각에 연결되고, 상기 제2 커넥터 반쪽상의 다수의 전기 커넥션들은 상기 프로브카드 상의 전기도체들 각각에 연결되는, 분리형 커넥터를 포함하며,
    상기 분리형 커넥터는 면적 어레이 커넥터인 것을 특징으로 하는 테스트장치.
  16. 삭제
  17. 삭제
  18. 삭제
  19. 바닥면과 윗면을 갖고, 상기 바닥면으로부터 윗면까지 다수의 전기 도체들이 이어져 있는 프로브카드;
    프로브면과 커넥터면을 갖고, 상기 프로브면에는 다수의 접촉팁들이 배치되고, 상기 다수의 접촉팁들 각각과 상기 커넥터면 사이를 다수의 스프링 프로브 팁들이 관통해 있는 기판; 및
    제1 커넥터 반쪽과 제2 커넥터 반쪽을 포함하고, 상기 두개의 반쪽들은 제1 커넥터 반쪽상의 다수의 전기커넥션들과 제2 커넥터 반쪽상의 다수의 전기커넥션들 사이에 탈착식 연결 커넥션을 형성하고, 제1 커넥터 반쪽상의 다수의 전기커넥션들이 상기 기판상의 다수의 전기커넥션들 각각에 연결되고, 상기 제2 커넥터 반쪽상의 다수의 전기 커넥션들은 상기 프로브카드 상의 전기도체들 각각에 연결되는, 분리형 커넥터를 포함하며,
    상기 기판상의 조립부품으로서 결합되는 커패시터를 더 포함하는 것을 특징으로 하는 테스트장치.
  20. 제19항에 있어서, 상기 커패시터는 상기 기판상의 조립부품인 것을 특징으로 하는 테스트장치.
  21. 제19항에 있어서, 상기 기판은 실리콘으로 구성되고, 상기 커패시터는 상기 기판내의 조립부품인 것을 특징으로 하는 테스트장치.
  22. 바닥면과 윗면을 갖고, 상기 바닥면으로부터 윗면까지 다수의 전기 도체들이 이어져 있는 프로브카드;
    바닥면과 윗면을 갖고, 상기 바닥면으로부터 윗면까지 다수의 전기 도체들이 이어져 있는 하위 카드;
    프로브면과 커넥터면을 갖고, 상기 프로브면에는 다수의 접촉팁들이 배치되고, 상기 다수의 접촉팁들 각각과 상기 커넥터면 사이를 다수의 전기 커넥션들이 관통해 있는 기판;
    제1 커넥터 반쪽과 제2 커넥터 반쪽을 포함하고, 상기 두개의 반쪽들은 제1 커넥터 반쪽상의 다수의 전기커넥션들과 제2 커넥터 반쪽상의 다수의 전기커넥션들 사이에 탈착식 연결 커넥션을 형성하고, 제1 커넥터 반쪽상의 다수의 전기커넥션들이 상기 하위 카드 윗면의 다수의 전기 도체들 각각에 연결되고, 상기 제2 커넥터 반쪽상의 다수의 전기 커넥션들은 상기 프로브카드 상의 전기 도체들 각각에 연결되는, 분리형 커넥터; 및
    상기 기판의 커넥터면의 상기 다수의 전기커넥션들에 대응하는 각각의 하나와 상기 하위 카드 바닥면의 다수의 전기 도체들에 대응하는 각각의 하나 사이에서 각각 연장되는 다수의 가요성 전기전도성 커넥션들;을 포함하는 것을 특징으로 하는 테스트장치.
  23. 제22항에 있어서, 상기 기판은 전기 절연성인 것을 특징으로 하는 테스트장치.
  24. 제22항에 있어서, 상기 기판은 적어도 부분적으로 전기전도성인 것을 특징으로 하는 테스트장치.
  25. 제22항에 있어서, 상기 프로브카드는 상기 윗면과 바닥면 사이에 형성된 다수의 다리용 개구를 포함하고, 상기 하위 카드는 상기 윗면과 바닥면 사이에 형성된 다수의 다리 접속공들을 포함하며;
    상기 프로브카드 윗면의 위에 배치되고, 외부 테스트 구조물에 부착되는 수단을 구비한 외측부와 중앙 브리지 부착부를 갖는 판스프링; 및
    상기 프로브카드의 상기 다수의 다리용 개구들을 통해 그리고 상기 하위 카드의 상기 다수의 다리 접속공들을 통해 아래로 뻗는 3개 이상의 다리와, 상기 판스프링의 중앙 부착부에 부착되는 중앙구조물을 갖는 브리지;를 더 포함하며,
    상기 기판이 상기 브리지의 다수의 다리들 각각에 부착되는 것을 특징으로 하는 테스트장치.
  26. 제22항에 있어서, 상기 기판은 프로브면과 커넥터면 사이를 관통하는 다수의 구멍들을 포함하고, 상기 접촉팁들 각각과 상기 커넥터면 사이의 다수의 전기커넥션들 각각이 상기 다수의 구멍들 각각에 위치된 전기 전도성 비아인 것을 특징으로 하는 테스트장치.
  27. 제22항에 있어서, 상기 기판의 프로브면에 고정 부착된 하나 이상의 하부기판 격리애자를 더 포함하는 것을 특징으로 하는 테스트장치.
  28. 제22항에 있어서, 상기 하위 카드에 대한 기판의 수직 이동을 제한하는 이동제한 기구를 더 포함하는 것을 특징으로 하는 테스트장치.
  29. 각각이 내부응력을 갖는 다수의 층으로 구성된 전기전도성 탄성 부재와 기판 사이에 배치되며, 상기 전기전도성 탄성 부재가 상기 기판에서 연장되어 내부응력에 반응하는 평탄 자유부와 기판에 부착된 고정부를 포함하는, 스프링 프로브 조립체에 있어서:
    상기 전기전도성 탄성 부재의 평탄 자유부상의 숄더로부터 소정 거리 돌출하는 적어도 하나의 프로브팁을 포함하고, 상기 돌출 프로브 팁의 거리는 상기 전기전도성 탄성 부재가 프로브 재료에 원하는 만큼 침투함에 의해 결정되는 것을 특징으로 하는 스프링 프로브 조립체.
  30. 각각이 내부응력을 갖는 다수의 층으로 구성된 두개의 대향하는 전기전도성 가요성 스프링 프로브들과 기판 사이에 배치되며, 상기 전기전도성 가요성 스프링 프로브들 각각이 상기 기판에서 연장되어 내부응력에 반응하는 자유부와 상기 기판에 부착된 고정부를 포함하고, 상기 자유부가 다수의 프로브팁들을 갖는, 스프링 프로브 조립체에 있어서:
    상기 대향하는 전기전도성 가요성 스프링 프로브들의 상기 다수의 프로브팁 사이의 상기 기판상에 형성된 중첩 인터리브 부위들을 포함하는 것을 특징으로 하는 스프링 프로브 조립체.
  31. 삭제
KR1020017015188A 1999-05-27 2000-05-23 집적회로 웨이퍼 프로브카드 조립체의 구조물 및 그 제조방법 KR100707044B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13663699P 1999-05-27 1999-05-27
US60/136,636 1999-05-27
PCT/US2000/014164 WO2000074110A2 (en) 1999-05-27 2000-05-23 Integrated circuit wafer probe card assembly

Publications (2)

Publication Number Publication Date
KR20030085142A KR20030085142A (ko) 2003-11-05
KR100707044B1 true KR100707044B1 (ko) 2007-04-13

Family

ID=22473698

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017015188A KR100707044B1 (ko) 1999-05-27 2000-05-23 집적회로 웨이퍼 프로브카드 조립체의 구조물 및 그 제조방법

Country Status (4)

Country Link
JP (1) JP2004500699A (ko)
KR (1) KR100707044B1 (ko)
AU (1) AU5156300A (ko)
WO (1) WO2000074110A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3304110A4 (en) * 2015-05-29 2019-01-23 R&D Circuits Inc. IMPROVED POWER FROM TRANSIENTER POWER SUPPLY (STREAM INTEGRITY) FOR A PROBE CARD ARRANGEMENT IN A TEST ENVIRONMENT INTEGRATED CIRCUIT

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7382142B2 (en) 2000-05-23 2008-06-03 Nanonexus, Inc. High density interconnect system having rapid fabrication cycle
US6812718B1 (en) 1999-05-27 2004-11-02 Nanonexus, Inc. Massively parallel interface for electronic circuits
US7952373B2 (en) 2000-05-23 2011-05-31 Verigy (Singapore) Pte. Ltd. Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies
TWI286209B (en) * 2006-01-27 2007-09-01 Mjc Probe Inc Integrated circuit probe card
KR100701498B1 (ko) * 2006-02-20 2007-03-29 주식회사 새한마이크로텍 반도체 검사용 프로브핀 조립체 및 그 제조방법
JP5024861B2 (ja) * 2006-08-01 2012-09-12 日本電子材料株式会社 プローブカード
US7604486B2 (en) * 2006-12-21 2009-10-20 Intel Corporation Lateral force countering load mechanism for LGA sockets
CN101889338B (zh) * 2007-10-08 2012-10-24 Amst株式会社 用于晶圆测试的方法以及用于该方法的探针卡
KR102035998B1 (ko) * 2013-10-25 2019-10-24 가부시키가이샤 어드밴티스트 인터페이스 장치, 제조 방법 및 시험 장치
CN107665848B (zh) * 2016-07-29 2020-08-25 上海微电子装备（集团）股份有限公司 一种解键合调平装置及解键合方法
JP7262990B2 (ja) 2018-12-13 2023-04-24 株式会社日本マイクロニクス 電気的接続装置
CN111880067B (zh) * 2019-04-15 2023-05-05 台湾中华精测科技股份有限公司 晶片测试组件及其电性连接模块
KR20210058641A (ko) * 2019-11-12 2021-05-24 화인인스트루먼트 (주) 프로브 어레이 및 그를 이용한 프로브 카드의 프로브 헤드 제조 방법
CN113406481A (zh) * 2021-07-08 2021-09-17 陈清梅 一种集成电路输入端测试装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996015458A1 (en) * 1994-11-15 1996-05-23 Formfactor, Inc. Probe card assembly and kit, and methods of using same
US9615458B2 (en) * 2012-07-17 2017-04-04 Nagano Keiki Co., Ltd. Three-dimensional circuit component, method of making the same, and physical-quantity measuring instrument

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6453429A (en) * 1987-08-24 1989-03-01 Mitsubishi Electric Corp Device for testing semiconductor chip
DE3838413A1 (de) * 1988-11-12 1990-05-17 Mania Gmbh Adapter fuer elektronische pruefvorrichtungen fuer leiterplatten und dergl.
US5030109A (en) * 1990-08-24 1991-07-09 Amp Incorporated Area array connector for substrates
FR2680284B1 (fr) * 1991-08-09 1993-12-03 Thomson Csf Dispositif de connexion a tres faible pas et procede de fabrication.
JP2966671B2 (ja) * 1991-11-18 1999-10-25 東京エレクトロン株式会社 プローブカード
US5371654A (en) * 1992-10-19 1994-12-06 International Business Machines Corporation Three dimensional high performance interconnection package
JP2995134B2 (ja) * 1993-09-24 1999-12-27 東京エレクトロン株式会社 プローブ装置
US5436568A (en) * 1994-01-25 1995-07-25 Hughes Aircraft Company Pivotable self-centering elastomer pressure-wafer probe
JP2978720B2 (ja) * 1994-09-09 1999-11-15 東京エレクトロン株式会社 プローブ装置
NL1004510C2 (nl) * 1996-11-12 1998-05-14 Charmant Beheer B V Werkwijze voor het vervaardigen van een test-adapter alsmede test-adapter en een werkwijze voor het testen van printplaten.
US5923180A (en) * 1997-02-04 1999-07-13 Hewlett-Packard Company Compliant wafer prober docking adapter
US6578264B1 (en) * 1999-06-04 2003-06-17 Cascade Microtech, Inc. Method for constructing a membrane probe using a depression

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996015458A1 (en) * 1994-11-15 1996-05-23 Formfactor, Inc. Probe card assembly and kit, and methods of using same
US9615458B2 (en) * 2012-07-17 2017-04-04 Nagano Keiki Co., Ltd. Three-dimensional circuit component, method of making the same, and physical-quantity measuring instrument

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
9615458 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3304110A4 (en) * 2015-05-29 2019-01-23 R&D Circuits Inc. IMPROVED POWER FROM TRANSIENTER POWER SUPPLY (STREAM INTEGRITY) FOR A PROBE CARD ARRANGEMENT IN A TEST ENVIRONMENT INTEGRATED CIRCUIT

Also Published As

Publication number Publication date
WO2000074110A2 (en) 2000-12-07
JP2004500699A (ja) 2004-01-08
KR20030085142A (ko) 2003-11-05
AU5156300A (en) 2000-12-18
WO2000074110A3 (en) 2001-09-27

Similar Documents

Publication Publication Date Title
US6815961B2 (en) Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies
US7952373B2 (en) Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies
US6917525B2 (en) Construction structures and manufacturing processes for probe card assemblies and packages having wafer level springs
US7349223B2 (en) Enhanced compliant probe card systems having improved planarity
US7618281B2 (en) Interconnect assemblies and methods
EP1200843A1 (en) Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies
EP1292834B1 (en) Systems for testing integrated circuits
US7621761B2 (en) Systems for testing and packaging integrated circuits
KR100707044B1 (ko) 집적회로 웨이퍼 프로브카드 조립체의 구조물 및 그 제조방법
KR20120112879A (ko) 한번에 다수 방식으로 와이어 본드 프로브 카드를 구축하는 방법
JP2003501819A (ja) 電子回路のための大規模並列処理インターフェース
US20050068054A1 (en) Standardized layout patterns and routing structures for integrated circuit wafer probe card assemblies
KR100266389B1 (ko) 스프링 접점부를 구비한 대 기판을 정주시키기 위한 접점 캐리어(타일)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130326

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140326

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee