JP3827427B2 - 半導体集積回路の検査方法 - Google Patents

半導体集積回路の検査方法 Download PDF

Info

Publication number
JP3827427B2
JP3827427B2 JP32124997A JP32124997A JP3827427B2 JP 3827427 B2 JP3827427 B2 JP 3827427B2 JP 32124997 A JP32124997 A JP 32124997A JP 32124997 A JP32124997 A JP 32124997A JP 3827427 B2 JP3827427 B2 JP 3827427B2
Authority
JP
Japan
Prior art keywords
wafer
integrated circuit
pressure
semiconductor integrated
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP32124997A
Other languages
English (en)
Other versions
JPH11163058A (ja
Inventor
義朗 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP32124997A priority Critical patent/JP3827427B2/ja
Publication of JPH11163058A publication Critical patent/JPH11163058A/ja
Application granted granted Critical
Publication of JP3827427B2 publication Critical patent/JP3827427B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体ウェハ上に形成されたチップの複数の集積回路をウェハ状態で同時に検査するために用いられるウェハカセット及び該ウェハカセットを用いた半導体集積回路の検査方法に関する。
【0002】
【従来の技術】
近年、半導体集積回路装置を搭載した電子機器の小型化及び低価格化の進歩は目ざましく、これに伴って、半導体集積回路装置に対する小型化及び低価格化の要求が強くなっている。
【0003】
通常、半導体集積回路装置は、半導体チップとリードフレームとがボンディングワイヤによって電気的に接続された後、半導体チップが樹脂又はセラミクスにより封止された状態で供給され、プリント基板に実装される。ところが、電子機器の小型化の要求から、半導体集積回路装置を半導体ウェハから切り出したままの状態(以後、この状態の半導体集積回路装置をベアチップ又は単にチップと呼ぶ。)で直接回路基板に実装する方法が開発され、品質が保証されたベアチップを低価格で供給することが望まれている。
【0004】
ベアチップに対して品質保証を行なうためには、半導体集積回路装置をウェハ状態でバーンインする必要がある。
【0005】
しかしながら、半導体ウェハに対するバーンインは、半導体ウェハの取り扱いが非常に複雑になるので、低価格化の要求に応えられない。また、一の半導体ウェハ上に形成されている複数のベアチップを1個又は数個ずつ何度にも分けてバーンインを行なうのは、多くの時間を要するので、時間的にもコスト的にも現実的でないので、すべてのベアチップをウェハ状態で一括して同時にバーンインを行なうことが要求される。
【0006】
そこで、日経マイクロデバイス(1997年7月号129ページ)に開示されているような、ウェハ状態で一括して同時にバーンインを行なえる従来のウェハカセットを図面を用いて説明する。
【0007】
図4は従来の一括バーンイン(以下、ウェハ・バーンインと呼ぶ。)用のウェハカセットの断面構成を示している。図4に示すように、周縁部がセラミクス等よりなる剛性リング101に保持され、ポリイミド薄膜よりなるプローブカード102には、その主面に半導体ウェハ103上の集積回路素子の検査用の各電極と対応する位置に設けられたプローブ端子となる複数のバンプ104が形成されている。このバンプ104は、プローブカード102の主面と反対側の面(裏面)に貫通するコンタクトを介して配線基板(図示せず)と電気的に接続されている。
【0008】
このプローブカード102を用いてウェハ・バーンインを行なうには、該プローブカード102の各バンプ104と半導体ウェハ103上に形成された集積回路素子の各電極とを完全に接触させる必要がある。そのための治具として、アルミニウム等の金属よりなり、半導体ウェハ103を保持するウェハトレイ111が必要となる。
【0009】
ウェハトレイ111におけるプローブカード102の主面と対向する面(=主面)の周縁部には、プローブカード102の主面とウェハトレイ111の主面と共に密閉空間を形成するためのシリコンゴム等からなるシールリング112が設けられ、また、側部に密閉空間と外部とを導通させ且つ減圧状態を維持する真空バルブ113が設けられている。
【0010】
この真空バルブ113から密閉空間の空気を排気して該密閉空間を減圧することにより、プローブカード102の裏面とウェハトレイ111の裏面とが互いに大気圧に押圧されるため、プローブカード102の主面に形成された各バンプ104と半導体ウェハ103に形成された各電極とが接近してさらに圧着されることになる。これにより、プローブカード102、半導体ウェハ103及びウェハトレイ111が一体化された状態で、プローブカード102の裏面と配線基板とを接触させ、該配線基板をバーンイン装置と接続すれば、ウェハ・バーンインを行なうことができる。
【0011】
【発明が解決しようとする課題】
しかしながら、前記従来のウェハ・バーンイン用のウェハカセットは、プローブカード102の主面、ウェハトレイ111の主面及びシールリング112とによって形成される密閉空間を減圧することにより、プローブカード102の裏面とウェハトレイ111の裏面とが互いに大気圧によって一様に押圧される。これにより、プローブカード102の各バンプと半導体ウェハ103上に形成された集積回路素子の各電極とが互いに接近して圧着されることによって各バンプと各電極とを電気的に接続しているため、密閉空間の減圧状態が悪化すると、プローブカード102と半導体ウェハ103を保持するウェハトレイ111との間隔が大きくなるので、バンプと電極とが互いに離れてしまい、その結果、バンプと電極との間に接触不良が生じることになり、所望の検査を正しく行なえないという問題を有している。
【0012】
本発明は、前記従来の問題を解決し、プローブ端子と電極との間に接触不良を生じさせる、プローブカード、ウェハトレイ及びシール部材とによって形成される密閉空間の圧力状態を検出できるようにすることを目的とする。
【0013】
【課題を解決するための手段】
前記の目的を達成するため、本発明は、ウェハ・バーンイン用のウェハカセットにおいては、半導体ウェハを保持するウェハトレイ、プローブカード及び環状のシール部材によって形成される密閉空間の圧力状態を検出する圧力検出手段を備える構成とするものである。
【0014】
また、ウェハ・バーンイン用のウェハカセットを用いて行なう半導体集積回路の検査方法においては、ウェハトレイ、プローブカード及び環状のシール部材によって形成される密閉空間の気密状態を、検査対象の半導体ウェハを収納するウェハカセットを検査前に測定する構成とするものである。
【0015】
本発明に係るウェハカセットは、半導体ウェハ上に形成されている複数の半導体集積回路素子の各電極に電圧を印加して、前記複数の半導体集積回路素子の電気的特性をウェハレベルで一括して検査するためのウェハカセットであって、半導体ウェハを保持するウェハトレイと、ウェハトレイのウェハ保持部と対向するように設けられ、前記複数の半導体集積回路素子の各電極と対応する位置にプローブ端子を有するプローブカードと、ウェハトレイにおけるウェハ保持部の外側に、前記ウェハトレイ及びプローブカードと共に密閉空間を形成するように設けられた環状のシール部材と、密閉空間を減圧して前記半導体ウェハの半導体集積回路素子の各電極と前記プローブカードの各プローブ端子とを電気的に接続させる減圧手段と、密閉空間の圧力を検出する圧力検出手段とを備えている。
【0016】
本発明のウェハカセットによると、ウェハトレイ、プローブカード及び環状のシール部材によって形成される密閉空間の圧力を検出できる圧力検出手段を備えているため、検査対象の半導体ウェハを検査装置に投入する前にはいつでも該密閉空間の圧力を測定することができる。
【0017】
本発明のウェハカセットにおいて、圧力検出手段が、受けた圧力に応じて導電率が変化するピエゾ抵抗を用いた圧力センサであることが好ましい。
【0018】
本発明に係る半導体集積回路の検査方法は、上面に複数の半導体集積回路素子が形成されている半導体ウェハを保持するウェハトレイと、該ウェハトレイのウェハ保持部と対向するように設けられ、複数の半導体集積回路素子の各電極と対応する位置にプローブ端子を有するプローブカードと、ウェハトレイにおけるウェハ保持部の外側に、ウェハトレイ及びプローブカードと共に密閉空間を形成するように設けられた環状のシール部材と、密閉空間を減圧する減圧手段とを有し、複数の半導体集積回路素子の電気的特性をウェハレベルで一括して検査するためのウェハカセットを用いた半導体集積回路の検査方法であって、ウェハトレイに保持された半導体ウェハにおける複数の半導体集積回路素子の各電極の位置とプローブカードにおける各プローブ端子の位置とを合わせる位置合わせ工程と、減圧手段を用いて、ウェハカセットの密閉空間を減圧することにより、半導体ウェハにおける複数の半導体集積回路素子の各電極とプローブカードの各プローブ端子とを電気的に接続させるプローブ端子接続工程と、ウェハカセットにおけるプローブカードのプローブ端子を、半導体ウェハにおける複数の半導体集積回路素子の電気的特性を検査する検査装置と電気的に接続する装置接続工程と、ウェハカセットにおける密閉空間の圧力を測定し、測定した圧力が所定の圧力に達しており、検査が可能な状態のウェハカセットと、測定した圧力が所定の圧力に達しておらず、検査が不可能な状態のウェハカセットとを判定するウェハカセット判定工程と、検査装置を用いて、検査が可能な状態のウェハカセットにおける半導体ウェハの複数の半導体集積回路素子の電気的特性を一括して検査する一括検査工程とを備えている。
【0019】
本発明の半導体集積回路の検査方法によると、半導体ウェハにおける複数の半導体集積回路素子の各電極とプローブカードの各プローブ端子とを、位置合わせ工程において位置合わせすると共に、プローブ端子接続工程においてウェハカセットの密閉空間を減圧することにより電気的に接続させた後、装置接続工程において、プローブカードのプローブ端子を、半導体ウェハにおける複数の半導体集積回路素子の電気的特性を検査する検査装置と電気的に接続する。その後、ウェハカセットにおける密閉空間の圧力を測定し、測定した圧力が所定の圧力に達しており、検査が可能な状態のウェハカセットと、測定した圧力が所定の圧力に達しておらず、検査が不可能な状態のウェハカセットとを判定するウェハカセット判定工程を備えているため、ウェハカセットにおける密閉空間の気密状態が良か不良かを判定できるので、半導体ウェハにおける複数の半導体集積回路素子の各電極とプローブカードの各プローブ端子とに接触不良が生じている可能性が高いウェハカセットを検査前に選別することができる。
【0020】
本発明の半導体集積回路の検査方法において、ウェハカセット判定工程が、ウェハカセットにおける密閉空間の圧力を該圧力に応じて導電率が変化するピエゾ抵抗を有する圧力センサを用いて測定する工程を含むことが好ましい。
【0021】
【発明の実施の形態】
(第1の実施形態)
本発明の第1の実施形態について図面を参照しながら説明する。
【0022】
図1は本発明の第1の実施形態に係るウェハ・バーンイン用のウェハカセット10Aの断面構成を示している。図1に示すように、半導体ウェハを保持するウェハトレイ11には、上面に複数の半導体集積回路素子及びその各電極が形成された半導体ウェハ12が保持されており、半導体ウェハ12の上には、該半導体ウェハ12の素子形成面と対向し、複数の半導体集積回路素子の各電極と対応する位置に複数のプローブ端子としてのバンプ群21を有するプローブカード22が設けられている。
【0023】
このプローブカード22は、例えば、ポリイミド等の絶縁性薄膜よりなり、主面に形成されているバンプ群21の各バンプには、該プローブカード22の主面と反対側の面(裏面)に貫通して入出力端子(図示せず)が形成されており、該入出力端子は配線基板(図示せず)と電気的に接続される。
【0024】
プローブカード22におけるバンプ形成面側の周縁部は、セラミクス等よりなる剛性リング23によって保持されている。
【0025】
ウェハトレイ11におけるウェハ保持部の外側には、プローブカード22の主面におけるバンプ群21の周辺部と対向すると共に環状のシール部材としてのシリコンゴム等よりなるシールリング16が設けられている。
【0026】
ウェハトレイ11の側部には、プローブカード22のバンプ形成面とウェハトレイ11のウェハ保持部とシールリング16とにより形成される密閉空間17と外部とを導通させると共に気密状態を維持する減圧手段としての真空バルブ18が設けられている。
【0027】
また、ウェハトレイ11のウェハ保持部の反対側の面には、密閉空間17の圧力を測定するための圧力検出手段としての圧力センサ31Aが設けられている。ここで、本実施形態に係る圧力センサ31Aの構成を説明する。図2は本実施形態に係る圧力センサの断面構成を示している。図2に示すように、センサ本体31の上部には、測定対象領域に設けられている円管等に嵌合可能な有底円筒形状のコネクタ部31aを有しており、センサ本体31におけるコネクタ部31aの底部の下方には、該底部が受ける圧力に応じて導電率が変化するピエゾ抵抗素子部31bを有している。センサ本体31の両側部からは、圧力測定装置(図示せず)に接続された信号線31cが引き出されている。コネクタ部31aの底部が受ける圧力変化は、ピエゾ抵抗素子部31bの電気信号の変化に変換されると共に、変換された電気信号の変化は信号線31cを通じて圧力測定装置に伝えられる。
【0028】
以下、前記のように構成されたウェハカセット10Aを用いた半導体集積回路の検査方法について図1を参照しながら説明する。
【0029】
まず、位置合わせ工程において、図1に示す、プローブカード22におけるバンプ群21の各バンプの位置と、ウェハトレイ11のウェハ保持部に保持されている半導体ウェハ12における複数の集積回路素子の各電極の位置とをそれぞれCCDカメラ等を用いて画像データとして取り込み、これらの画像データを用いて行なう従来のアラインメント技術により、プローブカード22におけるバンプ群21の各バンプの位置と半導体ウェハ12における複数の集積回路素子の各電極の位置と合わせる。
【0030】
次に、プローブ端子接続工程において、プローブカード22の真空バルブ18からプローブカード22のバンプ形成面とウェハトレイ11のウェハ保持部とシールリング16とにより形成される密閉区間17の空気を吸引して該密閉空間17を減圧すると、プローブカード22の裏面とウェハトレイ11の裏面とが互いに大気圧に押圧され、プローブカード22に形成されたバンプ群の各バンプと半導体ウェハに形成された各電極とを接近させてさらに圧着することにより、プローブカード22に形成されているバンプ群21の各バンプと半導体ウェハ12に形成されている複数の集積回路素子の各電極とを電気的に接続する。
【0031】
次に、装置接続工程において、プローブカード22、半導体ウェハ12及びウェハトレイ11が一体化された状態で、プローブカード22の裏面と配線基板(図示せず)とを接触させ、該配線基板をバーンイン装置(図示せず)と接続する。
【0032】
次に、ウェハカセット判定工程において、ウェハカセット10Aに設けられている圧力センサ31Aの信号線をバーンイン装置内で接続し、ウェハカセット10Aにおける密閉空間17の圧力を測定する。測定した圧力が所定圧力、例えば、−200mHg(ここでは、1気圧を示す760mmHgを便宜上0mmHgとおいている。以下、同様とする。)に達していればバーンイン検査が可能な状態であると判定し、所定圧力に達していなければ、該バーンイン検査が不可能な状態であると判定する。次に、バーンイン検査が不可能な状態と判定されたウェハカセット10Aをバーンイン装置から取り出し、該ウェハカセットの各構成部材を確認した後、ウェハカセット10Aの各構成部材に以上があれば別のウェハカセット10Aと交換し、また、各構成部材に異常がなければそのまま位置合わせ工程に戻す。なお、ウェハカセット10Aに設けられている圧力センサ31Aの信号線をバーンイン装置内の所定の端子と接続するのは、装置接続工程において行なってもよい。
【0033】
次に、一括検査工程において、バーンイン検査が可能な状態であると判定されたウェハカセット10Aに対してのみ、半導体ウェハ12に形成されている複数の半導体集積回路素子の電気的特性を一括して検査するウェハ・バーンインを行なう。
【0034】
このように、本実施形態によると、ウェハ・バーンインを行なうためのウェハカセット10Aには、密閉空間17の圧力状態を外部から検出できる圧力センサ31Aが設けられているため、ウェハカセット10Aにおけるプローブカード22に形成されているバンプ群21の各バンプと半導体ウェハ12に形成されている複数の集積回路素子の各電極とを電気的に接続するための必須要件である、密閉空間17の減圧状態を外部から電気信号として測定できる。従って、検査の直前に、密閉空間17の減圧状態の不良に起因する接触不良を防止できるため、検査効率が向上すると共に、密閉空間17の減圧状態を外部から電気信号として測定できるため、検査の自動化が容易となる。
【0035】
(第2の実施形態)
以下、本発明の第2の実施形態について図面を参照しながら説明する。
【0036】
図3(a)は本発明の第2の実施形態に係る半導体集積回路の検査方法に用いるウェハカセットの断面構成を示している。図3(a)において、図1に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。図3(a)に示すように、本実施形態に係るウェハカセット10Bには、内部空間17の圧力を検出する圧力センサを設ける代わりに、バーンイン検査装置(図示せず)等の外部の装置側に圧力センサ31Bを設ける構成とする。
【0037】
以下、前記のように構成されたウェハカセット10Bを用いた半導体集積回路の検査方法について図3(a)を参照しながら説明する。
【0038】
まず、位置合わせ工程において、図3(a)に示す、プローブカード22におけるバンプ群21の各バンプの位置と、ウェハトレイ11のウェハ保持部に保持されている半導体ウェハ12における複数の集積回路素子の各電極の位置とをそれぞれCCDカメラ等を用いて画像データとして取り込み、これらの画像データを用いて行なう従来のアラインメント技術により、プローブカード22におけるバンプ群21の各バンプの位置と半導体ウェハ12における複数の集積回路素子の各電極の位置と合わせる。
【0039】
次に、プローブ端子接続工程において、プローブカード22の真空バルブ18からプローブカード22のバンプ形成面とウェハトレイ11のウェハ保持部とシールリング16とにより形成される密閉区間17の空気を吸引して該密閉空間17を減圧すると、プローブカード22の裏面とウェハトレイ11の裏面とが互いに大気圧に押圧され、プローブカード22に形成されたバンプ群の各バンプと半導体ウェハに形成された各電極とを接近させてさらに圧着することにより、プローブカード22に形成されているバンプ群21の各バンプと半導体ウェハ12に形成されている複数の集積回路素子の各電極とを電気的に接続する。
【0040】
次に、装置接続工程において、プローブカード22、半導体ウェハ12及びウェハトレイ11が一体化された状態で、プローブカード22の裏面と配線基板(図示せず)とを接触させ、該配線基板をバーンイン装置(図示せず)と接続する。
【0041】
次に、ウェハカセット判定工程において、バーンイン装置内に設けられている吸引装置とウェハカセット10Bの真空バルブ18とを接続する前に、該真空バルブと圧力センサ31Bのコネクタ部とを接続させて、ウェハカセット10Bにおける密閉空間17の圧力を測定する。測定した圧力が所定圧力に、例えば、−200mHgに達していればバーンイン検査が可能な状態であると判定し、所定圧力に達していなければ、該バーンイン検査が不可能な状態であると判定する。次に、バーンイン検査が不可能な状態と判定されたウェハカセット10Bをバーンイン装置から取り出し、該ウェハカセットの各構成部材を確認した後、ウェハカセット10Bの各構成部材に以上があれば別のウェハカセット10Bと交換し、また、各構成部材に以上がなければそのまま位置合わせ工程に戻す。ここで、ウェハカセット10Bに設けられている真空バルブ18の容積は密閉空間17の容積と比べて十分に小さいので、圧力センサ31Bを接続したことにより生じる圧力変動は無視できる。
【0042】
次に、一括検査工程において、バーンイン検査が可能な状態であると判定されたウェハカセット10Bに対してのみ、半導体ウェハ12に形成されている複数の半導体集積回路素子の電気的特性を一括して検査するウェハ・バーンインを行なう。
【0043】
このように、本実施形態によると、検査装置側に密閉空間17の圧力状態を外部から検出できるセンサ31Bが設けられているため、ウェハカセット10Bにおけるプローブカード22に形成されているバンプ群21の各バンプと半導体ウェハ12に形成されている複数の集積回路素子の各電極とを電気的に接続するための必須要件である、密閉空間17の減圧状態を外部から電気信号として測定できる。従って、検査の直前に、密閉空間17の減圧状態の不良に起因する接触不良を防止できるため、検査効率が向上すると共に、密閉空間17の減圧状態を外部から電気信号として測定できるため、検査の自動化が容易となる。
【0044】
また、ウェハ・バーンイン用のウェハカセット10Bにおけるウェハトレイ11には、ウェハトレイ11に装着する圧力センサ31Aを設けていないため、ウェハトレイ11を簡略化できる一方、検査装置側に圧力センサ31Bを設けているため、圧力センサ31Bを準備する個数を低減でき、その結果、検査コストを削減できる。また、バーンイン検査においては、ウェハトレイ11が100℃以上の温度化に長時間さらされることになるが、ウェハトレイ11本体から圧力センサ31Bが分離されているため、圧力センサ31B本体に与える熱的な影響を抑制できる。
【0045】
なお、前述のウェハカセット判定工程においては、図3(a)に示すように、ウェハカセット10Bの真空バルブ18と圧力センサ31Bのコネクタ部とを直接接続させていたが、図3(b)に示すように、吸引装置に接続されている減圧用パイプ32の側部にコネクタ部が嵌合された圧力センサ31Cを用いてもよい。この減圧用パイプ32の先端部には、該先端部が開放状態にあるときには内部の流通を遮断するロック機構が内蔵されており、図3(a)に示すウェハカセット10Bの真空バルブ18と接続する前には、所定圧力、例えば、−200mmHgに減圧しておき、開閉バルブ33を閉じておく。
【0046】
従って、本変形例のウェハカセット判定工程においては、バーンイン装置内に設けられている吸引装置と接続されている減圧用パイプ32と、ウェハカセット10Bの真空バルブ18とを接続すると、減圧用パイプ32の先端部のロック機構が解除されるため、減圧用パイプ32の先端部から開閉バルブ33までの間の容積とウェハカセット10Bの密閉空間17の容積との比の値に基づいた圧力が測定できる。
【0047】
このようにすると、圧力センサ31Cをウェハカセット10Bから、さらに遠ざけられるので、圧力センサ31C本体に与える熱的な影響を一層抑制できる。
【0048】
【発明の効果】
本発明に係るウェハカセットによると、ウェハトレイ、プローブカード及び環状のシール部材によって形成される密閉空間の圧力を検出できる圧力検出手段を備えているため、検査対象の半導体ウェハを検査装置に投入する前にはいつでも該密閉空間の圧力を測定することができる。従って、ウェハトレイ、プローブカード及び環状のシール部材によって形成される密閉空間の気密状態が保持されないことに起因する、各プローブ端子と半導体集積回路素子の各電極との接触不良をあらかじめ防止できるため、検査効率を向上させることができる。
【0049】
本発明のウェハカセットにおいて、圧力検出手段が、受けた圧力に応じて導電率が変化するピエゾ抵抗を用いた圧力センサであると、プローブカードに形成されている各プローブ端子と半導体ウェハに形成されている複数の集積回路素子の各電極とを接続するための必須要件である、密閉空間の減圧状態を外部から電気信号として確実に測定できるため、一の半導体ウェハにおける複数の集積回路素子に対する一括検査の自動化が容易となる。
【0050】
本発明に係る半導体集積回路の検査方法によると、プローブカードのプローブ端子を、半導体集積回路素子の電気的特性を検査する検査装置と電気的に接続する装置接続工程の後に、検査装置に投入されたウェハカセットにおける密閉空間の圧力を測定し、測定した圧力が所定の圧力に達せず、検査が不可能な状態のウェハカセットを判定する。これにより、半導体ウェハにおける複数の半導体集積回路素子の各電極とプローブカードの各プローブ端子とに接触不良が生じている可能性が高いウェハカセットを検査前に選別することができるため、検査効率を向上させることができる。
【0051】
本発明の半導体集積回路の検査方法において、ウェハカセット判定工程が、ウェハカセットにおける密閉空間の圧力を該圧力に応じて導電率が変化するピエゾ抵抗を有する圧力センサを用いて測定する工程を含むと、プローブカードに形成されている各プローブ端子と半導体ウェハに形成されている複数の集積回路素子の各電極とを接続するための必須要件である、密閉空間の減圧状態を外部から電気信号として確実に測定できるため、一の半導体ウェハにおける複数の集積回路素子に対する一括検査の自動化が容易となる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係るウェハカセットを示す構成断面図である。
【図2】本発明の第1の実施形態に係るウェハカセットに用いる圧力センサを示す構成断面図である。
【図3】(a)は本発明の第2の実施形態に係る半導体集積回路の検査方法に用いるウェハカセットの使用方法を示す構成断面図である。
(b)は本発明の第2の実施形態の一変形例に係る半導体集積回路の検査方法に用いる減圧用パイプの構成図である。
【図4】従来のウェハカセットを示す構成断面図である。
【符号の説明】
11 ウェハトレイ
12 半導体ウェハ
16 シールリング(シール部材)
17 密閉空間
18 真空バルブ(減圧手段)
21 バンプ群(プローブ端子)
22 プローブカード
23 剛性リング
31 センサ本体(圧力検出手段)
31a コネクタ部
31b ピエゾ抵抗素子部
31c 信号線
31A 圧力センサ(圧力検出手段)
31B 圧力センサ(圧力検出手段)
31C 圧力センサ(圧力検出手段)
32 減圧用パイプ
33 開閉バルブ

Claims (4)

  1. 上面に複数の半導体集積回路素子が形成されている半導体ウェハを保持するウェハトレイと、該ウェハトレイのウェハ保持部と対向するように設けられ、前記複数の半導体集積回路素子の各電極と対応する位置にプローブ端子を有するプローブカードと、前記ウェハトレイにおけるウェハ保持部の外側に、前記ウェハトレイ及びプローブカードと共に密閉空間を形成するように設けられた環状のシール部材と、前記密閉空間を減圧する減圧手段とを有し、前記複数の半導体集積回路素子の電気的特性をウェハレベルで一括して検査するためのウェハカセットを用いた半導体集積回路の検査方法であって、
    前記ウェハトレイに保持された前記半導体ウェハにおける複数の半導体集積回路素子の各電極の位置と前記プローブカードにおける各プローブ端子の位置とを合わせる位置合わせ工程と、
    前記減圧手段を用いて、前記ウェハカセットの前記密閉空間を減圧することにより、前記半導体ウェハにおける複数の半導体集積回路素子の各電極と前記プローブカードの各プローブ端子とを電気的に接続させるプローブ端子接続工程と、
    前記ウェハカセットにおける前記プローブカードのプローブ端子を、半導体ウェハにおける複数の半導体集積回路素子の電気的特性を検査する検査装置と電気的に接続する装置接続工程と、
    前記減圧手段を用いて前記密閉空間を減圧した後、前記半導体ウェハの検査前までの任意の時点において、前記ウェハカセットにおける前記密閉空間の圧力を圧力検出手段を用いて測定し、測定した圧力が所定の圧力に達しており、検査が可能な状態のウェハカセットと、測定した圧力が前記所定の圧力に達しておらず、検査が不可能な状態のウェハカセットとを判定するウェハカセット判定工程と、
    前記検査装置を用いて、検査が可能な状態の前記ウェハカセットにおける半導体ウェハの複数の半導体集積回路素子の電気的特性を一括して検査する一括検査工程とを備えていることを特徴とする半導体集積回路の検査方法。
  2. 前記圧力検出手段は、前記ウェハカセットに直接に接続されていることを特徴とする請求項1に記載の半導体集積回路の検査方法。
  3. 前記圧力検出手段は、前記ウェハカセットから離れた外部において、前記減圧手段と接続されていることを特徴とする請求項1に記載の半導体集積回路の検査方法。
  4. 前記ウェハカセット判定工程は、前記ウェハカセットにおける前記密閉空間の圧力を該圧力に応じて導電率が変化するピエゾ抵抗を有する圧力センサを用いて測定する工程を含むことを特徴とする請求項1〜3のうちいずれか1項に記載の半導体集積回路の検査方法。
JP32124997A 1997-11-21 1997-11-21 半導体集積回路の検査方法 Expired - Fee Related JP3827427B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32124997A JP3827427B2 (ja) 1997-11-21 1997-11-21 半導体集積回路の検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32124997A JP3827427B2 (ja) 1997-11-21 1997-11-21 半導体集積回路の検査方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004191990A Division JP4069099B2 (ja) 2004-06-29 2004-06-29 ウェハカセット

Publications (2)

Publication Number Publication Date
JPH11163058A JPH11163058A (ja) 1999-06-18
JP3827427B2 true JP3827427B2 (ja) 2006-09-27

Family

ID=18130480

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32124997A Expired - Fee Related JP3827427B2 (ja) 1997-11-21 1997-11-21 半導体集積回路の検査方法

Country Status (1)

Country Link
JP (1) JP3827427B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3820224B2 (ja) * 2003-01-22 2006-09-13 オリオン機械株式会社 半導体ウェーハ用検査装置及び同装置の真空接続方法
JP6076695B2 (ja) * 2012-10-30 2017-02-08 株式会社日本マイクロニクス 検査ユニット、プローブカード、検査装置及び検査装置の制御システム
JP2014228424A (ja) * 2013-05-23 2014-12-08 株式会社ニコン 検査用パッケージ及びその検査方法、スクリーニング方法並びにスクリーニング装置
JP6778881B2 (ja) * 2016-01-08 2020-11-04 株式会社東京精密 プローバ及びプローブコンタクト方法

Also Published As

Publication number Publication date
JPH11163058A (ja) 1999-06-18

Similar Documents

Publication Publication Date Title
JP2925964B2 (ja) 半導体ウェハ収納器及び半導体集積回路の検査方法
US5949241A (en) Method for testing interconnects and semiconductor dice
JP2006250579A (ja) 湿度センサの検査装置及び特性調整方法
JP2002050662A (ja) 半導体基板試験装置および半導体基板試験方法
JP3827427B2 (ja) 半導体集積回路の検査方法
US8652857B2 (en) Test apparatus, test method and manufacturing method for testing a device under test packaged in a test package
JP4069099B2 (ja) ウェハカセット
JP3251194B2 (ja) 半導体ウェハ収納器
JP3535728B2 (ja) 半導体集積回路の検査装置
JP2009170597A (ja) プローブ針圧力不良検出用の半導体装置、プローブ針圧力不良検出システム及び半導体装置の製造方法
US6340604B1 (en) Contactor and semiconductor device inspecting method
US8667669B2 (en) Apparatus and method for manufacturing a packaged device
JP3599003B2 (ja) ボンディングダメージの計測方法
JP5326240B2 (ja) プローブボードおよび電子デバイスの検査方法
JPH11233574A (ja) ウェーハテストシステムでz軸の高さ設定装置及び方法
JP6852840B2 (ja) 半導体装置、半導体装置のリーク検査方法
US20240113035A1 (en) Semiconductor device, base-side semiconductor chip, and bonding-side semiconductor chip
JP2921995B2 (ja) 多層配線基板の検査方法
JP3753023B2 (ja) ボンディングダメージの計測用バンプ付きチップ
CN115353065A (zh) 具有接触垫的微机械设备
JP2795267B2 (ja) 半導体装置及び半導体装置の製造方法
JPH11126807A (ja) 半導体集積回路の検査方法
JPH11121562A (ja) バンプ検査方法
JPH10104301A (ja) パッケージ基板の検査方法
JP2001196721A (ja) 基板歪み計測方法および装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040601

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040629

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040818

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20040910

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060704

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090714

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100714

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110714

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110714

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120714

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120714

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130714

Year of fee payment: 7

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees