JP2001196721A - 基板歪み計測方法および装置 - Google Patents

Abstract

(57)【要約】 【課題】 インサーキットテスタによる電子回路基板上
の素子の電気的特性の計測時に、基板上のチップ部品に
生ずる歪みを容易にかつ正確に検出し、かかる基板の検
査工程でチップ部品に割れが発生することを防止する。 【解決手段】 基板１上のチップ部品３を実装する位置
に、チップ部品３の代わりに、チップ部品３と同一形状
の歪みゲージを実装する。インサーキットテスタの計測
ピン４を、該ひずみゲージの両端の電極に合わせて当接
させることで、インサーキットテスタを基板１の歪み量
を計測するために流用することが可能となる。したがっ
て、従来のシート状の歪みゲージのごとく、各歪みゲー
ジ毎に、その電気端子を計測装置に接続する作業が不要
となり、各歪みゲージとインサーキットテスタの計測ピ
ン４との電気的接続状態が高精度に安定する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子制御ユニット
等の電子回路基板を作成する過程で生ずる、基板の歪み
を計測するための方法および装置に関するものである。

【０００２】

【従来の技術】電子制御ユニット等の電子回路基板に
は、多数の垂直実装部品又は表面実装部品（チップ部
品）等の素子が実装されている。そして、従来より電子
回路基板を作成する過程で、組み上がった電子回路基板
上の、各素子が所望の電気的特性値（Ｒ，Ｌ，Ｃ等）を
発揮するか否かの検査を、インサーキットテスタを用い
て行っている。インサーキットテスタは、基板上の独立
した配線パターン間に直流または交流の電圧、電流を加
えるための複数のピンを備え、該ピンを、少なくとも計
測すべき素子の両極に押し当てて導通させ、その結果生
じる電圧、電流値を計測、計算して、各素子の特性値を
求めるものである。

【０００３】その構造は、一般的には、基板上の各素子
の端子部に下方から接触する複数の計測ピンと、当該接
触を確実とするために、上方から基板を押さえ付ける基
板押さえと、計測ピンから得られた計測結果を処理する
処理装置とからなる。

【０００４】

【発明が解決しようとする課題】ところで、前記計測ピ
ン一本当りの当接圧力は、４９０〜９８０ｍＮ（５０〜
１００ｇ）程度であるが、基板上の計測箇所は一般的に
１００〜２００箇所に及ぶことから、前記基板押さえに
よって基板を押圧する力も相当な値となり、弾性を有す
る基板に歪みを生ずることになる。このとき、リード付
の部品の場合には、当該リードが適当に変形することに
よって基板の歪みを吸収することができるが、チップ部
品はリードのごとく歪みを吸収する構成要素を持たない
ため、セラミック等で構成されるチップ部品の本体に、
直接的に応力が加わることになる。その結果として、基
板の検査工程でチップ部品に割れを生ずることがある。

【０００５】かかるチップ部品の割れは、インサーキッ
トテスタの計測ピンの当接圧力、基板押さえの当接圧力
等を調節し、検査工程における基板の歪みの発生量を減
少させることで防止することが可能であるが、かかる調
節を行うためには、実際に基板に生じている歪み量を計
測する必要がある。

【０００６】従来は、かかる基板の歪み量の計測に際
し、組み上がった電子回路基板からチップ部品を一つ一
つ取り外し、取り外した各部位に、シート状の歪みゲー
ジを接着剤を用いて貼り付けていた。そして、各歪みゲ
ージの電気端子を計測装置に接続して、基板上の、チッ
プ部品を実装する位置における歪み量を計測するという
手法を採っていた。

【０００７】したがって、チップ部品の取り外し、歪み
ゲージの接着および歪みゲージ毎の電気端子の接続に要
する工数は膨大なものとなった。また、これらの作業は
作業者によってばらつきが生じやすく、計測結果の信頼
性の向上が大きな課題となっていた。

【０００８】本発明は上記課題に鑑みてなされたもので
あり、その目的とするところは、インサーキットテスタ
による電子回路基板上の素子の電気的特性の計測時に、
基板上のチップ部品に生ずる歪みを容易にかつ正確に検
出し、かかる基板の検査工程でチップ部品に割れが発生
することを防止することにある。

【０００９】

【課題を解決するための手段】上記課題を解決するため
の本発明の請求項１に係る基板歪み計測方法は、基板上
のチップ部品を実装する位置に、該チップ部品と同一形
状の歪みゲージを実装し、該歪みゲージの検出信号を、
前記基板用のインサーキットテスタの計測ピンで検出す
ることを特徴とする。

【００１０】本発明によれば、基板上に実装される歪み
ゲージが、本来その位置に実装されるチップ部品と同一
形状をなしていることから、かかる歪みゲージの検出信
号を検出することで、基板の該当位置においてチップ部
品に生ずる歪み量を正確に計測することができる。ま
た、前記歪みゲージの検出信号を、前記基板用のインサ
ーキットテスタの計測ピンで検出することにより、当該
インサーキットテスタを基板の歪み量を計測するために
流用することが可能となる。しかも、各歪みゲージとイ
ンサーキットテスタの計測ピンとの電気的接続状態を、
高精度に安定させることができる。

【００１１】また、本発明の請求項２に係る基板歪み計
測方法において、前記歪みゲージの前記基板への実装
を、チップマウンタで行うこととする。

【００１２】前述のごとく、歪みゲージは、本来その位
置に実装されるチップ部品と同一形状をなしているの
で、当該電子回路基板を製造するためのチップマウンタ
を、歪みゲージの実装にそのまま用いることができる。
したがって、基板に対する歪みゲージの実装を、極めて
容易かつ正確に行うことが可能となる。

【００１３】また、本発明の請求項３に係る基板歪み計
測装置は、基板上の素子を実装する位置に、該素子に代
えて実装する前記素子と同一形状の歪みゲージと、前記
基板用のインサーキットテスタと、を有することを特徴
とする。

【００１４】本発明によると、歪みゲージとして、本
来、基板上の所定位置に実装される素子に変えて、実装
する前記素子と同一形状の歪みゲージを用いるので、当
該電子回路基板を製造するためのチップマウンタを、歪
みゲージの実装にそのまま用いることができる。したが
って、基板に対する歪みゲージの実装を極めて容易かつ
正確に行うことが可能となる。また、基板の該当位置に
おける歪み量を正確に計測することができる。

【００１５】さらに、本発明の請求項４に係る基板歪み
計測装置によると、前記歪みゲージは、両端に電極を持
つセラミック片の表面に、抵抗箔をエッチングにより形
成したものである。

【００１６】本発明によると、前記セラミック片に生じ
る微小な歪みを、前記抵抗箔の電気抵抗の変化として計
測することができる。また、前記基板用のインサーキッ
トテスタの計測ピンを、前記両端の電極に合わせて当接
させることで、インサーキットテスタを基板の歪み量を
計測するために流用することが可能となり、かつ、各歪
みゲージとインサーキットテスタの計測ピンとの電気的
接続状態を、高精度に安定させることができる。

【００１７】

【発明の実施の形態】以下、本発明の実施の形態を添付
図面に基づいて説明する。

【００１８】図１には、本発明の実施の形態に係る基板
歪み計測装置の構成を、概略的に示している。図示のご
とく、基板１には、垂直実装部品２や表面実装部品３
（チップ部品）等の素子が多数固定されている。そし
て、各素子が所望の電気的特性値を発揮するか否かを検
査するための検査装置として、すでに説明したインサー
キットテスタを用いる。インサーキットテスタは、基板
１上の各素子の端子部に下方から接触する複数の計測ピ
ン４と、当該接触を確実とするために、上方から基板１
を押さえ付ける基板押さえ５と、計測ピン４から得られ
た計測結果を処理する処理装置６（測定器）とを備えて
いる。計測ピン４は、バネ等の弾性部材（図示省略）に
よって上方に付勢されており、基板１に当接後は、かか
る弾性部材が弾性変形することにより、所定の押圧に調
節される。また、基板押さえ５は、樹脂製の固定ピン５
ａを備え、該固定ピンの先端を基板１に当接させること
で、基板１との絶縁性を確保している。

【００１９】さて、本発明の実施の形態では、基板１を
計測ピン４と基板押さえ５とで挟持することにより発生
する、基板１の歪みを、以下のような方法によって計測
する。

【００２０】まず、基板１上のチップ部品３を実装する
位置に、チップ部品の代わりに、チップ部品３と同一形
状の歪みゲージ７，８（図２）を実装する。そして、歪
みゲージ７，８の検出信号を、インサーキットテスタの
計測ピン４で検出するものである。ここで、歪みゲージ
７，８は、チップ部品３と同一形状のセラミック片７
ａ，８ａの両端に、電極７ｂ，８ｂを形成し、電極間に
抵抗箔７ｃ，８ｃをエッチングにより形成したものであ
る。ここで、セラミック片７a，８aの弾性に関する物性
値を、チップ部品３と同等なものとすることが望まし
い。以上の構造を有する歪みゲージ７，８は、従来のシ
ート状の歪みゲージと同様に、抵抗箔に生じた歪みを、
抵抗箔７ｃ，８ｃの電気抵抗の変化として検出するもの
である。なお、図２（ａ）の歪みゲージ７は、セラミッ
ク片７ａの上面に抵抗箔７ｃを形成したものであり、図
２（ｂ）のセラミックゲージ８は、セラミック片８ａの
側面に抵抗箔８ｃを形成したものである。

【００２１】歪みゲージ７，８を基板１に実装するに際
し、歪みゲージ７，８はチップ部品３と同一形状をなし
ているので、チップ部品３を基板１に実装するためのチ
ップマウンタをそのまま用いることができる。したがっ
て、基板に対する歪みゲージの実装を極めて容易かつ正
確に行うことが可能であり、従来のシート状の歪みゲー
ジのように、作業者の習熟度や基板への接着状態の良否
によって、計測結果にばらつきが生じる事がない。

【００２２】また、インサーキットテスタの計測ピン４
を、両端の電極７ｂ，８ｂに合わせて当接させること
で、インサーキットテスタを基板１の歪み量を計測する
ために流用することが可能となる。したがって、従来の
シート状の歪みゲージのごとく、各歪みゲージ毎に、そ
の電気端子を計測装置に接続する作業が不要となり、各
歪みゲージ７，８とインサーキットテスタの計測ピン４
との電気的接続状態が高精度に安定する。よって、計測
結果の信頼性を高めることができる。

【００２３】また、歪みゲージ７は、セラミック片７ａ
の上面に抵抗箔７ｃを形成したものであるため、セラミ
ック片７ａの上面に生じる微妙な歪みを計測することが
できる。しかも、歪みゲージ７の天地を逆に実装するこ
とで、歪みゲージ７の上下いずれの面に生ずる歪みも計
測することもできる。また、歪みゲージ８は、セラミッ
ク片８ａの側面に抵抗箔８ｃを形成したものであるた
め、セラミック片８ａの側面に生じる微妙な歪みを計測
することができる。しかも、歪みゲージ８を基板と平行
に半回転させて実装することで、歪みゲージ７の両側面
の歪みを計測することもできる。

【００２４】そして、セラミック片７a，８aの弾性に関
する物性値を、チップ部品３と同等なものとした場合に
は、歪みゲージ７，８に生ずる歪みを計測することによ
って、チップ部品３の表面に生ずる歪みを直接計測した
と同様の計測結果を得ることができる。よって、計測ピ
ン４の当接圧力、基板押さえの固定ピン５ａの当接圧力
と、チップ割れとの関係をより正確に解析することが可
能となる。

【００２５】本発明の実施の形態では、以上のごとく容
易かつ正確に計測されるゲージ７，８の歪み量に基づ
き、インサーキットテスタの計測ピン４の当接圧力、基
板押さえの固定ピン５ａの当接圧力等を調節し、検査工
程における基板の歪みの発生量を減少させることで、チ
ップ部品３における割れの発生を防止することが可能と
なる。

【００２６】

【発明の効果】本発明はこのように構成したので、以下
のような効果を有する。まず、本発明の請求項１に係る
基板歪み計測方法によれば、インサーキットテスタによ
る計測時に、基板上のチップ部品に生ずる歪みを容易に
かつ正確に検出し、基板の検査工程でチップ部品に割れ
が発生することを防止することが可能となる。

【００２７】また、本発明の請求項２に係る基板歪み計
測方法によれば、前記歪みゲージの前記基板への実装
を、チップマウンタで行うことで、従来のシート状の歪
みゲージのごとく、各歪みゲージ毎に、その電気端子を
計測装置に接続する作業が不要となり、基板の歪み測定
に要する工数を大幅に削減し、かつ、計測結果の信頼性
を高めることができる。

【００２８】また、本発明の請求項３に係る基板歪み計
測装置によれば、インサーキットテスタによる計測時
に、基板上のチップ部品に生ずる歪みを容易にかつ正確
に検出し、基板の検査工程でチップ部品に割れが発生す
ることを防止することが可能となる。

【００２９】さらに、本発明の請求項４に係る基板歪み
計測装置によれば、計測ピンの当接圧力、基板押さえの
固定ピンの当接圧力と、チップ割れとの関係をより正確
に解析することが可能となる。

【図面の簡単な説明】

【図１】本発明の実施の形態に係る基板歪み計測装置の
構成を示す概略図である。

【図２】本発明の実施の形態に係る基板歪み計測装置の
歪みゲージを示す斜視図である。

【符号の説明】

１ 基板 ３ チップ部品 ４ 計測ピン ５ 基板押さえ ６ 処理装置

Claims (4)

【特許請求の範囲】
1. 【請求項１】 基板上のチップ部品を実装する位置に、
   該チップ部品と同一形状の歪みゲージを実装し、該歪み
   ゲージの検出信号を、前記基板用のインサーキットテス
   タの計測ピンで検出することを特徴とする基板歪み計測
   方法。
2. 【請求項２】 前記歪みゲージの前記基板への実装を、
   チップマウンタで行うことを特徴とする請求項１記載の
   基板歪み計測方法。
3. 【請求項３】 基板上のチップ部品を実装する位置に、
   該チップ部品に代えて実装する前記チップ部品と同一形
   状の歪みゲージと、前記基板用のインサーキットテスタ
   と、を有することを特徴とする基板歪み計測装置。
4. 【請求項４】 前記歪みゲージは、両端に電極を持つセ
   ラミック片の表面に、抵抗箔をエッチングにより形成し
   たものであることを特徴とする請求項３記載の基板歪み
   計測装置。