JP5789206B2 - Wafer inspection interface and wafer inspection apparatus - Google Patents

Wafer inspection interface and wafer inspection apparatus Download PDF

Info

Publication number
JP5789206B2
JP5789206B2 JP2012041555A JP2012041555A JP5789206B2 JP 5789206 B2 JP5789206 B2 JP 5789206B2 JP 2012041555 A JP2012041555 A JP 2012041555A JP 2012041555 A JP2012041555 A JP 2012041555A JP 5789206 B2 JP5789206 B2 JP 5789206B2
Authority
JP
Japan
Prior art keywords
wafer
space
probe card
path
inspection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012041555A
Other languages
Japanese (ja)
Other versions
JP2013140924A (en
Inventor
浩史 山田
浩史 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2012041555A priority Critical patent/JP5789206B2/en
Priority to KR1020120140421A priority patent/KR101429492B1/en
Priority to CN201210517530.4A priority patent/CN103163334B/en
Priority to US13/706,805 priority patent/US9041424B2/en
Priority to TW101145961A priority patent/TWI583975B/en
Publication of JP2013140924A publication Critical patent/JP2013140924A/en
Application granted granted Critical
Publication of JP5789206B2 publication Critical patent/JP5789206B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0491Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets for testing integrated circuits on wafers, e.g. wafer-level test cartridge
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/2872Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

本発明は、プローブカードを備えるウエハ検査用インターフェース及びウエハ検査装置に関する。   The present invention relates to a wafer inspection interface including a probe card and a wafer inspection apparatus.

ウエハ検査装置として、例えば、ウエハに形成された複数の半導体デバイスについて電気的特性検査を行うプローブ装置やバーンイン検査装置が知られている。   As a wafer inspection apparatus, for example, a probe apparatus and a burn-in inspection apparatus that perform electrical characteristic inspection on a plurality of semiconductor devices formed on a wafer are known.

通常、プローブ装置は、ウエハを搬送する搬送領域を形成するローダ室と、ウエハに形成された複数の半導体デバイスの電気的特性検査を行う検査室とを備え、ローダ室及び検査室内の各種の機器を制御装置によって制御して半導体デバイスの電気的特性検査を行うように構成されている。検査室は、ローダ室からのウエハを載置し、X、Y、Z及びθ方向に移動する載置台と、載置台の上方に配置されたプローブカードと、載置台と協働してプローブカードの複数のプローブ(検査針)とウエハに形成された複数の半導体デバイスの各電極とのアライメント(位置合わせ)を行うアライメント機構とを備え、載置台とアライメント機構とが協働してウエハとプローブカードのアライメントを行った後、プローブカードの各プローブとウエハの各電極を接触させてウエハに形成された複数の半導体デバイスの電気的特性検査を行う。   Usually, the probe apparatus includes a loader chamber for forming a transfer area for transferring a wafer and an inspection chamber for inspecting electrical characteristics of a plurality of semiconductor devices formed on the wafer, and various devices in the loader chamber and the inspection chamber. Is controlled by a control device to inspect the electrical characteristics of the semiconductor device. The inspection room places the wafer from the loader room and moves in the X, Y, Z and θ directions, a probe card disposed above the placement table, and a probe card in cooperation with the placement table And an alignment mechanism for aligning the electrodes of the plurality of semiconductor devices formed on the wafer, and the mounting table and the alignment mechanism cooperate with each other to align the wafer and the probe. After the alignment of the cards, the electrical characteristics of the plurality of semiconductor devices formed on the wafer are inspected by bringing the probes of the probe card into contact with the electrodes of the wafer.

ところが、アライメント機構は配置に大きなスペースを必要とするため、検査室も立体的に大きなスペースを占め、プローブ装置の設置スペースを広く確保する必要があった。そこで、本発明者は、プローブ装置において、検査室とは別に設けられたアライメント室でウエハと該ウエハを保持するウエハ保持体とのアライメントを行い、検査室において予めプローブカードとのアライメントが行われている昇降体へ位置決め機構を使用してウエハ保持体を支持させることにより、検査室からアライメント機構を外すことを提案した(例えば、特許文献1参照)。   However, since the alignment mechanism requires a large space for arrangement, the examination room also occupies a large space, and it is necessary to secure a large installation space for the probe device. Therefore, the present inventor performs alignment between the wafer and the wafer holder that holds the wafer in an alignment chamber provided separately from the inspection chamber in the probe apparatus, and the probe card is previously aligned in the inspection chamber. It has been proposed to remove the alignment mechanism from the examination room by supporting the wafer holder using a positioning mechanism on the lifting body (see, for example, Patent Document 1).

このプローブ装置では、検査室において昇降体によって持ち上げられたウエハ保持体のウエハは、当該ウエハとプローブカードとの間に形成された空間が減圧されることによってプローブカードへ引き寄せられる。   In this probe apparatus, the wafer of the wafer holder lifted by the elevating body in the examination room is drawn to the probe card by reducing the space formed between the wafer and the probe card.

特願2010−207224号明細書Japanese Patent Application No. 2010-207224

しかしながら、プローブカードではウエハと対向する面の全てにプローブが配置されていないため、図9(A)に示すように、ウエハWにおけるプローブ60と接触していない部分61が減圧された空間62へ引き寄せられてウエハWが反り、該部分61近傍においてプローブ60と電極との接触圧が高まり、電極に針跡が残るという問題がある。   However, in the probe card, since the probe is not arranged on the entire surface facing the wafer, as shown in FIG. 9A, the portion 61 of the wafer W not in contact with the probe 60 is reduced to the decompressed space 62. As a result, the wafer W is warped and the contact pressure between the probe 60 and the electrode increases in the vicinity of the portion 61, and there is a problem that a needle mark remains on the electrode.

また、ウエハWとプローブカード63の間にはシール部材64が介在するが、該シール部材64が圧縮され難い場合、図9(B)に示すように、ウエハWにおける中央部65のみが減圧された空間62へ引き寄せられてウエハWが反り、シール部材64近傍においてプローブ60と電極の接触圧が低くなり、ウエハに形成された複数の半導体デバイスの電気特性検査を正確に行うことができないという問題がある。   Further, a seal member 64 is interposed between the wafer W and the probe card 63. When the seal member 64 is difficult to compress, only the central portion 65 of the wafer W is decompressed as shown in FIG. 9B. The wafer W is warped by being drawn into the space 62, the contact pressure between the probe 60 and the electrode is lowered in the vicinity of the seal member 64, and the electrical characteristic inspection of a plurality of semiconductor devices formed on the wafer cannot be performed accurately. There is.

上述したいずれの問題も、ウエハWが圧力差のある2つの空間を仕切るためにウエハWが反ることに起因する問題である。   Any of the above-described problems is a problem caused by the wafer W warping to partition the two spaces having a pressure difference.

本発明の課題は、ウエハに形成された複数の半導体デバイスの電気特性検査を行う際に、ウエハが反るのを防止することができるウエハ検査用インターフェース及びウエハ検査装置を提供することにある。   SUMMARY OF THE INVENTION An object of the present invention is to provide a wafer inspection interface and a wafer inspection apparatus capable of preventing the wafer from warping when performing electrical characteristic inspection of a plurality of semiconductor devices formed on the wafer.

上記課題を解決するために、請求項1記載のウエハ検査用インターフェースは、ウエハに対向する面に多数のプローブが配置されたプローブカードと、該プローブカードの外周を保持する保持部材と、前記ウエハを挟んで前記プローブカードに対向する台状のチャック部材と、前記保持部材及び前記チャック部材のいずれとも当接することによって前記保持部材、前記プローブカード及び前記チャック部材によって囲まれた第1の空間を密封する第1のシール部材と、前記プローブカード及び前記ウエハのいずれとも当接することによって前記プローブカード及び前記ウエハによって囲まれた第2の空間を前記第1の空間から密封する第2のシール部材と、前記第1の空間を減圧する第1の減圧経路と、前記第2の空間を減圧する第2の減圧経路とを備え、前記第2の空間は前記第1の空間に内包され、前記ウエハは前記第2の空間内に配置されることを特徴とする。 In order to solve the above-mentioned problems, a wafer inspection interface according to claim 1 includes a probe card in which a number of probes are arranged on a surface facing the wafer, a holding member that holds an outer periphery of the probe card, and the wafer. The first space surrounded by the holding member, the probe card and the chuck member is brought into contact with both the holding member and the chuck member by contacting the holding member and the chuck member with a sandwiched chuck member facing the probe card. A first seal member for sealing, and a second seal member for sealing a second space surrounded by the probe card and the wafer from the first space by contacting both the probe card and the wafer When a first decompression path for reducing the pressure of the first space, the second pressure reducing for reducing the pressure of the second space And a road, said second space is contained in the first space, the wafer is characterized by Rukoto disposed within said second space.

請求項2記載のウエハ検査用インターフェースは、請求項1記載のウエハ検査用インターフェースにおいて、前記チャック部材は、前記ウエハを載置するウエハ載置面と、該ウエハ載置面に開口し、該ウエハ載置面と前記ウエハとの隙間を減圧して前記ウエハを前記ウエハ載置面に吸着させるウエハ吸着経路と、前記ウエハ載置面における前記ウエハ吸着経路の開口位置よりも外側に開口し、大気に連通する大気開放経路とを有することを特徴とする。   3. The wafer inspection interface according to claim 2, wherein the chuck member opens on the wafer mounting surface on which the wafer is mounted, and the wafer mounting surface. A wafer suction path for depressurizing a gap between the placement surface and the wafer to attract the wafer to the wafer placement surface; and an opening outside the opening position of the wafer suction path on the wafer placement surface; And an open air path communicating with the air.

請求項記載のウエハ検査用インターフェースは、請求項1又は2記載のウエハ検査用インターフェースにおいて、前記第1の減圧経路と前記第2の減圧経路とが合流することを特徴とする。 According to a third aspect of the present invention, there is provided the wafer inspection interface according to the first or second aspect , wherein the first pressure reducing path and the second pressure reducing path are merged.

請求項記載のウエハ検査用インターフェースは、請求項2記載のウエハ検査用インターフェースにおいて、前記ウエハ吸着経路は、前記ウエハ載置面に設けられた環状の吸着溝を有し、前記大気開放経路は、前記吸着溝と同心円状の大気開放溝を有し、前記大気開放溝は前記吸着溝の外側に設けられていることを特徴とする。 4. wafer inspection interface description, in the claims 2 Symbol mounting wafer inspection interface of the wafer suction path has a suction annular groove provided in the wafer mounting surface, the atmosphere opening path Has an air release groove concentric with the adsorption groove, and the air release groove is provided outside the adsorption groove.

請求項記載のウエハ検査用インターフェースは、請求項2又は4記載のウエハ検査用インターフェースにおいて、前記第1の減圧経路は、前記第1の空間を−1kPa乃至−50kPaに減圧し、前記ウエハ吸着経路は、前記ウエハと前記ウエハ載置面との隙間を−60kPa乃至−80kPaに減圧することを特徴とする。 The wafer inspection interface according to claim 5 is the wafer inspection interface according to claim 2 or 4 , wherein the first pressure reducing path depressurizes the first space to -1 kPa to -50 kPa. The path is characterized in that the gap between the wafer and the wafer mounting surface is reduced to -60 kPa to -80 kPa.

請求項記載のウエハ検査用インターフェースは、請求項乃至のいずれか1項に記載のウエハ検査用インターフェースにおいて、前記第2のシール部材は圧縮方向に柔軟性を有することを特徴とする。 Wafer inspection interface of claim 6, wherein, in the wafer inspection interface according to any one of claims 1 to 5, wherein the second sealing member is characterized by having flexibility in the compression direction.

請求項記載のウエハ検査用インターフェースは、請求項乃至のいずれか1項に記載のウエハ検査用インターフェースにおいて、前記プローブカードにおける前記第2のシール部材が当接する部分には凹部が設けられていることを特徴とする。 7. wafer inspection interface description, in the wafer inspection interface according to any one of claims 1 to 6, wherein in the probe card is the second seal member recess is provided in the portion contacting It is characterized by.

請求項記載のウエハ検査用インターフェースは、請求項乃至のいずれか1項に記載のウエハ検査用インターフェースにおいて、前記第2のシール部材は、前記ウエハに当接する部分及び前記プローブカードに当接する部分の少なくとも1つが前記第2の空間とは反対側に傾斜していることを特徴とする。 The wafer inspection interface according to claim 8 is the wafer inspection interface according to any one of claims 1 to 7 , wherein the second seal member is in contact with a portion contacting the wafer and the probe card. At least one of the contact portions is inclined to the side opposite to the second space.

上記目的を達成するために、請求項記載のウエハ検査装置は、ウエハに形成された半導体デバイスの電気的特性を検査する検査室と、該検査室への前記ウエハの搬出入を行う搬送機構とを備えるウエハ検査装置において、前記検査室はウエハ検査用インターフェースを有し、該ウエハ検査用インターフェースは、ウエハに対向する面に多数のプローブが配置されたプローブカードと、該プローブカードの外周を保持する保持部材と、前記ウエハを挟んで前記プローブカードに対向する台状のチャック部材と、前記保持部材及び前記チャック部材のいずれとも当接することによって前記保持部材、前記プローブカード及び前記チャック部材によって囲まれた第1の空間を密封する第1のシール部材と、前記プローブカード及び前記ウエハのいずれとも当接することによって前記プローブカード及び前記ウエハによって囲まれた第2の空間を前記第1の空間から密封する第2のシール部材と、前記第1の空間を減圧する第1の減圧経路と、前記第2の空間を減圧する第2の減圧経路とを備え、前記第2の空間は前記第1の空間に内包され、前記ウエハは前記第2の空間内に配置されることを特徴とする。 In order to achieve the above object, a wafer inspection apparatus according to claim 9 includes an inspection chamber for inspecting electrical characteristics of a semiconductor device formed on a wafer, and a transfer mechanism for carrying the wafer into and out of the inspection chamber. In the wafer inspection apparatus, the inspection chamber has a wafer inspection interface, and the wafer inspection interface includes a probe card in which a number of probes are arranged on a surface facing the wafer, and an outer periphery of the probe card. By holding the holding member, the trapezoidal chuck member facing the probe card across the wafer, and the holding member, the probe card, and the chuck member by contacting both the holding member and the chuck member a first sealing member for sealing a first space surrounded, the probe card and have the wafer A second sealing member for sealing the second space surrounded by said probe card and said wafer by Retomo contact from the first space, the first pressure reducing path for reducing the pressure of the first space , and a second pressure reducing path for reducing the pressure of the second space, the second space is contained in the first space, said wafer and said Rukoto disposed in said second space To do.

請求項10記載のウエハ検査装置は、請求項記載のウエハ検査装置において、前記チャック部材は、前記ウエハを載置するウエハ載置面と、該ウエハ載置面に開口し、該ウエハ載置面と前記ウエハとの隙間を減圧して前記ウエハを前記ウエハ載置面に吸着させるウエハ吸着経路と、前記ウエハ載置面における前記ウエハ吸着経路の開口位置よりも外側に開口し、大気に連通する大気開放経路とを有することを特徴とする。 The wafer inspection apparatus according to claim 10 is the wafer inspection apparatus according to claim 9 , wherein the chuck member opens to the wafer placement surface on which the wafer is placed, and the wafer placement surface. A wafer adsorption path for depressurizing a gap between the wafer surface and the wafer and adsorbing the wafer to the wafer placement surface; and an opening outside the opening position of the wafer adsorption path on the wafer placement surface to communicate with the atmosphere And an open air path.

本発明によれば、第1のシール部材によって密封された、保持部材、プローブカード及びチャック部材によって囲まれた第1の空間が第1の減圧経路によって減圧され、ウエハが第1の空間に内包された第2の空間内に配置されるので、チャック部材が保持部材へ引き寄せられてウエハをプローブカードへ押しつける。これにより、ウエハは圧力差のある2つの空間を仕切ることなくプローブカードと接触できるので、ウエハに形成された複数の半導体デバイスの電気特性検査を行う際に、ウエハが反るのを防止することができる。 According to the present invention, the first space enclosed by the holding member, the probe card, and the chuck member, which is sealed by the first seal member, is decompressed by the first decompression path, and the wafer is contained in the first space . Since the chuck member is arranged in the second space , the chuck member is drawn to the holding member and presses the wafer against the probe card. As a result, the wafer can be in contact with the probe card without partitioning the two spaces having a pressure difference, so that it is possible to prevent the wafer from being warped when performing electrical property inspection of a plurality of semiconductor devices formed on the wafer. Can do.

本発明の実施の形態に係るウエハ検査装置の構成を概略的に示す図であり、図1(A)は平面図であり、図1(B)は正面図である。BRIEF DESCRIPTION OF THE DRAWINGS It is a figure which shows schematically the structure of the wafer inspection apparatus which concerns on embodiment of this invention, FIG. 1 (A) is a top view, FIG.1 (B) is a front view. 図1における検査室が有するウエハ検査用インターフェースの構成を概略的に示す断面図である。It is sectional drawing which shows schematically the structure of the interface for wafer inspection which the inspection chamber in FIG. 1 has. ウエハに形成された各半導体デバイスの電気的特性検査を行う際における外側シールリング及び内側シールリングの近傍の拡大断面図である。FIG. 4 is an enlarged cross-sectional view of the vicinity of an outer seal ring and an inner seal ring when performing electrical characteristic inspection of each semiconductor device formed on a wafer. 図2における各シールリング近傍の構成を概略的に示す拡大断面図であり、図4(A)は内側シールリング近傍を示し、図4(B)は外側シールリング近傍を示す。FIG. 4 is an enlarged cross-sectional view schematically showing a configuration in the vicinity of each seal ring in FIG. 2, FIG. 4 (A) shows the vicinity of the inner seal ring, and FIG. 4 (B) shows the vicinity of the outer seal ring. 図2のウエハ検査用インターフェースを用いたウエハにおける各半導体デバイスの電気的特性検査の工程図である。FIG. 3 is a process diagram of electrical characteristic inspection of each semiconductor device on a wafer using the wafer inspection interface of FIG. 2. 図2のウエハ検査用インターフェースを用いたウエハにおける各半導体デバイスの電気的特性検査の工程図である。FIG. 3 is a process diagram of electrical characteristic inspection of each semiconductor device on a wafer using the wafer inspection interface of FIG. 2. 本発明の別の実施の形態に係るウエハ検査装置のウエハ検査用インターフェースの構成を概略的に示す断面図である。It is sectional drawing which shows schematically the structure of the interface for wafer inspection of the wafer inspection apparatus which concerns on another embodiment of this invention. 図7におけるチャックトップの平面図である。FIG. 8 is a plan view of the chuck top in FIG. 7. 従来のウエハ検査用インターフェースの構成を概略的に示す断面図であり、図9(A)はウエハにおけるプローブと接触していない部分が反る場合を示し、図9(B)はウエハにおける中央部が反る場合を示す。FIG. 9A is a cross-sectional view schematically showing a configuration of a conventional wafer inspection interface, FIG. 9A shows a case where a portion of the wafer that is not in contact with the probe warps, and FIG. 9B shows a central portion of the wafer. Indicates the case where the

以下、本発明の実施の形態について図面を参照しながら説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

図1は、本実施の形態に係るウエハ検査装置の構成を概略的に示す図であり、図1(A)は平面図であり、図1(B)は正面図である。   FIG. 1 is a diagram schematically showing a configuration of a wafer inspection apparatus according to the present embodiment, FIG. 1 (A) is a plan view, and FIG. 1 (B) is a front view.

図1(A)及び図1(B)において、ウエハ検査装置10は、当該ウエハ検査装置10の正面においてカセット、例えばフープ(FOUP)FからのウエハWの搬出入を行う搬出入領域S10と、図中において搬出入領域S10の右に形成されたアライメント領域S20と、搬出入領域S10及びアライメント領域S20に沿ってウエハWを搬送する搬送領域S30と、搬送領域S30に沿って形成されたウエハWの検査領域S40とに区画される。搬出入領域S10、アライメント領域S20、搬送領域S30及び検査領域S40には、それぞれ載置機構11、アライメント室12、ウエハ搬送機構13及び検査室14が設けられている。   1A and 1B, a wafer inspection apparatus 10 includes a loading / unloading area S10 for loading / unloading a wafer W from a cassette, for example, a FOUP F, in front of the wafer inspection apparatus 10; In the drawing, an alignment region S20 formed to the right of the loading / unloading region S10, a transfer region S30 for transferring the wafer W along the loading / unloading region S10 and the alignment region S20, and a wafer W formed along the transfer region S30. And an inspection area S40. In the carry-in / out area S10, the alignment area S20, the transfer area S30, and the inspection area S40, a placement mechanism 11, an alignment chamber 12, a wafer transfer mechanism 13, and an inspection chamber 14 are provided, respectively.

ウエハ搬送機構13は、図1(B)に示すように、基台13Aと、基台13A上に回転軸を介して正逆回転可能に設けられた回転体13Bと、回転体13B上でそれぞれ個別に一方向に往復移動する上下二枚のアーム13C、13Dと、基台13A及びアーム13C、13Dを昇降させる昇降機構13Eと、これらの機構を搬送領域S30に沿って往復移動させる移動機構13Fと、上のアーム13Cの先端に設けられたピック13G(図2参照。)とを備えている。   As shown in FIG. 1B, the wafer transfer mechanism 13 includes a base 13A, a rotating body 13B provided on the base 13A so as to be able to rotate forward and backward via a rotating shaft, and a rotating body 13B. Two upper and lower arms 13C and 13D that reciprocate individually in one direction, an elevating mechanism 13E that raises and lowers the base 13A and arms 13C and 13D, and a moving mechanism 13F that reciprocates these mechanisms along the transport region S30. And a pick 13G (see FIG. 2) provided at the tip of the upper arm 13C.

ウエハ検査装置10では、ウエハ搬送機構13がフープFから未検査のウエハWをアライメント室12へ搬送し、該アライメント室12は、ウエハ搬送機構13のピック13Gに対するウエハWのアライメントを行い、ウエハ搬送機構13がアライメント後のウエハWを検査室14へ搬送する。検査室14は、後述するウエハ検査用インターフェース18を有し、該ウエハ検査用インターフェース18は、ウエハWに形成された複数の半導体デバイスの電気的特性検査を行う。   In the wafer inspection apparatus 10, the wafer transfer mechanism 13 transfers an uninspected wafer W from the FOUP F to the alignment chamber 12, and the alignment chamber 12 aligns the wafer W with respect to the pick 13 </ b> G of the wafer transfer mechanism 13 to transfer the wafer. The mechanism 13 transports the aligned wafer W to the inspection chamber 14. The inspection chamber 14 has a wafer inspection interface 18 which will be described later. The wafer inspection interface 18 inspects electrical characteristics of a plurality of semiconductor devices formed on the wafer W.

さらに、ウエハ搬送機構13は検査済みのウエハWを検査室14から図中において載置機構11の左に位置する針跡検査領域S50内に設けられた針跡検査装置17へ受け渡し、針跡検査装置17は検査済みのウエハWにおける各半導体デバイスの電極における針跡(プローブ25の接触痕)の検査を行い、再度、ウエハ搬送機構13が検査後のウエハWを載置機構11上のフープFへ搬入する。   Further, the wafer transfer mechanism 13 transfers the inspected wafer W from the inspection chamber 14 to the needle trace inspection device 17 provided in the needle trace inspection area S50 located on the left side of the mounting mechanism 11 in the drawing, and performs the needle trace inspection. The apparatus 17 inspects the needle trace (contact trace of the probe 25) on the electrode of each semiconductor device on the inspected wafer W, and the wafer transfer mechanism 13 again transfers the inspected wafer W to the FOUP F on the mounting mechanism 11. Carry in.

図2は、図1における検査室が有するウエハ検査用インターフェースの構成を概略的に示す断面図である。   FIG. 2 is a cross-sectional view schematically showing a configuration of a wafer inspection interface included in the inspection room in FIG.

図2において、ウエハ検査用インターフェース18は、検査室14内の天井部に配された板状部材からなるヘッドプレート19と、該ヘッドプレート19の下面に配置されるプローブカード20と、該プローブカード20の外周を保持してヘッドプレート19へ固定する固定リング21(保持部材)と、検査室14内の底部から立設されて図中上下方向に移動する棒状のリフター22と、該リフター22の頂部に設置される台状のチャックトップ23(チャック部材)とを有する。チャックトップ23は断面凸状を呈し、中央部において図中上方へ突出する凸部23Aと、該凸部23Aを囲んで凸部23Aよりも一段低く形成される段差部23Bとを有する。   In FIG. 2, the wafer inspection interface 18 includes a head plate 19 made of a plate-like member disposed on the ceiling in the inspection chamber 14, a probe card 20 disposed on the lower surface of the head plate 19, and the probe card. A fixing ring 21 (holding member) that holds the outer periphery of the head 20 and fixes it to the head plate 19, a rod-like lifter 22 that is erected from the bottom of the examination chamber 14 and moves in the vertical direction in the figure, It has a table-like chuck top 23 (chuck member) installed at the top. The chuck top 23 has a convex cross section, and has a convex portion 23A that protrudes upward in the figure at the center, and a step portion 23B that surrounds the convex portion 23A and is formed one step lower than the convex portion 23A.

ウエハWに形成された各半導体デバイスの電気的特性検査を行う前において、ウエハ搬送機構13の上のアーム13C及びピック13Gは検査室14内に進入し、ウエハWをプローブカード20及びチャックトップ23の間に位置させる。したがって、チャックトップ23はウエハWを挟んでプローブカード20に対向し、特に、凸部23Aはプローブカード20と対向し、段差部23Bはプローブカード20の外周を囲む固定リング21と対向する。凸部23Aの上部平面がウエハ載置面23Cとなる。   Before the electrical characteristics inspection of each semiconductor device formed on the wafer W is performed, the arm 13C and the pick 13G on the wafer transfer mechanism 13 enter the inspection chamber 14, and the wafer W is moved into the probe card 20 and the chuck top 23. Position between. Therefore, the chuck top 23 faces the probe card 20 across the wafer W, in particular, the convex portion 23A faces the probe card 20, and the step portion 23B faces the fixing ring 21 surrounding the outer periphery of the probe card 20. The upper flat surface of the convex portion 23A becomes the wafer placement surface 23C.

チャックトップ23は段差23B上に配された外側シールリング24(第1のシール部材)を有し、外側シールリング24は凸部23Aを囲む。プローブカード20は、チャックトップ23(ウエハW)に対向する面においてウエハWに形成された各半導体デバイスの電極に対応して配置される多数のプローブ(検査針)25を有する。固定リング21は、プローブカード20におけるプローブ25が形成された領域を囲むように配置される内側シールリング26(第2のシール部材)をプローブカード20とともに挟み込んで保持する。   The chuck top 23 has an outer seal ring 24 (first seal member) disposed on the step 23B, and the outer seal ring 24 surrounds the convex portion 23A. The probe card 20 has a large number of probes (inspection needles) 25 arranged corresponding to the electrodes of the respective semiconductor devices formed on the wafer W on the surface facing the chuck top 23 (wafer W). The fixing ring 21 sandwiches and holds the inner seal ring 26 (second seal member), which is disposed so as to surround the region of the probe card 20 where the probe 25 is formed, with the probe card 20.

ウエハWに形成された各半導体デバイスの電気的特性検査を行う際、リフター22はチャックトップ23を図中上方へ移動させて外側シールリング24を介して固定リング21と当接させる。このとき、ウエハWはチャックトップ23のウエハ載置面23C上に位置し、内側シールリング26を介してプローブカード20と当接する。   When the electrical characteristics inspection of each semiconductor device formed on the wafer W is performed, the lifter 22 moves the chuck top 23 upward in the drawing to contact the fixing ring 21 via the outer seal ring 24. At this time, the wafer W is positioned on the wafer placement surface 23 </ b> C of the chuck top 23 and contacts the probe card 20 via the inner seal ring 26.

図3は、ウエハに形成された各半導体デバイスの電気的特性検査を行う際における外側シールリング及び内側シールリングの近傍の拡大断面図である。   FIG. 3 is an enlarged cross-sectional view of the vicinity of the outer seal ring and the inner seal ring when the electrical characteristic inspection of each semiconductor device formed on the wafer is performed.

図3において、外側シールリング24は、固定リング21、チャックトップ23及び内側シールリング26と協働して外側空間27(第1の空間)を形成し、該外側空間27を検査室14内の雰囲気から密封する。内側シールリング26は、プローブカード20及びウエハWと協働して内側空間28(第2の空間)を形成し、該内側空間28を外側空間27から密封する。   In FIG. 3, the outer seal ring 24 forms an outer space 27 (first space) in cooperation with the fixing ring 21, the chuck top 23 and the inner seal ring 26, and the outer space 27 is formed in the examination chamber 14. Seal from atmosphere. The inner seal ring 26 forms an inner space 28 (second space) in cooperation with the probe card 20 and the wafer W, and seals the inner space 28 from the outer space 27.

チャックトップ23は外側空間27に向けて開口する外側減圧経路29(第1の減圧経路)を有し、プローブカード20及びヘッドプレート19は内側空間28に向けて開口する内側減圧経路30(第2の減圧経路)を有する。外側減圧経路29及び内側減圧経路30はそれぞれチャックトップ23やヘッドプレート19の外に引き出されて合流し、排気装置31に接続されている。外側減圧経路29は図中矢印方向に沿って排気を行い、外側空間27を減圧し、内側減圧経路30は図中矢印方向に沿って排気を行い、内側空間28を減圧する。   The chuck top 23 has an outer pressure reducing path 29 (first pressure reducing path) that opens toward the outer space 27, and the probe card 20 and the head plate 19 have an inner pressure reducing path 30 (second pressure opening) that opens toward the inner space 28. Pressure reduction path). The outer decompression path 29 and the inner decompression path 30 are drawn out of the chuck top 23 and the head plate 19 and joined together, and are connected to the exhaust device 31. The outer decompression path 29 exhausts along the arrow direction in the figure to decompress the outer space 27, and the inner decompression path 30 exhausts along the arrow direction in the figure to decompress the inner space 28.

外側空間27が減圧されると、チャックトップ23は固定リング21へ引き寄せられる。これにより、チャックトップ23が固定リング21によって間接的に保持される。また、内側空間28が減圧されると、ウエハWはプローブカード20へ引き寄せられる。これにより、ウエハWがプローブカード20によって間接的に保持される。本実施の形態では、外側空間27が減圧されると、チャックトップ23が固定リング21へ引き寄せられるため、ウエハ載置面23C上に配置されたウエハWは固定リング21によって固定されるプローブカード20へ押しつけられ、さらに、内側空間28が減圧されると、ウエハW自身もプローブカード20へ引き寄せられるため、ウエハWに形成された各半導体デバイスの電極は各プローブ25と確実に接触する。   When the outer space 27 is depressurized, the chuck top 23 is drawn toward the fixing ring 21. Thereby, the chuck top 23 is indirectly held by the fixing ring 21. Further, when the inner space 28 is depressurized, the wafer W is attracted to the probe card 20. As a result, the wafer W is indirectly held by the probe card 20. In the present embodiment, when the outer space 27 is depressurized, the chuck top 23 is attracted to the fixing ring 21, so that the wafer W placed on the wafer placement surface 23 </ b> C is fixed by the fixing ring 21. When the inner space 28 is further depressurized, the wafer W itself is also attracted to the probe card 20, so that the electrodes of the semiconductor devices formed on the wafer W come into contact with the probes 25 reliably.

図4は、図2における各シールリング近傍の構成を概略的に示す拡大断面図であり、図4(A)は内側シールリング近傍を示し、図4(B)は外側シールリング近傍を示す。   4 is an enlarged cross-sectional view schematically showing the configuration in the vicinity of each seal ring in FIG. 2, FIG. 4 (A) shows the vicinity of the inner seal ring, and FIG. 4 (B) shows the vicinity of the outer seal ring.

図4(A)において、内側シールリング26は、横倒しにされた略T字状の断面形状を有し、固定リング21及びプローブカード20に挟まれてプローブ25へ向けて延出された基部26Aと、該基部26Aの先端に設けられてそれぞれプローブカード20へ向けて突出する接触部26B(プローブカードに当接する部分)及びウエハWへ向けて突出する接触部26C(ウエハに当接する部分)とを有する。   4A, the inner seal ring 26 has a substantially T-shaped cross-sectional shape that is laid sideways, and a base portion 26A that is sandwiched between the fixing ring 21 and the probe card 20 and extends toward the probe 25. A contact portion 26B (a portion that contacts the probe card) provided at the tip of the base portion 26A and protruding toward the probe card 20, and a contact portion 26C (a portion that contacts the wafer) protruding toward the wafer W, respectively. Have

内側シールリング26では、接触部26B及び接触部26Cのいずれも内側空間28とは反対側に傾斜して形成されている。後述するように、チャックトップ23が固定リング21へ引き寄せられる前に、ウエハWのみがプローブカード20と当接して引き寄せられるが、このとき、内側空間28は内側減圧経路30によって減圧される一方、内側シールリング26を挟んで反対側は検査室14内の雰囲気であるため、内側シールリング26の接触部26Bや接触部26Cは、図中破線で示すように、内側空間28側へ引き込まれる。しかしながら、接触部26B及び接触部26Cのいずれも内側空間28とは反対側に傾斜して形成されるため、内側空間28側へ引き込まれる際、それぞれ基部26Aとの接続部を中心に回転して内側空間28側へ引き寄せられ、その結果、接触部26Bや接触部26Cの先端はプローブカード20やウエハWへより強く当接する(図中の破線参照。)。したがって、ウエハWをプローブカード20へ引き寄せる際に、内側空間28のみを減圧しても内側空間28の密封が妨げられることがない。   In the inner seal ring 26, both the contact portion 26 </ b> B and the contact portion 26 </ b> C are formed to be inclined to the opposite side to the inner space 28. As will be described later, before the chuck top 23 is attracted to the fixing ring 21, only the wafer W is brought into contact with the probe card 20 and is attracted. At this time, the inner space 28 is decompressed by the inner decompression path 30, Since the opposite side of the inner seal ring 26 is the atmosphere in the examination chamber 14, the contact portion 26B and the contact portion 26C of the inner seal ring 26 are drawn toward the inner space 28 as indicated by broken lines in the figure. However, since both the contact portion 26B and the contact portion 26C are formed to be inclined to the opposite side to the inner space 28, each of the contact portion 26B and the contact portion 26C rotates around the connection portion with the base portion 26A when being drawn into the inner space 28 side. As a result, the tips of the contact portion 26B and the contact portion 26C come into stronger contact with the probe card 20 and the wafer W (see the broken line in the figure). Therefore, when drawing the wafer W to the probe card 20, even if only the inner space 28 is decompressed, sealing of the inner space 28 is not hindered.

接触部26Cでは、基部26Aとの接続部から先端部まで所定の長さ、例えば、1.2mmが確保されている。また、プローブカード20において接触部26Bが当接する部分には凹部20Aが設けられて、接触部26Bにおける基部26Aとの接続部から先端部までの長さ、例えば、1.2mmが確保されている。したがって、内側シールリング26は、ウエハWがプローブカード20へ引き寄せられる際、圧縮される方向に関して高い柔軟性を有する。その結果、ウエハWが内側シールリング26から反力を受けて反るのを防止することができる。   In the contact portion 26C, a predetermined length, for example, 1.2 mm, is secured from the connection portion with the base portion 26A to the distal end portion. In addition, a concave portion 20A is provided in a portion of the probe card 20 where the contact portion 26B abuts, and a length from the connection portion with the base portion 26A to the tip portion of the contact portion 26B, for example, 1.2 mm is secured. . Therefore, the inner seal ring 26 has a high flexibility with respect to the direction in which the wafer W is compressed when the wafer W is attracted to the probe card 20. As a result, the wafer W can be prevented from warping due to the reaction force from the inner seal ring 26.

また、図4(B)において、外側シールリング24は、横倒しにされた略L字状の断面形状を有し、段差部23Bに配置される基部24Aと、該基部24Aから図中上方へ向けて突出する接触部24Bとを有する。   In FIG. 4B, the outer seal ring 24 has a substantially L-shaped cross-sectional shape that is laid down, and a base portion 24A disposed on the stepped portion 23B, and the base portion 24A is directed upward in the figure. And a projecting contact portion 24B.

外側シールリング24では、接触部24Bが外側空間27とは反対側に傾斜して形成されている。チャックトップ23が固定リング21へ引き寄せられる際、外側空間27は外側減圧経路29によって減圧される一方、外側シールリング24を挟んで反対側は検査室14内の雰囲気であるため、外側シールリング24の接触部24Bは、図中破線で示すように、外側空間27側へ引き込まれる。しかしながら、接触部24Bは外側空間27とは反対側に傾斜して形成されるため、外側空間27側へ引き込まれる際、基部24Aとの接続部を中心に回転して外側空間27側へ引き寄せられ、その結果、接触部24Bの先端は固定リング21へより強く当接する(図中の破線参照。)。したがって、チャックトップ23を固定リング21へ引き寄せる際に、外側空間27の密封が妨げられることがない。   In the outer seal ring 24, the contact portion 24 </ b> B is formed to be inclined to the side opposite to the outer space 27. When the chuck top 23 is drawn toward the fixing ring 21, the outer space 27 is decompressed by the outer decompression path 29, while the opposite side of the outer seal ring 24 is the atmosphere in the examination chamber 14, and thus the outer seal ring 24. The contact portion 24B is drawn toward the outer space 27 as indicated by a broken line in the figure. However, since the contact portion 24B is formed to be inclined to the opposite side to the outer space 27, when the contact portion 24B is drawn to the outer space 27 side, the contact portion 24B rotates around the connecting portion with the base portion 24A and is drawn to the outer space 27 side. As a result, the tip of the contact portion 24B comes into stronger contact with the fixing ring 21 (see the broken line in the figure). Therefore, when the chuck top 23 is pulled toward the fixing ring 21, sealing of the outer space 27 is not hindered.

接触部24Bでは、基部24Aとの接続部から先端部まで所定の長さ、例えば、1.2mmが確保されている。したがって、外側シールリング24は、チャックトップ23が固定リング21へ引き寄せられる際、圧縮される方向に関して高い柔軟性を有し、チャックトップ23が外側シールリング24から反力を受けて反るのを防止することができる。   In the contact portion 24B, a predetermined length, for example, 1.2 mm is secured from the connection portion with the base portion 24A to the distal end portion. Accordingly, the outer seal ring 24 has a high flexibility in the direction in which the chuck top 23 is compressed when the chuck top 23 is pulled toward the fixing ring 21, and the chuck top 23 is warped by receiving a reaction force from the outer seal ring 24. Can be prevented.

次に、図2のウエハ検査用インターフェースを用いたウエハにおける各半導体デバイスの電気的特性検査について説明する。   Next, the electrical characteristic inspection of each semiconductor device on the wafer using the wafer inspection interface of FIG. 2 will be described.

図5及び図6は、図2のウエハ検査用インターフェースを用いたウエハにおける各半導体デバイスの電気的特性検査の工程図である。   5 and 6 are process diagrams of electrical characteristic inspection of each semiconductor device on the wafer using the wafer inspection interface of FIG.

まず、ウエハ搬送機構13がアライメント後のウエハWを検査室14内へ搬入し、ピック13Gに対してアライメントが行われたウエハWをプローブカード20と対向させる。このとき、ウエハ搬送機構13はアーム13Cを微小に移動させて、ピック13Gとプローブカード20とのアライメントを行う(図5(A))。これにより、ウエハWとプローブカード20とのアライメントが行われる。   First, the wafer transfer mechanism 13 carries the aligned wafer W into the inspection chamber 14, and the wafer W that has been aligned with the pick 13G is made to face the probe card 20. At this time, the wafer transfer mechanism 13 slightly moves the arm 13C to align the pick 13G with the probe card 20 (FIG. 5A). Thereby, alignment of the wafer W and the probe card 20 is performed.

次いで、ウエハ搬送機構13がピック13Gをプローブカード20へ向けて移動させてウエハWをプローブカード20へ当接させる。このとき、既にウエハWとプローブカード20とのアライメントが行われているので、プローブカード20の各プローブ25がウエハWに形成された各半導体デバイスの電極と接触する(図5(B))。   Next, the wafer transfer mechanism 13 moves the pick 13 </ b> G toward the probe card 20 to bring the wafer W into contact with the probe card 20. At this time, since the wafer W and the probe card 20 are already aligned, each probe 25 of the probe card 20 comes into contact with the electrode of each semiconductor device formed on the wafer W (FIG. 5B).

次いで、ウエハWがプローブカード20へ当接されて、内側シールリング26、プローブカード20及びウエハWによって内側空間28が形成されると、内側減圧経路30が内側空間28を減圧してウエハWをプローブカード20へ引き寄せて仮止めする。その後、ピック13GはウエハWから離れてウエハ搬送機構13によって検査室14から退出する(図5(C))。   Next, when the wafer W is brought into contact with the probe card 20 and the inner space 28 is formed by the inner seal ring 26, the probe card 20, and the wafer W, the inner decompression path 30 depressurizes the inner space 28, thereby reducing the wafer W. The probe card 20 is drawn and temporarily fixed. Thereafter, the pick 13G leaves the wafer W and leaves the inspection chamber 14 by the wafer transfer mechanism 13 (FIG. 5C).

次いで、リフター22がチャックトップ23を上方へ移動させて固定リング21へ当接させる。このとき、チャックトップ23の凸部23Aは段差部23Bから上方へ突出しているので、ウエハ載置面23Cはプローブカード20へ仮止めされたウエハWへ当接し、結果としてウエハWがウエハ載置面23C上に位置することになる(図6(A))。   Next, the lifter 22 moves the chuck top 23 upward to contact the fixing ring 21. At this time, since the convex portion 23A of the chuck top 23 protrudes upward from the step portion 23B, the wafer mounting surface 23C comes into contact with the wafer W temporarily fixed to the probe card 20, and as a result, the wafer W is mounted on the wafer. It will be located on the surface 23C (FIG. 6A).

次いで、チャックトップ23が固定リング21へ当接されて、内側シールリング26、固定リング21、チャックトップ23及び外側シールリング24によって外側空間27が形成されると、外側減圧経路29が外側空間27を減圧してチャックトップ23を固定リング21へ引き寄せ、チャックトップ23が固定リング21によって間接的に保持される。このとき、固定リング21へ引き寄せられたチャックトップ23はウエハ載置面23C上に位置するウエハWをプローブカード20へ押しつけるが、チャックトップ23はウエハWよりも高い剛性を有するので、ウエハWをプローブカード20へ均一に押しつけることができる。   Next, when the chuck top 23 is brought into contact with the fixing ring 21 and the outer space 27 is formed by the inner seal ring 26, the fixing ring 21, the chuck top 23, and the outer seal ring 24, the outer pressure reducing path 29 is changed to the outer space 27. The chuck top 23 is attracted to the fixing ring 21 by reducing the pressure, and the chuck top 23 is indirectly held by the fixing ring 21. At this time, the chuck top 23 drawn to the fixing ring 21 presses the wafer W positioned on the wafer placement surface 23C against the probe card 20, but the chuck top 23 has higher rigidity than the wafer W, so It can be uniformly pressed against the probe card 20.

また、外側減圧経路29及び内側減圧経路30は合流して排気装置31に接続されるので、外側空間27や内側空間28を減圧する際、外側空間27の圧力と内側空間28の圧力とを同じ値に設定することができる。その結果、外側空間27及び内側空間28を仕切る内側シールリング26や外側空間27及び内側空間28のいずれにも面するチャックトップ23が変形するのを防止することができる。その後、リフター22は図中下方へ移動してチャックトップ23から離れる(図6(B))。   Further, since the outer decompression path 29 and the inner decompression path 30 are joined and connected to the exhaust device 31, when the outer space 27 and the inner space 28 are decompressed, the pressure in the outer space 27 and the pressure in the inner space 28 are the same. Can be set to a value. As a result, the inner seal ring 26 that partitions the outer space 27 and the inner space 28 and the chuck top 23 that faces either the outer space 27 or the inner space 28 can be prevented from being deformed. Thereafter, the lifter 22 moves downward in the drawing and moves away from the chuck top 23 (FIG. 6B).

次いで、各プローブ25から所定値の電流が各半導体デバイスの電極へ流されて各半導体デバイスの電気的特性検査が行われた後、本検査を終了する。   Next, a current of a predetermined value is passed from each probe 25 to the electrode of each semiconductor device to inspect the electrical characteristics of each semiconductor device, and then this inspection is terminated.

本実施の形態に係るウエハ検査装置10によれば、外側シールリング24によって密封された、固定リング21、プローブカード20及びチャックトップ23によって囲まれた外側空間27が外側減圧経路29によって減圧され、ウエハWは外側空間27に囲まれた内側空間28内に配置されるので、チャックトップ23が固定リング21へ引き寄せられてウエハWをプローブカード20へ押しつける。これにより、ウエハWは圧力差のある2つの空間を仕切ることなくプローブカード20と接触できるので、ウエハWに形成された複数の半導体デバイスの電気特性検査を行う際に、ウエハWが反るのを防止することができる。   According to the wafer inspection apparatus 10 according to the present embodiment, the outer space 27 that is sealed by the outer seal ring 24 and surrounded by the fixing ring 21, the probe card 20, and the chuck top 23 is decompressed by the outer decompression path 29, Since the wafer W is disposed in the inner space 28 surrounded by the outer space 27, the chuck top 23 is attracted to the fixing ring 21 and presses the wafer W against the probe card 20. As a result, the wafer W can come into contact with the probe card 20 without partitioning the two spaces having a pressure difference. Therefore, the wafer W is warped when an electrical characteristic inspection of a plurality of semiconductor devices formed on the wafer W is performed. Can be prevented.

また、ウエハ検査装置10では、内側シールリング26によって密封された、プローブカード20及びウエハWによって囲まれた内側空間28が内側減圧経路30によって減圧されるので、チャックトップ23を外側シールリング24を介して固定リング21に当接させて外側空間27を形成する前に、ウエハWのみをプローブカード20へ引き寄せて仮止めすることができる。   In the wafer inspection apparatus 10, the inner space 28 surrounded by the probe card 20 and the wafer W sealed by the inner seal ring 26 is decompressed by the inner decompression path 30. The wafer W alone can be drawn to the probe card 20 and temporarily fixed before the outer space 27 is formed by being brought into contact with the fixing ring 21.

本実施の形態において、外側シールリング24や内側シールリング26として断面が略L字状や略T字状のものを用いたが、主にコストを抑えるために、断面が円形のOリングをこれらのシールリングとして用いてもよい。   In the present embodiment, the outer seal ring 24 and the inner seal ring 26 having a substantially L-shaped or substantially T-shaped cross section are used. It may be used as a seal ring.

また、チャックトップ23は各検査室14に配置されるが、ウエハ検査装置10として1つのチャックトップ23のみを各検査室14とは別の場所に備え、ウエハWの各半導体デバイスの電気的特性検査を行う際に、チャックトップ23をウエハ搬送機構13によって検査室14へ搬入し、ウエハ搬送機構13によって固定リング21へ向けて持ち上げてもよい。これにより、検査室14からチャックトップ23やリフター22を廃止して各検査室14の大きさをさらに小さくすることができる。   Further, the chuck top 23 is disposed in each inspection chamber 14, but the wafer inspection apparatus 10 includes only one chuck top 23 at a location different from each inspection chamber 14, and the electrical characteristics of each semiconductor device on the wafer W. When performing an inspection, the chuck top 23 may be carried into the inspection chamber 14 by the wafer transfer mechanism 13 and lifted toward the fixing ring 21 by the wafer transfer mechanism 13. Thereby, the chuck top 23 and the lifter 22 can be abolished from the inspection room 14, and the size of each inspection room 14 can be further reduced.

ところで、ウエハ検査装置を用いたウエハにおける半導体デバイスの電気的特性検査は、高温雰囲気、例えば90℃乃至低温雰囲気、例えば−30℃で行われる場合があり、かかる特性検査に適用されるウエハ検査用インターフェースのチャック部材には、ウエハの温度を調整するための温度制御装置が内臓されている。温度制御装置としては、例えば加熱用の電熱ヒータや冷却用のチラー等が挙げられる。   By the way, an electrical characteristic inspection of a semiconductor device on a wafer using a wafer inspection apparatus may be performed in a high temperature atmosphere, for example, 90 ° C. to a low temperature atmosphere, for example, −30 ° C., and for wafer inspection applied to such characteristic inspection. The chuck member of the interface incorporates a temperature control device for adjusting the temperature of the wafer. Examples of the temperature control device include an electric heater for heating and a chiller for cooling.

温度制御装置を内臓したチャック部材を備えたウエハ検査用インターフェースでは、チャック部材のウエハ載置面と該ウエハ載置面に載置されるウエハとの熱伝導効率を高めるために、ウエハとウエハ載置面とを密着させる必要があり、通常、チャック部材にはウエハとウエハ載置面との隙間を減圧して該ウエハWをウエハ載置面に吸着させるウエハ吸着手段が設けられている。ウエハ吸着手段は、例えばチャック部材のウエハ載置面に設けられたウエハ吸着溝と、該ウエハ吸着溝に連結流路を介して連結された吸引装置とで構成されている。   In a wafer inspection interface having a chuck member with a built-in temperature control device, in order to increase the heat transfer efficiency between the wafer placement surface of the chuck member and the wafer placed on the wafer placement surface, In general, the chuck member is provided with wafer suction means for reducing the gap between the wafer and the wafer placement surface and sucking the wafer W onto the wafer placement surface. The wafer suction means is constituted by, for example, a wafer suction groove provided on the wafer mounting surface of the chuck member, and a suction device connected to the wafer suction groove via a connection channel.

しかしながら、上述した実施の形態に係るウエハ検査用インターフェース(図2参照)では、ウエハが反るのを防止すると共に、ウエハWとプローブカード20のプローブ25とを密着されるために、固定リング21、プローブカード20及びチャックトップ23によって囲まれた外側空間27を所定の減圧状態に保持する。従って、図2の実施の形態における外側空間27及びその減圧経路等を、温度制御装置を内臓したチャック部材を備えたウエハ検査用インターフェースに適用した場合、ウエハとウエハ載置面との当接面に隙間が生じると以下のような問題が生じる。   However, in the wafer inspection interface according to the above-described embodiment (see FIG. 2), the wafer is prevented from warping and the wafer W and the probe 25 of the probe card 20 are brought into close contact with each other. The outer space 27 surrounded by the probe card 20 and the chuck top 23 is held in a predetermined reduced pressure state. Therefore, when the outer space 27 and its decompression path in the embodiment of FIG. 2 are applied to a wafer inspection interface having a chuck member with a built-in temperature control device, the contact surface between the wafer and the wafer mounting surface. The following problems arise when a gap is generated in the case.

すなわち、ウエハWをウエハ載置面23Cに吸着する吸着圧力は、例えば−80kPaであり、外側空間27内の圧力である、例えば−2kPaよりもはるかに減圧の程度が大きい。従って、ウエハWとウエハ載置面23Cとの当接面に隙間があると、ウエハWを吸着するための減圧によって外側空間27が減圧されるので、排気装置31による外側空間27内の圧力制御が不可能となり、例えば、外側空間27内の圧力が極端に低下してプローブカード20とウエハWとの当接圧が大きくなりすぎて、プローブカード20のプローブ25が損傷する虞がある。   That is, the adsorption pressure for adsorbing the wafer W to the wafer mounting surface 23C is, for example, −80 kPa, and the degree of decompression is much larger than the pressure in the outer space 27, for example, −2 kPa. Accordingly, if there is a gap in the contact surface between the wafer W and the wafer mounting surface 23C, the outer space 27 is depressurized by the depressurization for adsorbing the wafer W, so that the pressure control in the outer space 27 by the exhaust device 31 is performed. For example, the pressure in the outer space 27 is extremely reduced, and the contact pressure between the probe card 20 and the wafer W is excessively increased, and the probe 25 of the probe card 20 may be damaged.

なお、ウエハとチャック部材のウエハ載置面は、共に硬質部材からなるので接触面に隙間が生じ易い。また、ウエハとウエハ載置面との間に異物が挟まれることによって隙間が生じる場合もある。   Since both the wafer mounting surface of the wafer and the chuck member are made of a hard member, a gap is easily generated on the contact surface. In addition, a gap may be generated due to foreign matter sandwiched between the wafer and the wafer mounting surface.

そこで、本発明者は、このような問題を解決するために、ウエハを載置するウエハ載置面と、該ウエハ載置面に開口し、ウエハとウエハ載置面との隙間を減圧してウエハをウエハ載置面に吸着させるウエハ吸着経路とを有するチャック部材において、ウエハ載置面におけるウエハ吸着経路の開口位置よりも外側に開口し、且つ大気に連通する大気開放経路を設け、これによって、ウエハとウエハ載置面との間に隙間が生じた場合は、ウエハを吸着するための減圧によって大気を吸引させるようにし、もって、ウエハを吸着するための減圧がリークしても外側空間27の圧力に影響が及ばないようにしている。   In order to solve such a problem, the present inventor has reduced the gap between the wafer mounting surface on which the wafer is mounted and the wafer mounting surface, and the gap between the wafer and the wafer mounting surface is reduced. A chuck member having a wafer adsorption path for adsorbing a wafer to the wafer placement surface is provided outside the wafer adsorption path on the wafer placement surface, and an air release path communicating with the atmosphere is provided. When a gap is generated between the wafer and the wafer mounting surface, the atmosphere is sucked by the reduced pressure for sucking the wafer, so that the outer space 27 even if the reduced pressure for sucking the wafer leaks. The pressure is not affected.

図7は、本発明の別の実施の形態に係るウエハ検査装置のウエハ検査用インターフェースの構成を概略的に示す断面図、図8は、図7におけるチャックトップ23の平面図である。このウエハ検査用インターフェース38は、その構成及び作用が上述した図2のウエハ検査用インターフェースと基本的に同じである。従って、重複した構成については同じ符号を付してその説明を省略し、以下に、本別の実施の形態について、上記実施の形態と異なる構成及び作用を中心に説明する。   FIG. 7 is a sectional view schematically showing a configuration of a wafer inspection interface of a wafer inspection apparatus according to another embodiment of the present invention, and FIG. 8 is a plan view of the chuck top 23 in FIG. The wafer inspection interface 38 is basically the same in configuration and operation as the wafer inspection interface of FIG. 2 described above. Therefore, the same reference numerals are assigned to the duplicated configurations, and the description thereof is omitted. Hereinafter, the different embodiments will be described focusing on the configurations and operations different from the above embodiments.

図7及び図8において、チャックトップ23の凸部23Aの上部平面であるウエハ載置面23Cに、同心円状に形成された複数、例えば3つのウエハ吸着溝41a、41b及び41cが設けられている。ウエハ吸着溝41a〜41cは、例えばそれぞれ幅0.5mm、深さ0.5mmの円形の溝であり、例えば、断面0.5φの連結流路42a〜42cを介してそれぞれ同一の減圧流路43に連結されている。減圧流路43は、例えば断面2.5φの配管からなり、図示省略した減圧装置に連結されている。ウエハ吸着溝41a〜41c、連結流路42a〜42c及減圧流路43とでウエハ吸着経路44が構成されている。   7 and 8, a plurality, for example, three wafer suction grooves 41a, 41b, and 41c formed concentrically are provided on the wafer placement surface 23C that is the upper plane of the convex portion 23A of the chuck top 23. . The wafer suction grooves 41a to 41c are, for example, circular grooves each having a width of 0.5 mm and a depth of 0.5 mm. For example, the same decompression flow path 43 is connected via the connection flow paths 42a to 42c having a cross section of 0.5φ. It is connected to. The decompression flow path 43 is made of, for example, a pipe having a cross section of 2.5φ and is connected to a decompression device (not shown). A wafer suction path 44 is configured by the wafer suction grooves 41 a to 41 c, the connection flow paths 42 a to 42 c and the decompression flow path 43.

最外周のウエハ吸着溝41cの外側には、該ウエハ吸着溝41cと同心円状に形成された大気開放溝45が設けられている。大気開放溝45は、連結流路46を介して大気流路47に連結されている。大気流路47は、例えばチャックトップ23の段差部23Bの側壁面を貫通して大気に連通している。大気開放溝45、連結流路46及び大気流路47とで大気開放経路48が構成されている。なお、大気開放溝45は、ウエハ載置面23Cにおけるウエハ吸着溝41cの開口位置よりも外側であって、外側空間27に接するチャックトップ23の凸部23Aの外周面よりも内側に位置している。   An air release groove 45 formed concentrically with the wafer adsorption groove 41c is provided outside the outermost wafer adsorption groove 41c. The air release groove 45 is connected to the air flow path 47 through the connection flow path 46. For example, the atmospheric flow path 47 penetrates the side wall surface of the stepped portion 23B of the chuck top 23 and communicates with the atmospheric air. An atmosphere release path 48 is configured by the atmosphere release groove 45, the connection channel 46, and the atmosphere channel 47. The air release groove 45 is located outside the opening position of the wafer suction groove 41c on the wafer placement surface 23C and inside the outer peripheral surface of the convex portion 23A of the chuck top 23 in contact with the outer space 27. Yes.

次に、このような構成のウエハ検査用インターフェースを備えたウエハ検査装置を用いたウエハWにおける各半導体デバイスの電気的特性検査について説明する。   Next, an electrical characteristic inspection of each semiconductor device on the wafer W using the wafer inspection apparatus having the wafer inspection interface having the above configuration will be described.

本実施の形態において、半導体デバイスの電気的特性検査は、上述した図5及び図6と同様に行われる。すなわち、まず、ウエハ搬送機構13によってウエハWを検査室14内へ搬入し、ウエハWとプローブカード20とのアライメントを行い、その後、ウエハWをプローブカード20へ当接させることによって、プローブカード20の各プローブ25をウエハWに形成された各半導体デバイスの電極と接触させる。   In the present embodiment, the electrical characteristic inspection of the semiconductor device is performed in the same manner as in FIGS. 5 and 6 described above. That is, first, the wafer W is carried into the inspection chamber 14 by the wafer transfer mechanism 13, the wafer W and the probe card 20 are aligned, and then the wafer W is brought into contact with the probe card 20, whereby the probe card 20. Each probe 25 is brought into contact with an electrode of each semiconductor device formed on the wafer W.

次いで、ウエハWとプローブカード20との当接によって内側シールリング26、プローブカード20及びウエハWとの間に形成された内側空間28を減圧し、ウエハWをプローブカード20に仮止めする。ウエハWが仮止めされた後、ウエハ搬送機構13が検査室から退出し、その後、リフター22(図6参照)が上方へ移動してチャックトップ23を固定リング21へ当接させる。このとき、チャックトップ23の凸部23Aはプローブカード20へ仮止めされたウエハWへ当接し、凸部23Aの上部平面であるウエハ載置面23CでウエハWを支持する。   Next, the inner space 28 formed between the inner seal ring 26, the probe card 20, and the wafer W is reduced by contact between the wafer W and the probe card 20, and the wafer W is temporarily fixed to the probe card 20. After the wafer W is temporarily fixed, the wafer transfer mechanism 13 leaves the inspection chamber, and then the lifter 22 (see FIG. 6) moves upward to bring the chuck top 23 into contact with the fixing ring 21. At this time, the convex portion 23A of the chuck top 23 abuts on the wafer W temporarily fixed to the probe card 20, and the wafer W is supported by the wafer mounting surface 23C which is an upper plane of the convex portion 23A.

次いで、チャックトップ23が固定リング21へ当接することによって内側シールリング26、固定リング21、チャックトップ23及び外側シールリング24との間に形成された外側空間27を減圧し、チャックトップ23を固定リング21へ引き寄せ、該チャックトップ23によってウエハWをプローブカード20へ均等に押しつける。   Next, when the chuck top 23 comes into contact with the fixing ring 21, the outer space 27 formed between the inner seal ring 26, the fixing ring 21, the chuck top 23, and the outer seal ring 24 is decompressed, and the chuck top 23 is fixed. The wafer W is attracted to the ring 21, and the wafer W is evenly pressed against the probe card 20 by the chuck top 23.

このとき、外側空間27と内側空間28は同じ排気装置31によって減圧され、同じ値に設定される。従って、内側シールリング26及びチャックトップ23が変形することはない。   At this time, the outer space 27 and the inner space 28 are decompressed by the same exhaust device 31 and set to the same value. Therefore, the inner seal ring 26 and the chuck top 23 are not deformed.

次に、チャックトップ23のウエハ載置面23Cに開口するウエハ吸着溝41a〜41c、連結流路42a〜42c及び減圧流路43からなるウエハ吸着経路44によってウエハWとウエハ載置面23Cとの隙間を、例えば−80kPaに減圧してウエハWをウエハ載置面23Cに吸着させる。   Next, the wafer W and the wafer placement surface 23 </ b> C are separated by the wafer suction path 44 including the wafer suction grooves 41 a to 41 c, the connection flow paths 42 a to 42 c and the decompression flow path 43 that open to the wafer placement surface 23 </ b> C of the chuck top 23. The gap is reduced to, for example, −80 kPa, and the wafer W is attracted to the wafer placement surface 23C.

このとき、ウエハWとウエハ載置面23Cとの接触面に、両者が硬質部材であること又は異物が挟まれること等に起因して隙間が生じても、ウエハ吸着溝41cの外周部に、大気に連通する大気開放溝45が設けられているので、矢印44aに沿って吸引されるウエハ吸着経路44による減圧は、ウエハWとウエハ載置面23Cとの隙間を介して大気開放経路48内を矢印48aに沿って流通する大気を吸引する。従って、外側空間27の圧力は、ウエハWをウエハ載置面23Cに吸着させるための減圧による悪影響を受けることなく、排気装置31によって良好に制御される。   At this time, even if a gap is generated on the contact surface between the wafer W and the wafer mounting surface 23C due to the fact that both are hard members or foreign matter is sandwiched between them, Since the air release groove 45 communicating with the atmosphere is provided, the pressure reduction by the wafer suction path 44 sucked along the arrow 44a is caused in the air release path 48 via the gap between the wafer W and the wafer placement surface 23C. The air flowing along the arrow 48a is sucked. Accordingly, the pressure in the outer space 27 is well controlled by the exhaust device 31 without being adversely affected by the reduced pressure for adsorbing the wafer W onto the wafer placement surface 23C.

ウエハWをウエハ載置面23Cに吸着させた後、チャックトップ23に内蔵された図示省略した温度制御装置を用いてウエハWを所定温度、例えば90℃、又は−30℃に調整し、その後、プローブカード20の各プローブ25から所定値の電流を各半導体デバイスの電極へ流して所望温度による電気的特性検査を行い、本検査を終了する。   After adsorbing the wafer W to the wafer mounting surface 23C, the wafer W is adjusted to a predetermined temperature, for example, 90 ° C. or −30 ° C. using a temperature control device (not shown) built in the chuck top 23, and then A current of a predetermined value is supplied from each probe 25 of the probe card 20 to the electrode of each semiconductor device to perform an electrical characteristic test at a desired temperature, and this test is completed.

本実施の形態によれば、チャックトップ23のウエハ載置面23Cに形成されたウエハ吸着溝41a〜41cの外周部に、連結流路46及び大気流路47を介して大気に連通す大気開放溝45を設けたので、ウエハWとウエハ載置面23Cとの間に、両者が硬質部材であること又は異物が挟まれること等に起因して隙間が生じても、該隙間に起因する減圧のリークは、大気開放経路48を介して大気を吸引するようになる。従って、ウエハWとウエハ載置面23Cとの間に隙間が生じても、ウエハWをウエハ載置面23Cに吸着させるための減圧によって外側空間27の圧力に悪影響を与えることがなく、外側空間27の圧力は排気装置31によって良好、且つ安定に制御され、もって、外側空間27が必要以上に減圧されることによる弊害、例えば、ウエハWがプローブカード20のプローブ25に必要以上の圧力で当接されて損傷することを防止できる。   According to the present embodiment, the atmosphere is opened to the outer periphery of the wafer suction grooves 41 a to 41 c formed on the wafer placement surface 23 </ b> C of the chuck top 23 through the connection channel 46 and the atmosphere channel 47. Since the groove 45 is provided, even if a gap is generated between the wafer W and the wafer placement surface 23C due to the fact that both are hard members or foreign matter is sandwiched between them, the pressure reduction caused by the gap The air leaks through the atmosphere opening path 48. Therefore, even if a gap is generated between the wafer W and the wafer placement surface 23C, the pressure in the outer space 27 is not adversely affected by the reduced pressure for adsorbing the wafer W to the wafer placement surface 23C, and the outer space 27 The pressure of 27 is controlled well and stably by the evacuation device 31, so that the adverse effect of the outer space 27 being depressurized more than necessary, for example, the wafer W is applied to the probe 25 of the probe card 20 with a pressure more than necessary. It is possible to prevent contact and damage.

本実施の形態において、ウエハWが配置される外側空間27及び内側空間28の圧力は、例えば、−1kPa〜−50kPaであり、ウエハWをウエハ載置面23Cに吸着させる際の圧力は、例えば−60kPa〜−80kPaである。   In the present embodiment, the pressure in the outer space 27 and the inner space 28 in which the wafer W is disposed is, for example, −1 kPa to −50 kPa, and the pressure when the wafer W is attracted to the wafer placement surface 23C is, for example, -60 kPa to -80 kPa.

本実施の形態において、大気開放経路48における大気流路47及びウエハ吸着経路44における減圧流路43を同一断面上に形成したが(図7参照)、本発明は、これに限定されるものではなく、大気流路47と減圧流路43をチャックトップ23の周方向に沿って所定角度だけずらし、これによって、異なる断面上に表示されるようにしてもよい。   In the present embodiment, the atmospheric flow path 47 in the atmospheric release path 48 and the decompression flow path 43 in the wafer adsorption path 44 are formed on the same cross section (see FIG. 7), but the present invention is not limited to this. Alternatively, the atmospheric flow path 47 and the decompression flow path 43 may be shifted by a predetermined angle along the circumferential direction of the chuck top 23, and thereby displayed on different cross sections.

本実施の形態において、ウエハ吸着溝を同心円状に形成された3つのウエハ吸着溝41a〜41cで構成したが、ウエハ吸着溝の数は、特に限定されるものではなく、1つ若しくは2つ又は4つ以上であってもよい。   In the present embodiment, the wafer suction grooves are configured by the three wafer suction grooves 41a to 41c formed concentrically. However, the number of wafer suction grooves is not particularly limited, and may be one or two or There may be four or more.

本実施の形態において、外側空間27及び内側空間28の圧力は、プローブカード20におけるプローブ25の数によって調整される。すなわち、外側空間27及び内側空間28の圧力は、プローブカード20における各プローブ25がウエハWにおける半導体デバイスの電極に当接する際の押圧力が、1本当たり、例えば5〜10グラムとなるように調整される。   In the present embodiment, the pressure in the outer space 27 and the inner space 28 is adjusted by the number of probes 25 in the probe card 20. That is, the pressure in the outer space 27 and the inner space 28 is such that the pressing force when each probe 25 in the probe card 20 abuts on the electrode of the semiconductor device on the wafer W is, for example, 5 to 10 grams. Adjusted.

ここで、プローブカード20におけるプローブ25の数を、例えば3000本と仮定すると、プローブカード20がウエハWを押圧する全押圧力が、例えば、
5(g)×3000/1000=15(kg)
となるように外側空間27及び内側空間28の圧力が調整される。
Here, assuming that the number of probes 25 in the probe card 20 is, for example, 3000, the total pressing force with which the probe card 20 presses the wafer W is, for example,
5 (g) x 3000/1000 = 15 (kg)
The pressures in the outer space 27 and the inner space 28 are adjusted so that

プローブカード20を330mmφの円板状と仮定して全押圧力が15(kg)となる外側空間27及び内側空間28内の設定圧力を求めると、
15(kgf)×9.8/(π×(330/2))=0.00172(MPa)
=1.72(kPa)となる。
Assuming that the probe card 20 has a disk shape of 330 mmφ, and determining the set pressure in the outer space 27 and the inner space 28 where the total pressing force is 15 (kg),
15 (kgf) × 9.8 / (π × (330/2) 2 ) = 0.172 (MPa)
= 1.72 (kPa).

従って、本別の実施の形態においては、外側空間27及び内側空間28の圧力は、例えば−1.72(kPa)に制御される。   Therefore, in this other embodiment, the pressure in the outer space 27 and the inner space 28 is controlled to, for example, -1.72 (kPa).

ただし、プローブカード20の重量や内側シールリング26及び外側シールリング24の変形に必要な負荷を補正値として、15kgに追加する場合もある。   However, the weight of the probe card 20 and the load necessary for deformation of the inner seal ring 26 and the outer seal ring 24 may be added to 15 kg as correction values.

以上、本発明を実施の形態を用いて詳細に説明したが、本発明は、これらの実施の形態に限定されるものではない。   As mentioned above, although this invention was demonstrated in detail using embodiment, this invention is not limited to these embodiment.

W ウエハ
14 検査室
18 ウエハ検査用インターフェース
20 プローブカード
21 固定リング
23 チャックトップ
24 外側シールリング
24B 接触部
25 プローブ
26 内側シールリング
26B,26C 接触部
27 外側空間
28 内側空間
29 外側減圧経路
30 内側減圧経路
41a〜41c ウエハ吸着溝
44 ウエハ吸着経路
45 大気開放溝
48 大気開放経路
W wafer 14 inspection chamber 18 wafer inspection interface 20 probe card 21 fixing ring 23 chuck top 24 outer seal ring 24B contact portion 25 probe 26 inner seal rings 26B and 26C contact portion 27 outer space 28 inner space 29 outer decompression path 30 inner decompression path Paths 41a to 41c Wafer suction groove 44 Wafer suction path 45 Atmospheric release groove 48 Atmospheric release path

Claims (10)

ウエハに対向する面に多数のプローブが配置されたプローブカードと、
該プローブカードの外周を保持する保持部材と、
前記ウエハを挟んで前記プローブカードに対向する台状のチャック部材と、
前記保持部材及び前記チャック部材のいずれとも当接することによって前記保持部材、前記プローブカード及び前記チャック部材によって囲まれた第1の空間を密封する第1のシール部材と、
前記プローブカード及び前記ウエハのいずれとも当接することによって前記プローブカード及び前記ウエハによって囲まれた第2の空間を前記第1の空間から密封する第2のシール部材と、
前記第1の空間を減圧する第1の減圧経路と、
前記第2の空間を減圧する第2の減圧経路とを備え、
前記第2の空間は前記第1の空間に内包され、前記ウエハは前記第2の空間内に配置されることを特徴とするウエハ検査用インターフェース。
A probe card in which a large number of probes are arranged on the surface facing the wafer;
A holding member for holding the outer periphery of the probe card;
A table-like chuck member facing the probe card across the wafer;
A first seal member that seals a first space surrounded by the holding member, the probe card, and the chuck member by contacting both the holding member and the chuck member;
A second seal member that seals a second space surrounded by the probe card and the wafer from the first space by contacting both the probe card and the wafer;
A first decompression path for decompressing the first space;
A second decompression path for decompressing the second space ,
The second space is the encapsulated in the first space, the wafer is the second disposed in the space wafer inspection interface, wherein Rukoto.
前記チャック部材は、前記ウエハを載置するウエハ載置面と、該ウエハ載置面に開口し、該ウエハ載置面と前記ウエハとの隙間を減圧して前記ウエハを前記ウエハ載置面に吸着させるウエハ吸着経路と、前記ウエハ載置面における前記ウエハ吸着経路の開口位置よりも外側に開口し、大気に連通する大気開放経路とを有することを特徴とする請求項1記載のウエハ検査用インターフェース。   The chuck member opens to the wafer placement surface on which the wafer is placed, and the wafer placement surface, and the gap between the wafer placement surface and the wafer is reduced to place the wafer on the wafer placement surface. The wafer inspection path according to claim 1, further comprising: a wafer adsorption path to be adsorbed; and an air release path that opens outside the opening position of the wafer adsorption path on the wafer placement surface and communicates with the atmosphere. interface. 前記第1の減圧経路と前記第2の減圧経路とが合流することを特徴とする請求項1又は2記載のウエハ検査用インターフェース。 3. The wafer inspection interface according to claim 1, wherein the first decompression path and the second decompression path merge. 前記ウエハ吸着経路は、前記ウエハ載置面に設けられた環状の吸着溝を有し、前記大気開放経路は、前記吸着溝と同心円状の大気開放溝を有し、前記大気開放溝は前記吸着溝の外側に設けられていることを特徴とする請求項2記載のウエハ検査用インターフェース。 The wafer suction path has an annular suction groove provided on the wafer mounting surface, the atmosphere release path has an atmosphere release groove concentric with the suction groove, and the atmosphere release groove is the suction groove. claim 2 Symbol mounting wafer inspection interface of, characterized in that provided outside the groove. 前記第1の減圧経路は、前記第1の空間を−1kPa乃至−50kPaに減圧し、前記ウエハ吸着経路は、前記ウエハと前記ウエハ載置面との隙間を−60kPa乃至−80kPaに減圧することを特徴とする請求項2又は4記載のウエハ検査用インターフェース。 The first decompression path depressurizes the first space to -1 kPa to -50 kPa, and the wafer suction path depressurizes a gap between the wafer and the wafer mounting surface to -60 kPa to -80 kPa. The wafer inspection interface according to claim 2 or 4 , characterized in that: 前記第2のシール部材は圧縮方向に柔軟性を有することを特徴とする請求項乃至のずれか1項に記載のウエハ検査用インターフェース。 It said second sealing member is a wafer inspection interface according to the deviation of the claims 1 to 5, characterized in that it has flexibility in the compression direction. 前記プローブカードにおける前記第2のシール部材が当接する部分には凹部が設けられていることを特徴とする請求項乃至のいずれか1項に記載のウエハ検査用インターフェース。 The second seal member for wafer inspection interface according to any one of claims 1 to 6, characterized in that the recess is in contact with portions are provided in the probe card. 前記第2のシール部材は、前記ウエハに当接する部分及び前記プローブカードに当接する部分の少なくとも1つが前記第2の空間とは反対側に傾斜していることを特徴とする請求項乃至のいずれか1項に記載のウエハ検査用インターフェース。 Said second sealing member, according to claim 1 to 7, characterized in that inclined on the side opposite to the at least one second space portion abutting the abutting portion and the probe card to the wafer The wafer inspection interface according to any one of the above. ウエハに形成された半導体デバイスの電気的特性を検査する検査室と、該検査室への前記ウエハの搬出入を行う搬送機構とを備えるウエハ検査装置において、
前記検査室はウエハ検査用インターフェースを有し、
該ウエハ検査用インターフェースは、ウエハに対向する面に多数のプローブが配置されたプローブカードと、該プローブカードの外周を保持する保持部材と、前記ウエハを挟んで前記プローブカードに対向する台状のチャック部材と、前記保持部材及び前記チャック部材のいずれとも当接することによって前記保持部材、前記プローブカード及び前記チャック部材によって囲まれた第1の空間を密封する第1のシール部材と、前記プローブカード及び前記ウエハのいずれとも当接することによって前記プローブカード及び前記ウエハによって囲まれた第2の空間を前記第1の空間から密封する第2のシール部材と、前記第1の空間を減圧する第1の減圧経路と、前記第2の空間を減圧する第2の減圧経路とを備え、前記第2の空間は前記第1の空間に内包され、前記ウエハは前記第2の空間内に配置されることを特徴とするウエハ検査装置。
In a wafer inspection apparatus comprising an inspection room for inspecting electrical characteristics of a semiconductor device formed on a wafer, and a transport mechanism for carrying the wafer into and out of the inspection room,
The inspection room has a wafer inspection interface;
The wafer inspection interface includes a probe card in which a large number of probes are arranged on a surface facing the wafer, a holding member that holds the outer periphery of the probe card, and a trapezoidal shape that faces the probe card across the wafer. A chuck member, a first seal member that seals a first space surrounded by the holding member, the probe card, and the chuck member by contacting both the holding member and the chuck member , and the probe card And a second sealing member that seals the second space surrounded by the probe card and the wafer from the first space by contacting the wafer and the wafer, and a first pressure reducing the first space. and decompression path, and a second pressure reducing path for reducing the pressure of the second space, the second space is the first Encapsulated in the space, the wafer is a wafer inspection apparatus according to claim Rukoto disposed within said second space.
前記チャック部材は、前記ウエハを載置するウエハ載置面と、該ウエハ載置面に開口し、該ウエハ載置面と前記ウエハとの隙間を減圧して前記ウエハを前記ウエハ載置面に吸着させるウエハ吸着経路と、前記ウエハ載置面における前記ウエハ吸着経路の開口位置よりも外側に開口し、大気に連通する大気開放経路とを有することを特徴とする請求項記載のウエハ検査装置。 The chuck member opens to the wafer placement surface on which the wafer is placed, and the wafer placement surface, and the gap between the wafer placement surface and the wafer is reduced to place the wafer on the wafer placement surface. The wafer inspection apparatus according to claim 9 , further comprising: a wafer suction path to be sucked; and an air release path that opens to an outside of the wafer suction path on the wafer placement surface and communicates with the atmosphere. .
JP2012041555A 2011-12-08 2012-02-28 Wafer inspection interface and wafer inspection apparatus Expired - Fee Related JP5789206B2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012041555A JP5789206B2 (en) 2011-12-08 2012-02-28 Wafer inspection interface and wafer inspection apparatus
KR1020120140421A KR101429492B1 (en) 2011-12-08 2012-12-05 Wafer inspection interface and wafer inspection apparatus
CN201210517530.4A CN103163334B (en) 2011-12-08 2012-12-05 Wafer inspection interface and wafer inspection apparatus
US13/706,805 US9041424B2 (en) 2011-12-08 2012-12-06 Interface and apparatus for inspecting electrical characteristics of wafer
TW101145961A TWI583975B (en) 2011-12-08 2012-12-06 Wafer inspection interface and wafer inspection device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011268673 2011-12-08
JP2011268673 2011-12-08
JP2012041555A JP5789206B2 (en) 2011-12-08 2012-02-28 Wafer inspection interface and wafer inspection apparatus

Publications (2)

Publication Number Publication Date
JP2013140924A JP2013140924A (en) 2013-07-18
JP5789206B2 true JP5789206B2 (en) 2015-10-07

Family

ID=48571402

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012041555A Expired - Fee Related JP5789206B2 (en) 2011-12-08 2012-02-28 Wafer inspection interface and wafer inspection apparatus

Country Status (5)

Country Link
US (1) US9041424B2 (en)
JP (1) JP5789206B2 (en)
KR (1) KR101429492B1 (en)
CN (1) CN103163334B (en)
TW (1) TWI583975B (en)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6423660B2 (en) * 2014-09-09 2018-11-14 東京エレクトロン株式会社 Method for determining pressure setting value for inspection in wafer inspection apparatus
CN106290993B (en) * 2015-06-10 2021-01-29 鸿劲科技股份有限公司 Test unit positioning mechanism of test device and test equipment applied by same
TWI603096B (en) * 2015-06-19 2017-10-21 Seiko Epson Corp Electronic parts conveying apparatus and electronic parts inspection apparatus
JP6655514B2 (en) * 2016-09-21 2020-02-26 東京エレクトロン株式会社 Substrate inspection method and substrate inspection device
JP6655516B2 (en) * 2016-09-23 2020-02-26 東京エレクトロン株式会社 Board inspection equipment
JP6807252B2 (en) * 2017-03-03 2021-01-06 東京エレクトロン株式会社 Inspection system
TWI628449B (en) * 2017-05-05 2018-07-01 漢民科技股份有限公司 Active wafer prober pre-heat & pre-cold system and methodology of wafer inspection
JP7018368B2 (en) * 2018-07-12 2022-02-10 東京エレクトロン株式会社 Inspection equipment and cleaning method of inspection equipment
CN113495178A (en) * 2020-04-07 2021-10-12 迪科特测试科技(苏州)有限公司 Shielding for a detection system
JP7485552B2 (en) * 2020-06-19 2024-05-16 東京エレクトロン株式会社 Contact release method for inspection device and inspection device

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3103958B2 (en) 1993-07-20 2000-10-30 東京エレクトロン株式会社 Probe device
JPH07161788A (en) 1993-12-03 1995-06-23 Tokyo Electron Ltd Burn-in contactor and probe card
DE69738749D1 (en) 1996-08-16 2008-07-17 Schering Corp CELL SURFACE ANTIGEN FROM MAMMALS AND RELATED REAGENTS
JP3838593B2 (en) * 1997-04-04 2006-10-25 松下電器産業株式会社 Semiconductor device inspection method and semiconductor device inspection device
JP3758833B2 (en) * 1997-10-20 2006-03-22 松下電器産業株式会社 Wafer cassette
JP3535728B2 (en) * 1998-02-23 2004-06-07 松下電器産業株式会社 Inspection equipment for semiconductor integrated circuits
JPH10321686A (en) 1998-04-28 1998-12-04 Tokyo Electron Ltd Burn-in device
JP4346752B2 (en) * 1999-01-29 2009-10-21 東京エレクトロン株式会社 Contactor holding mechanism and contactor automatic changing mechanism
US6373271B1 (en) * 1999-12-29 2002-04-16 Motorola, Inc. Semiconductor wafer front side pressure testing system and method therefor
JP2002110751A (en) 2000-10-03 2002-04-12 Hitachi Ltd Apparatus for inspecting semiconductor integrated circuit device, and its manufacturing method
US6441606B1 (en) * 2000-10-17 2002-08-27 Micron Technology, Inc. Dual zone wafer test apparatus
JP3891798B2 (en) * 2001-06-19 2007-03-14 松下電器産業株式会社 Probe device
JP4173306B2 (en) * 2001-11-30 2008-10-29 東京エレクトロン株式会社 Reliability evaluation test apparatus, reliability evaluation test system, and reliability evaluation test method
JP3783075B2 (en) * 2001-12-13 2006-06-07 東京エレクトロン株式会社 Probe device and loader device
JP4658998B2 (en) 2007-06-04 2011-03-23 東京エレクトロン株式会社 shell
JP2009099630A (en) * 2007-10-12 2009-05-07 Japan Electronic Materials Corp Semiconductor inspection device
KR101160638B1 (en) * 2008-04-25 2012-06-28 가부시키가이샤 어드밴티스트 Test system and probe apparatus
JP4555362B2 (en) * 2008-06-02 2010-09-29 株式会社アドバンテスト Probe, electronic component testing apparatus, and probe manufacturing method
JP5258395B2 (en) * 2008-06-03 2013-08-07 株式会社日本マイクロニクス Probing device
KR101321467B1 (en) * 2009-02-12 2013-10-28 가부시키가이샤 아드반테스트 Semiconductor wafer testing apparatus
JP4457180B1 (en) * 2009-08-07 2010-04-28 株式会社アドバンテスト Wafer tray and test equipment
US8362797B2 (en) * 2009-08-25 2013-01-29 Advanced Inquiry Systems, Inc. Maintaining a wafer/wafer translator pair in an attached state free of a gasket disposed therebetween
JP5436146B2 (en) * 2009-10-23 2014-03-05 パナソニック株式会社 Wafer inspection equipment

Also Published As

Publication number Publication date
KR101429492B1 (en) 2014-08-12
US9041424B2 (en) 2015-05-26
CN103163334B (en) 2015-05-06
US20130147506A1 (en) 2013-06-13
CN103163334A (en) 2013-06-19
KR20130064700A (en) 2013-06-18
TW201331605A (en) 2013-08-01
TWI583975B (en) 2017-05-21
JP2013140924A (en) 2013-07-18

Similar Documents

Publication Publication Date Title
JP5789206B2 (en) Wafer inspection interface and wafer inspection apparatus
JP6099347B2 (en) Wafer mounting method and wafer inspection apparatus
TWI756377B (en) Inspection device and contact method
JP5952645B2 (en) Wafer inspection interface and wafer inspection apparatus
JP6031292B2 (en) Board contact method to probe card
TWI688777B (en) Wafer inspection device and its maintenance method
US20120074976A1 (en) Wafer testing systems and associated methods of use and manufacture
TW201418733A (en) Semiconductor inspection system and method for preventing dew condensation of interface part
TWI729210B (en) Substrate inspection method and substrate inspection device
JP5528617B1 (en) Probing unit, burn-in screening system using the probing unit, and burn-in screening method
KR101406753B1 (en) Wafer inspection interface and wafer inspection apparatus
WO2018225384A1 (en) Inspection apparatus, inspection system, and aligning method
JP2020161631A (en) Inspection apparatus
JP5619855B2 (en) PROBE DEVICE, TEST DEVICE, AND PROBE METHOD
TW202137359A (en) Probe card holding apparatus and inspection apparatus
JP2013080938A (en) Semiconductor inspection device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141027

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150421

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150617

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150714

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150731

R150 Certificate of patent or registration of utility model

Ref document number: 5789206

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees