CN115985902A - 半导体封装件和制造该半导体封装件的方法 - Google Patents

半导体封装件和制造该半导体封装件的方法 Download PDF

Info

Publication number
CN115985902A
CN115985902A CN202211220578.9A CN202211220578A CN115985902A CN 115985902 A CN115985902 A CN 115985902A CN 202211220578 A CN202211220578 A CN 202211220578A CN 115985902 A CN115985902 A CN 115985902A
Authority
CN
China
Prior art keywords
semiconductor
semiconductor chip
sealing member
package
interposer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211220578.9A
Other languages
English (en)
Inventor
金载春
金泰焕
柳胜杰
李应彰
郑起旭
赵圣恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN115985902A publication Critical patent/CN115985902A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16148—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory

Abstract

提供了一种半导体封装件和该半导体封装件的制造方法。所述半导体封装件包括：封装件衬底；插入件，其设置在封装件衬底上；半导体芯片，其安装在插入件上；模制构件，其位于插入件上，并且围绕半导体芯片；第一密封构件，其位于模制构件上；以及散热构件，其位于封装件衬底上，并且覆盖插入件、半导体芯片和第一密封构件，其中，散热构件包括下结构和上结构，下结构接触封装件衬底的上表面，上结构位于下结构上，在第一密封构件上方延伸，并且包括微沟道和位于微沟道上的微柱。

Description

半导体封装件和制造该半导体封装件的方法
相关申请的交叉引用
本申请要求于2021年10月14日在韩国知识产权局提交的韩国专利申请No.10-2021-0136890的优先权，该申请的主题以引用方式全部并入本文中。
技术领域
本发明构思涉及一种半导体封装件和用于半导体封装件的冷却系统。更具体地，本发明构思涉及一种包括设置在单个半导体封装件中的不同类型的半导体芯片的系统级封装装置和用于该系统级封装装置的冷却系统。
背景技术
电子产品(特别是便携式电子装置)的发展以扩展的功能和物理尺寸和重量的减小为特征。这些市场(或消费者)驱动因素对当代和新兴的电子部件(诸如半导体装置)的构成部件提出了相当大的要求。即，为了实现对减小的尺寸/重量和扩展的功能的期望，半导体装置必须提供对具有减小的总体尺寸(例如，体积)的大量数据的处理能力。
因此，对单个半导体封装件内的多个半导体芯片的高集成密度和可靠封装存在持续的需要。实际上，在一些应用中，越来越需要在有限尺寸的半导体封装件内提供半导体芯片的有效布置以及用于该半导体封装件的冷却系统。
发明内容
本发明构思的实施例提供一种由于使用超纯水作为冷却剂而呈现出改善的冷却性能的半导体封装件。本发明构思的实施例还提供了半导体芯片在有限尺寸的半导体封装件内的有效布置以及用于半导体封装件的改善的冷却系统。
然而，如本领域技术人员在考虑到以下的详细描述和权利要求后将理解的，由本发明构思的各种实施例解决的问题并不仅限于以上提及的问题。
根据本发明构思的一方面，半导体封装件可以包括：封装件衬底；插入件，其设置在封装件衬底上；半导体芯片，其安装在插入件上；模制构件，其位于插入件上，并且围绕半导体芯片；第一密封构件，其位于模制构件上；以及散热构件，其位于封装件衬底上，并且覆盖插入件、半导体芯片和第一密封构件，其中，散热构件包括下结构和上结构，下结构接触封装件衬底的上表面，上结构位于下结构上，在第一密封构件上方延伸，并且包括微沟道和位于微沟道上的微柱。
根据本发明构思的一方面，半导体封装件可以包括：安装在插入件上的第一半导体芯片和第二半导体芯片，其中，第一半导体芯片和第二半导体芯片中的每一个包括有源表面和无源表面；模制构件，其位于插入件上，并且围绕第一半导体芯片和第二半导体芯片；密封构件，其位于模制构件的上表面上，沿着第一半导体芯片的无源表面的边缘设置，沿着第二半导体芯片的无源表面的边缘设置，暴露出第一半导体芯片的无源表面的第一中心区域，并且暴露出第二半导体芯片的无源表面的第二中心区域；以及散热构件，其位于密封构件上，覆盖模制构件、第一半导体芯片和第二半导体芯片，并且包括热连接到第一中心区域和第二中心区域的冷却剂传递路径，其中，冷却剂传递路径包括微沟道和微柱中的至少一个。
根据本发明构思的一方面，半导体封装件可以包括：封装件衬底；插入件，其设置在封装件衬底上；半导体芯片，其安装在插入件上；模制构件，其位于插入件上，并且围绕半导体芯片；密封构件，其沿着模制构件与第一半导体芯片之间的界面并且沿着模制构件与第二半导体芯片之间的界面延伸；以及散热构件，其位于封装件衬底上，连接到冷却系统，并且覆盖插入件、半导体芯片和密封构件，其中，散热构件包括：冷却剂入口，其通过散热构件的上表面暴露；冷却剂出口，其通过散热构件的上表面暴露；以及冷却剂传递路径，其在冷却剂入口与冷却剂出口之间延伸，并且被配置为将冷却剂热连接第一半导体芯片的上表面的中心部分和第二半导体芯片的上表面的中心部分。
根据本发明构思的一方面，半导体封装件的制造方法可以包括：将第一半导体芯片和第二半导体芯片安装到插入件；将包括第一半导体芯片和第二半导体芯片的插入件安装到封装件衬底；在插入件上形成模制构件以围绕第一半导体芯片和第二半导体芯片；在模制构件的上表面上以及第一半导体芯片和第二半导体芯片的相应的上部上形成密封构件；在密封构件的上表面上定位散热构件以覆盖插入件、第一半导体芯片、第二半导体芯片和模制构件；将压力施加到与密封构件的上表面接触的散热构件；以及将冷却系统连接到散热构件。
附图说明
在考虑到以下详细描述以及附图之后，可以更清楚地理解本发明构思的优点、益处、特征和相关方面，在附图中：
图1A是示出根据本发明构思的实施例的半导体封装件的截面图；
图1B、图1C、图1D、图1E、图1F、图1G和图1H(在下文中统称为“图1B至图1H”)是示出图1A的半导体封装件的不同水平的相应的平面图；
图2、图3、图4和图5是示出根据本发明构思的实施例的各种半导体封装件的相应的截面图；
图6是示出根据本发明构思的实施例的半导体封装件和冷却系统的截面图；
图7A和图7B是示出图6的半导体封装件的不同水平的相应的平面图；
图8是示出根据本发明构思的实施例的半导体封装件和冷却系统的制造方法的一个示例的流程图；
图9A、图9B、图9C、图9D、图9E和图9F(在下文中统称为“图9A至图9F”)是示出根据本发明构思的实施例的半导体封装件和冷却系统的制造方法的一个示例的相关截面图；
图10是示出根据本发明构思的实施例的包括半导体封装件的电子装置的框图；以及
图11是示出根据本发明构思的实施例的半导体封装件的框图。
具体实施方式
在整个书面描述和附图中，同样的附图标记和标号用于表示同样的或类似的元件、部件、方法步骤和/或特征。在整个书面描述中，某些几何术语可以用于突出关于本发明构思的特定实施例的元件、部件和/或特征之间的相对关系。本领域技术人员将认识到，这样的几何术语在本质上是相对的，在描述(多种)关系上是任意的并且/或者针对所示出的实施例的(多个)方面。几何术语可以包括例如：高度/宽度；竖直的/水平的；顶部/底部；较高/较低；较近/较远；较厚/较薄；接近/远离；上方/下方；之下/之上；上/下；中心/侧面；围绕；在上面/在下面；等等。
附图(图)1A是示出根据本发明构思的实施例的半导体封装件10的截面图，图1B至图1H是示出图1A的半导体封装件10的不同水平(例如，LV1、LV2、LV3、LV4、LV5、LV6和LV7)的相应的平面图。
参照图1A和图1B至图1H，半导体封装件10可以包括一个或多个第一半导体芯片100、一个或多个第二半导体芯片200、模制构件300、插入件400、封装件衬底500、密封构件600和散热构件700。
第一半导体芯片100和第二半导体芯片200可以执行不同的功能，并且可以在封装件衬底500上以各种方式布置。例如，第一半导体芯片100和第二半导体芯片200可以在第一水平(或X)方向和/或第二水平(或Y)方向上并排布置。例如，如图1B中所示，多个(例如，四个)第二半导体芯片200可以在第一半导体芯片100周围(例如，在第一水平方向和第二水平方向中的至少一个上)横向地布置。
就这点而言，第一半导体芯片100可以是逻辑芯片(例如，包括一个或多个逻辑电路和/或信号处理电路的半导体芯片)。这里，逻辑电路可以包括例如反相器、触发器、AND元件、OR元件、NAND元件、NOR元件、XOR元件和NXOR元件。信号处理电路可以包括例如模拟信号处理电路、模数(A/D)转换电路、数字信号处理电路、寄存器、锁存器、控制电路等。
在一些实施例中，第一半导体芯片100可以被实施为微处理器、图形处理器、信号处理器、网络处理器、芯片组、音频编解码器、视频编解码器、应用处理器、片上系统(SoC)等。
第二半导体芯片200可以包括易失性存储器芯片和/或非易失性存储器芯片。易失性存储器芯片可以是例如动态随机存取存储器(RAM)(DRAM)、静态RAM(SRAM)或晶闸管RAM(TRAM)。非易失性存储器芯片可以是例如闪速存储器、磁性RAM(MRAM)、自旋转移矩MRAM(STT-MRAM)、铁电RAM(FRAM)、相变RAM(PRAM)或电阻RAM(RRAM)。
在一些实施例中，第二半导体芯片200中的每一个可以是包括能够合并数据的多个存储器芯片的存储器小芯片(chiplet)。在一些实施例中，第二半导体芯片200中的每一个可以高带宽存储器(HBM)芯片。
参照图1A，第一半导体芯片100可以包括第一半导体衬底101、第一半导体布线层110、第一连接焊盘140和第一连接构件150。
第一半导体芯片100可以包括单个切片，该单个切片可以被配置为第一半导体衬底101。第一半导体衬底101(例如，晶圆)可以包括有源表面和相对的无源表面。这里，第一半导体衬底101的无源表面可以是第一半导体芯片100的通过模制构件300暴露的上表面100S。
在一些实施例中，第一半导体衬底101可以包括硅(Si)(例如，单晶硅、多晶硅和/或非晶硅)。可替代地或另外地，第一半导体衬底101可以包括锗(Ge)、碳化硅(SiC)、砷化镓(GaAs)、砷化铟(InAs)和/或磷化铟(InP)。
在一些实施例中，第一半导体衬底101可以是绝缘体上硅(SOI))结构，并且可以包括埋置的氧化物(BOX)层。在一些实施例中，第一半导体衬底101可以包括导电区域(例如，选择性地掺杂有一种或多种杂质的阱区域或结构)。此外，第一半导体衬底101还可以包括各种隔离结构(诸如浅沟槽隔离(STI)结构)。
第一半导体布线层110可以设置在第一半导体衬底101的有源表面上，并且可以电连接到第一半导体布线层110上的第一连接焊盘140。第一半导体布线层110可以通过第一连接焊盘140电连接到第一连接构件150。第一连接焊盘140可以包括例如铝(Al)、铜(Cu)、镍(Ni)、钨(W)、铂(Pt)和金(Au)中的至少一种。
第一连接构件150可以被设置为电连接第一半导体芯片100和插入件400。第一连接构件150可以是附接到第一连接焊盘140的焊料球。焊料球可以包括例如Au、Ag、Cu、Al和锡(Sn)中的至少一种。在一些实施例中，焊料球可以使用例如热压连接方法、超声波连接方法和热声连接方法中的任何一种连接到第一连接焊盘140。
与第一半导体芯片100的操作相关联的一个或多个控制信号、电源信号和/或接地信号可以通过第一连接构件150从外部提供。读取数据(例如，从存储器检索的数据)可以在被提供到外部电路之前临时存储在第一半导体芯片100中，并且写入数据(例如，要写入到存储器的数据)可以在从外部电路被接收时临时存储在第一半导体芯片100中。
第二半导体芯片200中的每一个可以包括第二半导体衬底201、第二半导体布线层210、第二上连接焊盘220、第二贯穿电极230、第二下连接焊盘240和第二连接构件250。
第二半导体芯片200中的每一个可以包括多个切片，其中，切片中的每一个可以被配置为第二半导体衬底201。第二半导体衬底201中的每一个可以被配置为竖直地堆叠(例如，在竖直(或Z)方向上堆叠)的芯片组。第二半导体衬底201中的每一个可以基本相同。即，第二半导体芯片200中的每一个可以具有堆叠的结构，使得切片中的每一个作为能够合并数据的存储器芯片操作。
第二半导体衬底201中的每一个可以包括有源表面和相对的无源表面。这里，第二半导体衬底201之中的最上面的层的无源表面可以是第二半导体芯片200的通过模制构件300暴露的上表面200S。第二半导体衬底201的除最上面的层之外的其余部分可以包括穿透第二半导体衬底201的所述其余部分的第二贯穿电极230。这里，第二贯穿电极230中的每一个可以是例如硅通孔(TSV)。
第二上连接焊盘220和第二下连接焊盘240可以分别连接到并且电连接到第二贯穿电极230的上端和下端。此外，第二下连接焊盘240可以电连接到第二半导体衬底201的有源表面上的第二半导体布线层210。第二半导体布线层210可以通过第二下连接焊盘240电连接到第二连接构件250。
第二连接构件250可以接触第二半导体衬底201的最下面的层以将第二半导体芯片200和插入件400电连接。在一些实施例中，第二连接构件250可以是分别附接到第二下连接焊盘240的焊料球。
可以通过第二连接构件250从外部源以各种方式接收与第二半导体芯片200的操作相关联的控制信号、命令信号、电源信号、接地信号和/或地址信号中的一个或多个。可以从外部电路接收要存储在第二半导体芯片200中的一个或多个写入数据信号，并且/或者从第二半导体芯片200检索的一个或多个读取数据信号可以被提供到外部电路。
模制构件300可以基本围绕第一半导体芯片100和第二半导体芯片200。即，模制构件300可以基本围绕第一半导体芯片100和第二半导体芯片200中的每一个的侧表面和下表面。这里，模制构件300可以暴露出第一半导体芯片100和第二半导体芯片200的上表面100S和200S。因此，模制构件300的上表面300S以及第一半导体芯片100和第二半导体芯片200的上表面100S和200S可以在第一水平LV1处基本共面。
模制构件300可以用于保护第一半导体芯片100和第二半导体芯片200免受振动、机械冲击和/或污染。为了执行这样的功能，模制构件300可以由环氧模制化合物和/或树脂形成。另外，可以例如通过压缩模制、层压和/或丝网印刷来形成模制构件300。
第一半导体芯片100和第二半导体芯片200可以设置在插入件400上，其中，插入件400可以以各种方式将第一半导体芯片100与第二半导体芯片200互连。在一些实施例中，插入件400可以包括Si衬底401和设置在Si衬底401上的再分布结构420。另外，插入件400还可以包括：贯穿电极430，其电连接到再分布结构420，并且穿透Si衬底401；连接焊盘440，其设置在Si衬底401的下部上，并且电连接到贯穿电极430；以及内部连接端子450，其以各种方式连接到连接焊盘440。
插入件400可以设置在封装件衬底500上。这里，封装件衬底500可以包括印刷电路板(PCB)、晶圆衬底、陶瓷衬底、玻璃衬底等。在图1A的半导体封装件10中，假设封装件衬底500是PCB。封装件衬底500可以包括设置在主体部分501的下表面上的凸块焊盘540和分别附接到凸块焊盘540的外部连接端子550。因此，可以通过经由外部连接端子550电连接电子装置1000(例如，参见图10)的主板1010(例如，参见图10)或系统板来安装半导体封装件10。
底部填充件UF可以形成在插入件400与封装件衬底500之间，并且可以基本围绕内部连接端子450。底部填充件UF可以包括例如环氧树脂。在一些实施例中，可以额外地形成非导电膜(NCF)。
密封构件600可以设置在第一半导体芯片100和第二半导体芯片200以及围绕第一半导体芯片100和第二半导体芯片200的模制构件300的上部上，以暴露出第一半导体芯片100和第二半导体芯片200的上表面100S和200S。
密封构件600沿着第一半导体芯片100和第二半导体芯片200与围绕第一半导体芯片100和第二半导体芯片200的模制构件300之间的界面延伸(例如，以密封第一半导体芯片100和第二半导体芯片200与围绕第一半导体芯片100和第二半导体芯片200的模制构件300之间的界面)，以防止水分或湿气渗入到该界面。因此，密封构件600可以包括具有优异的防水性质的材料。例如，可以通过将环氧树脂或硅树脂添加到诸如聚氨酯、聚四氟乙烯等的聚合物材料来配置密封构件600。另外，对于一些实施例，密封构件600的厚度可以在大约1μm至大约300μm的范围内。
密封构件600可以覆盖模制构件300的边缘区域以及第一半导体芯片100和第二半导体芯片200的上表面100S和200S，并且上表面100S和200S的中心区域可以在第二水平LV2处被第一开口区域610和第二开口区域620暴露。在一些实施例中，密封构件600的侧壁可以被设置为与模制构件300的侧壁一致。
在一些实施例中，密封构件600本质上可以是粘合剂，使得密封构件600可以被固定到第一半导体芯片100、第二半导体芯片200和模制构件300。因此，可以进一步确保密封构件600的紧密密封。
散热构件700可以按照位置包括下结构710和上结构720。下结构710可以在竖直方向上从封装件衬底500延伸到上结构720，支撑上结构720，并且与上结构720构成一体。上结构720可以通过下结构710设置在第一半导体芯片100和第二半导体芯片200的上部上的特定位置处。在散热构件700中，下结构710可以支撑上结构720，与插入件400以及第一半导体芯片100和第二半导体芯片200间隔开，以便于在下结构710的内侧壁与密封构件600、模制构件300、插入件400和底部填充件UF的组合的外侧壁之间形成设置在封装件衬底500上的空隙(或空的空间)VA。
在一些实施例中，散热构件700可以包括具有高机械强度和高导热性的材料。如此，包括导热材料的散热构件700可以很好地用于消散由第一半导体芯片100和/或第二半导体芯片200的操作生成的热量。
在一些实施例中，散热构件700的下结构710和上结构720可以包括相同的材料(例如，具有高耐腐蚀性的金属材料)，并且可以具有矩形圆柱形状。例如，散热构件700可以包括例如Cu、Al和不锈钢(SUS)中的至少一种，但不限于此。在一些实施例中，散热构件700的上结构720的厚度可以在大约1μm至大约2000μm的范围内，但不限于此。
本领域技术人员从前述内容将理解，可以根据半导体封装件10的功能本质和整体物理尺寸和结构以各种方式配置散热构件700。例如，在一些实施例中，散热构件700还可以包括气冷冷却系统或水冷冷却系统。
因此，在半导体封装件10的第三水平LV3处，散热构件700的上结构720可以具有便于由第一半导体芯片100和/或第二半导体芯片200生成的热能向外消散(或向外排放)的结构。例如，上结构720可以具有覆盖第一半导体芯片100、第二半导体芯片200和模制构件300的上表面的平板形状。然而，第一半导体芯片100和第二半导体芯片200的上表面100S和200S的中心区域可以保持为被第一冷却区域721和第二冷却区域722暴露(例如，参见图1D)。因此，上结构720可以接触密封构件600的上表面。这里，在一些实施例中，第一冷却区域721和第二冷却区域722可以具有与密封构件600的第一开口区域610和第二开口区域620(例如，参见图1C)的形状和/或尺寸相同的形状和/或尺寸。
微沟道720C可以(例如，以多层布置)设置在散热构件700的上结构720中(例如，参见图1E)。例如，微沟道720C可以包括下微沟道720C1和上微沟道720C2，下微沟道720C1在半导体封装件10的第四水平LV4处在第一水平方向上延伸并且在第二水平方向上间隔开，上微沟道720C2在第五水平LV5处在第二水平方向上延伸并且在第一水平方向上彼此间隔开(例如，参见图1E和图1F)。
在半导体封装件10的第六水平LV6处，散热构件700还可以包括用作上结构720中的支撑结构的微柱720P。微柱720P可以在第一水平方向和第二水平方向中的至少一个上并排布置。就这点而言，微沟道720C和微柱720P的组合可以被配置为引起冷却剂的涡流生成(例如，参见在下文中在一些额外细节中进行了描述的图6的元件CT)。
参照图1H，在半导体封装件10的第七水平LV7处，流体(或冷却剂)入口730和流体(或冷却剂)出口740可以分别设置在散热构件700的上结构720的上表面中。尽管在图1H中示出单个流体入口730和单个流体出口740，但是可以使用多个流体入口730和/或多个流体出口740。流体入口730和流体出口740可以设置在密封构件600的外部。
在散热构件700的上结构720中，第一冷却区域721和第二冷却区域722、下微沟道720C1、上微沟道720C2、流体入口730和流体出口740可以以各种方式互连，以形成例如延伸穿过半导体封装件10的第三水平LV3、第四水平LV4、第五水平LV5、第六水平LV6和/或第七水平LV7的冷却空间(例如，共同参见图1D、图1E、图1F、图1G和图1H)。以这种方式，冷却空间可以用于从第一半导体芯片100和第二半导体芯片200的至少上表面100S和200S排放热能。
因此，与本发明构思的实施例一致的具有冷却系统的半导体封装件呈现出快速的热响应时间和优异的热传递能力，使得传统上与比较半导体封装件相关联的过热和热疲劳问题不以严重的方式出现，从而允许在有限尺寸的单个半导体封装件内布置和操作多个半导体芯片。
例如，根据本发明构思的实施例的具有冷却系统的半导体封装件可以将水冷系统与散热构件的上部热连接，同时还提供紧密地密封半导体芯片与周围的模制构件之间的界面(或材料边界)的密封构件。以这种方式，可以在具有优异的防液体安全保护的结构中实现使用液体冷却剂(例如，超纯水)直接冷却半导体芯片的上表面。
因此，与本发明构思的实施例一致的有效散热构件可以通过防止由于过热而导致的构成半导体芯片的性能劣化或故障来改善半导体封装件的整体可靠性。另外，与本发明构思的实施例一致的散热构件可以通过防止在构成半导体装置的操作期间由热能导致的部件的热疲劳来改善包含这样的半导体封装件的电子装置的整体可靠性。
最后，根据本发明构思的实施例的半导体封装件通过包括密封构件和便于使用诸如超纯水的液体冷却剂的散热构件而允许在有限面积的半导体封装件内有效地布置多个半导体芯片。以这样的方式，在包括半导体封装件的电子装置的操作期间，可以从这样的半导体封装件有效且安全地排放潜在的破坏性热能。
图2、图3、图4和图5是示出根据本发明构思的实施例的半导体封装件20、30、40和50的相应的截面图。这里，将主要关于与图1A的实施例的材料差异(例如，省略的、额外的和/或改变的元件)来描述图2、图3、图4和图5的实施例。
参照图2，半导体封装件20可以额外地包括形成在第一半导体芯片100的上表面100S上的第一涂层100CL、以及形成在第二半导体芯片200的上表面200S上的第二涂层200CL。
就这点而言，第一涂层100CL和第二涂层200CL用于进一步消散由第一半导体芯片100和/或第二半导体芯片200的操作生成的热能(或热量)。在一些实施例中，可以通过在第一半导体芯片100和/或第二半导体芯片200的上表面100S和200S上共同地形成第一涂层100CL和第二涂层200CL两者来实现有效的散热特性。可替代地，第一涂层100CL和第二涂层200CL可以分别形成在第一半导体衬底101的上表面和第二半导体衬底201中的最上面的层的上表面上。
在一些实施例中，第一涂层100CL和第二涂层200CL可以包括例如薄膜、膜和/或金属(例如，Al、Cu或W)带中的至少一个。
在一些实施例中，第一涂层100CL和第二涂层200CL可以包括例如环氧树脂、丙烯酸和硅树脂中的至少一种，以便于获得优异的散热。
在一些实施例中，第一涂层100CL和第二涂层200CL可以包括包含导热填料(例如，氧化铝(Al2O3)、氮化硼(BN)、氮化铝(AlN)和/或金刚石)的树脂。就这点而言，第一涂层100CL和第二涂层200CL可以包括可固化材料(诸如能够在大约室温下热固化的树脂或者能够UV固化的树脂)。
参照图3，半导体封装件30可以可替代地包括相对较宽的密封构件600W。
与图1A的密封构件600一样，图3的较宽的密封构件600W可以覆盖模制构件300的外边缘区域和第一半导体芯片100和第二半导体芯片的上表面100S和200S的至少一些部分(例如，使上表面100S和200S的选择的中心区域暴露)。然而，代替仅延伸到模制构件300的外边缘，较宽的密封构件600W可以向外延伸超出模制构件300的外侧壁。
即，较宽的密封构件600W的上表面可以被形成为与散热构件700的上结构720的下表面接触，并且较宽的密封构件600W的外侧表面可以被形成为与散热构件700的下结构710的内侧壁接触。
参照图4，半导体封装件40可以可替代地包括第一密封构件600以及第二密封构件800。例如，第二密封构件800可以用于基本填入图1A中指示的空隙VA。
就这点而言，密封构件800可以将封装件衬底500与散热构件700更牢固地粘附和/或进一步保护第一半导体芯片100和/或第二半导体芯片200免受振动、机械冲击和/或污染。
在一些实施例中，第二密封构件800可以包括例如环氧模制化合物和树脂中的至少一种。即，密封构件800可以包括与模制构件300基本相同的材料，但不限于此。
参照图5，半导体封装件50可以可替代地包括散热构件705。
这里，散热构件705可以包括下结构715和上结构725，其中，下结构715从封装件衬底500竖直地延伸到上结构725，以便于支撑上结构725和/或与上结构725构成单一整体。
散热构件705的上结构725可以包括其中可以形成有微沟道和/或微柱的冷却空间725CS。因此，冷却空间725CS可以与第一半导体芯片100和/或第二半导体芯片的相应的上表面100S和200S热连接(例如，以影响热交换的方式接触)。还可以连接散热构件705的上结构725以允许流体入口730与流体出口740之间的流体传递。
图6是示出根据本发明构思的实施例的图1A的半导体封装件10以及冷却系统CS的组合的截面图。
参照图6，冷却系统CS可以关于半导体封装件10设置在外部。例如，冷却系统CS可以设置在半导体封装件10的上部上。
假设冷却系统CS使用超纯水作为冷却剂CT，冷却系统CS可以包括便于冷却剂CT的传递(或流动)的水冷却泵910和散热器920。
这里，应注意，一种或多种添加剂可以与超纯水一起被包括在冷却剂CT中。这样的添加剂可以包括例如表面活性剂、腐蚀抑制剂、防冻剂和有助于导热性的纳米颗粒。
在一些实施例中，包括水冷却泵910和散热器920的冷却系统CS可以通过分别连接到散热构件700的流体入口730和流体出口740的管道系统来连接。例如，第一接口管道911可以连接到流体入口730，第二接口管道921可以连接到流体出口740。
如由图6中的箭头大致指示的，用于冷却剂CT的传递(或流动)路径可以通过管道系统从水冷却泵910延伸到散热构件700。沿着该冷却剂传递路径，冷却剂CT移动通过散热构件700的上结构720中的第一冷却区域721和第二冷却区域722以及上微沟道720C2和下微沟道720C1。作为该冷却剂CT流动的结果，冷却剂CT与第一半导体芯片100和第二半导体芯片200的上表面100S和200S热接触，从而直接冷却第一半导体芯片100和第二半导体芯片200。最后，冷却剂CT通过管道系统从流体出口740流入散热器920(例如，热散发器)中，其中，冷却剂CT可以被冷却到期望的温度。
利用具有半导体封装件10的冷却系统CS的前述配置，在没有损坏半导体封装件10或包括半导体封装件10的电子装置的严重风险的情况下，可以增大半导体封装件10内的各种半导体芯片的操作速度(例如，施加的时钟速度)、操作持续时间和/或以各种方式施加到半导体封装件10的电源电压。即，可以进行前述操作变化(例如，作为选择的示例)中的一个或全部(其中的每一个倾向于提高半导体封装件10的操作温度)，因为冷却系统CS能够有效地排放否则积累在半导体封装件10中的导致的热能增加。
实际上，由于存在散热构件700和冷却系统CS，半导体封装件10的内部温度可以(被设计为和/或被运行为)高于传统的比较半导体封装件的内部温度。即，当冷却剂CT流经第一半导体芯片100和第二半导体芯片200的上表面100S和200S时，在冷却剂CT与第一半导体芯片100和第二半导体芯片200之间发生热交换，从而减小半导体封装件10的总热能负荷。然后可以使用(例如)散热器920从外部冷却由该热交换导致的被加热的冷却剂，直至该被加热的冷却剂达到可接受的温度为止，此时，冷却剂可以再循环通过冷却系统CS和半导体封装件10。
在一些实施例中，根据本发明构思的实施例的半导体封装件可以被设计为使得可以在散热构件700的可接近的上部处容易地进行冷却系统CS与散热构件700的连接。
此外，密封构件600可以形成在第一半导体芯片100和第二半导体芯片200与模制构件300之间的界面上(或者沿着第一半导体芯片100和第二半导体芯片200与模制构件300之间的界面延伸)，从而确保优异的防水(或防液体冷却剂)特性。
在本发明构思的一些实施例中，冷却系统CS可以是使用超纯水的水冷系统，从而以良好的经纪价值提供优异的冷却性能。
图7A和图7B是示出可以被包含在图6的半导体装置中的可替代的水平LVA和LVB的相应的平面图。
参照图7A和图7B，作为包括下微沟道720C1和上微沟道720C2的竖直重叠的图案的微沟道720C以及微柱720P的结果，可以在冷却剂CT的流动中引起涡流生成。
在水平LVA中，用于冷却剂CT的涡流生成可以主要发生在下微沟道720C1和上微沟道720C2相交的点处。此外，在水平LVB中，涡流生成主要发生在横向相邻的微柱720P之间的空间中。因此，可以调整微沟道720C的尺寸和布局以及微柱720P的尺寸和布局，以在通过冷却系统CS传递冷却剂CT的整个过程中使冷却剂CT的搅动最大化。
冷却剂CT的这样的搅动(例如，作为一个示例的涡流移动)增强了第一半导体装置100和第二半导体芯片200的上表面100S和200S之间的热交换，从而改善了关于半导体封装件10的冷却系统CS的效率。在一些实施例中，散热构件700的上结构720可以包括冷却剂CT可以流动的循环空间，从而进一步增强冷却剂CT的搅动。
图8是示出根据本发明构思的实施例的半导体封装件和冷却系统的制造方法的一个示例的流程图。
参照图8，可以在插入件上安装第一半导体芯片和第二半导体芯片(S110)。然后可以在封装件衬底上安装包括第一半导体芯片和第二半导体芯片的插入件(S120)。可以在第一半导体芯片和第二半导体芯片的上部上形成密封构件，并且可以将模制构件形成为围绕第一半导体芯片和第二半导体芯片(S130)。可以在封装件衬底的上部上设置(或定位)散热构件，以覆盖第一半导体芯片和第二半导体芯片(S140)。然后，可以向与密封构件接触的散热构件施加压力(S150)。然后，可以将冷却系统连接到散热构件(S160)。
在下文中将关于图9A至图9F进一步描述图8的方法。
图9A至图9F是进一步示出根据本发明构思的实施例的半导体封装件和冷却系统的制造方法的相关截面图。
参照图9A，可以在插入件400上安装第一半导体芯片100和第二半导体芯片200。
这里，可以首先单独地制造执行不同的功能的第一半导体芯片100和第二半导体芯片200。然后，可以在插入件400的上部上安装所制造的第一半导体芯片100和第二半导体芯片200，并且可以将模制构件300形成为基本围绕第一半导体芯片100和第二半导体芯片200。
模制构件300可以暴露出第一半导体芯片100和第二半导体芯片200的上表面100S和200S。因此，模制构件300的上表面300S以及第一半导体芯片100和第二半导体芯片200的上表面100S和200S可以共面。
插入件400可以用于机械地支撑和/或电连接第一半导体芯片100和第二半导体芯片200。可以在插入件400的下表面上形成内部连接端子450。
参照图9B，可以使用可以以各种方式连接到封装件衬底500的上表面上的元件和/或部件的内部连接端子450在封装件衬底500上安装包括第一半导体芯片100和第二半导体芯片200的插入件400。
然后，可以在插入件400与封装件衬底500之间形成底部填充件UF，使得底部填充件UF插设在插入件400与封装件衬底500之间，并且基本围绕内部连接端子450。
假设封装件衬底500是PCB，可以通过以下步骤来实施主体部分501：将诸如热固性树脂、诸如阻燃剂4(FR-4)的环氧树脂、双马来酰亚胺三嗪(BT)、味之素复合膜(ABF)或酚醛树脂等的聚合物材料压缩至特定厚度以形成薄的形状，用铜箔涂覆一个或两个表面，然后通过图案化形成作为电信号的传输路径的布线。
这里，PCB可以被划分为其中布线仅形成在一侧上的单侧PCB和其中布线形成在两侧上的双侧PCB。另外，可以通过使用预浸料作为绝缘体在三个或更多个层中形成铜箔，可以根据所形成的铜箔的层数来形成三个或更多个布线，因此可以实施多层的PCB。
参照图9C，可以在第一半导体芯片100和第二半导体芯片200以及围绕第一半导体芯片100和第二半导体芯片200的模制构件300的上部上设置密封构件600，以选择性地暴露出第一半导体芯片100和第二半导体芯片200的上表面100S和200S。
可以将密封构件600设置为密封第一半导体芯片100和第二半导体芯片200与模制构件300之间的界面，以便于防止水分或湿气的渗入。
密封构件600可以覆盖模制构件300的边缘区域以及第一半导体芯片100和第二半导体芯片200的上表面100S和200S，并且可以暴露出上表面100S和200S的中心区域。在一些实施例中，可以将密封构件600的侧壁设置为与模制构件300的侧壁竖直地对准。
密封构件600可以包括粘合剂，以便于使用粘合剂将密封构件600固定到第一半导体芯片100和第二半导体芯片200以及模制构件300。因此，可以进一步增强密封构件600的密封作用。
参照图9D，可以在封装件衬底500的上部上设置散热构件700，以覆盖第一半导体芯片100和第二半导体芯片200。
散热构件700可以包括下结构710和上结构720，其中，下结构710可以与上结构720构成单一整体，以支撑上结构720。上结构720可以通过下结构710在第一半导体芯片100和第二半导体芯片200的上部上设置在特定位置处。
散热构件700可以包括具有高机械强度和高导热性的材料。如此，包括导热材料的散热构件700可以具有消散由第一半导体芯片100和第二半导体芯片200生成的热量的功能。另外，散热构件700的下结构710和上结构720可以包括相同的材料，并且具有矩形圆柱形状，并且该相同的材料可以是具有耐腐蚀性的金属材料。
参照图9E，可以向散热构件700施加压力，使得密封构件600和散热构件700彼此牢固地接触。
散热构件700可以与插入件400以及第一半导体芯片100和第二半导体芯片200间隔开以形成空隙(或空的空间)VA，并且可以接触密封构件600的上表面。
可以将外部连接端子550附接到封装件衬底500的凸块焊盘540。可以通过经由外部连接端子550将半导体封装件10电连接到以下将描述的电子装置1000(参见图10)的主板1010(参见图10)或系统板来安装半导体封装件10。
参照图9F，可以在散热构件700上设置冷却系统CS。
可以在散热构件700的上部上设置包括通过管道系统连接的水冷却泵910和散热器920的冷却系统CS。第一接口管道911可以连接到流体入口730，第二接口管道921可以连接到流体出口740。
在图9F中，箭头指示用于冷却剂CT的流体传递(或流动)路径。可以通过第一接口管道911将冷却剂CT从水冷却泵910泵出到半导体封装件10中。在冷却剂CT冷却半导体封装件10之后，冷却剂CT可以通过第二接口管道921进入散热器920的内部。
图10是示出根据本发明构思的实施例的包括半导体封装件的电子装置1000的框图。
参照图10，电子装置1000可以容纳主板1010。芯片组1020、网络1030和其它部件1040可以物理地连接到和/或电连接到主板1010。芯片组1020、网络1030和其它部件1040可以与以下将描述的其它电子部件结合以形成各种信号线1090。
芯片组1020可以包括存储器芯片(诸如易失性存储器、非易失性存储器和闪速存储器)、应用处理器芯片(诸如中央处理器、图形处理器、数字信号处理器、加密处理器、微处理器和微控制器)、模数转换器、逻辑芯片(诸如专用IC(ASIC))等。另外，可以包括其它类型的芯片相关的电子部件。此外，这些芯片组1020可以彼此结合。
网络1030可以包括WiFi(IEEE 802.11家族等)、WiMAX(IEEE802.16家族等)、IEEE802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPS、GPRS、CDMA、TDMA、DECT、蓝牙、3G、4G、5G以及如之后指定的任何其它有线或无线协议。另外，可以包括许多其它的有线和无线标准或协议中的任何一种。此外，网络1030可以与芯片组1020结合。
其它部件1040可以包括高频电感器、铁氧体电感器、功率电感器、铁氧体磁珠、低温共烧陶瓷(LTCC)、电磁干扰(EMI)滤波器、多层陶瓷电容器(MLCC)等。另外，可以包括用于各种其它目的的无源部件。额外地，其它部件1040可以与芯片组1020和/或网络1030结合。
根据电子装置1000的类型，电子装置1000可以包括可以或可以不物理地连接到和/或电连接到主板1010的其它电子部件。其它电子部件可以包括例如相机1050、天线1060、显示器1070、电池1080、音频编解码器(未示出)、视频编解码器(未示出)、功率放大器(未示出)、罗盘(未示出)、加速度计(未示出)、陀螺仪(未示出)、扬声器(未示出)、大容量存储装置(未示出)、光盘(CD)(未示出)和数字多功能盘(DVD)(未示出)等。另外，可以根据电子装置1000的类型包括用于各种目的的电子部件。
电子装置1000可以包括智能电话、个人数字助理、数字视频相机、数字静态相机、网络系统、以及计算机、监视器、平板电脑、膝上型计算机、上网本、电视机、视频游戏、智能手表等。另外，电子装置1000可以是处理数据的任何其它电子装置。
以上参照图1A至图5描述的根据本发明构思的实施例的半导体封装件10、20、30、40和50可以应用于如上所述的用于各种目的的电子装置1000。
图11是示出根据本发明构思的实施例的半导体封装件1100的框图。
参照图11，半导体封装件1100可以包括微处理器单元(MPU)1110、存储器1120、接口1130、图像处理单元(GPU)1140、功能块1150、以及将MPU 1110、存储器1120、接口1130、GPU 1140和功能块1150连接的总线1160。
半导体封装件1100可以包括MPU 1110和GPU 1140两者，或者可以仅包括该两者中的一者。
MPU 1110可以包括核心和高速缓冲存储器。例如，MPU 1110可以包括多核心。多核心中的每个核心可以具有相同的或不同的性能。另外，可以同时激活多核心中的每个核心，或者可以在不同的时间激活多核心中的每个核心。
存储器1120可以存储由功能块1150在MPU 1110的控制下执行的处理的结果。接口1130可以与外部装置交换信息或信号。GPU 1140可以执行图形功能。例如，GPU 1140可以执行视频编解码或处理3D图形。功能块1150可以执行各种功能。例如，当半导体封装件1100是在移动装置中使用的应用处理器时，功能块1150中的一些可以执行通信功能。
半导体封装件1100可以包括以上参照图1A至图5描述的根据本发明构思的实施例的半导体封装件10、20、30、40和50中的任何一个。
尽管已经参照本发明构思的实施例具体示出并描述了本发明构思，但是将理解，在不脱离所附权利要求的精神和范围的情况下，可以做出形式和细节上的各种改变。

Claims (20)

1.一种半导体封装件，包括：
封装件衬底；
插入件，其设置在所述封装件衬底上；
半导体芯片，其安装在所述插入件上；
模制构件，其位于所述插入件上，并且围绕所述半导体芯片；
第一密封构件，其位于所述模制构件上；以及
散热构件，其位于所述封装件衬底上，并且覆盖所述插入件、所述半导体芯片和所述第一密封构件，
其中，所述散热构件包括下结构和上结构，所述下结构接触所述封装件衬底的上表面，所述上结构位于所述下结构上，在所述第一密封构件上方延伸，并且包括微沟道和位于所述微沟道上的微柱。
2.根据权利要求1所述的半导体封装件，其中，所述第一密封构件沿着所述半导体芯片与所述模制构件之间的界面延伸。
3.根据权利要求2所述的半导体封装件，其中，所述第一密封构件覆盖所述模制构件的上表面，覆盖所述半导体芯片的外边缘，并且暴露出所述半导体芯片的上表面的相应的中心区域。
4.根据权利要求1所述的半导体封装件，其中，所述散热构件的所述下结构和所述上结构包括提供耐腐蚀性的相同材料并且构成具有矩形圆柱形状的单一整体。
5.根据权利要求4所述的半导体封装件，其中，所述下结构竖直地支撑所述上结构，并且与所述插入件和所述半导体芯片横向地间隔开。
6.根据权利要求4所述的半导体封装件，其中，所述上结构的厚度在1μm至2000μm的范围内，并且所述第一密封构件的厚度在1μm至300μm的范围内。
7.根据权利要求1所述的半导体封装件，其中，所述微沟道包括下微沟道和上微沟道，所述下微沟道在第一水平方向上延伸，所述上微沟道在与所述第一水平方向交叉的第二水平方向上延伸。
8.根据权利要求7所述的半导体封装件，其中，所述上结构包括流体入口和流体出口，
所述流体入口、所述上微沟道、所述下微沟道和所述流体出口互连以形成冷却空间，并且
所述冷却空间热连接到所述半导体芯片的相应的上表面。
9.根据权利要求1所述的半导体封装件，其中，所述半导体芯片包括执行第一功能的第一半导体芯片以及各自执行与所述第一功能不同的第二功能的多个第二半导体芯片，
所述第一半导体芯片的上表面和所述多个第二半导体芯片的上表面共面，并且
所述多个第二半导体芯片之中的第二半导体芯片在所述第一半导体芯片周围横向地布置。
10.根据权利要求1所述的半导体封装件，还包括：
第二密封构件，其位于所述散热构件的下结构的内侧壁和所述模制构件的外侧壁以及所述封装件衬底的外边缘之间。
11.一种半导体封装件，包括：
安装在插入件上的第一半导体芯片和第二半导体芯片，其中，所述第一半导体芯片和所述第二半导体芯片中的每一个包括有源表面和无源表面；
模制构件，其位于所述插入件上，并且围绕所述第一半导体芯片和所述第二半导体芯片；
密封构件，其位于所述模制构件的上表面上，沿着所述第一半导体芯片的无源表面的边缘设置，沿着所述第二半导体芯片的无源表面的边缘设置，暴露出所述第一半导体芯片的无源表面的第一中心区域，并且暴露出所述第二半导体芯片的无源表面的第二中心区域；以及
散热构件，其位于所述密封构件上，覆盖所述模制构件、所述第一半导体芯片和所述第二半导体芯片，并且包括热连接到所述第一中心区域和所述第二中心区域的冷却剂传递路径，
其中，所述冷却剂传递路径包括微沟道和微柱中的至少一个。
12.根据权利要求11所述的半导体封装件，其中，所述密封构件沿着所述模制构件与所述第一半导体芯片之间的界面并且沿着所述模制构件与所述第二半导体芯片之间的界面设置。
13.根据权利要求12所述的半导体封装件，其中，所述模制构件的外侧壁和所述密封构件的外侧壁竖直地对准。
14.根据权利要求11所述的半导体封装件，其中，所述密封构件包括粘合剂和防水材料。
15.根据权利要求14所述的半导体封装件，其中，所述密封构件的下表面通过所述粘合剂粘附到所述第一半导体芯片的上表面和所述第二半导体芯片的上表面，并且
所述密封构件的上表面粘附到所述散热构件的下表面。
16.一种半导体封装件，包括：
封装件衬底；
插入件，其设置在所述封装件衬底上；
半导体芯片，其安装在所述插入件上；
模制构件，其位于所述插入件上，并且围绕所述半导体芯片；
密封构件，其沿着所述模制构件与所述半导体芯片之间的界面延伸；以及
散热构件，其位于所述封装件衬底上，连接到冷却系统，并且覆盖所述插入件、所述半导体芯片和所述密封构件，
其中，所述散热构件包括：
冷却剂入口，其通过所述散热构件的上表面暴露；
冷却剂出口，其通过所述散热构件的上表面暴露；以及
冷却剂传递路径，其在所述冷却剂入口与所述冷却剂出口之间延伸，并且被配置为将冷却剂热连接到所述半导体芯片的相应的上表面的中心部分。
17.根据权利要求16所述的半导体封装件，其中，所述冷却剂传递路径包括微沟道和微柱中的至少一个，并且所述冷却剂包括超纯水。
18.根据权利要求17所述的半导体封装件，其中，所述冷却剂传递路径包括微沟道和设置在所述微沟道上的微柱。
19.根据权利要求16所述的半导体封装件，其中，所述冷却系统包括连接到所述冷却剂入口的水冷却泵和连接到所述冷却剂出口的散热器。
20.根据权利要求16所述的半导体封装件，还包括：
至少一个涂层，其位于所述半导体芯片的所述相应的上表面上，
其中，所述冷却剂直接接触所述至少一个涂层。
CN202211220578.9A 2021-10-14 2022-10-08 半导体封装件和制造该半导体封装件的方法 Pending CN115985902A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0136890 2021-10-14
KR1020210136890A KR20230053415A (ko) 2021-10-14 2021-10-14 반도체 패키지 및 이의 냉각 시스템

Publications (1)

Publication Number Publication Date
CN115985902A true CN115985902A (zh) 2023-04-18

Family

ID=85961802

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211220578.9A Pending CN115985902A (zh) 2021-10-14 2022-10-08 半导体封装件和制造该半导体封装件的方法

Country Status (4)

Country Link
US (1) US20230124783A1 (zh)
KR (1) KR20230053415A (zh)
CN (1) CN115985902A (zh)
TW (1) TW202333340A (zh)

Also Published As

Publication number Publication date
KR20230053415A (ko) 2023-04-21
TW202333340A (zh) 2023-08-16
US20230124783A1 (en) 2023-04-20

Similar Documents

Publication Publication Date Title
CN108573936B (zh) 半导体封装
US10170456B2 (en) Semiconductor packages including heat transferring blocks and methods of manufacturing the same
KR102005313B1 (ko) 반도체 장치
KR101639989B1 (ko) 윈도우 인터포저를 갖는 3d 집적 회로 패키지
US11933555B2 (en) Heat dissipation device having anisotropic thermally conductive sections and isotropic thermally conductive sections
US20140015119A1 (en) Semiconductor device/electronic component mounting structure
US11688665B2 (en) Thermal management solutions for stacked integrated circuit devices
US11302599B2 (en) Heat dissipation device having a thermally conductive structure and a thermal isolation structure in the thermally conductive structure
US11482472B2 (en) Thermal management solutions for stacked integrated circuit devices
US20190385931A1 (en) Thermal management solutions for stacked integrated circuit devices
TW201415587A (zh) 半導體裝置的熱能管理結構及其製造方法
JP2023507050A (ja) 積層ボトムダイの冷却を改善する熱伝導スラグ／アクティブダイ
TW201622023A (zh) 用以形成高密度穿模互連的方法
KR20210071818A (ko) 재구성된 웨이퍼 조립체
KR20180069636A (ko) 반도체 메모리 소자 및 이를 구비하는 칩 적층 패키지
US10361141B2 (en) Semiconductor packages relating to thermal transfer plate and methods of manufacturing the same
KR101096455B1 (ko) 방열 유닛 및 그 제조방법과 이를 이용한 스택 패키지
US11670561B2 (en) 3D buildup of thermally conductive layers to resolve die height differences
US11482471B2 (en) Thermal management solutions for integrated circuit packages
US20230130935A1 (en) Skip level vias in metallization layers for integrated circuit devices
US20230187424A1 (en) Fan-out semiconductor package
CN115985902A (zh) 半导体封装件和制造该半导体封装件的方法
US11817423B2 (en) Double-sided substrate with cavities for direct die-to-die interconnect
CN113013116A (zh) 封装环绕散热器
US20200043829A1 (en) Thermal management solutions for stacked integrated circuit devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication