TW202333340A - 半導體封裝 - Google Patents

半導體封裝 Download PDF

Info

Publication number
TW202333340A
TW202333340A TW111138530A TW111138530A TW202333340A TW 202333340 A TW202333340 A TW 202333340A TW 111138530 A TW111138530 A TW 111138530A TW 111138530 A TW111138530 A TW 111138530A TW 202333340 A TW202333340 A TW 202333340A
Authority
TW
Taiwan
Prior art keywords
semiconductor
semiconductor wafer
semiconductor package
heat dissipation
coolant
Prior art date
Application number
TW111138530A
Other languages
English (en)
Inventor
金載春
金泰煥
柳勝杰
李應彰
鄭起旭
趙聖恩
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202333340A publication Critical patent/TW202333340A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16148—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一種半導體封裝，包括：封裝基板；中介層，設置於封裝基板上；半導體晶片，安裝於中介層上；模製構件，位於中介層上且環繞半導體晶片；第一密封構件，位於模製構件上；以及散熱構件，位於封裝基板上且覆蓋中介層、半導體晶片及第一密封構件，其中散熱構件包括下部結構及上部結構，下部結構接觸封裝基板的上表面，上部結構位於下部結構上、在第一密封構件之上延伸且包括微通道及位於微通道上的微柱。

Description

半導體封裝
[相關申請案的交叉參考] 本申請案主張於2021年10月14日在韓國智慧財產局提出申請的韓國專利申請案第10-2021-0136890號的優先權，所述韓國專利申請案的標的物特此全文併入本案供參考。
本發明概念是有關於一種半導體封裝及用於半導體封裝的冷卻系統。更具體而言，本發明概念是有關於一種包括設置於單個半導體中的不同類型的半導體晶片的系統級封裝（system-in-package）裝置及其冷卻系統。
電子產品（尤其是可攜式電子裝置）的演進的特徵是功能得到擴充且實體大小及重量減小。該些市場（或消費者）驅動因素對當代及新興的電子組件（例如，半導體裝置）的組成組件提出相當高的要求。即，為滿足對於減小大小/重量且對功能進行擴充的期望，半導體裝置必須在減小整體大小（例如，體積）的情況下提供對大量資料的處理能力。
因此，存在對於單個半導體封裝內的多個半導體晶片的高積體密度及可靠的封裝的持續需求。實際上，在一些應用中，在大小有限的半導體封裝內提供半導體晶片與用於半導體封裝的冷卻系統的高效排列正變得越來越必要。
本發明概念的實施例提供一種由於使用超純水作為冷卻劑而表現出改善的冷卻效能的半導體封裝。本發明概念的實施例亦提供一種位於大小有限的半導體封裝內的半導體晶片與用於半導體封裝的改善的冷卻系統的高效排列。
然而，熟習此項技術者在考量以下實施方式及申請專利範圍後應理解，本發明概念的各種實施例所解決的問題並非僅限於上述問題。
根據本發明概念的態樣，一種半導體封裝可包括：封裝基板；中介層，設置於封裝基板上；半導體晶片，安裝於中介層上；模製構件，位於中介層上且環繞半導體晶片；第一密封構件，位於模製構件上；以及散熱構件，位於封裝基板上且覆蓋中介層、半導體晶片及第一密封構件，其中散熱構件包括下部結構及上部結構，下部結構接觸封裝基板的上表面，且上部結構位於下部結構上、在第一密封構件之上延伸且包括微通道及位於微通道上的微柱。
根據本發明概念的態樣，一種半導體封裝可包括：第一半導體晶片及第二半導體晶片，安裝於中介層上，其中第一半導體晶片與第二半導體晶片中的每一者包括主動表面及非主動表面；模製構件，位於中介層上且環繞第一半導體晶片及第二半導體晶片；密封構件，位於模製構件的上表面上，沿第一半導體晶片的非主動表面的邊緣設置，沿第二半導體晶片的非主動表面的邊緣設置，暴露出第一半導體晶片的非主動表面的第一中心區，且暴露出第二半導體晶片的非主動表面的第二中心區；以及散熱構件，位於密封構件上，覆蓋模製構件、第一半導體晶片及第二半導體晶片，且包括熱連接至第一中心區及第二中心區的冷卻劑傳輸路徑，其中冷卻劑傳輸路徑包括微通道及微柱中的至少一者。
根據本發明概念的態樣，一種半導體封裝可包括：封裝基板；中介層，設置於封裝基板上；半導體晶片，安裝於中介層上；模製構件，位於中介層上且環繞半導體晶片；密封構件，沿模製構件與第一半導體晶片之間的介面延伸且沿模製構件與第二半導體晶片之間的介面延伸；以及散熱構件，位於封裝基板上，連接至冷卻系統且覆蓋中介層、半導體晶片及密封構件，其中散熱構件包括：冷卻劑入口埠，經由散熱構件的上表面被暴露出；冷卻劑出口埠，經由散熱構件的上表面被暴露出；以及冷卻劑傳輸路徑，在冷卻劑入口埠與冷卻劑出口埠之間延伸，且被配置成將冷卻劑熱連接至第一半導體晶片的上表面的中心部分及第二半導體晶片的上表面的中心部分。
根據本發明概念的態樣，一種用於半導體封裝的製造方法可包括：將第一半導體晶片及第二半導體晶片安裝至中介層；將包括第一半導體晶片及第二半導體晶片的中介層安裝至封裝基板；在中介層上形成模製構件以環繞第一半導體晶片及第二半導體晶片；在模製構件的上表面上以及第一半導體晶片及第二半導體晶片的各自的上部部分上形成密封構件；將散熱構件定位於密封構件的上表面上，以覆蓋中介層、第一半導體晶片、第二半導體晶片及模製構件；向與密封構件的上表面接觸的散熱構件施加壓力；以及將冷卻系統連接至散熱構件。
在書面說明及圖式通篇中，使用相同的參考編號及標籤來表示相同或相似的元件、組件、方法步驟及/或特徵。在書面說明通篇中，可使用某些幾何用語來強調關於本發明概念某些實施例的元件、組件及/或特徵之間的相對關係。熟習此項技術者應認識到，此種幾何用語是相對性質的，在描述性的關係（descriptive relationship）方面是任意的及/或是針對所例示實施例的態樣。幾何用語可包括例如：高度（height）/寬度（width）；垂直的（vertical）/水平的（horizontal）；頂部的（top）/底部的（bottom）；更高的（higher）/更低的（lower）；更近的（closer）/更遠的（farther）；更厚的（thicker）/更薄的（thinner）；靠近（proximate）/遠離（distant）；上方的（above）/下方的（below）；位於…之下（under）/位於…之上（over）；上部的（upper）/下部的（lower）；中心（center）/側面（side）；周圍（surrounding）；上覆於…上（overlay）/下伏…下（underlay）；等等。
圖1A是示出根據本發明概念的實施例的半導體封裝10的剖視圖，且圖1B至圖1H是示出圖1A所示半導體封裝10的不同水平高度（例如，LV1、LV2、LV3、LV4、LV5、LV6及LV7）的各自的平面圖。
參照圖1A及圖1B至圖1H，半導體封裝10可包括一或多個第一半導體晶片100、一或多個第二半導體晶片200、模製構件300、中介層400、封裝基板500、密封構件600及散熱構件700。
第一半導體晶片100與第二半導體晶片200可實行不同的功能，且可以各種方式排列於封裝基板500上。舉例而言，第一半導體晶片100與第二半導體晶片200可在第一水平（或X）方向及/或第二水平（或Y）方向上並排地排列。如例如圖1B中所示，在第一半導體晶片100周圍可在側向上（例如，在第一水平方向及第二水平方向中的至少一者上）排列有多個（例如，四個）第二半導體晶片200。
在此方面，第一半導體晶片100可為邏輯晶片（例如，包括一或多個邏輯電路及/或訊號處理電路的半導體晶片）。此處，邏輯電路可包括例如：反相器、正反器、及（AND）元件、或（OR）元件、反及（NAND）元件、反或（NOR）元件、異或（XOR）元件以及與或（NXOR）元件。訊號處理電路可包括例如：類比訊號處理電路、類比-數位（analog-to-digital，A/D）轉換電路、數位訊號處理電路、暫存器、鎖存器、控制電路等。
在一些實施例中，第一半導體晶片100可被實施為微處理器、圖形處理器、訊號處理器、網路處理器、晶片組、音訊編解碼器（audio codec）、視訊編解碼器（video codec）、應用處理器、系統晶片（system on chip，SoC）等。
第二半導體晶片200可包括揮發性記憶體晶片及/或非揮發性記憶體晶片。揮發性記憶體晶片可為例如動態隨機存取記憶體（random access memory，RAM）（dynamic RAM，DRAM）、靜態RAM（static RAM，SRAM）或閘流體RAM（thyristor RAM，TRAM）。非揮發性記憶體晶片可為例如快閃記憶體、磁性RAM（magnetic RAM，MRAM）、自旋轉移矩MRAM（spin-transfer torque MRAM，STT-MRAM）、鐵電RAM（ferroelectric RAM，FRAM）、相變RAM（phase change RAM，PRAM）或電阻RAM（resistive RAM，RRAM）。
在一些實施例中，第二半導體晶片200中的每一者可為包括能夠合併資料的多個記憶體晶片的記憶體小晶片（chiplet）。在一些實施例中，第二半導體晶片200中的每一者可為高頻寬記憶體（high bandwidth memory，HBM）晶片。
參照圖1A，第一半導體晶片100可包括第一半導體基板101、第一半導體配線層110、第一連接接墊140及第一連接構件150。
第一半導體晶片100可包括單個片，且所述單個片可被配置為第一半導體基板101。第一半導體基板101（例如，晶圓）可包括主動表面及相對的非主動表面。此處，第一半導體基板101的非主動表面可為第一半導體晶片100的經由模製構件300被暴露出的上表面100S。
在一些實施例中，第一半導體基板101可包含矽（Si）（例如，晶體矽、複晶矽及/或非晶矽）。作為另外一種選擇或附加地，第一半導體基板101可包含鍺（Ge）、碳化矽（SiC）、砷化鎵（GaAs）、砷化銦（InAs）及/或磷化銦（InP）。
在一些實施例中，第一半導體基板101可為絕緣體上矽（silicon on insulator，SOI）結構，且可包括埋入式氧化物（buried oxide，BOX）層。在一些實施例中，第一半導體基板101可包括導電區（例如，選擇性地摻雜有一或多種雜質的阱區或阱結構）。此外，第一半導體基板101可更包括各種隔離結構，例如淺溝槽隔離（shallow trench isolation，STI）結構。
第一半導體配線層110可設置於第一半導體基板101的主動表面上，且可電性連接至位於第一半導體配線層110上的第一連接接墊140。第一半導體配線層110可經由第一連接接墊140電性連接至第一連接構件150。第一連接接墊140可包含例如鋁（Al）、銅（Cu）、鎳（Ni）、鎢（W）、鉑（Pt）及金（Au）中的至少一者。
第一連接構件150可被設置成對第一半導體晶片100與中介層400進行電性連接。第一連接構件150可為附接至第一連接接墊140的焊料球。焊料球可包含例如Au、Ag、Cu、Al及錫（Sn）中的至少一者。在一些實施例中，焊料球可使用例如以下中的任一者來連接至第一連接接墊140：熱壓縮（thermo compression）連接方法、超音波連接方法及熱聲（thermo sonic）連接方法。
可經由第一連接構件150自外部提供與第一半導體晶片100的操作相關聯的一或多個控制訊號、電源訊號及/或接地訊號。讀取資料（例如，自記憶體檢索到的資料）可在被提供至外部電路之前臨時儲存於第一半導體晶片100中，且寫入資料（例如，欲寫入至記憶體的資料）可在自外部電路接收到時臨時儲存於第一半導體晶片100中。
第二半導體晶片200中的每一者可包括第二半導體基板201、第二半導體配線層210、第二上部連接接墊220、第二貫穿電極（through electrode）230及第二下部連接接墊240以及第二連接構件250。
第二半導體晶片200中的每一者可包括多個片，其中所述片中的每一者可被配置為第二半導體基板201。第二半導體基板201中的每一者可被配置為在垂直方向上堆疊（例如，在垂直（或Z）方向上堆疊）的一組晶片。第二半導體基板201中的每一者可實質上相同。即，第二半導體晶片200中的每一者可具有堆疊結構，使得所述片中的每一者均作為能夠合併資料的記憶體晶片進行操作。
第二半導體基板201中的每一者可包括主動表面及相對的非主動表面。此處，第二半導體基板201之中的最上部層的非主動表面可為第二半導體晶片200的經由模製構件300被暴露出的上表面200S。除最上部層以外，第二半導體基板201的其餘部分可包括穿透第二半導體基板201的其餘部分的第二貫穿電極230。此處，舉例而言，第二貫穿電極230中的每一者可為矽穿孔（through silicon via，TSV）。
第二上部連接接墊220及第二下部連接接墊240可分別連接且電性連接至第二貫穿電極230的上端及下端。此外，第二下部連接接墊240可電性連接至位於第二半導體基板201的主動表面上的第二半導體配線層210。第二半導體配線層210可經由第二下部連接接墊240而電性連接至第二連接構件250。
第二連接構件250可接觸第二半導體基板201的最下部層，以對第二半導體晶片200及中介層400進行電性連接。在一些實施例中，第二連接構件250可為相應地附接至第二下部連接接墊240的焊料球。
可經由第二連接構件250以各種方式自外部源接收與第二半導體晶片200的操作相關聯的多個控制訊號、命令訊號、電源訊號、接地訊號及/或位址訊號中的一者。可自外部電路接收欲儲存於第二半導體晶片200中的一或多個寫入資料訊號，及/或可向外部電路提供自第二半導體晶片200檢索到的一或多個讀取資料訊號。
模製構件300可實質上環繞第一半導體晶片100及第二半導體晶片200。即，模製構件300可實質上環繞第一半導體晶片100及第二半導體晶片200中的每一者的側表面及下表面。此處，模製構件300可暴露出第一半導體晶片100的上表面100S及第二半導體晶片200的上表面200S。因此，模製構件300的上表面300S可在第一水平高度LV1處與第一半導體晶片100的上表面100S及第二半導體晶片200的上表面200S實質上共面。
模製構件300可用於保護第一半導體晶片100及第二半導體晶片200免受振動、機械衝擊及/或污染。為實行此種功能，模製構件300可由環氧模製化合物及/或樹脂形成。另外，模製構件300可例如藉由壓縮模製、疊層及/或網版印刷來形成。
第一半導體晶片100及第二半導體晶片200可設置於中介層400上，其中中介層400可以各種方式使第一半導體晶片100與第二半導體晶片200互連。在一些實施例中，中介層400可包括Si基板401及設置於Si基板401上的重佈線結構420。另外，中介層400可更包括：電性連接至重佈線結構420且穿透Si基板401的貫穿電極430、設置於Si基板401的下部部分上且電性連接至貫穿電極430的連接接墊440、以及以各種方式連接至連接接墊440的內部連接端子450。
中介層400可設置於封裝基板500上。此處，封裝基板500可包括印刷電路板（printed circuit board，PCB）、晶圓基板、陶瓷基板、玻璃基板等。在圖1A所示半導體封裝10中，將封裝基板500假定為PCB。封裝基板500可包括設置於本體部分501的下表面上的凸塊接墊540及分別附接至凸塊接墊540的外部連接端子550。因此，可透過經由外部連接端子550對電子裝置1000（參見例如圖10）的主板1010（參見例如圖10）或系統板進行電性連接來安裝半導體封裝10。
底部填充膠UF可形成於中介層400與封裝基板500之間，且可實質上環繞內部連接端子450。底部填充膠UF可包含例如環氧樹脂。在一些實施例中，可附加地形成有非導電膜NCF。
密封構件600可設置於第一半導體晶片100的上部部分及第二半導體晶片200的上部部分以及環繞第一半導體晶片100及第二半導體晶片200的模製構件300上，以暴露出第一半導體晶片100的上表面100S及第二半導體晶片200的上表面200S。
密封構件600沿第一半導體晶片100及第二半導體晶片200與環繞第一半導體晶片100及第二半導體晶片200的模製構件300之間的介面延伸（例如，以對所述介面進行密封），以防止水分或濕氣滲透至介面中。因此，密封構件600可包含具有優異的防水性質的材料。舉例而言，可藉由向聚合物材料（例如，聚胺基甲酸酯、聚四氟乙烯等）添加環氧樹脂或矽樹脂而對密封構件600進行配置。另外，對於一些實施例而言，密封構件600的厚度可介於約1微米至約300微米的範圍內。
密封構件600可覆蓋模製構件300的邊緣區以及第一半導體晶片100的上表面100S及第二半導體晶片200的上表面200S，且上表面100S及上表面200S的中心區可在第二水平高度LV2處經由第一開口區610及第二開口區620被暴露出。在一些實施例中，密封構件600的側壁可被設置成與模製構件300的側壁一致。
在一些實施例中，密封構件600本質上可為黏的，使得密封構件600可被固定至第一半導體晶片100、第二半導體晶片200及模製構件300。因此，可進一步確保密封構件600的嚴密密封。
散熱構件700可依據位置包括下部結構710及上部結構720。下部結構710可在垂直方向上自封裝基板500延伸至上部結構720，對上部結構720進行支撐並與上部結構720構成一個本體（body）。上部結構720可藉由下部結構710而設置於第一半導體晶片100的上部部分及第二半導體晶片200的上部部分上的特定位置處。在散熱構件700中，為在下部結構710的內側壁與密封構件600、模製構件300、中介層400和底部填充膠UF的組合的外側壁之間形成設置於封裝基板500上的空隙（或空的空間）VA，下部結構710可對上部結構720進行支撐，與中介層400以及第一半導體晶片100及第二半導體晶片200間隔開。
在一些實施例中，散熱構件700可包含具有高機械強度及高導熱性的材料。如此一來，包含導熱材料的散熱構件700可良好地起到散失由第一半導體晶片100及/或第二半導體晶片200的操作所產生的熱量的作用。
在一些實施例中，散熱構件700的下部結構710與上部結構720可包含同一種材料（例如，具有高耐腐蝕性的金屬材料），且可具有矩形柱體形狀。舉例而言，散熱構件700可包含例如Cu、Al及不鏽鋼（stainless steel，SUS）中的至少一者，但並非僅限於此。在一些實施例中，散熱構件700的上部結構720的厚度可介於約1微米至約2000微米的範圍內，但並非僅限於此。
熟習此項技術者應自前述內容認識到，散熱構件700可根據半導體封裝10的功能屬性以及整體的實體尺寸及結構而以各種方式進行配置。舉例而言，在一些實施例中，散熱構件700可更包括氣冷（air-cooled）冷卻系統或水冷（water-cooled）冷卻系統。
因此，散熱構件700的上部結構720可具有促進由第一半導體晶片100及/或第二半導體晶片200產生的熱能在半導體封裝10的第三水平高度LV3處向外散失（或向外排出）的結構。舉例而言，上部結構720可具有覆蓋第一半導體晶片100的上表面、第二半導體晶片200的上表面及模製構件300的上表面的平板形狀。然而，第一半導體晶片100的上表面100S及第二半導體晶片200的上表面200S的中心區可經由第一冷卻區721及第二冷卻區722（參見例如圖1D）而保持被暴露出。因此，上部結構720可接觸密封構件600的上表面。此處，在一些實施例中，第一冷卻區721及第二冷卻區722可具有與密封構件600的第一開口區610及第二開口區620（參見例如圖1C）的形狀及/或大小相同的形狀及/或大小。
散熱構件700的上部結構720中可設置（例如，以多層排列）有微通道720C（參見例如圖1E）。舉例而言，微通道720C可包括在半導體封裝10的第四水平高度LV4處在第一水平方向上延伸且在第二水平方向上間隔開的最下部微通道720C1、以及在第五水平高度LV5處在第二水平方向上延伸且在第一水平方向上彼此間隔開的最上部微通道720C2（參見例如圖1E及圖1F）。
散熱構件700可更包括在半導體封裝10的第六水平高度LV6處在上部結構720中充當支撐結構的微柱720P。微柱720P可在第一水平方向及第二水平方向中的至少一者上並排地排列。在此方面，微通道720C與微柱720P的組合可被配置成誘使冷卻劑產生渦旋（參見例如圖6所示元件CT，以下將更詳細地對其進行闡述）。
參照圖1H，在半導體封裝10的第七水平高度LV7處在散熱構件700的上部結構720的上表面中可分別設置有流體（或冷卻劑）入口埠730及流體（或冷卻劑）出口埠740。儘管在圖1H中示出單個流體入口埠730及單個流體出口埠740，然而亦可使用多個流體入口埠730及/或多個流體出口埠740。流體入口埠730及流體出口埠740可被設置於密封構件600的外部。
在散熱構件700的上部結構720中，第一冷卻區721及第二冷卻區722、下部微通道720C1、上部微通道720C2、流體入口埠730與流體出口埠740可以各種方式互連形成延伸（例如）穿過半導體封裝10的第三水平高度LV3、第四水平高度LV4、第五水平高度LV5、第六水平高度LV6及/或第七水平高度LV7的冷卻空間（共同參見例如圖1C、圖1D、圖1F、圖1G及圖1H）。藉由此種方式，可使用冷卻空間自至少第一半導體晶片100的上表面100S及第二半導體晶片200的上表面200S排出熱能。
因此，根據本發明概念的實施例的具有冷卻系統的半導體封裝表現出快速的熱響應時間及優異的熱傳遞能力，使得不會嚴重地發生傳統上與比較性半導體封裝相關聯的過熱問題及熱疲勞問題，藉此使得能夠在大小有限的單個半導體封裝內對多個半導體晶片進行排列及操作。
舉例而言，根據本發明概念的實施例的具有冷卻系統的半導體封裝可對水冷系統與散熱構件的上部部分進行熱連接，同時亦提供對半導體晶片與環繞的模製構件之間的介面（或材料邊界）進行嚴密密封的密封構件。藉由此種方式，可在擁有優異的防液體安全措施的結構中使用液體冷卻劑（例如，超純水）對半導體晶片的上表面進行直接冷卻。
因此，根據本發明概念的實施例的有效散熱構件可藉由防止由於過熱而導致所組成的半導體晶片的效能退化或故障來提高半導體封裝的整體可靠性。另外，根據本發明概念的實施例的散熱構件可藉由防止在所組成的半導體裝置的操作期間由熱能引起的組件的熱疲勞來提高含有此種半導體封裝的電子裝置的整體可靠性。
最終，根據本發明概念的實施例的半導體封裝藉由包括密封構件及促進液體冷卻劑（例如，超純水）的使用的散熱構件而使得能夠在面積有限的半導體封裝內高效地排列多個半導體晶片。藉由此種方式，在包括此種半導體封裝的電子裝置的操作期間，可自半導體封裝高效地且安全地排出潛在的破壞性熱能。
圖2、圖3、圖4及圖5是示出根據本發明概念的實施例的半導體封裝20、半導體封裝30、半導體封裝40及半導體封裝50的各自的剖視圖。此處，將主要針對與圖1A的實施例的材料差異（例如，省略、附加及/或改變的元件）對圖2、圖3、圖4及圖5的實施例進行闡述。
參照圖2，半導體封裝20可附加地包括形成於第一半導體晶片100的上表面100S上的第一塗層100CL、以及形成於第二半導體晶片200的上表面200S上的第二塗層200CL。
在此方面，第一塗層100CL及第二塗層200CL用於進一步散失由第一半導體晶片100及/或第二半導體晶片200的操作所產生的熱能（或熱量）。在一些實施例中，可藉由在第一半導體晶片100的上表面100S及/或第二半導體晶片200的上表面200S上共同形成第一塗層100CL及第二塗層200CL兩者來達成高效的散熱特性。作為另外一種選擇，第一塗層100CL及第二塗層200CL可分別形成於第一半導體基板101的上表面及第二半導體基板201的最上部層的上表面上。
在一些實施例中，第一塗層100CL及第二塗層200CL可包括例如薄膜、膜及/或金屬（例如，Al、Cu或W）帶中的至少一者。
在一些實施例中，為獲得優異的散熱，第一塗層100CL及第二塗層200CL可包含例如環氧樹脂、丙烯酸樹脂及矽樹脂中的至少一者。
在一些實施例中，第一塗層100CL及第二塗層200CL可包含含有導熱填充劑（例如，氧化鋁（Al 2O 3）、氮化硼（BN）、氮化鋁（AlN）及/或金剛石）的樹脂。在此方面，第一塗層100CL及第二塗層200CL可包含可固化材料，例如能夠在約室溫下進行熱固化的樹脂或能夠進行紫外（ultraviolet，UV）固化的樹脂。
參照圖3，半導體封裝30可作為另外一種選擇包括相對較寬密封構件600W。
與圖1A所示密封構件600一樣，圖3所示較寬密封構件600W可覆蓋模製構件300的外邊緣區以及第一半導體晶片100的上表面100S及第二半導體晶片的上表面200S的至少一些部分（例如，使上表面100S及上表面200S的選定的中心區被暴露出）。然而，較寬密封構件600W並非僅延伸至模製構件300的外邊緣，而是可向外延伸超過模製構件300的外側壁。
即，較寬密封構件600W的上表面可被形成為與散熱構件700的上部結構720的下表面接觸，且較寬密封構件600W的外側表面可被形成為與散熱構件700的下部結構710的內側壁接觸。
參照圖4，半導體封裝40可作為另外一種選擇包括第一密封構件600及第二密封構件800。舉例而言，第二密封構件800可用於實質上填入圖1A中所指示的空隙VA。
在此方面，密封構件800可更牢固地將封裝基板500與散熱構件700黏附於一起及/或進一步保護第一半導體晶片100及/或第二半導體晶片200免受振動、機械衝擊及/或污染。
在一些實施例中，第二密封構件800可包含例如環氧模製化合物及樹脂中的至少一者。即，密封構件800可包含與模製構件300實質上相同的材料，但並非僅限於此。
參照圖5，半導體封裝50可作為另外一種選擇包括散熱構件705。
此處，散熱構件705可包括下部結構715及上部結構725，其中為對上部結構725進行支撐及/或與上部結構725構成單一本體，下部結構715在垂直方向上自封裝基板500延伸至上部結構725。
散熱構件705的上部結構725可包括其中可形成有微通道及/或微柱的冷卻空間725CS。因此，冷卻空間725CS可與第一半導體晶片100及/或第二半導體晶片的各自的上表面100S及上表面200S進行熱連接（例如，以引起熱交換的此種方式進行接觸）。亦可對散熱構件705的上部結構725進行連接以使得能夠在流體入口埠730與流體出口埠740之間進行流體傳輸。
圖6是示出根據本發明概念的實施例的圖1A所示半導體封裝10與冷卻系統CS的組合的剖視圖。
參照圖6，冷卻系統CS可相對於半導體封裝10而言設置於外部。舉例而言，冷卻系統CS可設置於半導體封裝10的上部部分上。
假定冷卻系統CS使用超純水作為冷卻劑CT，則冷卻系統CS可包括促進冷卻劑CT的傳輸（或流動）的水冷卻幫浦910及散熱器920。
此處，應注意，冷卻劑CT中的超純水可包括一或多種添加劑。此種添加劑可包括例如有助於導熱性的界面活性劑、腐蝕抑制劑、防凍劑及奈米顆粒。
在一些實施例中，包括水冷卻幫浦910及散熱器920的冷卻系統CS可藉由分別連接至散熱構件700的流體入口埠730及流體出口埠740的管道系統進行連接。舉例而言，第一介面管911可連接至流體入口埠730，且第二介面管921可連接至流體出口埠740。
如圖6中的箭頭大體所指示，冷卻劑CT的傳輸（或流動）路徑可經由管道系統自水冷卻幫浦910延伸至散熱構件700。沿此冷卻劑傳輸路徑，冷卻劑CT移動穿過第一冷卻區721及第二冷卻區722、以及散熱構件700的上部結構720中的上部微通道720C2及下部微通道720C1。作為此冷卻劑CT流動的結果，冷卻劑CT與第一半導體晶片100的上表面100S及第二半導體晶片200的上表面200S進行熱接觸，藉此直接地對第一半導體晶片100及第二半導體晶片200進行冷卻。最終，冷卻劑CT經由管道系統自流體出口埠740流入散熱器920（例如，散熱片（heat spreader））中，冷卻劑CT可在散熱器920中被冷卻至期望的溫度。
使用具有半導體封裝10的冷卻系統CS的前述配置，可增大半導體封裝10內的各種半導體晶片的操作速度（例如，所施加的時脈速度）、操作持續時間及/或以各種方式施加至半導體封裝10的電源電壓，而不會存在對半導體封裝10或包括半導體封裝10的電子裝置造成損壞的嚴重風險。即，由於冷卻系統CS能夠高效地將所得增加的熱能排出（否則會在半導體封裝10中累加），因此可進行前述操作變體中的一者或所有的前述操作變體（例如，作為所選擇的實例）（所述前述操作變體中的每一者均趨於提高半導體封裝10的操作溫度）。
實際上，由於存在散熱構件700及冷卻系統CS，因此半導體封裝10的內部溫度可（被設計成及/或被運行成）高於傳統的比較性半導體封裝的內部溫度。即，當冷卻劑CT流過第一半導體晶片100的上表面100S及第二半導體晶片200的上表面200S時，在冷卻劑CT與第一半導體晶片100及第二半導體晶片200之間會發生熱交換，藉此降低半導體封裝10的整體熱能負載。然後可使用（例如）散熱片920自外部對由於此熱交換所產生的經加熱的冷卻劑進行冷卻，直至所述冷卻劑在冷卻劑可經由冷卻系統CS及半導體封裝10進行再循環的時間點處達到可接受的溫度為止。
在一些實施例中，根據本發明概念的實施例的半導體封裝可被設計使得可容易地在散熱構件700的可接近的上部部分處對冷卻系統CS與散熱構件700進行連接。
此外，密封構件600可形成於第一半導體晶片100及第二半導體晶片200與模製構件300之間的介面上（或者沿所述介面延伸），藉此確保優異的防水（或防液體冷卻劑）特性。
在本發明概念的一些實施例中，冷卻系統CS可為使用超純水的水冷卻系統，藉此以良好的經濟價值提供優異的冷卻效能。
圖7A及圖7B是示出圖6所示半導體裝置中可含有的間隔的水平高度LVA與水平高度LVB的各自的平面圖。
參照圖7A及圖7B，作為微通道720C包括下部微通道720C1與上部微通道720C2在垂直方向上交疊的圖案以及微柱720P的結果，可誘使在冷卻劑CT的流動中產生渦旋。
在水平高度LVA中，冷卻劑CT的渦旋產生可主要發生於下部微通道720C1與上部微通道720C2相交的點處。此外，在水平高度LVB中，渦旋產生主要發生於在側向上相鄰的微柱720P之間的空間中。因此，可對微通道720C的大小及佈局以及微柱720P的大小及佈局進行調整，以在冷卻劑CT經由冷卻系統CS進行的整個傳輸中使冷卻劑CT的攪動（agitation）最大化。
冷卻劑CT的此種攪動（例如，作為一個實例的渦旋運動）會增強第一半導體裝置100的上表面100S與第二半導體晶片200的上表面200S之間的熱交換，藉此針對半導體封裝10提高冷卻系統CS的效率。在一些實施例中，散熱構件700的上部結構720可包括可供冷卻劑CT流動穿過的循環空間，藉此進一步增強冷卻劑CT的攪動。
圖8是示出根據本發明概念的實施例的用於半導體封裝及冷卻系統的製造方法的一個實例的流程圖。
參照圖8，可將第一半導體晶片及第二半導體晶片安裝於中介層上（S110）。然後可將包括第一半導體晶片及第二半導體晶片的中介層安裝於封裝基板上（S120）。可在第一半導體晶片的上部部分及第二半導體晶片的上部部分上形成密封構件，且可將模製構件形成為環繞第一半導體晶片及第二半導體晶片（S130）。可將散熱構件設置（或定位）於封裝基板的上部部分上，以覆蓋第一半導體晶片及第二半導體晶片（S140）。然後，可向與密封構件接觸的散熱構件施加壓力（S150）。然後，可將冷卻系統連接至散熱構件（S160）。
以下將針對圖9A至圖9F對圖8所示方法進行進一步闡述。
圖9A至圖9F是進一步示出根據本發明概念的實施例的用於半導體封裝及冷卻系統的製造方法的相關的剖視圖。
參照圖9A，可將第一半導體晶片100及第二半導體晶片200安裝於中介層400上。
此處，可首先單獨地製造實行不同功能的第一半導體晶片100與第二半導體晶片200。然後，可將所製造的第一半導體晶片100及第二半導體晶片200安裝於中介層400的上部部分上，且可將模製構件300形成為實質上環繞第一半導體晶片100及第二半導體晶片200。
模製構件300可暴露出第一半導體晶片100的上表面100S及第二半導體晶片200的上表面200S。因此，模製構件300的上表面300S與第一半導體晶片100的上表面100S及第二半導體晶片200的上表面200S可共面。
中介層400可用於對第一半導體晶片100與第二半導體晶片200進行機械支撐及/或電性連接。可在中介層400的下表面上形成內部連接端子450。
參照圖9B，可使用內部連接端子450將包括第一半導體晶片100及第二半導體晶片200的中介層400安裝於封裝基板500上，內部連接端子450可以各種方式連接至封裝基板500的上表面上的元件及/或組件。
然後，可在中介層400與封裝基板500之間形成底部填充膠UF，使得底部填充膠UF夾置於中介層400與封裝基板500之間，且實質上環繞內部連接端子450。
假定封裝基板500是PCB，則可藉由將聚合物材料（例如，熱固性樹脂、環氧樹脂（例如，阻燃劑4（flame retardant 4，FR-4））、雙馬來醯亞胺三嗪（bismaleimide triazine，BT）、味之素構成膜（Ajinomoto build up film，ABF）或酚醛樹脂等）壓縮至特定厚度以將本體部分501實施為形成薄的形狀，利用銅箔對一或二個表面進行塗佈，且然後藉由圖案化來形成作為電性訊號傳輸路徑的配線。
此處，可將PCB分成其中僅在一側上形成有配線的單側PCB及其中在兩側上形成有配線的雙側PCB。另外，可藉由使用預浸體作為絕緣體而將銅箔形成為三或更多層，且可根據所形成的銅箔的層數來形成三或更多條配線，且因此可實施多層的PCB。
參照圖9C，可將密封構件600設置於第一半導體晶片100的上部部分及第二半導體晶片200的上部部分以及環繞第一半導體晶片100及第二半導體晶片200的模製構件300上，以選擇性地暴露出第一半導體晶片100的上表面100S及第二半導體晶片200的上表面200S。
為防止水分或濕氣的滲透，可將密封構件600設置成對第一半導體晶片100及第二半導體晶片200與模製構件300之間的介面進行密封。
密封構件600可覆蓋模製構件300的邊緣區以及第一半導體晶片100的上表面100S及第二半導體晶片200的上表面200S，且上表面100S及上表面200S的中心區可被暴露出。在一些實施例中，可將密封構件600的側壁設置成在垂直方向上與模製構件300的側壁對齊。
為使用黏合劑將密封構件600固定至第一半導體晶片100及第二半導體晶片200以及模製構件300，密封構件600可包含黏合劑。因此，可進一步增強密封構件600的密封作用。
參照圖9D，可將散熱構件700設置於封裝基板500的上部部分上，以覆蓋第一半導體晶片100及第二半導體晶片200。
散熱構件700可包括下部結構710及上部結構720，其中下部結構710可與上部結構720構成單一本體，以對上部結構720進行支撐。可藉由下部結構710將上部結構720設置於第一半導體晶片100的上部部分及第二半導體晶片200的上部部分上的特定位置處。
散熱構件700可包含具有高機械強度及高導熱性的材料。如此一來，包含導熱材料的散熱構件700可具有散失由第一半導體晶片100及第二半導體晶片200所產生的熱量的功能。另外，散熱構件700的下部結構710與上部結構720可包含同一種材料且具有矩形柱體形狀，且所述同一種材料可為具有耐腐蝕性的金屬材料。
參照圖9E，可向散熱構件700施加壓力，使得密封構件600與散熱構件700牢固地彼此接觸。
可將散熱構件700與中介層400以及第一半導體晶片100及第二半導體晶片200間隔開，以形成空隙（或空的空間）VA，且可接觸密封構件600的上表面。
可將外部連接端子550附接至封裝基板500的凸塊接墊540。可透過經由外部連接端子550將半導體封裝10電性連接至電子裝置1000（參見圖10）（以下將進行闡述）的主板1010（參見圖10）或系統板來安裝半導體封裝10。
參照圖9F，可將冷卻系統CS設置於散熱構件700上。
可將包括由管道系統連接的水冷卻幫浦910與散熱器920的冷卻系統CS設置於散熱構件700的上部部分上。可將第一介面管911連接至流體入口埠730，且可將第二介面管921連接至流體出口埠740。
在圖9F中，箭頭指示冷卻劑CT的流體傳輸（或流動）路徑。冷卻劑CT可經由第一介面管911自水冷卻幫浦910泵送至半導體封裝10中。在冷卻劑CT對半導體封裝10進行冷卻之後，冷卻劑CT可經由第二介面管921進入散熱片920的內部。
圖10是示出包括根據本發明概念的實施例的半導體封裝的電子裝置1000的方塊圖。
參照圖10，電子裝置1000可容納主板1010。晶片組1020、網路1030及其他組件1040可實體連接及/或電性連接至主板1010。晶片組1020、網路1030及其他組件1040可與以下將闡述的其他電子組件結合以形成各種訊號線1090。
晶片組1020可包括記憶體晶片（例如，揮發性記憶體、非揮發性記憶體及快閃記憶體）、應用處理器晶片（例如，中央處理器、圖形處理器、數位訊號處理器、加密處理器、微處理器及微控制器）、類比-數位轉換器、邏輯晶片（例如，應用專用積體電路（integrated circuit，IC）（application-specific IC，ASIC））等。另外，亦可包括其他類型的與晶片相關的電子組件。此外，該些晶片組1020可彼此組合。
網路1030可包括無線保真（wireless fidelity，WiFi）（電氣及電子工程師學會（Institute of Electrical and Electronics Engineers，IEEE）802.11家族等）、全球互通微波存取（World Interoperability for Microwave Access，WiMAX）（IEEE 802.16家族等）、IEEE 802.20、長期演進（long term evolution，LTE）、演進-僅資料（Evolution-DataOnly，Ev-DO）、高速封包存取（High-Speed Packet Access，HSPA+）、高速下行封包存取（High Speed Downlink Packet Access，HSDPA+）、高速上行封包存取（High Speed Uplink Packet Access，HSUPA+）、增強型資料速率全球移動通訊系統（Global System for Mobile Communications，GSM）演進技術（Enhanced Data Rate for GSM Evolution，EDGE）、GSM、全球定位系統（Global Positioning System，GPS）、通用封包無線服務（General Packet Radio Service，GPRS）、分碼多重存取（Code Division Multiple Access，CDMA）、分時多重存取（Time Division Multiple Access，TDMA）、數位歐洲無線通訊（Digital European Cordless Telecommunications，DECT）、藍芽、第三代移動通訊（Third Generation，3G）、第四代移動通訊（Fourth Generation，4G）、第五代移動通訊（Fifth Generation，5G）以及此後指定的任何其他有線協議或無線協議。另外，亦可包括諸多其他的有線標準或協議及無線標準或協議中的任一者。此外，網路1030可與晶片組1020結合。
其他組件1040可包括高頻電感器、鐵氧體電感器、功率電感器、鐵氧體磁珠、低溫共燒陶瓷（low temperature co-firing ceramic，LTCC）、電磁干擾（electro magnetic interference，EMI）濾波器、多層陶瓷電容器（multi-layer ceramic condenser，MLCC）等。另外，亦可包括用於各種其他目的的被動組件。此外，其他組件1040可與晶片組1020及/或網路1030結合。
根據電子裝置1000的類型，電子裝置1000可包括可或可不實體連接及/或電性連接至主板1010的其他電子組件。其他電子組件可包括例如相機1050、天線1060、顯示器1070、電池1080、音訊編解碼器（未示出）、視訊編解碼器（未示出）、功率放大器（未示出）、羅盤（未示出）、加速度計（未示出）、陀螺儀（未示出）、揚聲器（未示出）、大容量儲存裝置（未示出）、光碟（compact disk，CD）（未示出）及數位光碟（digital versatile disk，DVD）（未示出）等。另外，亦可根據電子裝置1000的類型包括用於各種目的的電子組件。
電子裝置1000可包括智慧型電話、個人數位助理、數位視訊相機、數位相機、網路系統以及電腦、監視器、平板電腦、膝上型電腦、隨身型易網機（netbook）、電視、視訊遊戲、智慧型手錶等。另外，電子裝置1000可為對資料進行處理的任何其他電子裝置。
以上參照圖1A至圖5所闡述的根據本發明概念的實施例的半導體封裝10、半導體封裝20、半導體封裝30、半導體封裝40及半導體封裝50可應用於用作如上所述的各種目的的電子裝置1000。
圖11是示出根據本發明概念的實施例的半導體封裝1100的方塊圖。
參照圖11，半導體封裝1100可包括微處理器單元（microprocessor unit，MPU）1110、記憶體1120、介面1130、圖形處理單元（graphic processing unit，GPU）1140、功能區塊1150以及對MPU 1110、記憶體1120、介面1130、GPU 1140與功能區塊1150進行連接的匯流排1160。
半導體封裝1100可包括MPU 1110及GPU 1140兩者，或者可僅包括所述兩者中的一者。
MPU 1110可包括核心及高速緩存記憶體（cache）。舉例而言，MPU 1110可包括多核心（multi-core）。所述多核心中的每一核心可具有相同或不同的效能。另外，所述多核心中的每一核心可同時被激活，或者可在不同的時間處被激活。
記憶體1120可在MPU 1110的控制下儲存由功能區塊1150實行的處理的結果。介面1130可與外部裝置交換資料或訊號。GPU 1140可實行圖形功能。舉例而言，GPU 1140可實行視訊編解碼器或對三維（three dimensional，3D）圖形進行處理。功能區塊1150可實行各種功能。舉例而言，當半導體封裝1100是在行動裝置中使用的應用處理器時，功能區塊1150中的一些功能區塊1150可實行通訊功能。
半導體封裝1100可包括以上參照圖1A至圖5所闡述的根據本發明概念的實施例的半導體封裝10、半導體封裝20、半導體封裝30、半導體封裝40及半導體封裝50中的任一者。
儘管已參照本發明概念的實施例具體示出並闡述了本發明概念，但應理解，在不背離隨附申請專利範圍的精神及範圍的條件下，可對其作出形式及細節上的各種改變。
10、20、30、40、50、1100:半導體封裝 100:第一半導體晶片 100CL:第一塗層 100S、200S、300S:上表面 101:第一半導體基板 110:第一半導體配線層 140:第一連接接墊 150:第一連接構件 200:第二半導體晶片 200CL:第二塗層 201:第二半導體基板 210:第二半導體配線層 220:第二上部連接接墊 230:第二貫穿電極 240:第二下部連接接墊 250:第二連接構件 300:模製構件 400:中介層 401:Si基板 420:重佈線結構 430:貫穿電極 440:連接接墊 450:內部連接端子 500:封裝基板 501:本體部分 520、540:凸塊接墊 550:外部連接端子 600:密封構件 600W:相對較寬密封構件/較寬密封構件 610:第一開口區 620:第二開口區 700、705:散熱構件 710、715:下部結構 720、725:上部結構 720C:微通道 720C1:最下部微通道/下部微通道 720C2:最上部微通道/上部微通道 720P:微柱 721:第一冷卻區 722:第二冷卻區 725CS:冷卻空間 730:流體（或冷卻劑）入口埠 740:流體（或冷卻劑）出口埠 800:第二密封構件/密封構件 910:水冷卻幫浦 911:第一介面管 920:散熱器/散熱片 921:第二介面管 1000:電子裝置 1010:主板 1020:晶片組 1030:網路 1040:其他組件 1050:相機 1060:天線 1070:顯示器 1080:電池 1090:訊號線 1110:微處理器單元（MPU） 1120:記憶體 1130:介面 1140:圖形處理單元（GPU） 1150:功能區塊 1160:匯流排 CS:冷卻系統 CT:冷卻劑/元件 LV1:第一水平高度/水平高度 LV2:第二水平高度/水平高度 LV3:第三水平高度/水平高度 LV4:第四水平高度/水平高度 LV5:第五水平高度/水平高度 LV6:第六水平高度/水平高度 LV7:第七水平高度/水平高度 LVA、LVB:水平高度 S110、S120、S130、S140、S150、S160:步驟 UF:底部填充膠 VA:空隙 X:第一水平方向 Y:第二水平方向 Z:方向
結合附圖考量以下詳細說明，可更清楚地理解本發明概念的優點、有益效果、特徵及相關態樣，在附圖中： 圖1A是示出根據本發明概念的實施例的半導體封裝的剖視圖。 圖1B、圖1C、圖1D、圖1E、圖1F、圖1G及圖1H（以下統稱為「圖1B至圖1F」）是示出圖1A所示半導體封裝的不同水平高度的各自的平面圖。 圖2、圖3、圖4及圖5是示出根據本發明概念的實施例的各種半導體封裝的各自的剖視圖。 圖6是示出根據本發明概念的實施例的半導體封裝及冷卻系統的剖視圖。 圖7A及圖7B是示出圖6所示半導體封裝的不同水平高度的各自的平面圖。 圖8是示出根據本發明概念的實施例的用於半導體封裝及冷卻系統的製造方法的一個實例的流程圖。 圖9A、圖9B、圖9C、圖9D、圖9E及圖9F（以下統稱為「圖9A至圖9F」）是示出根據本發明概念的實施例的用於半導體封裝及冷卻系統的製造方法的一個實例的相關剖視圖。 圖10是示出包括根據本發明概念的實施例的半導體封裝的電子裝置的方塊圖。 圖11是示出根據本發明概念的實施例的半導體封裝的方塊圖。
10:半導體封裝
100:第一半導體晶片
100S、200S、300S:上表面
101:第一半導體基板
110:第一半導體配線層
140:第一連接接墊
150:第一連接構件
200:第二半導體晶片
201:第二半導體基板
210:第二半導體配線層
220:第二上部連接接墊
230:第二貫穿電極
240:第二下部連接接墊
250:第二連接構件
300:模製構件
400:中介層
401:Si基板
420:重佈線結構
430:貫穿電極
440:連接接墊
450:內部連接端子
500:封裝基板
501:本體部分
520、540:凸塊接墊
550:外部連接端子
600:密封構件
700:散熱構件
710:下部結構
720:上部結構
LV1:第一水平高度/水平高度
LV2:第二水平高度/水平高度
LV3:第三水平高度/水平高度
LV4:第四水平高度/水平高度
LV5:第五水平高度/水平高度
LV6:第六水平高度/水平高度
LV7:第七水平高度/水平高度
UF:底部填充膠
VA:空隙
X:第一水平方向
Y:第二水平方向
Z:方向

Claims (20)

  1. 一種半導體封裝，包括： 封裝基板； 中介層，設置於所述封裝基板上； 半導體晶片，安裝於所述中介層上； 模製構件，位於所述中介層上且環繞所述半導體晶片； 第一密封構件，位於所述模製構件上；以及 散熱構件，位於所述封裝基板上且覆蓋所述中介層、所述半導體晶片及所述第一密封構件， 其中所述散熱構件包括下部結構及上部結構，所述下部結構接觸所述封裝基板的上表面，所述上部結構位於所述下部結構上、在所述第一密封構件之上延伸且包括微通道及位於所述微通道上的微柱。
  2. 如請求項1所述的半導體封裝，其中所述第一密封構件沿所述半導體晶片與所述模製構件之間的介面延伸。
  3. 如請求項2所述的半導體封裝，其中所述第一密封構件覆蓋所述模製構件的上表面，覆蓋所述半導體晶片的外邊緣，且暴露出所述半導體晶片的上表面的各自的中心區。
  4. 如請求項1所述的半導體封裝，其中所述散熱構件的所述下部結構與所述上部結構包含提供耐腐蝕性的同一種材料且構成具有矩形柱體形狀的單一本體。
  5. 如請求項4所述的半導體封裝，其中所述下部結構在垂直方向上支撐所述上部結構且與所述中介層及所述半導體晶片在側向上間隔開。
  6. 如請求項4所述的半導體封裝，其中所述上部結構的厚度介於約1微米至約2,000微米的範圍內，且所述第一密封構件的厚度介於約1微米至約300微米的範圍內。
  7. 如請求項1所述的半導體封裝，其中所述微通道包括下部微通道及上部微通道，所述下部微通道在第一水平方向上延伸，所述上部微通道在與所述第一水平方向交叉的第二水平方向上延伸。
  8. 如請求項7所述的半導體封裝，其中所述上部結構包括流體入口埠及流體出口埠， 所述流體入口埠、所述上部微通道、所述下部微通道與所述流體出口埠互連形成冷卻空間，且 所述冷卻空間熱連接至所述半導體晶片的各自的上表面。
  9. 如請求項1所述的半導體封裝，其中所述半導體晶片包括第一半導體晶片及多個第二半導體晶片，所述第一半導體晶片實行第一功能，所述多個第二半導體晶片各自實行與所述第一功能不同的第二功能， 所述第一半導體晶片的上表面與所述多個第二半導體晶片的上表面共面，且 所述多個第二半導體晶片在側向上排列於所述第一半導體晶片周圍。
  10. 如請求項1所述的半導體封裝，更包括： 第二密封構件，位於所述散熱構件的所述下部結構的內側壁與所述模製構件的外側壁與所述封裝基板的外邊緣之間。
  11. 一種半導體封裝，包括： 第一半導體晶片及第二半導體晶片，安裝於中介層上，其中所述第一半導體晶片與所述第二半導體晶片中的每一者包括主動表面及非主動表面； 模製構件，位於所述中介層上且環繞所述第一半導體晶片及所述第二半導體晶片； 密封構件，位於所述模製構件的上表面上，沿所述第一半導體晶片的所述非主動表面的邊緣設置，沿所述第二半導體晶片的所述非主動表面的邊緣設置，暴露出所述第一半導體晶片的所述非主動表面的第一中心區，且暴露出所述第二半導體晶片的所述非主動表面的第二中心區；以及 散熱構件，位於所述密封構件上，覆蓋所述模製構件、所述第一半導體晶片及所述第二半導體晶片，且包括熱連接至所述第一中心區及所述第二中心區的冷卻劑傳輸路徑， 其中所述冷卻劑傳輸路徑包括微通道及微柱中的至少一者。
  12. 如請求項11所述的半導體封裝，其中所述密封構件沿所述模製構件與所述第一半導體晶片之間的介面且沿所述模製構件與所述第二半導體晶片之間的介面設置。
  13. 如請求項12所述的半導體封裝，其中所述模製構件的外側壁與所述密封構件的外側壁在垂直方向上對齊。
  14. 如請求項11所述的半導體封裝，其中所述密封構件包含粘合劑及防水材料。
  15. 如請求項14所述的半導體封裝，其中所述密封構件的下表面藉由所述粘合劑而粘附至所述第一半導體晶片的上表面及所述第二半導體晶片的上表面，且 所述密封構件的上表面粘附至所述散熱構件的下表面。
  16. 一種半導體封裝，包括： 封裝基板； 中介層，設置於所述封裝基板上； 半導體晶片，安裝於所述中介層上； 模製構件，位於所述中介層上且環繞所述半導體晶片； 密封構件，沿所述模製構件與所述半導體晶片之間的介面延伸；以及 散熱構件，位於所述封裝基板上，連接至冷卻系統且覆蓋所述中介層、所述半導體晶片及所述密封構件， 其中所述散熱構件包括： 冷卻劑入口埠，經由所述散熱構件的上表面被暴露出； 冷卻劑出口埠，經由所述散熱構件的所述上表面被暴露出；以及 冷卻劑傳輸路徑，在所述冷卻劑入口埠與所述冷卻劑出口埠之間延伸，且被配置成將冷卻劑熱連接至所述半導體晶片的各自的上表面的中心部分。
  17. 如請求項16所述的半導體封裝，其中所述冷卻劑傳輸路徑包括微通道及微柱中的至少一者，且所述冷卻劑包括超純水。
  18. 如請求項17所述的半導體封裝，其中所述冷卻劑傳輸路徑包括微通道及設置於所述微通道上的微柱。
  19. 如請求項16所述的半導體封裝，其中所述冷卻系統包括水冷卻幫浦及散熱器，所述水冷卻幫浦連接至所述冷卻劑入口埠，所述散熱器連接至所述冷卻劑出口埠。
  20. 如請求項16所述的半導體封裝，更包括： 至少一個塗層，位於所述半導體晶片的各自的所述上表面上， 其中所述冷卻劑直接接觸所述至少一個塗層。
TW111138530A 2021-10-14 2022-10-12 半導體封裝 TW202333340A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0136890 2021-10-14
KR1020210136890A KR20230053415A (ko) 2021-10-14 2021-10-14 반도체 패키지 및 이의 냉각 시스템

Publications (1)

Publication Number Publication Date
TW202333340A true TW202333340A (zh) 2023-08-16

Family

ID=85961802

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111138530A TW202333340A (zh) 2021-10-14 2022-10-12 半導體封裝

Country Status (4)

Country Link
US (1) US20230124783A1 (zh)
KR (1) KR20230053415A (zh)
CN (1) CN115985902A (zh)
TW (1) TW202333340A (zh)

Also Published As

Publication number Publication date
US20230124783A1 (en) 2023-04-20
KR20230053415A (ko) 2023-04-21
CN115985902A (zh) 2023-04-18

Similar Documents

Publication Publication Date Title
US11521914B2 (en) Microelectronic assemblies having a cooling channel
US9941251B2 (en) 3DIC packages with heat dissipation structures
US8299608B2 (en) Enhanced thermal management of 3-D stacked die packaging
US20150221625A1 (en) Semiconductor package having a dissipating plate
US20150108628A1 (en) Packages with Thermal Interface Material on the Sidewalls of Stacked Dies
US11832419B2 (en) Full package vapor chamber with IHS
TWI506743B (zh) 半導體裝置的熱能管理結構及其製造方法
US11854931B2 (en) STIM/liquid metal filled laser drill trench to improve cooling of stacked bottom die
US12094800B2 (en) Thermally conductive slugs/active dies to improve cooling of stacked bottom dies
US11688665B2 (en) Thermal management solutions for stacked integrated circuit devices
KR20140098160A (ko) 윈도우 인터포저를 갖는 3d 집적 회로 패키지
US11302599B2 (en) Heat dissipation device having a thermally conductive structure and a thermal isolation structure in the thermally conductive structure
US11837519B2 (en) Heatsink cutout and insulating through silicon vias to cut thermal cross-talk
US20190385931A1 (en) Thermal management solutions for stacked integrated circuit devices
US20210118756A1 (en) Hybrid interposer of glass and silicon to reduce thermal crosstalk
US11482472B2 (en) Thermal management solutions for stacked integrated circuit devices
TW201622023A (zh) 用以形成高密度穿模互連的方法
US11670561B2 (en) 3D buildup of thermally conductive layers to resolve die height differences
CN113013116A (zh) 封装环绕散热器
US20210104448A1 (en) Lateral heat removal for 3d stack thermal management
TW202333340A (zh) 半導體封裝
US11817423B2 (en) Double-sided substrate with cavities for direct die-to-die interconnect
US20200043829A1 (en) Thermal management solutions for stacked integrated circuit devices
US20230317544A1 (en) Integrated circuit packages having reduced z-height and heat path
CN118486660A (zh) 电子封装件及其制法