CN109326570B - 半导体封装结构 - Google Patents

半导体封装结构 Download PDF

Info

Publication number
CN109326570B
CN109326570B CN201810837592.0A CN201810837592A CN109326570B CN 109326570 B CN109326570 B CN 109326570B CN 201810837592 A CN201810837592 A CN 201810837592A CN 109326570 B CN109326570 B CN 109326570B
Authority
CN
China
Prior art keywords
semiconductor package
semiconductor
opening
electronic component
lid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810837592.0A
Other languages
English (en)
Other versions
CN109326570A (zh
Inventor
张嘉诚
林子闳
彭逸轩
刘乃玮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Priority to CN202110691468.XA priority Critical patent/CN113658919A/zh
Publication of CN109326570A publication Critical patent/CN109326570A/zh
Application granted granted Critical
Publication of CN109326570B publication Critical patent/CN109326570B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明公开一种半导体封装结构，包括：封装基板，具有第一表面和与所述第一表面相对的第二表面；至少一个半导体晶粒，位于所述封装基板的第一表面上并由封装层围绕；盖结构，围绕所述封装层并与所述封装层间隔开；其中所述盖结构包括第一开口，所述第一开口由所述封装基板的第一表面所覆盖；第一电子部件，位于所述封装基板的第一表面上方，并设置在所述盖结构的第一开口之内。这样电子部件不会占用封装基板的第一表面上的额外位置，因此盖结构不必为了给电子部件让出空间而缩小宽度，盖结构的宽度可以更大，因此盖结构可以更大面积的覆盖封装基板，并且增强了盖结构的结构强度，从而可以更好的防止在制造半导体封装结构期间的封装翘曲。

Description

半导体封装结构
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体封装结构。
背景技术
在半导体封装行业中，业界希望降低封装半导体晶粒的成本。为了实现这一点，已经开发了各种各样的封装结构设计。目前使用的封装结构设计之一是倒装芯片(flip-chip)封装结构。
在倒装芯片封装结构中，通常将与焊料凸块(solder bump)一起形成的半导体晶粒(也称为集成电路(IC，integrated circuit)芯片或“芯片”)直接接合(bond)到封装基板的金属焊垫。这样焊料凸块就被固定到半导体晶粒的I/O(input/output)接合焊垫(例如上述金属焊垫)上。在封装期间，半导体晶粒被“翻转(flip)”，使得焊料凸块在半导体晶粒和封装基板之间形成电性互连(interconnection)。相比早期的引线接合技术，倒装芯片封装技术可以提供更高速的电气性能，因为倒装芯片封装技术大大缩短了半导体晶粒和封装基板之间的互连路径。
为了确保电子产品和通信设备的持续小型化和多功能性，业界期望倒装芯片封装尺寸小，高速运转并且具有高功能性。然而，一旦制造过于复杂，封装翘曲就成为制造倒装芯片封装的挑战。尽管现有的倒装芯片封装制造方法通常对于倒装芯片封装预期目的来说是足够的，但倒装芯片封装制造方法在各方面都不是完全令人满意的。
因此，亟需一种更理想的新型半导体封装结构。
发明内容
有鉴于此，本发明提供一种半导体封装结构，以更好的避免封装翘曲问题。
根据本发明的第一方面，公开一种半导体封装结构，包括：
封装基板，具有第一表面和与所述第一表面相对的第二表面；
至少一个半导体晶粒，位于所述封装基板的第一表面上并由封装层围绕；
盖结构，围绕所述封装层并与所述封装层间隔开；其中所述盖结构包括第一开口，所述第一开口由所述封装基板的第一表面所覆盖；
第一电子部件，位于所述封装基板的第一表面上方，并设置在所述盖结构的第一开口之内。
根据本发明的第二方面，公开一种半导体封装结构，包括：
封装基板，具有第一表面和与第一表面相对的第二表面；
至少一个半导体晶粒，位于所述封装基板的第一表面上并由封装层围绕；
盖结构，围绕所述封装层并与所述封装层间隔开，其中所述盖结构包括第一凹部，所述第一凹部从所述盖结构的内侧壁向内凹陷以形成第一屋檐部；
第一电子部件，位于所述封装基板的第一表面上方，并由所述盖结构的第一屋檐部覆盖。
本发明提供的半导体封装结构由于包括盖结构，盖结构围绕半导体晶粒，所述盖结构包还包括第一开口，并将第一电子部件设置在盖结构的第一开口之内。这样电子部件不会占用封装基板的第一表面上的额外位置，因此盖结构不必为了给电子部件让出空间而缩小宽度，盖结构的宽度可以更大，因此盖结构可以更大面积的覆盖封装基板，并且增强了盖结构的结构强度，从而可以更好的防止在制造半导体封装结构期间的封装翘曲，以及在随后的半导体封装结构的使用中也可以防止封装翘曲；并且还增加了整个半导体封装结构的机械强度；此外将电子部件设置在盖结构的开口中，可以保护电子部件，提高封装结构的安全性。
在阅读了随后以不同附图展示的优选实施例的详细说明之后，本发明的这些和其它目标对本领域普通技术人员来说无疑将变得明显。
附图说明
图1是根据一些实施例的具有盖结构的示例性半导体封装结构的横截面图；
图2A是根据一些实施例的半导体封装结构的平面图并且示出了半导体封装结构的盖结构中的开口的形状；
图2B是根据一些实施例的半导体封装结构的平面图并且示出了半导体封装结构的盖结构中的开口的形状；
图3是根据一些实施例的具有盖结构的示例性半导体封装结构的横截面图；
图4A是根据一些实施例的半导体封装结构的平面图并且示出了半导体封装结构的盖结构中的开口的布置；
图4B是根据一些实施例的半导体封装结构的平面图并且示出了半导体封装结构的盖结构中的开口的布置；
图4C是根据一些实施例的半导体封装结构的平面图并且示出了半导体封装结构的盖结构中的开口的布置；
图5A是根据一些实施例的具有盖结构的示例性半导体封装结构的横截面图；
图5B是根据一些实施例的具有盖结构的示例性半导体封装结构的横截面图；
图5C是根据一些实施例的具有盖结构的示例性半导体封装结构的横截面图；
图6A是根据一些实施例的具有盖结构的示例性半导体封装结构的横截面图；
图6B是根据一些实施例的具有盖结构的示例性半导体封装结构的横截面图；
图6C是根据一些实施例的具有盖结构的示例性半导体封装结构的横截面图；
图6D是根据一些实施例的具有盖结构的示例性半导体封装结构的横截面图；
图6E是根据一些实施例的具有盖结构的示例性半导体封装结构的横截面图；
图7A是根据一些实施例的具有盖结构的示例性半导体封装结构的横截面图；
图7B是根据一些实施例的具有盖结构的示例性半导体封装结构的横截面图；
图7C是根据一些实施例的具有盖结构的示例性半导体封装结构的横截面图；
图7D是根据一些实施例的具有盖结构的示例性半导体封装结构的横截面图。
具体实施方式
在说明书和随后的权利要求书中始终使用特定术语来指代特定组件。正如本领域技术人员所认识到的，制造商可以用不同的名称指代组件。本文件无意于区分那些名称不同但功能相同的组件。在以下的说明书和权利要求中，术语“包括”和“包括”被用于开放式类型，因此应当被解释为意味着“包括，但不限于...”。此外，术语“耦合”旨在表示间接或直接的电连接。因此，如果一个设备耦合到另一设备，则该连接可以是直接电连接，或者经由其它设备和连接的间接电连接。
以下描述是实施本发明的最佳设想方式。这一描述是为了说明本发明的一般原理而不是用来限制的本发明。本发明的范围通过所附权利要求书来确定。
下面将参考特定实施例并且参考某些附图来描述本发明，但是本发明不限于此，并且仅由权利要求限制。所描述的附图仅是示意性的而并非限制性的。在附图中，为了说明的目的，一些元件的尺寸可能被夸大，而不是按比例绘制。在本发明的实践中，尺寸和相对尺寸不对应于实际尺寸。
图1是根据一些实施例的具有盖(lid)结构的示例性半导体封装结构10a的横截面图。图2A和图2B是根据一些实施例的半导体封装结构10a的平面图，并且分别示出了半导体封装结构10a的盖结构中的开口的形状，其中图2A和图2B可以理解为从图1的俯视角度观察的图标，此时可以透视盖结构170a，以便观察到开口(如开口172a，172b和172c)和电子部件(如第一电子部件180a，第二电子部件180b和第三电子部件180c)的布置。在一些实施例中，半导体封装结构10a可以是例如晶圆级(wafer-level)半导体封装结构。此外半导体封装结构10a可以是例如倒装芯片(flip-chip)半导体封装结构。
如图1所示，根据一些实施例，半导体封装结构10a包括系统单芯片(SOC，system-on-chip)封装结构。如图1所示，半导体封装结构10a包括封装基板100，封装基板100具有第一表面100a和与第一表面100a相对的第二表面100b。半导体封装结构10a中的封装基板100的第二表面100b可以安装在基座(未示出)上。在一些实施例中，基座包括印刷电路板(PCB，printed circuit board)并且可以由聚丙烯(PP，polypropylene)形成。在一些实施例中，半导体封装结构10a可以通过接合制程安装在基座上。在一些实施例中，半导体封装结构10a包括设置在封装基板100的第二表面100b上的导电结构188(例如焊料凸块结构)。导电结构188可以通过接合制程安装在基座上并与基座电连接。在一些其他实施例中，导电结构188包括铜凸块，导电柱结构，导线结构或导电膏结构等。
在一些实施例中，封装基板100包括在封装基板100中的再分布层(RDL，redistribution layer)结构(例如扇出(fan-out)结构)。在一些实施例中，封装基板100包括绝缘层101和用作导电迹线并设置在绝缘层101中的一个或多个图案化导电层103。例如，图案化导电层103设置在绝缘层101的各个层面并彼此电连接。
在一些实施例中，这些图案化导电层103由金属形成，例如铜、铝、银、不锈钢或合金等。在一些实施例中，绝缘层101包括子介电(sub-dielectric)层(图未示)，子介电层从封装基板100的第二表面100b朝向封装基板100的第一表面100a连续堆栈。在一些实施例中，绝缘层101可以由有机材料(例如包括聚合物基底材料)形成，也可以由非有机材料形成(例如包括氮化硅(SiNX)，氧化硅(SiOX)等)。例如，这些子介电层由聚合物基底(polymerbase)材料制成。在一些实施例中，绝缘层101是高k介电层(k是介电层的介电常数)。需要说明的是，图1所示的图案化导电层103的数量以及封装基板100的子介电层的数量仅仅是一个示例，并不构成对本发明的限制。
在一些实施例中，位于绝缘层101的最上层中的图案化导电层103与第一表面100a相邻，以使得该图案化导电层103具有基本上或完全地与第一表面100a平齐的上表面。
如图1所示，根据一些实施例，半导体封装结构10a还包括安装到封装基板100的第一表面100a上的一个或多个半导体设备。在一些实施例中，半导体设备可以包括设置在封装基板100的第一表面100a上的半导体晶粒110，120和130(其中半导体晶粒130未在图1中示出，而在图2A和图2B中示出)。
半导体晶粒110，120和130可以包括微控制器(MCU，microcontroller)，微处理器(MPU，microprocessor)，随机访问存储器(RAM，random access memory)，电源管理集成电路(PMIC，power management integrated circuit)，快闪式存储器(flash memory)，全球定位系统(GPS，global positioning system)设备，或射频(RF，radio frequency)设备或上述这些的任意组合。在一些实施例中，半导体晶粒110，120和130中的至少一个是SOC晶粒。例如，半导体晶粒110，120和130均是SOC晶粒。或者，半导体晶粒110，120和130中的一个是存储器晶粒或基带晶粒。应该注意的是，半导体晶粒的位置布置不限于所公开的实施方式。此外，还应该注意的是，集成在半导体封装结构10a中的半导体晶粒的数量不限于本实施例中公开的半导体晶粒的数量，还可以具有更多数量的半导体晶粒，例如1个、2个、4个、5个或更多个。
在一些实施例中，半导体晶粒110，120和130通过封装基板100(例如通过封装基板100中的图案化导电层103)电耦合到导电结构188。在一些实施例中，半导体晶粒110，120和130通过倒装芯片技术制造。半导体晶粒110，120和130分别包括可以与RDL结构160接触的焊垫。RDL结构160插入在封装基板100和半导体晶粒110，120和130之间。上方具有半导体晶粒110，120和130的RDL结构160分别经由导电结构162安装到封装基板100的最上面的图案化导电层103上。
在一些实施例中，导电结构162包括焊料凸块结构。在一些其他实施例中，导电结构162包括铜凸块，导电柱结构，导线结构或导电膏结构等。在一些实施例中，设有底部填充材料164填充导电结构162之间的间隙并且围绕RDL结构160和RDL结构160上的半导体晶粒110，120和130。底部填充材料164可以保护导电结构162以及半导体晶粒110，120和130，并且由于底部填充材料164填充了间隙，还可以提高半导体封装的结构稳定性，此外底部填充材料还可以采用导热性能较好的材料，从而帮助半导体晶粒、电子部件等散热。当然底部填充材料164也可以省略，即在导电结构162之间的间隙以及围绕RDL结构160和RDL结构160上的半导体晶粒110，120和130处未设有底部填充材料164。
如图1和图2A或图2B所示，半导体封装结构10a进一步包括一个或多个第一电子部件180a，一个或多个第二电子部件180b以及一个或多个第三电子部件180c，上述这些电子部件安装在第一表面100a上。在一些实施例中，第一电子部件180a，第二电子部件180b和第三电子部件180c可以通过导电迹线(例如图案化导电层103及RDL结构160)电耦合到半导体晶粒110，120和130。
如图2A或图2B所示，根据一些实施例，第一电子部件180a大致上排列成一排并且与半导体晶粒110相邻。类似地，第二电子部件180b和第三电子部件180c与半导体晶粒120和130相邻并且分别大致上并排排列。应该注意的是，半导体封装结构10a中电子部件的这些布置和数量不限于本实施例中公开的那样。第一电子部件180a，第二电子部件180b和第三电子部件180c可以与底部填充材料164间隔开，这样可以给其他部件留出安装空间，并且在安装盖结构和这些电子部件时，操作空间更大，方便制造，此外还可以为其他结构的形变留出空间，防止形变损害到半导体晶粒。
在一些实施例中，第一电子部件180a，第二电子部件180b和第三电子部件180c包括无源器件或有源器件。例如，无源器件可以包括电容器，电感器，电阻器或其组合。有源器件可以是晶体管，放大器等等。此外，每个电子部件(例如第一电子部件180a，第二电子部件180b或第三电子部件180c)均可以包括电耦合到封装基板100的最上面的图案化导电层103的至少一个电极(图未示)。
如图1所示，半导体封装结构10a还包括覆盖RDL结构160的一部分并围绕半导体晶粒110，120和130的封装层150。在一些实施例中，底部填充材料164可以延伸到封装层150的侧壁上，以包围封装层150，从而保护封装层150和半导体晶粒110，120和130，并使半导体晶粒的更加稳固。在一些实施例中，封装层150可以由模塑料(molding compound)层形成。例如，模塑料层可以由环氧树脂，树脂，可模制聚合物等形成。模塑料层可以在基本上为液体的情况下施加，然后可以通过化学反应例如在环氧树脂或树脂中固化。在一些其他实施例中，模塑料层可以是能够设置在半导体晶粒110，120和130周围、并作为凝胶或可延展固体施加的紫外线(UV，ultraviolet)或热固化聚合物，然后可以通过UV或热固化制程固化。模塑料层可以用模具(图未示)固化。
如图1所示，半导体封装结构10进一步包括设置在封装基板100的第一表面100a上的盖结构170a。在一些实施例中，盖结构170a可以具有环形形状，因此也可以称为环形(ring-type)盖结构，环形的盖结构可以例如为圆形的环形，矩形的环形，多边形的环形等等。盖结构170a围绕封装层150和底部填充材料164，这样半导体晶粒110，120和130从盖结构170a暴露出。盖结构170a围绕封装层150和底部填充材料164可以从侧面对半导体晶粒110，120和130，封装层150，底部填充材料164以及RDL结构160等提供保护。盖结构170a安装后的高度可以与半导体晶粒110，120和130安装后的高度相等，这样在安装下述的散热器190之后，散热器190可以与半导体晶粒110，120和130直接接触，从而提高散热效率。当然也可以是盖结构170a安装后的高度更高或更低，以适应不同的安装要求。当然散热器190也可以与半导体晶粒110，120和130不直接接触，例如散热器190也可以与半导体晶粒110，120和130之间设有间隔，该间隔可以是例如间隙，导热层，热界面材料层，或者盖结构等。盖结构170a也与封装层150和底部填充材料164间隔开，这样可以给其他部件留出安装空间，并且在安装盖结构和其他部件时，操作空间更大，方便制造。
在一些实施例中，如图1和图2A或图2B所示，盖结构170a包括由封装基板100的第一表面100a覆盖的开口172a，172b和172c。这些开口172a，172b和172c分别对应于第一电子部件180a，第二电子部件180b和第三电子部件180c。如图2A或图2B所示，在一些实施例中，每个第一电子部件180a布置在对应的每个开口172a内。类似地，每个第二电子部件180b布置在对应的每个开口172b内，以及每个第三电子部件180c布置在对应的每个开口172c内，这样设置在盖结构170a中的开口的数量(例如开口172a，172b和172c)与设置在封装基板的第一表面100a上的电子部件(例如电子部件180a，180b和180c)的数量相等。
由于第一电子部件180a，第二电子部件180b和第三电子部件180c分别布置在盖结构170a的开口172a，172b和172c内，电子部件不会占用第一表面100a上的额外位置，因此盖结构不必为了给电子部件让出空间而缩小宽度，盖结构的宽度可以更大，所以盖结构170a的内侧壁可以靠近底部填充材料164或/和封装层150，以便大大增加从盖结构170a的内侧壁171到盖结构170a的外侧壁173的最小距离(即盖结构170a的宽度)，因此盖结构可以更大面积的覆盖封装基板，并且增强了盖结构170a的结构强度，从而可以更好的防止在制造半导体封装结构10a期间的封装翘曲，以及在随后的半导体封装结构的使用中也可以防止封装翘曲；并且还增加了整个半导体封装结构的机械强度。也即，如果将电子部件布设在盖结构之外的位置，盖结构170a的内侧与底部填充材料164之间就需要预留出电子部件的安装位置，所以盖结构170a宽度就会变窄，盖结构的机械强度就会变弱，整个半导体封装结构的机械强度也会变弱。而将电子部件容纳在盖结构的开口在内部，可以节省空间，并使得盖结构可以更宽，以提高盖结构的机械强度，不仅可以防止封装制造器件的翘曲，还可以防止封装使用期间的翘曲；此外将电子部件设置在盖结构的开口中，可以保护电子部件，提高封装结构的安全性。
在一些实施例中，如图2A所示，从俯视角度来看，盖结构170a的开口172a，172b和172c具有矩形形状。在一些实施例中，如图2B所示，从俯视角度来看，盖结构170a的开口172a，172b和172c具有圆形形状。圆形的开口172a，172b和172c可以减小应力集中。而且，圆形的开口172a，172b和172c可以容易地制造。例如，圆形的开口172a，172b和172c可以通过激光钻孔(laser drilling)制程形成。开口还可以具有其它形状，例如三角形、棱形、平行四边形或其他多边形等。此外，设置开口以将电子部件安装在开口中，可以保护电子部件，提高封装结构的安全性，保证封装使用时的稳定运转。每个开口可以容纳一个电子部件，每个开口的大小(面积)可以相同或不同，以适应不同类型的电子部件。当然开口可以更大(面积更大)，以容纳更多个的电子部件。
如图1所示，半导体封装结构10a还包括覆盖盖结构170a和半导体晶粒110，120和130的散热器190。由于半导体晶粒110，120和130从盖结构170a暴露出，散热器190可以与这些半导体晶粒110，120和130直接接触，从而改善散热性能，帮助半导体晶粒110，120和130散热。此外，盖结构170a可以采用导热性能较好的材料形成，以加快封装结构的散热，例如盖结构可以采用金属材料，如不锈钢、铜、铝或合金等。当然盖结构也可以采用其他材料，如环氧树脂、树脂、可模制聚合物等，并且可以在盖结构中增加导热性能好的材料，如不锈钢、铜、铝等金属。在一些其他实施例中，热界面材料(TIM，thermal interface material)层(图未示)设置在散热器190的底表面与半导体晶粒110，120和130的上表面之间，热界面材料层可以帮助散热，提高散热效率，让热量尽快的散发出去。本实施例中通过盖结构来增加封装结构的机械强度，提高封装结构的机械性能，并且还可以防止封装结构在制造期间的封装翘曲。并且将电子部件设置在盖结构的开口中，可以保护电子部件，提高封装结构的安全性。此外，在半导体晶粒和盖结构上设有散热器，可以帮助半导体晶粒和封装结构的其他部件(如电子部件)的散热，提高散热效率，保证半导体封装结构在运转时的稳定和安全。本实施例中半导体晶粒与散热器直接接触可以提高散热效率，当然半导体晶粒与散热器之间也可以设有间隙，以增加封装设计的灵活性，当然在该间隙内也可以填充导热材料等。
图3是根据一些实施例的具有盖结构的示例性半导体封装结构10b的横截面图。图4A，图4B和图4C是根据一些实施例的半导体封装结构10b的平面图并且示出了半导体封装结构10b的盖结构中的开口的布置，其中图4A，图4B和图4C可以理解为从图3的俯视角度观察的图标，此时可以透视盖结构170a，以便观察到开口(如开口172d和172e)和电子部件(如第一电子部件180a，第二电子部件180b和第三电子部件180c)的布置。为了简洁起见，下文实施例中省略了与上文参考图1，2A和2B所描述的那些相同或相似的元件的描述。半导体封装结构10b与图1所示的半导体封装结构10a类似。如图3和图4A所示，与图1所示的半导体封装结构10a不同，从俯视角度看(例如如图4A所示)，盖结构170a可以包括彼此具有不同面积的开口172d和172e。在这种情况下，从俯视角度看(例如如图4A所示)，开口172e的面积可以大于开口172d的面积。此外，在开口172d内布置有多于一个的第一电子部件180a，并且在开口172e内还布置有多于一个的第二电子部件180b和多于一个的第三电子部件180c。例如，如图4A所示，在开口172d内布置有五个第一电子部件180a，并且在开口172e内分别布置有五个第二电子部件180b和五个第三电子部件180c。当然上述电子部件的数量仅为举例，电子部件的数量可以有多种选择，可根据需要设计。
在一些其他实施例中，从俯视角度来看，盖结构170a包括多于两个的开口，并且这些开口也具有彼此不同的面积。例如，如图3和图4B所示，从俯视角度看(例如如图4B所示)，盖结构170a包括彼此具有不同面积的开口172d，172e，172f和172g(其中于开口172f和172g在图3中未示出而在图4B中示出)，也即开口172d，172e，172f和172g的面积可以各不相同，当然也可以是其中两个或三个等的面积相同。例如开口172e面积最大，开口的172g面积小于开口172e的面积，开口172d的面积小于开口172g的面积，而开口172f的面积最小(小于开口172d的面积)。而且，在开口172d，172e，172f或172g内均布置有多于一个的电子部件。例如，在开口172d内布置有三个第一电子部件180a，以及在开口172f内布置有两个第一电子部件180a。类似地，在开口172e内布置有三个第二电子部件180b和三个第三电子部件180c，以及在开口172g内布置有两个第二电子部件180b和两个第三电子部件180c。当然上述电子部件的数量仅为举例，电子部件的数量可以有多种选择，可根据需要设计。
又例如，如图3和图4C所示，从俯视角度看(例如如图4C所示)，盖结构170a包括彼此具有不同面积的开口172a，172d，172e和172g(其中开口172a和172g未在图3中示出而在图4C中示出)，也即开口172a，172d，172e和172g的面积可以各不相同，当然也可以是其中两个或三个等的面积相同。例如开口172e面积最大，开口的172g面积小于开口172e的面积，开口172d的面积小于开口172g的面积，而开口172a的面积最小(小于开口172d的面积)。例如，在开口172a内布置有一个第一电子部件180a，以及在开口172d内布置有三个第一电子部件180a。类似地，在开口172e内布置有三个第二电子部件180b和三个第三电子部件180c，以及在开口172g内布置有两个第二电子部件180b和两个第三电子部件180c。当然上述电子部件的数量仅为举例，电子部件的数量可以有多种选择，可根据需要设计。
在半导体封装结构10b中，具有较大面积的开口可用于在开口中放置多于一个的电子部件，从而可以减少在盖结构170a中形成的开口的数量，从而降低制造成本。当然其他的开口也可以设置多于一个的电子部件，或者有一些开口中进设置一个电子部件。此外，由于盖结构170a中的开口的面积和数量可以根据电子部件的布置和数量而改变，因此可以增加盖结构170a的设计灵活性。
由于半导体封装结构10b具有与半导体封装结构10a(如图1所示)类似的结构，因此半导体封装结构10b具有与半导体封装结构10a(如图1所示)大致相同的优点。即通过盖结构来增加封装结构的机械强度，提高封装结构的机械性能，并且还可以防止封装结构在制造期间的封装翘曲。并且将电子部件设置在盖结构的开口中，可以保护电子部件，提高封装结构的安全性。此外，在半导体晶粒和盖结构上设有散热器，可以帮助半导体晶粒和封装结构的其他部件(如电子部件)的散热，提高散热效率，保证半导体封装结构在运转时的稳定和安全。此外，半导体封装结构10b的开口中可以容纳更多的电子部件，可以提高封装的整合度，并且可以减少在盖结构170a中形成的开口的数量，从而降低制造成本。
图5A是根据一些实施例的具有盖结构的示例性半导体封装结构10c的横截面图。为了简洁起见，下文实施例中省略了与上文参考图1或图3所描述的那些相同或相似的元件的描述。半导体封装结构10c类似于图1所示的半导体封装结构10a或图3所示的半导体封装结构10b。与图1和图3所示的半导体封装结构10a和10b不同，图5A所示的半导体封装结构10c中的盖结构170b包括一个或多个凹部(recess)，该凹部从盖结构170b的内侧壁171向内凹陷以形成屋檐(eave)部。凹部也可以认为是在盖结构170b上形成的缺口，该缺口形成在盖结构170a的内侧壁171与盖结构170b的下表面的交界处。
如图5A所示，半导体封装结构10c中的盖结构170b包括一个或多个凹部174a，该凹部从盖结构170b的内侧壁171向内凹陷以形成一个或多个对应的屋檐部175a，屋檐部175a与半导体晶粒110相邻，并且盖结构170b包括一个或多个凹部174b，该凹部从盖结构170b的内侧壁171向内凹陷以形成一个或多个对应的屋檐部175b，屋檐部175b与半导体晶粒120相邻。为了简化图示，仅示出了两个凹部174a和174b以及两个屋檐部175a和175b。在一些实施例中，一个或多个第一电子部件180a布置在凹部174a内，这样屋檐部175a形成在一个或多个第一电子部件180a的上方并覆盖一个或多个第一电子部件180a。类似地，一个或多个第二电子部件180b布置在凹部174b内，这样屋檐部175b形成在一个或多个第二电子部件180b的上方并覆盖一个或多个第二电子部件180b。而且，一个或多个第三电子部件180c也布置在凹部174b内，这样屋檐部175b也形成在一个或多个第三电子部件180c的上方并覆盖一个或多个第三电子部件180c。应该注意的是，形成在盖结构170b中的凹部的面积可以彼此相同或不同。例如，从俯视角度看，凹部174b的面积可以大于凹部174a的面积。此外，盖结构170b中形成的凹部的面积，布置和数量可以根据设计要求进行修改。在一些实施例中，形成在盖结构170b中的凹部的面积，布置和数量可以与图4A，4B和4C中所示的盖结构170a中形成的开口的面积，布置和数量相同或相似。在一些其他实施例中，可以从屋檐部175b延伸地形成外侧壁(图未示)，外侧壁可以不与封装基板100的第一表面100a接触，这样可以增加设计的灵活性和设计弹性，以便于适应不同的设计需求，当然外侧壁也可以与第一表面100a接触。本实施例中半导体晶粒110和120从盖结构173中暴露出来，使得散热器190可以与半导体晶粒110和120直接接触，或散热器190与半导体晶粒110和120设有导热层(如TIM层)，以提高散热效率。
在半导体封装结构10c中，具有较大面积的凹部可用于在凹部中放置多于一个电子部件，从而可减少形成在盖结构170b中的凹部的数量，以降低制造成本。此外，由于盖结构170b中的凹部的面积和数量可以根据电子部件的布置和数量而改变，所以盖结构170b的设计灵活性可以增加。另外，由于凹部的制造比开口的制造容易，因此可以进一步简化盖结构的制造制程。
由于半导体封装结构10c具有与半导体封装结构10a(如图1所示)类似的结构，所以半导体封装结构10c具有与半导体封装结构10a(如图1所示)大致相同的优点。即通过盖结构来增加封装结构的机械强度，提高封装结构的机械性能，并且还可以防止封装结构在制造期间的封装翘曲。并且将电子部件设置在盖结构的凹部中，可以保护电子部件，提高封装结构的安全性。此外，在半导体晶粒和盖结构上设有散热器，可以帮助半导体晶粒和封装结构的其他部件(如电子部件)的散热，提高散热效率，保证半导体封装结构在运转时的稳定和安全。此外，半导体封装结构10c的凹部更容易制造，可以进一步简化盖结构的制造制程，提高生产效率，降低生产成本。
图5B是根据一些实施例的具有盖结构的示例性半导体封装结构10d的横截面图。为了简洁起见，下文实施例中省略了与上文参考图3或图5A所描述的那些相同或相似的元件的描述。半导体封装结构10d类似于图3所示的半导体封装结构10b或图5A所示的半导体封装结构10c。与图3和图5A所示的半导体封装结构10b和10c不同，图5B所示的半导体封装结构10d中的盖结构170b包括一个或多个凹部和一个或多个开口。
如图5B所示，半导体封装结构10d中的盖结构170b包括一个或多个凹部174a，该凹部174a从盖结构170b的内侧壁171向内凹陷以形成一个或多个对应的屋檐部175a，屋檐部175a邻近半导体晶粒110以及盖结构170b包括一个或多个开口172e，开口172e邻近半导体晶粒120。为了简化图示，仅示出了一个凹部174a和一个开口172e。在一些实施例中，具有与图5A所示类似布置的一个或多个第一电子部件180a被布置在凹部174a内，这样屋檐部175a形成在一个或多个第一电子部件180a的上方并覆盖一个或多个第一电子部件180a。此外，一个或多个第二电子部件180b和一个或多个第三电子部件180c布置在开口172e内。此外，从俯视角度看，开口172e的面积可以大于凹部174a的面积，这样可以在开口172e中设置更多个电子部件，或者设置更多排的电子部件。在其他一些实施例中，可以从屋檐部175a延伸地形成外侧壁(图未示)，外侧壁可以不与封装基板100的第一表面100a接触，这样可以增加设计的灵活性和设计弹性，以便于适应不同的设计需求，当然外侧壁也可以与第一表面100a接触。盖结构170b包括凹部174a和开口172e，凹部更容易制造，可以进一步简化盖结构的制造制程，提高生产效率，降低生产成本；而开口可以为电子部件提供更好、更全面的保护，因此半导体封装结构10d不仅方便制造，也可以使电子部件更加安全。
图5C是根据一些实施例的具有盖结构的示例性半导体封装结构10d的横截面图。为了简洁起见，下文实施例中省略了与上文参考图3或图5A所描述的那些相同或相似的元件的描述。半导体封装结构10e类似于图3所示的半导体封装结构10b或图5A所示的半导体封装结构10c。与图3和图5A所示的半导体封装结构10b和10c不同，图5C所示的半导体封装结构10e中的盖结构170b包括一个或多个凹部和一个或多个开口。
如图5C所示，半导体封装结构10d中的盖结构170b包括一个或多个开口172a，开口172a与半导体晶粒110相邻，以及盖结构170b包括一个或多个凹部174b，凹部174b从盖结构170b的内侧壁171向内凹陷的以形成与半导体晶粒120相邻的一个或多个相应的屋檐部175b。为了简化图示，仅示出了一个开口172a和一个凹部174b。在一些实施例中，一个或多个第一电子部件180a布置在开口172a内。此外，一个或多个第二电子部件180b和一个或多个第三电子部件180c布置在凹部174b内，这样屋檐部175b形成在一个或多个第二电子部件180b和一个或多个第三电子部件180c的上方并覆盖一个或多个第二电子部件180b和一个或多个第三电子部件180c。应该注意，图5B或5C所示的形成在盖结构170b中的凹部和开口的面积可以彼此相同或不同。例如，如图5B所示，凹部174a的面积小于开口172e的面积。此外，如图5C所示，凹部174b的面积大于开口172a的面积，这样可以在开口172e中设置更多个电子部件，或者设置更多排的电子部件。而且，形成在盖结构170b中的凹部和开口的面积，布置和数量可以根据设计要求进行修改。在其他一些实施例中，可以从屋檐部175a延伸地形成外侧壁(图未示)，外侧壁不与封装基板100的第一表面100a接触，这样可以增加设计的灵活性和设计弹性，以便于适应不同的设计需求，当然外侧壁也可以与第一表面100a接触。盖结构170b包括开口172a和凹部174b，开口可以为电子部件提供更好、更全面的保护；而凹部更容易制造，可以进一步简化盖结构的制造制程，提高生产效率，降低生产成本，因此半导体封装结构10d不仅方便制造，也可以使电子部件更加安全。
在一些实施例中，形成在半导体封装结构10d和10e中的盖结构170b中的凹部和开口的面积，布置和数量与形成在图4A，4B和4C中的盖结构170a的开口的面积，布置和数量相同或相似。
在半导体封装结构10d或10e中，具有较大面积的凹部或开口可用于在凹部或开口中放置多于一个的电子部件，使得形成在盖结构170b中的凹部和/或开口的数量可以减少，从而降低制造成本。此外，由于能够根据电子部件的配置和数量来改变盖结构170b中的凹部和/或开口的面积和数量，所以能够增加盖结构170b的设计灵活性。
由于半导体封装结构10d和10e具有与半导体封装结构10a(如图1所示)类似的结构，因此半导体封装结构10d和10e也具有与半导体封装结构10a(如图1所示)相同或相似的优点。此外，由于盖结构包括凹部和开口，凹部更容易制造，可以进一步简化盖结构的制造制程，提高生产效率，降低生产成本；而开口可以为电子部件提供更好、更全面的保护，因此半导体封装结构10d和10e不仅方便制造，也可以使电子部件更加安全。
图6A是根据一些实施例的具有盖结构的示例性半导体封装结构10f的横截面图。为了简洁起见，下文实施例中省略了与上文参考图1所描述的那些相同或相似的元件的描述。半导体封装结构10f类似于图1所示的半导体封装结构10a。与图1中所示的半导体封装结构10a相比，图6A所示的半导体封装结构10f还包括设置在封装层150和盖结构170a之间并与封装层150和盖结构170a直接接触的冷却材料192。此外，与图1及图2A和图2B类似的，图6A中盖结构170a的每个开口中可以仅设有一个电子部件，例如每个开口172a中仅设有一个第一电子部件180a，每个开口172b中仅设有一个第二电子部件180b，每个开口172c中设有一个第一电子部件180c。当然也可以有一些开口中仅设有一个电子部件，而其他的一些开口中设有多于一个的电子部件。
在一些实施例中，冷却材料192也与散热器190和底部填充材料164直接接触。冷却材料192可提供用于进一步改进半导体晶粒110和120的散热性能的热路径(thermalpath)，冷却材料192还可以用作缓冲层以减小在制造半导体封装结构10f期间产生的应力；以及填充各部件之间的间隙，提高封装结构的稳定性和封装结构整体的机械性能。
在一些实施例中，冷却材料192由与底部填充材料164或封装层150的材料相同或相似的材料形成。在一些实施例中，冷却材料192由TIM(即热界面材料层)，模塑料，底部填充材料或其他合适的冷却材料形成。在一些其他实施例中，冷却材料192可以由硅树脂制成，硅树脂包括但不限于硅，碳，氢，氧或其他元素的聚合物。冷却材料192可以包括导电材料，例如与硅树脂混合的氧化铝(Al2O3)或氧化锌(ZnO2)。
由于半导体封装结构10f具有与半导体封装结构10a(如图1所示)类似的结构，所以半导体封装结构10f具有与半导体封装结构10a(如图1所示)大致相同的优点。此外，半导体封装结构10f中的冷却材料192可提供用于进一步改进半导体晶粒和的散热性能的热路径，提高散热效率，冷却材料192还可以用作缓冲层以减小在制造半导体封装结构10f期间产生的应力；以及填充各部件之间的间隙，提高封装结构的稳定性和封装结构整体的机械性能。
图6B是根据一些实施例的具有盖结构的示例性半导体封装结构10g的横截面图。为了简洁起见，下文实施例中省略了与上文参考图3和图6A所描述的那些相同或相似的元件的描述。半导体封装结构10g与图3所示的半导体封装结构10b类似。与图3中所示的半导体封装结构10b相比，图6B所示的半导体封装结构10g还包括设置在封装层150和盖结构170a之间并与封装层150和盖结构170a直接接触的冷却材料192。此外，与图3及图4A，4B和4C类似的，图6B中盖结构170a的每个开口中可以设有多于一个的电子部件，例如每个开口172d中设有多于一个的第一电子部件180a(例如设有三个第一电子部件180a)，每个开口172e中设有多于一个的第二电子部件180b(例如设有五个第二电子部件180b)和多于一个的第三电子部件180c(例如设有五个第三电子部件180c)。当然也可以有一些开口中仅设有一个电子部件，类似于图4C中所示的一个开口172a中仅设有一个第一电子部件180a，而一个开口172d中设有三个第一电子部件180a。
在一些实施例中，冷却材料192也与散热器190和底部填充材料164直接接触。冷却材料192可提供用于进一步改进半导体晶粒110和120的散热性能的热路径，冷却材料192还可以用作缓冲层以减小在制造半导体封装结构10f期间产生的应力；以及填充各部件之间的间隙，提高封装结构的稳定性和封装结构整体的机械性能。
由于半导体封装结构10g具有与半导体封装结构10b(如图3所示)类似的结构，所以半导体封装结构10g具有与半导体封装结构10b(如图3所示)基本相同的优点。半导体封装结构10g的开口中可以容纳更多的电子部件，可以提高封装的整合度，并且可以减少在盖结构170a中形成的开口的数量，从而降低制造成本。此外，半导体封装结构10g中的冷却材料192可提供用于进一步改进半导体晶粒和的散热性能的热路径，提高散热效率，冷却材料192还可以用作缓冲层以减小在制造半导体封装结构10g期间产生的应力；以及填充各部件之间的间隙，提高封装结构的稳定性和封装结构整体的机械性能。
图6C是根据一些实施例的具有盖结构的示例性半导体封装结构10h的横截面图。为了简洁起见，下文实施例中省略了与上文参考图5A和图6A所描述的那些相同或相似的元件的描述。半导体封装结构10h类似于图5A所示的半导体封装结构10c。与图5A所示的半导体封装结构10c相比，图6C所示的半导体封装结构10h还包括设置在封装层150和盖结构170a之间并与封装层150和盖结构170a直接接触的冷却材料192，这样冷却材料192覆盖了凹部174a和174b，从而可以进一步的保护位于凹部内的电子部件，并且可以帮助电子部件散热。
在一些实施例中，冷却材料192也与散热器190和底部填充材料164直接接触。冷却材料192可提供用于进一步改进半导体晶粒110和120的散热性能的热路径，冷却材料192还可以用作缓冲层以减小在制造半导体封装结构10f期间产生的应力；以及填充各部件之间的间隙，提高封装结构的稳定性和封装结构整体的机械性能。
由于半导体封装结构10h具有与半导体封装结构10c(如图5A所示)类似的结构，所以半导体封装结构10h具有与半导体封装结构10c(如图5A所示)基本相同的优点。半导体封装结构10h的凹部更容易制造，可以进一步简化盖结构的制造制程，提高生产效率，降低生产成本。此外，半导体封装结构10h中的冷却材料192可提供用于进一步改进半导体晶粒和的散热性能的热路径，提高散热效率，冷却材料192还可以用作缓冲层以减小在制造半导体封装结构10h期间产生的应力；以及填充各部件之间的间隙，提高封装结构的稳定性和封装结构整体的机械性能。
图6D是根据一些实施例的具有盖结构的示例性半导体封装结构10i的横截面图。为了简洁起见，下文实施例中省略了与上文参考图5B和图6A所描述的那些相同或相似的元件的描述。半导体封装结构10i类似于图5B所示的半导体封装结构10d。与图5B中所示的半导体封装结构10d相比，图6D所示的半导体封装结构10i还包括设置在封装层150和盖结构170a之间并与封装层150和盖结构170a直接接触的冷却材料192，这样冷却材料192覆盖了凹部174a和开口174e。
在一些实施例中，冷却材料192也与散热器190和底部填充材料164直接接触。冷却材料192可提供用于进一步改进半导体晶粒110和120的散热性能的热路径，冷却材料192还可以用作缓冲层以减小在制造半导体封装结构10f期间产生的应力；以及填充各部件之间的间隙，提高封装结构的稳定性和封装结构整体的机械性能。
由于半导体封装结构10i具有与半导体封装结构10d(如图5B所示)类似的结构，所以半导体封装结构10i具有与半导体封装结构10d(如图5B所示)基本相同的优点。半导体封装结构10i的盖结构170b包括凹部和开口，凹部更容易制造，可以进一步简化盖结构的制造制程，提高生产效率，降低生产成本；而开口可以为电子部件提供更好、更全面的保护，因此半导体封装结构10i不仅方便制造，也可以使电子部件更加安全。此外，半导体封装结构10i中的冷却材料192可提供用于进一步改进半导体晶粒和的散热性能的热路径，提高散热效率，冷却材料192还可以用作缓冲层以减小在制造半导体封装结构10i期间产生的应力；以及填充各部件之间的间隙，提高封装结构的稳定性和封装结构整体的机械性能。
图6E是根据一些实施例的具有盖结构的示例性半导体封装结构10j的横截面图。为了简洁起见，下文实施例中省略了与上文参考图5C和图6A所描述的那些相同或相似的元件的描述。半导体封装结构10j类似于图5C所示的半导体封装结构10e。与图5C中所示的半导体封装结构10e相比，图6E所示的半导体封装结构10j还包括设置在封装层150和盖结构170a之间并与封装层150和盖结构170a直接接触的冷却材料192，这样冷却材料192覆盖了凹部174b。
在一些实施例中，冷却材料192也与散热器190和底部填充材料164直接接触。冷却材料192可提供用于进一步改进半导体晶粒110和120的散热性能的热路径，冷却材料192还可以用作缓冲层以减小在制造半导体封装结构10f期间产生的应力；以及填充各部件之间的间隙，提高封装结构的稳定性和封装结构整体的机械性能。
由于半导体封装结构10j具有与半导体封装结构10e(如图5C所示)类似的结构，所以半导体封装结构10j具有与半导体封装结构10e(如图5C所示)基本相同的优点。半导体封装结构10j的盖结构170b包括凹部和开口，凹部更容易制造，可以进一步简化盖结构的制造制程，提高生产效率，降低生产成本；而开口可以为电子部件提供更好、更全面的保护，因此半导体封装结构10j不仅方便制造，也可以使电子部件更加安全。此外，半导体封装结构10j中的冷却材料192可提供用于进一步改进半导体晶粒和的散热性能的热路径，提高散热效率，冷却材料192还可以用作缓冲层以减小在制造半导体封装结构10j期间产生的应力；以及填充各部件之间的间隙，提高封装结构的稳定性和封装结构整体的机械性能。
图7A是根据一些实施例的具有盖结构的示例性半导体封装结构20a的横截面图。为了简洁起见，下文实施例中省略了与上文参考图6A所描述的那些相同或相似的元件的描述。半导体封装结构20a与图6A所示的半导体封装结构10f类似。与半导体封装结构10f(如图6A所示)的盖结构170a不同，图7A所示的盖结构170c不仅围绕封装层150，而且还覆盖半导体晶粒110和120的上表面，因此盖结构170c也称为帽形(cap-type)盖结构。帽形的盖结构俯视图的形状可以例如为圆形，矩形，多边形等等。此外，这些半导体晶粒110和120通过盖结构170c的一部分(例如覆盖半导体晶粒110和120的上表面的盖板部分)与散热器190间隔开。因此散热器覆盖该盖结构，使得该盖结构170c的一部分(例如覆盖半导体晶粒110和120的上表面的盖板部分)位于散热器190和半导体晶粒110和120之间。
在一些实施例中，两个TIM层(图未示)分别设置在盖结构170c覆盖半导体晶粒110和120的一部分(例如覆盖半导体晶粒110和120的上表面的盖板部分)的上表面和底表面上，这样从那些半导体晶粒110和120产生的热量可以通过TIM层，盖结构170c和散热器190散发出去。本实施例中盖结构173包括覆盖报道体晶粒110和120的一部分(例如覆盖半导体晶粒110和120的上表面的盖板部分)，以增强盖结构的机械强度，更好的防止封装翘曲。
由于半导体封装结构20a具有与半导体封装结构10f(如图6A所示)类似的结构，所以半导体封装结构20a具有与半导体封装结构10f(如图6A所示)大致相同的优点。此外与图6A中所示的半导体封装结构10f的盖结构170a相比，图7A所示的盖结构170c提供更高的结构强度，以进一步防止在制造半导体封装结构20a期间的封装翘曲。
图7B是根据一些实施例的具有盖结构的示例性半导体封装结构20b的横截面图。为了简洁起见，下文实施例中省略了与上文参考图6B所描述的那些相同或相似的元件的描述。半导体封装结构20b类似于图6B所示的半导体封装结构10g。与半导体封装结构10g(如图6B所示)不同，图7B所示的半导体封装结构20b具有盖结构170c，盖结构170c围绕封装层150并且覆盖半导体晶粒110和120的上表面，这样半导体晶粒110和120即通过盖结构170c的一部分(例如覆盖半导体晶粒110和120的上表面的盖板部分)与散热器190间隔开。
在一些实施例中，两个TIM层(图未示)分别设置在盖结构170c覆盖半导体晶粒110和120的一部分(例如覆盖半导体晶粒110和120的上表面的盖板部分)的上表面和底表面上，这样从那些半导体晶粒110和120产生的热量可以通过TIM层，盖结构170c和散热器190散发出去。本实施例中盖结构173包括覆盖报道体晶粒110和120的一部分(例如覆盖半导体晶粒110和120的上表面的盖板部分)，以增强盖结构的机械强度，更好的防止封装翘曲。
由于半导体封装结构20b具有与半导体封装结构10g(如图6B所示)类似的结构，所以半导体封装结构20b具有与半导体封装结构10g(如图6B所示)大致相同的优点。此外，与图6B所示的半导体封装结构10g的盖结构170a相比，图7B所示的盖结构170c提供更高的结构强度，以进一步防止在制造半导体封装结构20b期间的封装翘曲。
图7C是根据一些实施例的具有盖结构的示例性半导体封装结构20c的横截面图。为了简洁起见，下文实施例中省略了与上文参考图6D所描述的那些相同或相似的元件的描述。半导体封装结构20c类似于图6D所示的半导体封装结构10i。不同于半导体封装结构10i(如图6D所示)，图7C所示的半导体封装结构20c具有盖结构170c，盖结构170c围绕封装层150并且覆盖半导体晶粒110和120的上表面，这样半导体晶粒110和120即通过盖结构170c的一部分(例如覆盖半导体晶粒110和120的上表面的盖板部分)与散热器190间隔开。此外，虽然未以图示出，也可以将图6C所示盖结构170b替换为如图7C所示的盖结构170c，即图6C所示盖结构170b可以为带有盖板部分的盖结构。
在一些实施例中，两个TIM层(图未示)分别设置在盖结构170c覆盖半导体晶粒110和120的一部分(例如覆盖半导体晶粒110和120的上表面的盖板部分)的上表面和底表面上，这样从那些半导体晶粒110和120产生的热量可以通过TIM层，盖结构170c和散热器190散发出去。本实施例中盖结构173包括覆盖报道体晶粒110和120的一部分(例如覆盖半导体晶粒110和120的上表面的盖板部分)，以增强盖结构的机械强度，更好的防止封装翘曲。
由于半导体封装结构20c具有与半导体封装结构10i(如图6D所示)类似的结构，所以半导体封装结构20c具有与半导体封装结构10i(如图6D所示)大致相同的优点。此外，与图6D所示的半导体封装结构10i的盖结构170b相比，图7C所示的盖结构170c提供更高的结构强度，以进一步防止在制造半导体封装结构20c期间的封装翘曲。
图7D是根据一些实施例的具有盖结构的示例性半导体封装结构20d的横截面图。为了简洁起见，下文实施例中省略了与上文参考图6E所描述的那些相同或相似的元件的描述。半导体封装结构20d类似于图6E所示的半导体封装结构10j。与半导体封装结构10j(如图6E所示)不同，图7D所示的半导体封装结构20d具有盖结构170c，盖结构170c围绕封装层150并且覆盖半导体晶粒110和120的上表面，这样半导体晶粒110和120即通过盖结构170c的一部分(例如覆盖半导体晶粒110和120的上表面的盖板部分)与散热器190间隔开。
在一些实施例中，两个TIM层(图未示)分别设置在盖结构170c覆盖半导体晶粒110和120的一部分(例如覆盖半导体晶粒110和120的上表面的盖板部分)的上表面和底表面上，这样从那些半导体晶粒110和120产生的热量可以通过TIM层，盖结构170c和散热器190散发出去。本实施例中盖结构173包括覆盖报道体晶粒110和120的一部分(例如覆盖半导体晶粒110和120的上表面的盖板部分)，以增强盖结构的机械强度，更好的防止封装翘曲。
由于半导体封装结构20d具有与半导体封装结构10j(如图6E所示)类似的结构，所以半导体封装结构20d具有与半导体封装结构10j(如图6E所示)大致相同的优点。此外，与图6E中所示的半导体封装结构10j的盖结构170b相比，图7D所示的盖结构170c提供更高的结构强度，以进一步防止在制造半导体封装结构20d期间的封装翘曲。
根据前述实施例，盖结构包括用于放置一个或多个电子部件的至少一个开口和/或至少一个凹部，因此电子部件不会占用第一表面100a上的额外位置，盖结构不必为了给电子部件让出空间而缩小宽度，可以大大增加盖结构的宽度，由此增强盖结构的结构强度，从而可以更好的防止在制造半导体封装结构期间的封装翘曲，以及在随后的半导体封装结构的使用中也可以防止封装翘曲；并且还增加了整个半导体封装结构的机械强度。此外由于这种盖结构在半导体封装结构中暴露出一个或多个半导体晶粒，所以盖结构上的散热器可以与半导体晶粒更加接近，甚至可以直接与半导体晶粒接触，从而改善或保持散热性能。
根据前述实施例，帽形的盖结构还包括用于放置一个或多个电子部件的至少一个开口和/或至少一个凹部，因此电子部件不会占用第一表面100a上的额外位置，盖结构不必为了给电子部件让出空间而缩小宽度，可以大大增加盖结构的宽度，并且帽形的盖结构具有更高的结构强度和机械强度，由此更好的防止在制造半导体封装结构期间的封装翘曲，以及在随后的半导体封装结构的使用中也可以防止封装翘曲；并且进一步增加了整个半导体封装结构的机械强度。
根据前述实施例，与封装层，盖结构和散热器直接接触的冷却材料的使用提供了用于进一步改善散热性能的热路径。而且，冷却材料可以用作缓冲层以减少在制造半导体封装结构期间产生的应力。
本领域的技术人员将容易地观察到，在保持本发明教导的同时，可以做出许多该装置和方法的修改和改变。因此，上述公开内容应被解释为仅由所附权利要求书的界限和范围所限制。

Claims (11)

1.一种半导体封装结构，其特征在于，包括：
封装基板，具有第一表面和与所述第一表面相对的第二表面；
至少一个半导体晶粒，位于所述封装基板的第一表面上并由封装层围绕；
盖结构，围绕所述封装层并与所述封装层间隔开；其中所述盖结构包括第一开口，所述第一开口的一个面由所述封装基板的第一表面所覆盖，所述第一开口的其余表面由所述盖结构完全地围绕；所述盖结构为单件结构且覆盖所述至少一个半导体晶粒；
第一电子部件，位于所述封装基板的第一表面上方，并设置在所述盖结构的第一开口之内。
2.如权利要求1所述的半导体封装结构，其特征在于，还包括散热器，覆盖所述盖结构和所述半导体晶粒。
3.如权利要求1所述的半导体封装结构，其特征在于，还包括多个导电结构，设置在所述封装基板的第二表面上并通过封装基板电耦合到所述半导体晶粒。
4.如权利要求1所述的半导体封装结构，其特征在于，所述盖结构的第一开口具有矩形或圆形形状。
5.如权利要求1所述的半导体封装结构，其特征在于，还包括第二电子部件，在所述封装基板的第一表面上方并且布置在所述盖结构的第一开口之内。
6.如权利要求1所述的半导体封装结构，其特征在于，所述盖结构还包括第二开口，所述第二开口的一个面由所述封装基板的第一表面所覆盖，所述第二开口的其余表面由所述盖结构完全地围绕；并且其中所述第二开口的面积不等于所述第一开口的面积。
7.如权利要求6所述的半导体封装结构，其特征在于，还包括第二电子部件和第三电子部件，在所述封装基板的第一表面上方，所述第二电子部件和第三电子部件布置在所述盖结构的第二开口内；其中所述第二开口的面积大于所述第一开口的面积。
8.如权利要求1所述的半导体封装结构，其特征在于，还包括第二电子部件，在所述封装基板的第一表面上方；其中所述盖结构还包括从所述盖结构的内侧壁向内凹陷的凹部，以形成覆盖所述第二电子部件的屋檐部。
9.如权利要求8所述的半导体封装结构，其特征在于，还包括第三电子部件，在所述封装基板的第一表面上方；其中所述屋檐部覆盖所述第三电子部件。
10.如权利要求8所述的半导体封装结构，其特征在于，还包括第三电子部件，在所述封装基板的第一表面上方；其中所述第三电子部件布置在所述盖结构的第一开口内。
11.如权利要求1所述的半导体封装结构，其特征在于，还包括冷却材料，在所述封装层和所述盖结构之间并与所述封装层和所述盖结构直接接触。
CN201810837592.0A 2017-08-01 2018-07-26 半导体封装结构 Active CN109326570B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110691468.XA CN113658919A (zh) 2017-08-01 2018-07-26 半导体封装结构

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762539585P 2017-08-01 2017-08-01
US62/539,585 2017-08-01
US16/002,138 2018-06-07
US16/002,138 US10957611B2 (en) 2017-08-01 2018-06-07 Semiconductor package including lid structure with opening and recess

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202110691468.XA Division CN113658919A (zh) 2017-08-01 2018-07-26 半导体封装结构

Publications (2)

Publication Number Publication Date
CN109326570A CN109326570A (zh) 2019-02-12
CN109326570B true CN109326570B (zh) 2021-07-20

Family

ID=62904275

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202110691468.XA Pending CN113658919A (zh) 2017-08-01 2018-07-26 半导体封装结构
CN201810837592.0A Active CN109326570B (zh) 2017-08-01 2018-07-26 半导体封装结构

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202110691468.XA Pending CN113658919A (zh) 2017-08-01 2018-07-26 半导体封装结构

Country Status (4)

Country Link
US (2) US10957611B2 (zh)
EP (2) EP4235770A1 (zh)
CN (2) CN113658919A (zh)
TW (1) TWI676245B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10770369B2 (en) * 2018-08-24 2020-09-08 Advanced Semiconductor Engineering, Inc. Semiconductor device package
CN111211059B (zh) * 2018-11-22 2023-07-04 矽品精密工业股份有限公司 电子封装件及其制法与散热件
US11728278B2 (en) * 2019-03-25 2023-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Board substrates, three-dimensional integrated circuit structures and methods of forming the same
KR102677593B1 (ko) * 2019-05-28 2024-06-24 에스케이하이닉스 주식회사 인터커넥트 구조를 포함한 스택 패키지
US11469152B2 (en) * 2019-10-14 2022-10-11 Mediatek Inc. Semiconductor chip package and fabrication method thereof
US11315860B2 (en) * 2019-10-17 2022-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and manufacturing process thereof
US11410910B2 (en) 2020-07-30 2022-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Packaged semiconductor device including liquid-cooled lid and methods of forming the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347544A (zh) * 2013-08-02 2015-02-11 台湾积体电路制造股份有限公司 在堆叠管芯的侧壁上具有热介面材料的封装件
CN104701287A (zh) * 2013-12-04 2015-06-10 台湾积体电路制造股份有限公司 具有热点热管理部件的3dic封装

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100446290B1 (ko) * 2001-11-03 2004-09-01 삼성전자주식회사 댐을 포함하는 반도체 패키지 및 그 제조방법
US6710444B2 (en) * 2002-03-21 2004-03-23 Intel Corporation Molded substrate stiffener with embedded capacitors
US6784535B1 (en) * 2003-07-31 2004-08-31 Texas Instruments Incorporated Composite lid for land grid array (LGA) flip-chip package assembly
US20080054490A1 (en) * 2006-08-31 2008-03-06 Ati Technologies Inc. Flip-Chip Ball Grid Array Strip and Package
US8008133B2 (en) * 2008-02-11 2011-08-30 Globalfoundries Inc. Chip package with channel stiffener frame
US8216887B2 (en) * 2009-05-04 2012-07-10 Advanced Micro Devices, Inc. Semiconductor chip package with stiffener frame and configured lid
US8013438B2 (en) * 2009-07-21 2011-09-06 Stmicroelectronics Asia Pacific Pte. Ltd. Semiconductor package with a stiffening member supporting a thermal heat spreader
JP5779042B2 (ja) * 2011-08-18 2015-09-16 新光電気工業株式会社 半導体装置
US9153520B2 (en) * 2011-11-14 2015-10-06 Micron Technology, Inc. Stacked semiconductor die assemblies with multiple thermal paths and associated systems and methods
US9041192B2 (en) * 2012-08-29 2015-05-26 Broadcom Corporation Hybrid thermal interface material for IC packages with integrated heat spreader
US9082743B2 (en) * 2013-08-02 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC packages with heat dissipation structures
US9627346B2 (en) * 2013-12-11 2017-04-18 Taiwan Semiconductor Manufacturing Company, Ltd. Underfill pattern with gap
US9269694B2 (en) * 2013-12-11 2016-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with thermal management features for reduced thermal crosstalk and methods of forming same
US9659878B2 (en) * 2015-10-20 2017-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level shielding in multi-stacked fan out packages and methods of forming same
KR101877503B1 (ko) * 2015-12-24 2018-07-11 주식회사 모다이노칩 복합 소자 및 이를 구비하는 전자기기
US10366968B2 (en) * 2016-09-30 2019-07-30 Intel IP Corporation Interconnect structure for a microelectronic device
US10181449B1 (en) * 2017-09-28 2019-01-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure
US10515867B2 (en) * 2017-11-14 2019-12-24 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
KR101942748B1 (ko) * 2018-01-31 2019-01-28 삼성전기 주식회사 팬-아웃 반도체 패키지

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347544A (zh) * 2013-08-02 2015-02-11 台湾积体电路制造股份有限公司 在堆叠管芯的侧壁上具有热介面材料的封装件
CN104701287A (zh) * 2013-12-04 2015-06-10 台湾积体电路制造股份有限公司 具有热点热管理部件的3dic封装

Also Published As

Publication number Publication date
US11688655B2 (en) 2023-06-27
EP3439029B1 (en) 2023-09-06
TW201911499A (zh) 2019-03-16
EP3439029A1 (en) 2019-02-06
CN113658919A (zh) 2021-11-16
CN109326570A (zh) 2019-02-12
US20190043771A1 (en) 2019-02-07
EP4235770A1 (en) 2023-08-30
US10957611B2 (en) 2021-03-23
US20210175137A1 (en) 2021-06-10
TWI676245B (zh) 2019-11-01

Similar Documents

Publication Publication Date Title
CN109326570B (zh) 半导体封装结构
EP3091571B1 (en) Fan-out package structure including a conductive shielding layer
EP3373331B1 (en) Semiconductor package with stiffener ring
TWI719202B (zh) 半導體封裝結構及其製造方法
US20210273317A1 (en) Fan-out package structure with integrated antenna
US10978406B2 (en) Semiconductor package including EMI shielding structure and method for forming the same
US11289401B2 (en) Semiconductor package
EP3300106B1 (en) Fan-out package structure having stacked carrier substrates and method for forming the same
US20170323853A1 (en) Integrated fan-out package and method of fabricating the same
EP3273475B1 (en) Fan-out package structure
US10332844B2 (en) Manufacturing method of package structure
US11749640B2 (en) Semiconductor package and method of manufacturing the same
US20220328445A1 (en) Semiconductor package including a molding layer
CN114582851A (zh) 半导体封装
US11201142B2 (en) Semiconductor package, package on package structure and method of froming package on package structure
US20200035614A1 (en) Package structure and manufacturing method thereof
US20240178102A1 (en) Package including backside connector and methods of forming the same
US20240186209A1 (en) Semiconductor package structure
CN114765144A (zh) 半导体封装结构
CN118676071A (zh) 半导体封装件
CN112242363A (zh) 电子封装件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant