TW417204B - Semiconductor metalization system and method - Google Patents
Semiconductor metalization system and method Download PDFInfo
- Publication number
- TW417204B TW417204B TW088109515A TW88109515A TW417204B TW 417204 B TW417204 B TW 417204B TW 088109515 A TW088109515 A TW 088109515A TW 88109515 A TW88109515 A TW 88109515A TW 417204 B TW417204 B TW 417204B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- gold
- dielectric layer
- edge
- conductors
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 23
- 238000001465 metallisation Methods 0.000 title abstract description 27
- 239000004065 semiconductor Substances 0.000 title description 10
- 239000004020 conductor Substances 0.000 claims abstract description 42
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 17
- 229910052737 gold Inorganic materials 0.000 claims description 17
- 239000010931 gold Substances 0.000 claims description 17
- 230000002079 cooperative effect Effects 0.000 claims description 3
- 239000010410 layer Substances 0.000 claims 14
- 230000009245 menopause Effects 0.000 claims 2
- 239000002344 surface layer Substances 0.000 claims 2
- PCTMTFRHKVHKIS-BMFZQQSSSA-N (1s,3r,4e,6e,8e,10e,12e,14e,16e,18s,19r,20r,21s,25r,27r,30r,31r,33s,35r,37s,38r)-3-[(2r,3s,4s,5s,6r)-4-amino-3,5-dihydroxy-6-methyloxan-2-yl]oxy-19,25,27,30,31,33,35,37-octahydroxy-18,20,21-trimethyl-23-oxo-22,39-dioxabicyclo[33.3.1]nonatriaconta-4,6,8,10 Chemical compound C1C=C2C[C@@H](OS(O)(=O)=O)CC[C@]2(C)[C@@H]2[C@@H]1[C@@H]1CC[C@H]([C@H](C)CCCC(C)C)[C@@]1(C)CC2.O[C@H]1[C@@H](N)[C@H](O)[C@@H](C)O[C@H]1O[C@H]1/C=C/C=C/C=C/C=C/C=C/C=C/C=C/[C@H](C)[C@@H](O)[C@@H](C)[C@H](C)OC(=O)C[C@H](O)C[C@H](O)CC[C@@H](O)[C@H](O)C[C@H](O)C[C@](O)(C[C@H](O)[C@H]2C(O)=O)O[C@H]2C1 PCTMTFRHKVHKIS-BMFZQQSSSA-N 0.000 claims 1
- 238000005538 encapsulation Methods 0.000 claims 1
- 230000000968 intestinal effect Effects 0.000 claims 1
- 239000002184 metal Substances 0.000 claims 1
- 229910052751 metal Inorganic materials 0.000 claims 1
- 235000012149 noodles Nutrition 0.000 claims 1
- 239000000758 substrate Substances 0.000 abstract description 16
- 238000009413 insulation Methods 0.000 description 12
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 238000001020 plasma etching Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002309 gasification Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- 101100269850 Caenorhabditis elegans mask-1 gene Proteins 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- NMFHJNAPXOMSRX-PUPDPRJKSA-N [(1r)-3-(3,4-dimethoxyphenyl)-1-[3-(2-morpholin-4-ylethoxy)phenyl]propyl] (2s)-1-[(2s)-2-(3,4,5-trimethoxyphenyl)butanoyl]piperidine-2-carboxylate Chemical compound C([C@@H](OC(=O)[C@@H]1CCCCN1C(=O)[C@@H](CC)C=1C=C(OC)C(OC)=C(OC)C=1)C=1C=C(OCCN2CCOCC2)C=CC=1)CC1=CC=C(OC)C(OC)=C1 NMFHJNAPXOMSRX-PUPDPRJKSA-N 0.000 description 1
- GZRDJPGWGMWUQZ-UHFFFAOYSA-N [Re].[Au] Chemical compound [Re].[Au] GZRDJPGWGMWUQZ-UHFFFAOYSA-N 0.000 description 1
- MGPRQEHECDTSNH-UHFFFAOYSA-N [W].[Hf] Chemical compound [W].[Hf] MGPRQEHECDTSNH-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- -1 giant Chemical compound 0.000 description 1
- 239000003353 gold alloy Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000010422 painting Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229910052704 radon Inorganic materials 0.000 description 1
- SYUHGPGVQRZVTB-UHFFFAOYSA-N radon atom Chemical compound [Rn] SYUHGPGVQRZVTB-UHFFFAOYSA-N 0.000 description 1
- 229910052702 rhenium Inorganic materials 0.000 description 1
- WUAPFZMCVAUBPE-UHFFFAOYSA-N rhenium atom Chemical compound [Re] WUAPFZMCVAUBPE-UHFFFAOYSA-N 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5283—Cross-sectional geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
A7 B7_ 五、發明說明（/ ) 馘明夕背吾 本發明一般而言係關於半導體金鼷化糸統及方法，更 特別是有朗具有降低交互導體電容量的金屬化糸統。 如習知技術所熟知，目前用以形成電導體（亦即導線） 的方法係分為下列方法：反應離子蝕刻法U I E );及雙 東埋入法《以RIE法，一介電層10傜形成於半導體基板 1 2上；如第1 Α匾所示β使用刻劃的光阳遮罩，蝕刻穿過 經選擇的介電層1Π區域而形成通路孔14,如第1B圖所示 。移除罩16,如第1C圖所示6沈積一金屬化層18於經蝕 刻的介電層12表而並穿過經蝕刻的通路孔14,如第1D圖 所示》接著刻剷第二光阻層20以曝露出部分的金羼化層 18,其係用以分隔刻劃成金屬化層18的導體，如第1E圖 所示。接箸使用RIE法移除曝露部分的金颶化層18,而 形成介電質隔離導體22，如第1F圖所示。 藉由雙電埋入法，一介電層10再次被形成在半導體基 板12上，如第2A圖所示。使用經刻對的光阻遮罩16,蝕 刻穿經選擇的介電層10部分，而形成通路孔14,如第2B 圖所示。移除遮罩16,如第2C画所示。形成一第二光阻 層1 (i '於介電層1 0上並刻剌之，以曝露出排列在通路孔 14固爾丨5的介電層10表面部分，如第2D圖所示。所曝磊 的介電層10表面部分#蝕刻，以在通路孔14上半部周圍 的介電層1〇中形成凹槽1C ，如第2E圖所示。沈積一金 羼化_18於蝕刻的介電層10表面，部分的金S化層穿過 通路孔14，其他部分的金霸化層則置於凹槽If 中，又 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱璜背面之注意事項再填窝本頁)
丨—訂-II 線- 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 4172 04 a7 ___B7_ 五、發明說明（> ) 其他部分的金腸化層1 8則置於介電層1 0表面，如第2 F圖 所示。置於介電層上表面的金鼷化層18部分傷以諸如 化學機械抛光（CMP)法移除，而形成介電隔離導體，如 第2 G阃所示。應注意地是，導體2 2 ’的上表而部分偽曝 露，以連接至形成在金靨化層1 8上的其他裝置或金屬化 層（未示於圖中）。 藉由這二種方法，相鄰導體22、22’間的電容器偽反 比於該相鄰導體間的距離d ^因此，增加置裝密度將相 對減少距離d ，而增加相鄰導體間的電容量。電容量的 增加將導致穿經導體22、22'的訊號延遅。 發明之槪要 根據本發明，提供一種用於形成金靨化条統的方法。 該方法包含提供一基板。一绝緣層偽形成於該基板表面 。複數個通路孔偽形成於絶緣層表而中，該孔洞穿經絶 緣層。凹陷俱形成於绝緣層表面中，該凹陷終止於穿經 絶綠層的部份複數艏通路孔中。沈積一金羼化層於絶緣 層表而，部份的金颶化層穿經通路孔，部份的金羼化層 置於凹陷中且部份的金颺化層置於绝緣層表面。將該金 颶化層刻劃成複數傾導體，部份的導體置於一層絶緣層 上目另一部份的導體置於凹陷上。 以該方法，僅使用一道遮罩蝕刻步驪而形成穿經绝緣 層的通路孔以及一道金颶化沈積步驟而沈積提雙層導 體的金鼷化層，f形成電導醱於不同層上。 根據本發明之另一特擻，提供一種積體罨路用的金颺 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公* ) (請先閱讀背面之注意事項再填寫本頁) ^--- n n n n 一51 n n n n I 線->----------- 丨 4”2〇4 A7 B7 五、發明說明（4 ) 化糸統。該糸統包含一具有一絶緣層置於其上的基板。 複數館霄導體偽被提供，部份的導體置於一層绝緣層上 而另一部份的導體陷於絶緣層表商中。 根據本發明之又一特徴，在首次提及之層上的導體之 一m鄰接於陷入部份絶緣層表面的導體之一。 根據本發明的再一特徴，各導體具有部份穿經絶緣層。 根據本發明之仍一待擻，複數艏導體係相互平行。 根據本發明之又另一特擞，首次提及的部份複數催導 體具有絶緣層上表商置於其上的下表面部份以及其中陷 入部份絶緣層表面中的導體具有沿箸絶緣層上表面排列 的上表而部份。 之 JS__l 說』Sl 本發明之其他待擻以及本發明本身將由下列詳細説明 參考附圖而呈更清楚，其中： 第1A- 1F圃係根據習知技術之半導體金颶化糸統的示 意樓截而阃·， 第2A- 2G圖偽根據習知技術之半導體金屬化糸統的示 -------------11 ^---------訂---------線 /t. (請先閱讀背面之注意事項再填寫本頁) 意 示 的 統 化 颶 金 體 導 半 之 明 發 本 據 根 ;_ 圖3H 面- 截 3 横第 意 經濟部智慧財產局員工消費合作杜印製 而 4 詳 截第明 横 鞯 考於 β 成 形 圖圖服第其 部明 0說 _ 之 3A中 置 1 裝層 動緣 主絶値一 數。 複12 之板 。 中基 圖 圖一 意 於的 示 示板 的 未基 圖 有醱 3 具導 第 供半 的 提如. 份 ，諸 本紙張尺度適用_國國家標準（CNS)A4規格（210 x 297公釐） B7_ 五、發明說明（） (請先閱讀背面之注意事項再填寫本頁) 俗形成於基板]2表而上。複數掴通略礼1 4偽使用第3 B圔 所示的蝕刻遮罩16及任何傳統撤影技術，穿經絶緣層10 而形成，如第3C圖所示。孔洞14镍蝕刻穿經絶绨層10而 達基板H 一第二遮罩Ιίί"偽形成於結構上，如第3D圖 所示。應注意地是，遮罩16 "俗小於第2D圖中的遮罩16' 。然而，此處遮罩16“中的開口將涵蓋相鄰的孔洞 凹槽14'偽藉由遮罩16”中的開口而形成於絶緣層10的上 表而的上端，如第3E圖所示。凹槽14 ’將終止於穿經絶 線層It)之複數個通路孔14 ‘的上端。一金鼷化層18偽沈 積於絶緣層1H上表而上，如第3 F画所示。部份的金靨化 層18將穿經通路孔14,其他部份的金靥化層18俗置於凹 槽14中，而又其他部份的金腸化層18偽置於絶線層10的 丄表而上，如第3F圖所示。金靨化屬18你以遮罩16' _'遮 罩之，如第3G圖所示β使用RIE製程及遮單16"將金臑 化層1 8刻制成複數傾導髑22,22’，以製作第3Η匾所示的結 構。一部份的導醱22係置於一層的絶緣層1G上，而另一 部份的導體22係置於凹槽14中，如第3Η圖所示β 經濟部智慧財產局員工消费合作社印製 更待别地是，參考第3Α圖，形成於半導體基板12上的 絶緣層1 0係為二氣化矽，應瞭解地是其他絶緣材料亦可 被使用。使用經刻劃的光阻遮箪，蝕刻穿經絶緣層1 0而 形成通路孔14,如第3B圖所示。該孔洞俗以一固定間隔 蝕刻，以隔離所形成的電導體。第二光陏層1 6 ”俗形成 於介電層1(1上並刻剌，以曝置出置於通路孔14周圍之絶 線層1!)的表面部份，如第31)圖所示。暱注意地是，每隔 -C -本紙張尺度適用1f1國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 4172 04 A7 _B7__五、發明說明（^ ) 一個通路孔14便設置一個開口於遮罩16"中。絶線層10 的曝露表而部份偽蝕刻，以形成凹槽1 4 '於通路孔周圍 的絶緣層1 〇中，如第3 D圓所示。應注意地是，凹槽1 4 ’ 俗以間隔一通路孔1 4的距離而被形成於上端。 金屬化層18(第3F围）係沈積於經蝕刻的絶緣層10的表 商上，部份的金鼷化層1 8穿經通路孔1 4 ,其他部份的金 鼷化層18係置於凹槽14’中，而再其他部份的金颶化層 18係置於絶緣層10的表而上，如第3G圖所示。一第二光 阳層1 6 係置於金颶化層1 8上，如第3 G圖所示。應注意 地是，遮罩16'"中的開口傜僅置於凹槽14’上，而該遮 罩16'”係置於不具有凹槽14'的通路孔14之上。使用遮軍 1 G ' ”作為蝕刻遮罩，以刻割金騰化層1 8 ,如第3 Η圖所示 C 層 化板即面 C各導導， 2'化。颶基亦表份。個個32 ,2靨示金該ί 上部-數數份 22金所旳於體的面22複複部 體份圏用積導10表體。。面 導部3F路沈的層的導30行表 電的第電10份緣10的份平下 成露如醱層部絶層面部此的 斟曝，積緣一為緣表的彼上 刻所2'種絶，此绝份10，其 像除,2一有置在於部層上於 )去22供具設il(陷10緣向置 GH程體提12偽1±係層绝方33_ 13製導，板2'f2'緣經的面-7 (iE的示基 絶穿面表 8 I ?绝 18RH 所ig2HUA有紙上 層用隔_«|1-1“£具於10 化使緣3H半導 I 分於2'直層 鼷，絶第該||“2接,2垂緣 金是成如中傾-「鄰22在絶 ，地形，其數)#俗體2'有 此別以此，複2222導,2具 因特，因統。份ifn體數2222 。 更18糸上部),導複體體 本紙張尺度適用t國國家標準（CNS)A4規格（210x297公釐） (請先閱讀背面之注咅？事項再填寫本頁) ^---- 訂--- 線— ^------------------------- Γ 41720 A7 B7 經濟部智慧財產局員工消費合作杜印製 五、發明說明（^ ) 而陷入部份絶緣層1 〇表而的導體2 2 '刖具有沿著絶緣層 1 0上表而33排列的上表面部份3 4。因此，相鄰導體2 2 , 2 2 ’ 間的距離偽由上述之第2G圖中沿著相鄰導體22 ,22'壁之 距離（1而增加。例如，參考第2圖，應注意地是，雖然 距離<i為相鄰導體2 2，2 2 ’間的間隔，然而隔離相鄰導體 2 2，2 2 ’之電流傳載部份的實際距離d ’係大於間隔d 。此 外，在相同平面上之相鄰導體（例如，導體22,導體22’） 間的距離d ”，(Γ僳大於間隔d 。 應注意地是，上述製程可使用許多不同的導電材料， 例如摻雜非晶質或多晶質矽，或包含一種或多種下列金 鼸的材料：鈦、氮化鈦、氤化鎢、鋁、鈷、鉅、氮化钽 、銅、銀、金、鉑、鋤、氣化铷、銥或氣化銥等。此外 ，該金颶化層的刻割可使用反應離子蝕刻、離子研磨、 非等向性乾式蝕刻或在間隔相當大時使用濕式蝕刻等方 式蝕刻該金颶化層β該導髂可被使用為諸如DRAM單元中 的字元線、位元線、位址線及控時脈線，以及諸如大多 數半導醱元件中的資料排線與输入/輸出線。 應注意地是，上述有關第3A- 3H圈中的製程可用於提 供一第二層導醱。 其他實施例亦座落於所附申請專利範圍的精神與範醻 中。例如，當上述基板12為半導體基板時，該基板可為 一金靨化層。 本紙張尺度適用中國國家標準<CNS>A4規格（210 X 297公釐） -------------^--------訂·-------I , W (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 Γ 41 7204 A7 B7 五、發明說明（7 ) 黎者符號説明 10... ,· ·介 電 層 12... …半 導 體 基 板 14.., …通 路 孔 16... …光 阻 遮 罩 18… 颶 化 層 2 0… …光 阻 層 2 2.. • · ·導 體 1 4 1 , 凹 槽 2 2 1 , 導 體 16,. ，…光 砠 遮 單 3 0… …部 份 3 2·. …下 表 而 部 份 3 3.....上表而 34.....上表而部分 ------------II ^ --------訂.-----I--線-Y (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
Claims (1)
- 417204 A8 B8 C8 D8 六、申請專利範圍 含 包 統' 条 化 腸 金 的 路 iMni pr 體 積 ·， 於板 用基 種一 層 緣 绝 的 上 板 基 於 置 緣份 絶部 層面 一 表 於的 置層 係緣 體絶 導入 電陷 的傺 份體 部導 一 的 ，份 體部 導他 電其 個而 數， 複上 P 及導 提的 次面 首表 中層 其緣 ，绝 統份 糸部 化入 屬陷 金於 之接 項鄰 1 偽 第一 圍之 範體 利導 專的 請上 申li 如之 之 體 具 體 導 各 中 其 統 条 化 ns 金 之 項 1 〇 第層 圍緣 範絶 利經 專穿 謓份 申部 如有 導 個 數 複 中 其 統 条 化 膈 金 之 項 3 第 圍 。 範行 利平 專 互 請相 申偽 如體 及表 提下 次的 首上 中其 其於 ，置 統面 条表 化上 羼層 金緣 之绝 項有 4 具 第體 圍導 範餹 利數 專複 請份 申部 如的 5 沿 有 具 體 導 的 中 面 0 表份 層部 緣面 绝表 份上 部的 入列 陷排 中面 其表 及上 以層 份緣 部絶 商箸 係 板 基 該 中 其 統 条 化 腸 金 之 項 5 S 圍 範。 利板 專基 請醱 申導 如半 (請先閱讀背面之注音？事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 係 板 基 該 中 其 統 条 化 靨 金 之 項 5 第 鬮 範。 利層 專化 請臑 申金 如為 含 包 法 方i 的 統 条 化 颶 金 ， 成板 形基 於 一 用供 種提 1 8 絶 經 穿 同 «^/1 孔 該 中 面 ;表 面層 表緣 板绝 基於 該孔 於路 層通 緣傾 絶數 1 複 成成 形形 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公« ) H _ - ^^1 — I i - n I I-^-ro, · —1 I I n n I I ϋ 1 I— I n n n I n n n 41 72 04 οζ88φ ABCD 六、申請專利範圍 緣 絶 經 穿 於 出 終 陷 凹 該 中 而 表 層 緣 絶 於 陷 凹 ; 成 層形 緣 穿 層 化 鼷 金 的 份 部 而 表 ; 層 中緣 孔絶 路於 通層 個化 數鼷 複金 份一 部積 的沈 層 屬 金 的 份 部 Μ 中 陷 凹 於 置 層 化 屬 金面 的表 份層 部緣 ，絶 孔於 路置 通層 經化 於 置 體 導 。 的上 份陷 部凹 ，於 體置 導體 艏導 數的 複份 成部 i -刻另 層且 化上 颶層 金緣 該絶 將層 導 半 為 板 基 該 中 其 法 方 之 項 8 第 圍 範 利 專 0 請板 申基 如醱 9 金 為 偽 板 基 該 中 其 法 方 之 項 9 第 圍 範 利 專 謫 申 如 層 化 屬 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家楳準（CNS〉A4規格（210 X 297公釐） ^ - - - - - - - - - - - - - - t - ^—— — — — — — — — — — — 1— J— — — — — — / —
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/099,093 US6137178A (en) | 1998-06-17 | 1998-06-17 | Semiconductor metalization system and method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW417204B true TW417204B (en) | 2001-01-01 |
Family
ID=22272661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW088109515A TW417204B (en) | 1998-06-17 | 1999-06-08 | Semiconductor metalization system and method |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6137178A (zh) |
| EP (1) | EP0966035B1 (zh) |
| JP (1) | JP2000031280A (zh) |
| KR (1) | KR100598256B1 (zh) |
| CN (1) | CN1139112C (zh) |
| DE (1) | DE69930027T2 (zh) |
| TW (1) | TW417204B (zh) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2786609B1 (fr) * | 1998-11-26 | 2003-10-17 | St Microelectronics Sa | Circuit integre a capacite interlignes reduite et procede de fabrication associe |
| US20060017162A1 (en) * | 1999-03-12 | 2006-01-26 | Shoji Seta | Semiconductor device and manufacturing method of the same |
| US6849923B2 (en) | 1999-03-12 | 2005-02-01 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method of the same |
| US6420252B1 (en) * | 2000-05-10 | 2002-07-16 | Emcore Corporation | Methods of forming robust metal contacts on compound semiconductors |
| US7892962B2 (en) * | 2007-09-05 | 2011-02-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Nail-shaped pillar for wafer-level chip-scale packaging |
| KR101654820B1 (ko) * | 2008-07-09 | 2016-09-06 | 인벤사스 코포레이션 | 감소된 도전체 공간을 가진 마이크로전자 상호접속 소자, 및 그것을 형성하는 방법 |
| TWI390756B (zh) | 2008-07-16 | 2013-03-21 | Applied Materials Inc | 使用摻質層遮罩之混合異接面太陽能電池製造 |
| JP5615837B2 (ja) | 2008-12-10 | 2014-10-29 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | スクリーン印刷パターンの位置合せのための強化された視覚システム |
| US9064968B2 (en) * | 2013-08-19 | 2015-06-23 | Phison Electronics Corp. | Non-volatile memory device and operation and fabricating methods thereof |
| US9159670B2 (en) | 2013-08-29 | 2015-10-13 | Qualcomm Incorporated | Ultra fine pitch and spacing interconnects for substrate |
| US8772951B1 (en) | 2013-08-29 | 2014-07-08 | Qualcomm Incorporated | Ultra fine pitch and spacing interconnects for substrate |
| KR102377372B1 (ko) * | 2014-04-02 | 2022-03-21 | 어플라이드 머티어리얼스, 인코포레이티드 | 인터커넥트들을 형성하기 위한 방법 |
| US20190067178A1 (en) * | 2017-08-30 | 2019-02-28 | Qualcomm Incorporated | Fine pitch and spacing interconnects with reserve interconnect portion |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3057975B2 (ja) * | 1993-09-27 | 2000-07-04 | 日本電気株式会社 | 集積回路の配線 |
| US5471093A (en) * | 1994-10-28 | 1995-11-28 | Advanced Micro Devices, Inc. | Pseudo-low dielectric constant technology |
| JPH08293523A (ja) * | 1995-02-21 | 1996-11-05 | Seiko Epson Corp | 半導体装置およびその製造方法 |
| US5702982A (en) * | 1996-03-28 | 1997-12-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for making metal contacts and interconnections concurrently on semiconductor integrated circuits |
| US5846876A (en) * | 1996-06-05 | 1998-12-08 | Advanced Micro Devices, Inc. | Integrated circuit which uses a damascene process for producing staggered interconnect lines |
| US5753976A (en) * | 1996-06-14 | 1998-05-19 | Minnesota Mining And Manufacturing Company | Multi-layer circuit having a via matrix interlayer connection |
| KR100219508B1 (ko) * | 1996-12-30 | 1999-09-01 | 윤종용 | 반도체장치의 금속배선층 형성방법 |
-
1998
- 1998-06-17 US US09/099,093 patent/US6137178A/en not_active Expired - Lifetime
-
1999
- 1999-05-31 EP EP99110469A patent/EP0966035B1/en not_active Expired - Lifetime
- 1999-05-31 DE DE69930027T patent/DE69930027T2/de not_active Expired - Lifetime
- 1999-06-08 TW TW088109515A patent/TW417204B/zh not_active IP Right Cessation
- 1999-06-17 CN CNB991086899A patent/CN1139112C/zh not_active Expired - Fee Related
- 1999-06-17 JP JP11171020A patent/JP2000031280A/ja not_active Withdrawn
- 1999-06-17 KR KR1019990022670A patent/KR100598256B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US6137178A (en) | 2000-10-24 |
| KR100598256B1 (ko) | 2006-07-07 |
| JP2000031280A (ja) | 2000-01-28 |
| CN1139112C (zh) | 2004-02-18 |
| EP0966035A1 (en) | 1999-12-22 |
| CN1254949A (zh) | 2000-05-31 |
| KR20000006238A (ko) | 2000-01-25 |
| DE69930027T2 (de) | 2006-09-14 |
| EP0966035B1 (en) | 2006-03-01 |
| DE69930027D1 (de) | 2006-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW454240B (en) | Improved contact and deep trench patterning | |
| CN108962895A (zh) | 半导体装置、电子系统及形成半导体装置结构的方法 | |
| TW417204B (en) | Semiconductor metalization system and method | |
| TW415041B (en) | Processing methods of forming integrated circuitry memory devices, methods of forming DRAM arrays, and related semiconductor masks | |
| TW385531B (en) | A dual damascene process for metal layers and organic intermetal layers | |
| TW441093B (en) | DRAM-cell device and its production method | |
| TW199234B (zh) | ||
| TW308727B (en) | Semiconductor memory device with capacitor (4) | |
| TW522514B (en) | Method of forming metal contact in semiconductor device | |
| TW456032B (en) | Method for fabricating 4F2 memory cells with improved gate conductor structure | |
| TW388954B (en) | Metalization system | |
| TW512516B (en) | Method for fabricating a semiconductor memory device and the structure thereof | |
| TW408446B (en) | The manufacture method of the node contact | |
| TW544917B (en) | Semiconductor memory device and method for manufacturing the same | |
| TW462105B (en) | Gas etchant composition and method for simultaneously etching silicon oxide and polysilicon, and method for manufacturing semiconductor device using the same | |
| TW399327B (en) | The manufacturing method of DRAM capacitor | |
| TW519738B (en) | Extended type capacitor manufacturing method and device of memory | |
| TW395021B (en) | DRAM contacts' manufacturing methods | |
| TW395050B (en) | Method of manufacturing the capacitor of dynamic random access memory (DRAM) | |
| TW525233B (en) | Substrate with a layer composed of monocrystalline silicon and its generating method | |
| TW399325B (en) | The manufacturing method of DRAM capacitor | |
| TW381318B (en) | Method of manufacturing analog semiconductor device | |
| TW448565B (en) | Structure and manufacture method for window-frame type capacitor | |
| TW396527B (en) | Manufacturing method for forming bit line and node contact landing pad simultaneously | |
| TW411579B (en) | Structure of dual damascene and production method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |