DE69730577T2 - Verbesserungen im chemisch-mechanischen Polieren von Halbleiterscheiben - Google Patents

Verbesserungen im chemisch-mechanischen Polieren von Halbleiterscheiben Download PDF

Info

Publication number
DE69730577T2
DE69730577T2 DE69730577T DE69730577T DE69730577T2 DE 69730577 T2 DE69730577 T2 DE 69730577T2 DE 69730577 T DE69730577 T DE 69730577T DE 69730577 T DE69730577 T DE 69730577T DE 69730577 T2 DE69730577 T2 DE 69730577T2
Authority
DE
Germany
Prior art keywords
polishing
wafer
tungsten
metal
chemical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69730577T
Other languages
English (en)
Other versions
DE69730577D1 (de
Inventor
Bernard Fournier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE69730577D1 publication Critical patent/DE69730577D1/de
Application granted granted Critical
Publication of DE69730577T2 publication Critical patent/DE69730577T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]

Description

  • GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung betrifft die Herstellung von integrierten Hochleistungs-Halbleiterschaltungen (ICs) und insbesondere ein verbessertes Verfahren zum Planarisieren topographischer Merkmale, wie zum Beispiel auf der Oberfläche einer Halbleiterscheibe (Wafer) gebildeter metallischer Kontaktflächen, mittels des chemisch-mechanischen Polierverfahrens. Das obige Verfahren findet umfangreiche Anwendung bei der Herstellung planarisierter metallisierter Mehrschichtstrukturen auf Chips, welche man nach dem Zerteilen der Halbleiterscheiben in der dem Fachmann bekannten Weise erhält.
  • HINTERGRUND DER ERFINDUNG
  • Ein Halbleiter-Chip besteht üblicherweise aus einem Siliciumplättchen, auf welchem sich eine Anzahl aktiver/passiver Bauelemente befindet, die durch eine Struktur von Metallleitungen untereinander verbunden sind und so die gewünschte Schaltung bilden. Bei höchstintegrierten Chips (Very Large Scale Integration, VLSI) bestehen diese metallischen Strukturen aus mehreren Schichten und diese Schichten metallischer Leitungen sind jeweils durch eine Schicht aus einem isolierenden Material voneinander getrennt. Die Verbindungskontakte zwischen zwei Ebenen metallischer Leiterbahnen bestehen aus metallischen Zapfen, welche die beim Durchätzen der Isolationsschicht gebildeten Durchgangslöcher ausfüllen. Zur Kostensenkung und wegen der zunehmenden Leistungsanforderungen an die Schaltkreise müssen beim Herstellungsprozess immer mehr Verdrahtungsebenen hinzugefügt werden. Obwohl das oben beschriebene Verfahren auf Grundlage von Durchgangslöchern bis heute weit verbreitet eingesetzt wird, weist es mit zunehmender Anzahl an Verdrahtungsebenen zahlreiche Beschränkungen und Nachteile auf. Beim gegenwärtigen Stand der Technik mit drei oder vier Verdrahtungsebenen ist es unerlässlich, die Waferoberfläche zumindest nach beendeter Metallisierung der ersten Ebene (M1) zu planarisieren. Um die mit der nicht planaren Oberfläche verbundenen Topographieprobleme zu verringern, muss also unbedingt ein Planarisierungsschritt durchgeführt werden. Es gibt zwar eine Anzahl von Planarisierungsverfahren, aber es hat sich gezeigt, dass das chemisch-mechanische Polieren (CMP) eine ausgezeichnete Leistungsfähigkeit besitzt und beste Ergebnisse liefert, sodass es zu einem weithin akzeptieren Planarisierungsverfahren für Verbindungselemente in Mehrschichtstrukturen geworden ist. CMP ist ein Oberflächen-Planarisierungsverfahren, bei dem ein Wafer in Gegenwart einer alkalischen Aufschlämmung von Siliciumdioxid (oder Aluminiumoxid) und unter Druckanwendung gegenüber einem Polierstempel in Drehung versetzt wird. Neben anderen Vorteilen ist CMP ideal zur Herstellung planarisierter Wolframzapfen oder -kontaktflächen gemäß dem so genannten Dual-Damascene-Verfahren geeignet, das gegenwärtig in großem Umfang eingesetzt wird.
  • 1 zeigt schematisch eine Querschnittsansicht einer Halbleiterstruktur 10 in fünf verschiedenen Stufen eines klassischen Dual-Damascene-Verfahrens. In 1-1 sind mit der Bezugsnummer 11 das p-dotierte Siliciumsubstrat und mit der Bezugsnummer 12 die verschiedenen ausgesparten Feldoxidbereiche (ROX) bezeichnet, die zum Isolieren der auf dem Substrat gebildeten Bauelemente dienen. In 1-1 ist zur Vereinfachung nur ein einzelner n-Kanal-FET 13 dargestellt. Der n-Kanal-FET 13 enthält zwei diffundierte Bereiche 14, und zwar normalerweise den Source- und den Drain-Bereich, sowie eine dotierte Polysilicium-Gateelektrode 15. Die Gateelektrode 15 ist standardmäßig durch eine dünne dielektrische Schicht 16 vom Substrat 11 isoliert. Üblicherweise wird auf den diffundierten Bereichen des n-Kanal-FET 13 eine Schicht Titaniumdisilicid (TiSi2) abgeschieden, um den Übergangswiderstand der Ohmschen Kontakte zu verringern, die später damit gebildet werden sollen. Wie im linken Teil von 1-1 gezeigt, wird auf einem ROX-Bereich eine leitfähige dotierte Polysilicium-Kontaktfläche 17 gebildet. An den Seitenwänden der Gateelektrode 15 und der Polysilicium-Kontaktfläche 17 befinden sich Abstandsschichten 18, deren vollständige Isolation standardmäßig durch eine (nicht gezeigte) isolierende Deckschicht erreicht wird. Zwei Isolierschichten aus Si3N4 und Borophosphosilikatglas (BPSG), 19 bzw. 20, bedecken formgetreu die gesamte Oberfläche der Struktur 10.
  • Dann wird die unregelmäßige Oberfläche der BPSG-Schicht 20 durch einen zum Polieren des BPSG-Materials geeigneten herkömmlichen CMP-Schritt planarisiert. In 1-2 ist die Struktur 10 mit einer planaren Hauptfläche 21 gezeigt. Als nächstes werden zwei unterschiedlich große Öffnungen 22 und 23 durch die Si3N4-Schicht 19 und die BPSG-Schicht 20 geätzt, um den oberen Teil der Polysilicium-Kontaktfläche 17 bzw. des Polysilicium-Gates 15 freizulegen. Die aus den Teilen 22a und 22b bestehende schmale Öffnung 22 dient als Durchgangsloch für einen elektrischen Kontakt, während die aus den Teilen 23a und 23b bestehende breite Öffnung 23 dafür ausgelegt ist, eine Leiterbahn oder einen Leiter aufzunehmen. Die in dieser Phase des Dual-Damascene-Verfahrens resultierende Struktur ist in 1-3 gezeigt. Hierbei wird durch einen zweistufigen Ätzprozess sichergestellt, dass jede Öffnung aus diesen beiden Teilen besteht. Anschließend werden gemäß 1-4 nacheinander eine Haftvermittlerschicht 24 aus Titannitrid (TiN) und eine Wolframschicht 25 zum Beispiel durch LPCVD (Low Pressure Chemical Vapour Deposition, chemische Niederdruck-Dampfabscheidung) so auf der oberen Fläche der Struktur 10 abgeschieden, dass sie diese formgetreu bedecken. 1-4 zeigt, dass die Oberfläche der Struktur 10 uneben ist und deshalb planarisiert werden muss, um das überschüssige Wolfram von der Hauptfläche 21 der BPSG-Schicht 20 zu entfernen. Dieser Schritt erfolgt im Allgemeinen ebenfalls durch einen CMP-Prozess. Im Folgenden werden die optimierten Betriebsbedingungen eines herkömmlichen CMP-Prozesses zur Wolfram-Planarisierung detailliert beschrieben. Die Struktur im letzten Schritt des Dual-Damascene-Verfahrens nach der Wolfram-Planarisierung ist in 1-5 gezeigt. Die verbleibenden Teile der Wolframschicht 25, die die Öffnungen 22 und 23 ausfüllen, werden als Wolframzapfen bezeichnet und tragen die Bezugsnummern 26 bzw. 27. Zur Einheitlichkeit besteht der aus dem Dual-Damascene-Verfahren resultierende Zapfen 26 aus den Teilen 26a und 26b und der Zapfen 27 aus den Teilen 27a und 27b. Die Wolframzapfen 26 und 27 bilden einen elektrischen Kontakt zur oberen Fläche der Polysilicium-Kontaktfläche 17 bzw. zum Polysilicium-Gate 15. Die Wolframzapfen 26 und 27 stellen standardmäßig die Metallisierungsebene M1 dar. 1-5 zeigt, dass an der Oberfläche der Struktur 10 die Breite Bb des oberen Teils 27b des Zapfens 27 größer ist als die Breite Ba des oberen Teils 26b des Zapfens 26. Das liegt daran, dass der Teil 27b wie oben erwähnt als Leiterbahn, der Teil 26b hingegen als Kontakt dienen soll. Zur Vereinfachung werden die oberen Teile 26b und 27b im Folgenden als schmale bzw. als breite Wolfram-Kontaktfläche bezeichnet. Leider ist die Oberfläche der Struktur 10 in diesem letzten Schritt des Dual-Damascene-Verfahrens nicht so eben wie erwünscht, sondern durch den CMP-Prozess zur Wolfram-Planarisierung unregelmäßig. Die Oberfläche der Struktur 10 weist gemäß 1-5 eine typische Vertiefung oder Mulde 28 auf, sodass die breite Wolfram-Kontaktfläche 27b nicht völlig koplanar mit der Hauptfläche 21 der BPSG-Schicht 20 ist.
  • Dem Fachmann sind zwei Ursachen für diese Muldenbildung bekannt. Erstens wird der mittlere Bereich des Wafers schneller geätzt als der Randbereich (Peripherie) und zweitens werden unabhängig von ihrer Lage auf der Waferoberfläche die breiten Wolfram-Kontaktflächen (z. B. 27b) schneller geätzt als die schmalen Wolfram-Kontaktflächen (z. B. 26b). Das Problem ist daher bei den in der Wafermitte gelegenen breiten Wolfram-Kontaktflächen besonders stark ausgeprägt. Diese Erosionserscheinung wird in der technischen Literatur als „Dishing"-Effekt (Kraterbildung) bezeichnet. Die während des herkömmlichen CMP-Prozesses erzeugte Mulde 28 (1-5) entsteht durch eine unerwünschte Abnahme der Dicke E der breiten Wolfram-Kontaktfläche 27b. Der „Krater" zeigt somit, dass die breiten Wolfram-Kontaktflächen zu stark auspoliert werden, was sich nachteilig auf deren Flächenwiderstand auswirkt. Tatsache ist, dass der Flächenwiderstand Rs mit abnehmender Dicke E der Kontaktfläche gemäß der Gleichung Rs = ρ/E linear zunimmt (wobei ρ der spezifische Widerstand des Wolframs ist) und Werte erreichen kann, welche den akzeptablen oberen Grenzwert übersteigen. Die Zunahme des Flächenwiderstandes wiederum bewirkt eine Erhöhung des elektrischen Widerstandes R der Kontaktfläche, was letztlich zu einer unakzeptablen Verschlechterung der Leistung des gesamten Bauelements bzw. der Schaltung führen kann. Das übermäßige Polieren ist jedoch erforderlich, da ein zu geringes Polieren noch schlechter wäre und möglicherweise zu elektrischen Kurzschlüssen zwischen benachbarten breiten Wolfram-Kontaktflächen führen kann. Deshalb stellt der Flächenwiderstand Rs der breiten Wolfram-Kontaktflächen und insbesondere der in der Wafermitte gelegenen Kontaktflächen in dieser Phase des CMP-Prozesses einen wesentlichen Parameter der Spezifikationen dar. Wenn der Flächenwiderstand zu hoch ist, muss der Wafer verworfen werden. Deshalb ist es äußerst wünschenswert, dass der Flächenwiderstand der breiten Wolfram-Kontaktflächen ungefähr beim Nennwert bleibt; um einen Waferausschuss zu vermeiden, darf er den in den Spezifikationen angegebenen höchstzulässigen Grenzwert auf keinen Fall überschreiten. Aus diesem Grund stellen aus Sicht der Fertigung die Einheitlichkeit des Flächenwiderstands der breiten Wolfram-Kontaktflächen der Wafer innerhalb einer Charge bezüglich des Nennwerts und die Reproduzierbarkeit dieser Einheitlichkeit zwischen den Chargen eine wichtige Forderung dar. Leider sind diese Parameter bis heute unbefriedigend und bleiben daher ein großes Anliegen der CMP-Technologie zur Wolfram-Planarisierung im Dual-Damascene-Verfahren.
  • Demzufolge sind bisher unablässig große Anstrengungen unternommen worden, um die CMP-Prozesse und -Maschinen so zu modifizieren, dass der „Dishing"-Effekt und dessen negative Auswirkungen auf die Einheitlichkeit des Flächenwiderstands der breiten Wolfram-Kontaktflächen verringert werden, und zwar insbesondere durch Optimierung der Poliergeschwindigkeit. Da die Polierdauer jedoch durch Polieren eines Probewafers ermittelt wird, unterliegt sie, abhängig von einer Anzahl von Prozessparametern wie zum Beispiel der Gleichmäßigkeit der Wolframabscheidung, deutlichen Schwankungen, sodass sich die Ergebnisse des CMP-Prozesses sogar innerhalb einer Charge von Wafer zu Wafer unterscheiden. Folglich liegt die Toleranz (das so genannte Prozessfenster) der Polierdauer bei der Wolfram-Planarisierung mit einem herkömmlichen CMP-Prozess nahezu bei null. Die Wafer sind entweder zu wenig poliert (und müssen einem erneuten CMP-Schritt unterzogen werden, um wie oben erwähnt mögliche Kurzschlüsse zwischen Kontaktflächen zu vermeiden) oder sie sind zu stark poliert und können einen erhöhten Flächenwiderstand verursachen, was wiederum zum Verwerfen des Wafers führen kann. Der Nennwert des Flächenwiderstands wird nur sehr selten einheitlich erreicht.
  • Die im Folgenden angegebenen experimentellen Ergebnisse zeigen die Folgen des „Dishing"-Effekts bei einem solchen herkömmlichen CMP-Prozess. Auf den zu polierenden Wafern befindet sich die Struktur 10 von 1, wobei die BPSG-Schicht 20 eine Nenndicke von 2000 nm und die Wolframschicht 25 eine Nenndicke von 1600 nm besitzt (endgültige an der Kontaktfläche 27b verbleibende Dicke E: 1100 nm). Das Ziel besteht darin, eine Kontaktfläche 27b mit einem Flächenwiderstand Rs von ca. 0,12 Ohm/sq und einem höchstzulässigen Grenzwert von ca. 0,20 Ohm/sq zu erzeugen. Die Wafer wurden mit dem Modell 372M von WESTECH, Phoenix, Arizona, USA, einem Polierstempel PANW von FREUDENBERG, Chelmsford, Massachussets, USA, und einer Aufschlämmung von 10 g Aluminiumoxidpulver (Al2O3) und 80 g Eisen(III)-nitrat (Fe2(NO3)3) in einem Liter deionisiertem Wasser (DI) poliert.
  • Das Geschwindigkeitsverhältnis Tisch/Träger stellt einen entscheidenden Parameter des CMP-Prozesses dar und wurde als günstigster Kompromiss für einen optimierten Prozess zu 25/75 gewählt. Neun Chargen zu je 25 Wafern wurden bei den folgenden Betriebsbedingungen bearbeitet. Die Polierdauer wurde wie üblich anhand eines Probewafers ermittelt.
  • Der im Folgenden beschriebene herkömmliche CMP-Prozess besteht in Wirklichkeit aus einem Vorbereitungs- und einem Hauptschritt. Vorbereitungsschritt (Poliersuspension: Aufschlämmung von Al2O3/Fe2(NO3)3/DI-Wasser)
    (1) Tisch/Träger-Geschwindigkeit: 25/75 min–1
    (2) Rückflächenluftdruck: 1 psi
    (3) Polierarmauslenkung: 10 mm
    (4) Schwenkgeschwindigkeit: 10 mm/min
    (5) Strömungsgeschwindigkeit der Suspension: 300 cm3/min
    (6) Polierdruck: 2 psi
    (7) Stempeltemperatur: 20 ± 5°C
    (8) Polierdauer: 5 s
    Hauptschritt (Poliersuspension: Aufschlämmung von Al2O3/Fe2(NO3)3/DI-Wasser)
    (1) Tisch/Träger-Geschwindigkeit: 25/75 min–1
    (2) Rückflächenluftdruck: 3 psi
    (3) Polierarmauslenkung: 10 mm
    (4) Schwenkgeschwindigkeit: 10 mm/min
    (5) Strömungsgeschwindigkeit der Suspension: 100 cm3/min
    (6) Polierdruck: 3,5 psi
    (7) Stempeltemperatur: 20 ± 5°C
    (8) Polierdauer: 600 s
  • 2 ist eine physische Darstellung des durch den „Dishing"-Effekt bewirkten Abtragens einer breiten Wolframkontaktfläche 27b mit einer Breite Bb von 600 μm, wobei ein zufällig aus diesen neun Chargen ausgewählter Wafer mit einem Profilometer gemessen wurde. Mit einem Profilometer kann man den „Dishing"-Effekt indirekt durch einfache elektrische Widerstandsmessungen ermitteln. Diese Messung beruht auf der Gleichung R = ρ·L/S, wobei p der spezifische Widerstand des Wolframs und L und S die Länge bzw. der Querschnitt der Wolframkontaktfläche 27b sind, da der Querschnitt S eine Funktion der Dicke E der abgetragenen Kontaktfläche ist. Das Profilometer DEKTAK von SLOAN TECHNOLOGY Corp., Santa Barbara, Kalifornien, USA, eignet sich in jeder Beziehung für diese Messungen. Wie aus der Kurve 29 in 2 hervorgeht, welche die Vertiefung 28 von 1-5 veranschaulicht, kann das Abtragen in der Mitte der Wolframkontaktfläche 27b nicht vernachlässigt werden. Im speziellen Fall dieses ausgewählten Wafers beträgt die Höhe H der Vertiefung ungefähr 350 nm. Diesen Wert muss man mit der Dicke der Wolframkontaktfläche 27b, d. h. 1100 nm, in Beziehung setzen. Allgemein wurde bei zahlreichen Experimenten festgestellt, dass diese Höhe zwischen 350 und 550 nm schwankte.
  • Die Kurven 30 und 31 in 3 zeigen bei jedem Wafer dieser neun Chargen extreme Schwankungen des mittleren Flächenwiderstands Rs des Wolframs in einigen breiten Wolframkontaktflächen an verschiedenen Stellen auf dem Wafer (Mitte/Rand). Der in den Spezifikationen angegebene Nennwert beträgt 0,12 Ohm/sq. Diese Schwankungen des Flächenwiderstands zwischen Wafern derselben Charge und zwischen Wafern unterschiedlicher Chargen sind natürlich bei der Herstellung moderner ICs nicht zulässig. 3 zeigt, dass es bei allen Chargen außer Charge 7 und 9 Wafer gibt, deren Flächenwiderstand über dem in den Spezifikationen angegebenen höchstzulässigen Grenzwert, in diesem Fall 0,20 Ohm/sq, liegt. Diese Wafer müssen ausgesondert werden, was mit beträchtlichen Kosten verbunden ist.
  • Obwohl gegenwärtig der CMP-Prozess das verbreitetste Polierverfahren zum Planarisieren von Halbleiterscheiben im Endstadium des Dual-Damascene-Verfahrens ist, stellt die Uneinheitlichkeit des Flächenwiderstandes breiter Wolframkontaktflächen in der Wafermitte, zwischen den Wafern und zwischen den Chargen (d. h. die Reproduzierbarkeit) immer noch ein Hauptproblem dar.
  • ÜBERBLICK ÜBER DIE VORLIEGENDE ERFINDUNG
  • Das Ziel der vorliegenden Erfindung besteht deshalb darin, die Fertigung integrierter Schaltkreise und insbesondere den Planarisierungsschritt zu verbessern, der bei metallisierten Mehrschichtstrukturen oft eingesetzt wird. Daher werden im Folgenden einige Verbesserungen des herkömmlichen chemisch-mechanischen Polierprozesses beschrieben, durch die der oben erwähnte „Dishing"-Effekt vermieden oder zumindest deutlich verringert wird. Dabei erfolgt das Polieren gemäß dem verbesserten CMP-Verfahren der vorliegenden Erfindung zunächst wie üblich, d. h. unter Verwendung der festgelegten Betriebsbedingungen des betreffenden herkömmlichen CMP-Prozesses, wobei bei diesem ersten Schritt lediglich die Polierdauer so weit verkürzt wird, dass es nicht zum übermäßigen Abpolieren kommt. Dann erfolgt ein zusätzlicher CMP-Schritt, durch den der Waferrand schneller poliert wird als die Wafermitte. Während dieses zusätzlichen Schrittes bleiben die Betriebsbedingungen im Wesentlichen unverändert, lediglich der Strom der Poliersuspension wird durch einen Strom von deionisiertem Wasser ersetzt. Die Dauer dieses zusätzlichen Schritts hängt von der Menge der nach dem oben erwähnten ersten Schritt verbleibenden Wolframrückstände ab und muss daher für jede Produktart experimentell ermittelt werden. Die nach dem ersten Schritt am Waferrand verbliebenen unpolierten Wolframrückstände werden während des zweiten Schritts entfernt, wohingegen das in der Wafermitte befindliche Wolfram im Wesentlichen unverändert bleibt und so der „Dishing"-Effekt begrenzt wird. Das Verfahren der vorliegenden Erfindung findet umfangreiche Anwendung bei der Planarisierung metallisierter Mehrschicht-Halbleiterstrukturen und ist insbesondere bestens geeignet, bei einem Dual-Damascene-Verfahren Wolframkontaktflächen koplanar mit der dielektrischen Schicht zu machen, wobei eine gute Einheitlichkeit des Flächenwiderstands von breiten Wolframkontaktflächen zwischen den Wafern einer Charge und eine hohe Reproduzierbarkeit dieser Einheitlichkeit von Charge zu Charge erreicht wird.
  • AUFGABEN DER VORLIEGENDEN ERFINDUNG
  • Daher besteht eine vorrangige Aufgabe der vorliegenden Erfindung darin, Verbesserungen im chemisch-mechanischen Polieren von Halbleiterscheiben bereitzustellen.
  • Eine weitere Aufgabe der vorliegenden Erfindung besteht darin, ein verbessertes CMP-Verfahren zum Planarisieren topografischer Merkmale wie zum Beispiel metallischer Kontaktflächen in metallisierten Mehrschicht-Halbleiterchips bereitzustellen.
  • Eine weitere Aufgabe der vorliegenden Erfindung besteht darin, ein verbessertes CMP-Verfahren bereitzustellen, um Wolframkontaktflächen in einem Dual-Damascene-Verfahren koplanar mit der dielektrischen Schicht zu machen, bei welchem der „Dishing"-Effekt bei breiten Kontaktflächen wesentlich verringert wird.
  • Eine weitere Aufgabe der vorliegenden Erfindung besteht darin, ein verbessertes CMP-Verfahren bereitzustellen, um Wolframkontaktflächen in einem Dual-Damascene-Verfahren koplanar mit der dielektrischen Schicht zu machen, bei welchem die Toleranz der Polierdauer (Prozessfenster) kein Problem mehr darstellt.
  • Eine weitere Aufgabe der vorliegenden Erfindung besteht darin, ein verbessertes CMP-Verfahren bereitzustellen, um Wolframkontaktflächen in einem Dual-Damascene-Verfahren koplanar mit der dielektrischen Schicht zu machen, bei welchem die Einheitlichkeit des Flächenwiderstands breiter Wolframkontaktflächen (zwischen den Wafern einer Charge) und die Reproduzierbarkeit (von Charge zu Charge) verbessert werden.
  • Die für die vorliegende Erfindung als kennzeichnend angesehenen neuartigen Merkmale werden in den beiliegenden Ansprüchen dargelegt. Die Erfindung selbst sowie weitere Aufgaben und Vorteile der Erfindung können jedoch am besten unter Bezug auf die folgende ausführliche Beschreibung einer veranschaulichten bevorzugten Ausführungsart in Verbindung mit den beiliegenden Zeichnungen verstanden werden.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • 1 mit den 1-1 bis 1-5 veranschaulicht ein herkömmliches Dual-Damascene-Verfahren in fünf verschiedenen Stufen.
  • 2 ist eine Profilometerkurve, welche die durch einen herkömmlichen CMP-Prozess verursachte Schichtabtragung einer breiten Wolframkontaktfläche in der Mitte eines Wafers verkörpert, der zufällig aus einer Charge ausgewählt wurde.
  • 3 ist eine Kurve, welche die Abweichungen des mittleren Flächenwiderstands breiter Wolframkontaktflächen vom Nennwert von 0,12 Ohm/sq für neun Chargen zu je 25 Wafern bei Verwendung des herkömmlichen CMP-Prozesses zeigt.
  • 4 ist eine Profilometerkurve, welche die durch das verbesserte CMP-Verfahren der vorliegenden Erfindung verursachte Schichtabtragung einer breiten Wolframkontaktfläche in der Mitte eines Wafers verkörpert, der zufällig aus einer Charge ausgewählt wurde.
  • 5 ist eine Kurve, welche die Abweichungen des mittleren Flächenwiderstands breiter Wolframkontaktflächen vom Nennwert von 0,12 Ohm/sq für 15 Chargen zu je 25 Wafern bei Verwendung des verbesserten CMP-Verfahrens der vorliegenden Erfindung zeigt, um darzustellen, dass eine bessere Einheitlichkeit und Reproduzierbarkeit erreicht wurde.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSARTEN
  • Die Struktur aus 1-4 wird im Folgenden mittels des Verfahrens der vorliegenden Erfindung planarisiert. Man beachte, dass es sich bei dem verbesserten CMP-Verfahren der vorliegenden Erfindung um einen Inline-Prozess handelt, der mit allen bekannten Halbleiterfertigungsprozessen, üblicherweise nach dem Dual-Damascene-Verfahren, voll kompatibel ist. Gemäß einem ersten wesentlichen Merkmal der vorliegenden Erfindung werden die Wafer in einem ersten Schritt standardmäßig poliert, wobei die einzige Abweichung darin besteht, dass die Polierdauer verkürzt wird. Diese wird hier so gewählt, dass die breiten wolframkontaktflächen nicht übermäßig stark poliert werden. Ein weiteres wesentliches Merkmal besteht darin, dass nach Beendigung des ersten Polierschrittes ein zusätzlicher CMP-Schritt ausgeführt wird. Während dieses zusätzlichen Schrittes werden die bisherigen Betriebsbedingungen beibehalten, lediglich der Strom der Poliersuspension wird durch einen Strom von deionisiertem Wasser ersetzt. Es hat sich gezeigt, dass es durch diesen zusätzlichen Schritt am Ende des Standard-CMP-Prozesses möglich ist, das Polieren der am Waferrand befindlichen breiten Wolframkontaktflächen mit der (im Polierstempel noch verbliebenen) Poliersuspension (wenngleich mit geringerer Poliergeschwindigkeit) fortzusetzen. Das Abtragen des Wolframs von den in der Wafermitte befindlichen breiten Kontaktflächen hingegen wird wesentlich verringert, da die am Polierstempel verbliebene Poliersuspension durch den Zustrom von deionisiertem Wasser immer mehr verdünnt wird. Während des zusätzlichen Schrittes wirkt sich das Polieren in der Wafermitte somit nicht so stark aus wie am Waferrand; mit anderen Worten, durch den Zustrom von deionisiertem Wasser anstelle der den „Dishing"-Effekt verursachenden Poliersuspension kommt es in der Wafermitte zu einer Art Selbstbegrenzung des Poliervorgangs.
  • Die Dauer dieses zusätzlichen Schrittes wird anhand einer Probe des Produkts experimentell ermittelt, um die Reste des beim ersten Schritt nicht vollständig entfernten Wolframs zu berücksichtigen. Die oben erwähnte Waferpoliermaschine WESTECH Modell 372M, der Polierstempel PANW und die Poliersuspension werden zur Vergleichbarkeit der Ergebnisse weiter verwendet. Vorbereitungsschritt (Poliersuspension: Aufschlämmung von Al2O3/Fe2(NO3)3/DI-Wasser)
    (1) Tisch-/Trägergeschwindigkeit: 25/75 min–1
    (2) Rückflächenluftdruck: 1 psi (1 psi = 6,9 × 103 Pa)
    (3) Polierarmauslenkung: 10 mm
    (4) Schwenkgeschwindigkeit: 10 mm/min
    (5) Strömungsgeschwindigkeit der Suspension: 300 ml/min
    (6) Polierdruck: 2 psi
    (7) Polierstempeltemperatur: 20 ± 5°C
    (8) Polierdauer: 5 s
    Hauptschritt (Poliersuspension: Aufschlämmung von Al2O3/Fe2(NO3)3/DI-Wasser)
    (1) Tisch-/Trägergeschwindigkeit: 25/75 min–1
    (2) Rückflächenluftdruck: 3 psi
    (3) Polierarmauslenkung: 10 mm
    (4) Schwenkgeschwindigkeit: 10 mm/min
    (5) Strömungsgeschwindigkeit der Suspension: 100 ml/min
    (6) Polierdruck: 3,5 psi
    (7)Polierstempeltemperatur: 20 ± 5°C
    (8) Polierdauer: 540 s
  • Aus dem Obigen wird deutlich, dass dieselben Betriebsbedingungen wie bei dem im Abschnitt zum Stand der Technik beschriebenen herkömmlichen CMP-Prozess beibehalten wurden und lediglich die Polierdauer von 600 s auf 540 s verkürzt wurde, um ein übermäßig starkes Polieren in der Wafermitte zu verhindern. Folglich bleibt in dieser Prozessstufe am Waferrand noch etwas unpoliertes Wolframmaterial zurück. Diese Rückstände werden nun durch einen im Folgenden beschriebenen zweiten CMP-Schritt entfernt. Zusätzlicher Schritt (DI-Wasser anstelle von Poliersuspension)
    (1) Tafel-/Trägergeschwindigkeit: 25/75 min–1
    (2) Rückflächenluftdruck: 3 psi
    (3) Polierarmauslenkung: 10 mm
    (4) Schwenkgeschwindigkeit: 10 mm/min
    (5) Strömungsgeschwindigkeit des DI-Wassers: 250 ml/min
    (6) Polierdruck: 3,5 psi
    (7) Polierstempeltemperatur: 20 ± 5°C
    (8) Polierdauer: 30 s
  • Bei diesem zusätzlichen Schritt werden alle oben für den Hauptschritt angegebenen Betriebsbedingungen beibehalten; gemäß dem Verfahren der vorliegenden Erfindung muss lediglich der Strom der Poliersuspension durch einen Strom von deionisiertem Wasser ersetzt werden. Bei dem zusätzlichen Schritt hängt die Polierdauer (im vorliegenden Fall 30 s) von der Menge der Wolframrückstände ab, die auf der Oberfläche des Probewafers zu finden sind. Diese zweite Polierdauer wird somit für jede einzelne Produktart experimentell ermittelt.
  • 4 zeigt die Kurve 32, welche die Schichtabtragung einer breiten Wolframkontaktfläche verkörpert, die mit dem oben erwähnten DEKTAK-Profilometer gemessen wurde. Der „Dishing"-Effekt wurde auch hier in Wafermitte an einer breiten Wolframkontaktfläche (z. B. 27b) mit einer Breite Bb von 600 μm gemessen. Aus Kurve 32 wird deutlich, dass der Materialabtrag eingeschränkter ist und in der Mitte der breiten Wolframkontaktfläche der typische Wert der maximalen Höhe nun nicht mehr 350 nm wie bei dem in 2 gezeigten herkömmlichen CMP-Prozess, sondern nur noch 120 nm beträgt. Ganz allgemein bewegten sich die maximalen Höhenwerte bei dem verbesserten CMP-Prozess der vorliegenden Erfindung zwischen 80 und 120 nm.
  • In 5 zeigen die Kurven 33 und 34 die Schwankungen des mittleren Flächenwiderstands Rs einiger ausgewählter breiter Wolframkontaktflächen für jeden Wafer dieser 15 Chargen, die nach dem verbesserten CMP-Verfahren der vorliegenden Erfindung bearbeitet wurden. Der Nennwert des Flächenwiderstands beträgt auch hier 0,12 Ohm/sq. Aus 5 wird deutlich, dass man eine deutliche Verbesserung der Einheitlichkeit des Flächenwiderstands von Wafer zu Wafer und der Reproduzierbarkeit von Charge zu Charge erreicht. Die verbleibenden Schwankungen können bei der Herstellung moderner ICs vollkommen in Kauf genommen werden. Außerdem stellt bei dem Verfahren der vorliegenden Erfindung die oben erwähnte Toleranz der Polierdauer zwischen den Wafern kein Problem mehr dar.
  • Es ist bemerkenswert, dass dieser zusätzliche Polierschritt, der ohne Austausch des beim Hauptschritt verwendeten Polierstempels für eine kurze Zeit mit deionisiertem Wasser durchgeführt wird, unerwartete Vorteile mit sich bringt. Durch diesen Schritt wird das Polieren am Waferrand (mit niedrigerer Geschwindigkeit) wegen der noch auf dem Polierstempel befindlichen Suspension zu Ende geführt, während das Polieren in der Wafermitte deutlich verringert wird, da die Poliersuspension durch den Zustrom von deioniertem Wasser verdünnt wird. Im Endeffekt kommt es im Bereich der Wafermitte nicht zu einem erkennbaren übermäßigen Polieren und der „Dishing"-Effekt wird somit stark eingeschränkt. Weiterhin ist anzumerken, dass die vorliegende Erfindung auch andere Metalle und andere dielektrische Materialien umfasst, obwohl das Verfahren in Bezug auf die Planarisierung von Wolframkontaktflächen in einer BPSG-Schicht beschrieben wurde.
  • Das verbesserte CMP-Verfahren der vorliegenden Erfindung findet umfangreiche Anwendung in der Halbleiterindustrie und insbesondere bei der Fertigung von 16-MBit-DRAM-Chips und Logikschaltungen. Es eignet sich sehr gut für zukünftige Technologien (z. B für 64-MB- und 256-MB-DRAM-Chips), bei denen mit Sicherheit mehr als 4 oder 5 Metallisierungsebenen erforderlich sind.

Claims (2)

  1. Verfahren zum Polieren einer Halbleiterscheibe (Wafer) (11) mit einer darauf befindlichen dielektrischen Schicht 20, die mit einer Vielzahl von Öffnungen (22, 23, ...) versehen ist und eine Hauptfläche (21) bildet, und mit einer formgetreuen Deckschicht (25) aus Metall, welche die Öffnungen mit einem Metallüberschuss ausfüllt; wobei das Verfahren die folgenden Schritte umfasst: a) Einlegen des Wafers in eine Poliervorrichtung, die einen Polierstempel aufweist; b) in einem ersten Schritt chemisch-mechanisches Polieren des Wafers mit dem Polierstempel und einer Poliersuspension zum Planarisieren des Metalls an der Oberfläche des Wafers unter Standard-Betriebsbedingungen, jedoch mit einer ersten Polierdauer, die so angepasst ist, dass ein übermäßig starkes Abpolieren des Metalls in Bezug auf die Hauptfläche vermieden wird; c) in einem zweiten Schritt Fortsetzen des chemisch-mechanischen Polierens des Wafers unter denselben Betriebsbedingungen, bis auf eine zweite Polierdauer, bei der anstelle der Poliersuspension deionisiertes Wasser verwendet wird, um das Metall in den Öffnungen, unabhängig von der Lage der Öffnungen auf der Oberfläche des Wafers, koplanar mit der Hauptfläche zu machen, worin der „Dishing"-Effekt (Kraterbildung) verhindert wird.
  2. Verfahren nach Anspruch 1, wobei es sich bei dem Metall um Wolfram und bei dem Dielektrikum um BPSG handelt.
DE69730577T 1996-12-13 1997-09-09 Verbesserungen im chemisch-mechanischen Polieren von Halbleiterscheiben Expired - Fee Related DE69730577T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP96480109 1996-12-13
EP96480109 1996-12-13

Publications (2)

Publication Number Publication Date
DE69730577D1 DE69730577D1 (de) 2004-10-14
DE69730577T2 true DE69730577T2 (de) 2005-09-22

Family

ID=8225464

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69730577T Expired - Fee Related DE69730577T2 (de) 1996-12-13 1997-09-09 Verbesserungen im chemisch-mechanischen Polieren von Halbleiterscheiben

Country Status (4)

Country Link
US (1) US6008119A (de)
KR (1) KR100296608B1 (de)
DE (1) DE69730577T2 (de)
TW (1) TW337028B (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3701469B2 (ja) * 1998-06-12 2005-09-28 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
US6211068B1 (en) * 1999-05-25 2001-04-03 United Microelectronics Corp. Dual damascene process for manufacturing interconnects
KR100596768B1 (ko) * 1999-10-22 2006-07-04 주식회사 하이닉스반도체 반도체장치의 화학기계적연마 방법
DE10000759C1 (de) * 2000-01-11 2001-05-23 Infineon Technologies Ag Verfahren zur Erzeugung von Justiermarken
US6424137B1 (en) 2000-09-18 2002-07-23 Stmicroelectronics, Inc. Use of acoustic spectral analysis for monitoring/control of CMP processes
US6515488B1 (en) 2001-05-07 2003-02-04 Stmicroelectronics, Inc. Fingerprint detector with scratch resistant surface and embedded ESD protection grid
DE10127888A1 (de) * 2001-06-08 2002-12-19 Infineon Technologies Ag Verfahren zur Bildung von Kontaktregionen von in einem Substrat integrierten Bauelementen
US6857938B1 (en) * 2002-12-16 2005-02-22 Cypress Semiconductor Corporation Lot-to-lot feed forward CMP process
KR100805832B1 (ko) * 2005-10-24 2008-02-21 삼성전자주식회사 화학기계적 연마 방법 및 이를 이용한 반도체 장치의 제조방법
US8518817B2 (en) 2010-09-22 2013-08-27 International Business Machines Corporation Method of electrolytic plating and semiconductor device fabrication
CN112563132A (zh) * 2020-11-13 2021-03-26 北京遥测技术研究所 一种表面异质结构的快速减薄抛光方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4956313A (en) * 1987-08-17 1990-09-11 International Business Machines Corporation Via-filling and planarization technique
EP0977248A1 (de) * 1994-01-17 2000-02-02 Sony Corporation Verfahren zum Einebnen der Oberfläche einer Halbleiteranordnung
US5602423A (en) * 1994-11-01 1997-02-11 Texas Instruments Incorporated Damascene conductors with embedded pillars
US5551986A (en) * 1995-02-15 1996-09-03 Taxas Instruments Incorporated Mechanical scrubbing for particle removal
US5702563A (en) * 1995-06-07 1997-12-30 Advanced Micro Devices, Inc. Reduced chemical-mechanical polishing particulate contamination
US5726099A (en) * 1995-11-07 1998-03-10 International Business Machines Corporation Method of chemically mechanically polishing an electronic component using a non-selective ammonium persulfate slurry

Also Published As

Publication number Publication date
KR100296608B1 (ko) 2001-08-07
TW337028B (en) 1998-07-21
US6008119A (en) 1999-12-28
DE69730577D1 (de) 2004-10-14
KR19980063426A (ko) 1998-10-07

Similar Documents

Publication Publication Date Title
DE69636808T2 (de) Herstellungsverfahren von Stützen in einer isolierenden Schicht auf einem Halbleiterwafer
DE10056871B4 (de) Feldeffekttransistor mit verbessertem Gatekontakt und Verfahren zur Herstellung desselben
DE4434230C2 (de) Chemisch-mechanisches Polierverfahren zum Planieren von Isolierschichten
DE102010028460B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements mit einer reduzierten Defektrate in Kontakten, das Austauschgateelektrodenstrukturen unter Anwendung einer Zwischendeckschicht aufweist
DE69838202T2 (de) Endpunktfühlung und Apparat
DE69730577T2 (de) Verbesserungen im chemisch-mechanischen Polieren von Halbleiterscheiben
DE102005046975A1 (de) Technik zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht
DE10030308A1 (de) Verfahren zur Herstellung eines Kontaktstifts und eines Halbleiterbauelementes
DE102009055437B4 (de) Halbleiterwiderstände, die in einem Halbleiterbauelement mit Metallgatestrukturen auf einer geringeren Höhe hergestellt sind und Verfahren zur Herstellung der Halbleiterwiderstände
DE102010002411B4 (de) Verfahren zur Herstellung von Kontaktbalken mit reduzierter Randzonenkapazität in einem Halbleiterbauelement
DE102010064289A1 (de) Größenreduzierung von Kontaktelementen und Kontaktdurchführungen in einem Halbleiterbauelement durch Einbau eines zusätzlichen Abschrägungsmaterials
DE102011002769A1 (de) Hybridkontaktstruktur mit Kontakten mit kleinem Aspektverhältnis in einem Halbleiterbauelement
DE102018208546A1 (de) Strukturen aus dem mittleren bereich der fertigungslinie
DE102005004384A1 (de) Verfahren zur Herstellung einer definierten Vertiefung in einer Damaszener-Struktur unter Verwendung eines CMP Prozesses und eine Damaszener-Struktur
DE102008054069A1 (de) Reduzierte Scheibendurchbiegung in Halbleitern durch Verspannungstechniken im Metallisierungssystem
DE102019215117A1 (de) Verbindungsstruktur mit reduzierter variation im widerstand und verfahren zum bilden selbiger
DE19716791B4 (de) Verfahren zum Herstellen von Kontaktöffnungen in einer mehrschichtigen Halbleiterstruktur
DE102009055433A1 (de) Kontaktelemente von Halbleiterbauelementen, die auf der Grundlage einer teilweise aufgebrachten Aktivierungsschicht hergestellt sind
DE102018206438B4 (de) Verfahren zur Herstellung von Kontaktstrukturen
DE102007057684B4 (de) Verfahren und Teststruktur zur Überwachung von CMP-Prozessen in Metallisierungsschichten von Halbleiterbauelementen
DE19845858A1 (de) Halbleitervorrichtung und zugehöriges Herstellungsverfahren
DE10347458B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung und nach dem Verfahren hergestellte Halbleitervorrichtung
DE10233234A1 (de) Mosfet-Source/Drain-Struktur
DE102007009902A1 (de) Verfahren zum Reduzieren von Ungleichmäßigkeiten während des chemisch-mechanischen Polierens von überschüssigem Metall in einer Metallisierungsebene von Mikrostrukturbauelementen
DE102021108764A1 (de) Halbleitende metalloxidtransistoren mit einem strukturierten gate und verfahren zum bilden derselben

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee