TWI717637B - 半導體結構中的凹槽的製作方法 - Google Patents

半導體結構中的凹槽的製作方法 Download PDF

Info

Publication number
TWI717637B
TWI717637B TW107133537A TW107133537A TWI717637B TW I717637 B TWI717637 B TW I717637B TW 107133537 A TW107133537 A TW 107133537A TW 107133537 A TW107133537 A TW 107133537A TW I717637 B TWI717637 B TW I717637B
Authority
TW
Taiwan
Prior art keywords
substrate
groove
oxide layer
solution
rca
Prior art date
Application number
TW107133537A
Other languages
English (en)
Other versions
TW202013489A (zh
Inventor
葉怡良
游峻偉
王俞仁
許家維
葉珮晴
Original Assignee
聯華電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯華電子股份有限公司 filed Critical 聯華電子股份有限公司
Priority to TW107133537A priority Critical patent/TWI717637B/zh
Publication of TW202013489A publication Critical patent/TW202013489A/zh
Application granted granted Critical
Publication of TWI717637B publication Critical patent/TWI717637B/zh

Links

Images

Landscapes

  • Cleaning Or Drying Semiconductors (AREA)
  • Element Separation (AREA)

Abstract

本發明提供一種半導體凹槽的製作方法。首先，提供一基底，在基底上形成一第一氧化層，接著進行一第一蝕刻步驟，移除部分該基底以及該第一氧化層，並在該基底中形成一第一凹槽，以及進行一第一退縮(pull-back)步驟，移除部分該第一氧化層以及部分該基底，並且在該第一凹槽的兩側壁頂端部分各自形成一圓角部分，其中該第一退縮步驟包含依序浸泡於一稀釋氫氟酸(DHF)溶液、浸泡於一硫酸與過氧化氫混和溶液(SPM溶液)以及一RCA高溫標準清洗(SC-1)步驟。

Description

半導體結構中的凹槽的製作方法
本發明係有關於半導體製程領域，尤其是一種提高半導體結構中用於淺溝隔離等元件之凹槽品質的方法。
在半導體製程中，經常於基底中形成凹槽，用以定義出鰭狀結構或是電晶體的主動區。然而凹槽形成的品質將會影響後續其他半導體元件的良率。舉例來說，為了使後續形成的其他材料層能夠更完整地覆蓋於基底表面而減少剝落狀況，一般常將凹槽邊界的垂直夾角進行削角，而形成圓角狀。如此一來可以減少後續材料層形成於基底上(尤其是靠近主動區邊界的區域)時，材料層剝落的可能性。
然而，要將凹槽邊界進行削角而形成圓角，需要進行多一道蝕刻製程，而在進行蝕刻製程時，也可能會提高半導體凹槽被過度蝕刻的風險。
本發明提供一種半導體凹槽的製作方法。首先，提供一基底，在基底上形成一第一氧化層，接著進行一第一蝕刻步驟，移除部分該基底以及該第 一氧化層，並在該基底中形成一第一凹槽，以及進行一第一退縮(pull-back)步驟，移除部分該第一氧化層以及部分該基底，並且在該第一凹槽的兩側壁頂端部分各自形成一圓角部分，其中該第一退縮步驟包含依序浸泡於一稀釋氫氟酸(DHF)溶液、浸泡於一硫酸與過氧化氫混和溶液(SPM溶液)以及一RCA高溫標準清洗(SC-1)步驟。
本發明的特徵在於，在形成用於容納例如淺溝隔離之凹槽時，除了一般常用的浸泡於氫氟酸溶液以及RCA標準清洗步驟之外，更在兩步驟之間額外進行一浸泡於SPM溶液的步驟，在半導體結構中的凹槽內形成一氧化層保護凹槽的底面與側壁，減少隨後進行RCA標準清洗步驟對凹槽內部造成的破壞，提高後續形成於凹槽內的淺溝隔離之品質。此外，本發明的半導體結構由於在主動區的邊界已經形成圓角部分，因此形成於主動區內的各材料層可以完整地覆蓋於基底表面，而較不容易出現剝落狀況。
1:半導體結構
10:基底
12:氧化層
14:氮化層
16:凹槽
16A:側壁
16B:直角部分
16C:圓角部分
20:氧化層
E1:蝕刻步驟
P1:第一退縮步驟
P2:浸泡稀釋氫氟酸(DHF)蝕刻步驟
P3:浸泡硫酸與過氧化氫混和溶液(SPM溶液)步驟
P4:RCA高溫標準清洗(SC-1)步驟
W1:寬度
W2:寬度
第1圖至第6圖繪示本發明製作半導體凹槽的結構示意圖。
為使熟習本發明所屬技術領域之一般技藝者能更進一步了解本發明，下文特列舉本發明之較佳實施例，並配合所附圖式，詳細說明本發明的構成內容及所欲達成之功效。
為了方便說明，本發明之各圖式僅為示意以更容易了解本發明，其 詳細的比例可依照設計的需求進行調整。在文中所描述對於圖形中相對元件之上下關係，在本領域之人皆應能理解其係指物件之相對位置而言，因此皆可以翻轉而呈現相同之構件，此皆應同屬本說明書所揭露之範圍，在此容先敘明。
請參考第1圖至第6圖，其繪示本發明製作半導體凹槽的結構示意圖。如第1圖所示，本發明的半導體結構1的製作步驟包含有提供一基底10，例如為矽基底、鍺基底或是矽鍺基底等，基底10上還形成有一氧化層12以及一氮化層14。其中氧化層12包含例如氧化矽，氮化層14包含例如有氮化矽。
接著如第2圖所示，進行一第一蝕刻步驟E1，移除部分氮化層14、氧化層12以及基底10，並且在基底10之中形成一凹槽16。值得注意的是，凹槽16具有兩垂直側壁16A，且在兩側壁16A的頂端部分具有兩直角部分16B。另外定義凹槽16的開口寬度W1。其中，氮化層14與氧化層12的開口寬度也等於W1。
如第3圖所示，進行一第一退縮步驟P1，移除部分的氮化層14，擴大氮化層14的開口。也就是說第3圖中，進行第一退縮步驟P1後，氮化層14的開口寬度W2將會大於第2圖中凹槽16的開口寬度W1。
如第4圖至第6圖所示，進行一第二退縮步驟，以部分移除氧化層12，並且在凹槽的左右兩側頂部形成圓角狀結構。詳細而言，本實施例的第二退縮步驟依序包含有三個不同的步驟，分別是第4圖所示的浸泡稀釋氫氟酸(DHF)蝕刻步驟P2；第5圖所示的浸泡硫酸與過氧化氫混和溶液(SPM溶液)步驟P3；以及第6圖所示的RCA高溫標準清洗(SC-1)步驟P4。其中，如第4圖所示，進行步驟P2，將上述半導體結構1浸泡於稀釋氫氟酸溶液之內，其中該浸泡步驟中溶液的溫度 為15℃至30℃，但本發明不限於此。在浸泡於稀釋氫氟酸的過程中，氧化層12會被部分移除，以曝露出凹槽16左右兩端的的直角部分16B。
一般來說，要將直角部分16B進行削角而形成圓角部分，需要進行一例如RCA標準清洗(SC-1)步驟，也就是浸泡於氫氧化銨(NH4OH)、過氧化氫(H2O2)與水的混和溶液中，並加熱至65℃至85℃。上述氫氧化銨(NH4OH)、過氧化氫(H2O2)與水的混和溶液又可稱為APM溶液，而整體浸泡於APM溶液的過程則稱為RCA標準清洗步驟(RCA standard clean,SC-1)。在一RCA標準清洗步驟中，可以部分移除基底10，並且可將直角部分16B進行削角而變成圓角。然而，申請人發現，若在第4圖的步驟完成後，立刻進行RCA標準清洗步驟，雖然可以在凹槽的兩側頂部形成圓角，但是由於RCA標準清洗步驟的蝕刻能力較強，因此將會一併影響凹槽的底部與側壁，使得凹槽的側壁變得凹凸不平，進而影響到後續形成的其他半導體元件的品質。
為了避免上述凹槽側壁變得不平整的問題，本發明在第4圖所示的將半導體結構1浸泡於DHF溶液步驟之後，如第5圖所示，先不直接進行RCA標準清洗步驟，而是進行步驟P3，將半導體結構1浸泡於一SPM溶液，也就是一硫酸與過氧化氫的混和溶液，浸泡時的環境溫度大約介於110℃至150℃。申請人發現SPM溶液中的過氧化氫將會在凹槽16的底面以及側壁16A上形成一氧化層20，此氧化層20有利於保護凹槽16的底面以及側壁16A，避免其在後續的蝕刻步驟中被破壞。
最後，如第6圖所示，進行步驟P4，也就是一高溫RCA標準清洗步驟(又稱為標準清洗步驟SC-1)，也就是浸泡於氫氧化銨(NH4OH)、過氧化氫(H2O2) 與水的混和溶液中，並加熱溫度大約至65℃至100℃。由於凹槽16內已經形成氧化層20，因此氫氧化銨(NH4OH)將不容易對凹槽16的底面與側壁16A造成破壞。在高溫RCA標準清洗步驟過程中，將會逐漸移除氧化層20，同時值得注意的是，在直角部分16B被蝕刻的速率較快，故也會移除部分半導體結構1的直角部分16B，使之轉變成一圓角部分16C。因此，完成後的半導體結構1包含有凹槽16，且凹槽16的兩側頂部具有圓角部分16C。本實施例中，高溫RCA標準清洗步驟的溫度大約介於65℃至100℃，其溫度略高於一般的標準清洗步驟(一般的溫度大約為65℃至80℃)，以更有效地移除氧化層20。然而本發明不限於此，RCA標準清洗步驟的溫度仍可依照實際需求而調整。
後續步驟中，可能會在凹槽16內重新形成襯墊層、淺溝隔離等結構，並且凹槽16兩側的基底可能會當作半導體元件的主動區使用，並且在主動區上形成例如電晶體的元件。該些技術內容屬於本領域的已知技術，在此不多加贅述。
值得注意的是，在本發明中，進行第二退縮步驟(第4圖至第6圖)時，包含有三個不同的步驟，分別是第4圖所示的浸泡稀釋氫氟酸(DHF)蝕刻步驟P2；第5圖所示的浸泡硫酸與過氧化氫混和溶液(SPM溶液)步驟P3；以及第6圖所示的RCA高溫標準清洗(SC-1)步驟P4。較佳而言，上述三個步驟依序進行，且不同時進行。
本發明的特徵在於，在形成用於容納例如淺溝隔離之凹槽時，除了一般常用的浸泡於氫氟酸溶液以及RCA標準清洗步驟之外，更在兩步驟之間額外進行一浸泡於SPM溶液的步驟，在半導體結構中的凹槽內形成一氧化層保護凹 槽的底面與側壁，減少隨後進行RCA標準清洗步驟對凹槽內部造成的破壞，提高後續形成於凹槽內的淺溝隔離之品質。此外，本發明的半導體結構由於在主動區的邊界已經形成圓角部分，因此形成於主動區內的各材料層可以完整地覆蓋於基底表面，而較不容易出現剝落狀況。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
1:半導體結構
10:基底
12:氧化層
14:氮化層
20:氧化層
P3:浸泡硫酸與過氧化氫混和溶液(SPM溶液)步驟

Claims (9)

  1. 一種半導體結構中的凹槽的製作方法，包含：提供一基底，在基底上形成一第一氧化層；進行一第一蝕刻步驟，移除部分該基底以及該第一氧化層，並在該基底中形成一第一凹槽；以及進行一第一退縮(pull-back)步驟，移除部分該第一氧化層以及部分該基底，並且在該第一凹槽的兩側壁頂端部分各自形成一圓角部分，其中該第一退縮步驟包含依序浸泡於一稀釋氫氟酸(DHF)溶液步驟、浸泡於一硫酸與過氧化氫混和溶液(SPM溶液)步驟以及一RCA高溫標準清洗(SC-1)步驟，其中在浸泡於該SPM溶液步驟的過程中，於該第一凹槽內形成一第二氧化層，在進行該RCA高溫標準清洗步驟後，該第二氧化層被移除。
  2. 如申請專利範圍第1項所述的方法，其中更包含形成一氮化層於該第一氧化層上。
  3. 如申請專利範圍第2項所述的方法，在該第一退縮步驟進行之前，更包含進行一第二退縮步驟，其中該氮化層在該第二退縮步驟的過程中被部分移除。
  4. 如申請專利範圍第1項所述的方法，其中浸泡於該稀釋氫氟酸溶液步驟中，溫度為15℃至30℃。
  5. 如申請專利範圍第1項所述的方法，其中浸泡於該SPM溶液步驟中，溫度介於110℃至150℃。
  6. 如申請專利範圍第1項所述的方法，其中該RCA高溫標準清洗步驟的溫度介於65℃至100℃。
  7. 如申請專利範圍第1項所述的方法，其中該圓角部分係於該RCA高溫標準清洗步驟的過程中被形成。
  8. 如申請專利範圍第1項所述的方法，其中浸泡於該硫酸與過氧化氫混和溶液步驟在浸泡於該稀釋氫氟酸(DHF)溶液步驟之後進行。
  9. 如申請專利範圍第1項所述的方法，其中該RCA高溫標準清洗(SC-1)步驟在浸泡於該硫酸與過氧化氫混和溶液步驟之後進行。
TW107133537A 2018-09-25 2018-09-25 半導體結構中的凹槽的製作方法 TWI717637B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW107133537A TWI717637B (zh) 2018-09-25 2018-09-25 半導體結構中的凹槽的製作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107133537A TWI717637B (zh) 2018-09-25 2018-09-25 半導體結構中的凹槽的製作方法

Publications (2)

Publication Number Publication Date
TW202013489A TW202013489A (zh) 2020-04-01
TWI717637B true TWI717637B (zh) 2021-02-01

Family

ID=71130707

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107133537A TWI717637B (zh) 2018-09-25 2018-09-25 半導體結構中的凹槽的製作方法

Country Status (1)

Country Link
TW (1) TWI717637B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113753848B (zh) * 2021-09-01 2023-06-16 沈阳仪表科学研究院有限公司 一种mems芯片的低应力封装方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201539649A (zh) * 2014-04-03 2015-10-16 Vanguard Int Semiconduct Corp 溝槽隔離結構的製造方法
TW201804514A (zh) * 2016-07-26 2018-02-01 聯華電子股份有限公司 圖案化方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201539649A (zh) * 2014-04-03 2015-10-16 Vanguard Int Semiconduct Corp 溝槽隔離結構的製造方法
TW201804514A (zh) * 2016-07-26 2018-02-01 聯華電子股份有限公司 圖案化方法

Also Published As

Publication number Publication date
TW202013489A (zh) 2020-04-01

Similar Documents

Publication Publication Date Title
KR100459724B1 (ko) 저온 원자층증착에 의한 질화막을 식각저지층으로이용하는 반도체 소자 및 그 제조방법
US6261921B1 (en) Method of forming shallow trench isolation structure
KR100688750B1 (ko) 섀로우 트렌치 아이솔레이션의 제조방법
US7611950B2 (en) Method for forming shallow trench isolation in semiconductor device
KR20130024691A (ko) 향상된 반도체 채널 기판 물질을 위한 방법 및 구조
JP2001102439A (ja) 半導体装置の製造方法
TWI717637B (zh) 半導體結構中的凹槽的製作方法
TWI609457B (zh) 形成接觸洞的方法與具有接觸插塞的半導體結構
US6287938B2 (en) Method for manufacturing shallow trench isolation in semiconductor device
JP3993820B2 (ja) 半導体素子の素子分離膜の形成方法
JP2007123548A (ja) 半導体装置の製造方法
CN113140500B (zh) 半导体结构的制作方法
US6838392B1 (en) Methods of forming semiconductor structures, and articles and devices formed thereby
KR100515034B1 (ko) 트렌치 격리 제조 방법
US10460925B2 (en) Method for processing semiconductor device
US20240243004A1 (en) Semiconductor structure and fabrication method thereof
KR100620702B1 (ko) 반도체 소자의 ｓｔｉ의 상부 모서리 라운딩 방법
JP2001210709A (ja) 半導体装置の製造方法
CN106910706B (zh) 一种半导体器件的制造方法
JP2003051536A (ja) 基板処理方法および半導体装置の製造方法
JP2006108423A (ja) 素子分離構造部の製造方法
KR20050118489A (ko) 반도체 소자의 소자분리 방법
KR100967679B1 (ko) 반도체 소자의 제조방법
KR100944666B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100871373B1 (ko) 반도체 소자의 소자분리막 형성방법