TWI688012B - 半導體結構的製造方法 - Google Patents

半導體結構的製造方法 Download PDF

Info

Publication number
TWI688012B
TWI688012B TW107108318A TW107108318A TWI688012B TW I688012 B TWI688012 B TW I688012B TW 107108318 A TW107108318 A TW 107108318A TW 107108318 A TW107108318 A TW 107108318A TW I688012 B TWI688012 B TW I688012B
Authority
TW
Taiwan
Prior art keywords
mask layer
hard mask
layer
patterned
top hard
Prior art date
Application number
TW107108318A
Other languages
English (en)
Other versions
TW201926480A (zh
Inventor
施信益
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Publication of TW201926480A publication Critical patent/TW201926480A/zh
Application granted granted Critical
Publication of TWI688012B publication Critical patent/TWI688012B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials

Abstract

一種半導體結構的製造方法，包含依序形成目標層、底部硬遮罩層、中間硬遮罩層及頂部硬遮罩層在基板上。之後形成第一遮罩層在頂部硬遮罩層上，其中，第一遮罩層具有複數個開口暴露出頂部硬遮罩層的一部分。接著蝕刻頂部硬遮罩層的暴露部分以形成圖案化頂部硬遮罩層，圖案化頂部硬遮罩層具有複數個孔隙暴露出中間硬遮罩層的一部分。之後，形成圖案化有機層在中間硬遮罩層的暴露部分上。藉由蝕刻圖案化頂部硬遮罩層、圖案化有機層、中間硬遮罩層、底部硬遮罩層及目標層的一部分形成圖案化目標層。

Description

半導體結構的製造方法
本發明是有關於一種半導體結構的製造方法。
隨著半導體裝置變得更小且高度集成，已經開發了許多用於製造半導體裝置的精細圖案的技術。特別是所需間距尺寸和臨界尺寸(critical dimension；CD)不斷縮小。然而，製造半導體特徵的光刻製程已經在曝光裝置的分辨率上出現限制。
為了使半導體裝置精細到超過光刻製程的分辨率極限，例如光刻-蝕刻-光刻-蝕刻(lithography-etching-lithography-etching；LELE)製程等雙重圖案化(double patterning)技術已被積極的開發。然而，現有的光刻-蝕刻-光刻-蝕刻製程具有特徵容易受損的問題而導致產量低。因此，需要一種解決上述問題的方法。
根據本發明之各種實施方式，提供一種半導體結構的製造方法，包含依序形成目標層、底部硬遮罩層、中間硬遮罩層及頂部硬遮罩層在基板上；形成第一遮罩層在頂 部硬遮罩層上，其中，第一遮罩層具有複數個開口暴露出頂部硬遮罩層的一部分；蝕刻頂部硬遮罩層的暴露部分以形成圖案化頂部硬遮罩層，圖案化頂部硬遮罩層具有複數個孔隙暴露出中間硬遮罩層的一部分；形成圖案化有機層在中間硬遮罩層的暴露部分上；以及蝕刻圖案化頂部硬遮罩層、圖案化有機層、中間硬遮罩層、底部硬遮罩層及目標層的一部分形成圖案化目標層，其中該圖案化目標層具有複數個凹槽。
根據本發明之某些實施方式，其中圖案化頂部硬遮罩層具有複數個第一條狀結構，圖案化有機層具有複數個第二條狀結構，第二條狀結構與第一條狀結構平行，並且第二條狀結構的每一個設置在第一條狀結構之間。
根據本發明之某些實施方式，其中頂部硬遮罩層及中間硬遮罩層是由不同的材料組成。
根據本發明之某些實施方式，其中頂部硬遮罩層包含氧化矽、氮化矽、氮氧化矽或碳化矽。
根據本發明之某些實施方式，其中中間硬遮罩層包含氧化矽、氮化矽、氮氧化矽或碳化矽。
根據本發明之某些實施方式，其中中間硬遮罩層及底部硬遮罩層是由不同的材料組成。
根據本發明之某些實施方式，其中底部硬遮罩層包含無定形碳或多晶矽氧化物。
根據本發明之某些實施方式，其中蝕刻頂部硬遮罩層的暴露部分包含使用非等向性蝕刻製程。
根據本發明之某些實施方式，其中蝕刻圖案化 頂部硬遮罩層、圖案化有機層、中間硬遮罩層、底部硬遮罩層以及目標層的一部分包含使用非等向性蝕刻製程。
根據本發明之某些實施方式，其中形成圖案化有機層在中間硬遮罩層的暴露部分上包含：形成有機層覆蓋圖案化頂部硬遮罩層及中間硬遮罩層的暴露部分；形成第二遮罩層在有機層上；以及蝕刻有機層以形成圖案化有機層。
根據本發明之某些實施方式，其中圖案化有機層具有複數個缺口暴露出圖案化頂部硬遮罩層及中間硬遮罩層的一部分。
根據本發明之某些實施方式，其中圖案化有機層具有厚度大於圖案化頂部硬遮罩層的厚度。
根據本發明之某些實施方式，其中頂部硬遮罩層具有厚度大於中間硬遮罩層的厚度。
10‧‧‧方法
11、12、13、14、15‧‧‧操作
110‧‧‧基板
120‧‧‧目標層
122‧‧‧凹槽
124‧‧‧圖案化目標層
126‧‧‧高地部分
130‧‧‧底部硬遮罩層
140‧‧‧中間硬遮罩層
150‧‧‧頂部硬遮罩層
152‧‧‧孔隙
154‧‧‧圖案化頂部硬遮罩層
160‧‧‧第一遮罩層
162‧‧‧開口
170‧‧‧有機層
172‧‧‧缺口
174‧‧‧圖案化有機層
176‧‧‧溝渠
180‧‧‧第二遮罩層
182‧‧‧開口
W1、W1’、W2、W2’、W3、W3’‧‧‧寬度
H1、H1’、H2、H3‧‧‧厚度
當讀到隨附的圖式時，從以下詳細的敘述可充分瞭解本揭露的各方面。值得注意的是，根據工業上的標準實務，各種特徵不是按比例繪製。事實上，為了清楚的討論，各種特徵的尺寸可任意增加或減少。
第1圖為根據本發明之某些實施方式繪示的製造半導體結構的方法流程圖。
第2A圖為根據本發明之某些實施方式繪示的半導體結構的製程各步驟的剖面圖。
第2B圖為根據本發明之某些實施方式繪示的半導體結構的製程各步驟的剖面圖。
第2C圖為根據本發明之某些實施方式繪示的半導體結構的製程各步驟的剖面圖。
第3A圖為根據本發明之某些實施方式繪示的半導體結構的製程各步驟的剖面圖。
第3B圖為根據本發明之某些實施方式繪示的半導體結構的製程各步驟的剖面圖。
第3C圖為根據本發明之某些實施方式繪示的半導體結構的製程各步驟的剖面圖。
第4圖為根據本發明之某些實施方式繪示的半導體結構的製程各步驟的剖面圖。
以下將以圖式揭露本發明之複數個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本發明。也就是說，在本發明部分實施方式中，這些實務上的細節是非必要的。此外，為簡化圖示起見，一些習知慣用的結構與元件在圖示中將以簡單示意的方式繪示之。
在本文中使用空間相對用語，例如「下方」、「之下」、「上方」、「之上」等，這是為了便於敘述一元件或特徵與另一元件或特徵之間的相對關係，如圖中所繪示。這些空間上的相對用語的真實意義包含其他的方位。例 如，當圖示上下翻轉180度時，一元件與另一元件之間的關係，可能從「下方」、「之下」變成「上方」、「之上」。此外，本文中所使用的空間上的相對敘述也應作同樣的解釋。
第1圖繪示本發明各種實施方式之製造半導體結構的方法10流程圖。方法10從操作11開始，依序形成目標層、底部硬遮罩層、中間硬遮罩層以及頂部硬遮罩層在基板上。方法10繼續至操作12，形成第一遮罩層在頂部硬遮罩層上，第一遮罩層具有複數個開口暴露出頂部硬遮罩層的一部分。方法10繼續至操作13，蝕刻暴露的頂部硬遮罩層以形成具有複數個孔隙暴露出中間硬遮罩層的一部分的圖案化頂部硬遮罩層。方法10繼續至操作14，形成圖案化有機層在暴露的中間硬遮罩層上。方法10繼續至操作15，蝕刻圖案化頂部硬遮罩層、圖案化有機層、中間硬遮罩層、底部硬遮罩層及目標層的一部分以形成其上具有複數個凹槽的圖案化目標層。以下將示出根據第1圖方法10製造半導體結構的各種實施例方式。儘管方法10在下文被描述和繪示為一系列操作，但應當理解，這些操作的順序並不用以限制本發明。例如，某些操作可以以不同的順序執行和/或在某些操作之前、同時及之後提供額外的操作。另外，在本方法其他實施例中可替換或消除下文所述之一些操作。此外，上述的一個或多個單獨的操作可以在一個或多個單獨的操作和/或階段中執行。
第2A-4圖為根據本發明各種實施方式繪示的 半導體結構的製程各步驟的剖面圖。
請參考第2A圖，在第1圖的操作11中，依序形成目標層120、底部硬遮罩層130、中間硬遮罩層140及頂部硬遮罩層150在基板110上。目標層120、底部硬遮罩層130、形成中間硬遮罩層140及頂部硬遮罩層150可以包含任何合適的沉積方法，例如電漿增強原子層沉積(PEALD)、化學氣相沉積(CVD)、電漿增強化學氣相沉積(PECVD)、物理氣相沉積(PVD)及類似者。頂部硬遮罩層150及中間硬遮罩層140是由不同的材料構成，也就是說，頂部硬遮罩層150可以與中間硬遮罩層140具有不同的蝕刻選擇性。在某些實施方式中，頂部硬遮罩層150可以由無機材料構成。在某些實施方式中，頂部硬遮罩層150及中間硬遮罩層140可以包含氧化矽、氮化矽(SiN)、氮氧化矽(SiON)、碳化矽或其類似者。例如，頂部硬遮罩層150可以由氧含量較高(oxide-rich)的氧化矽組成，並且中間硬遮罩層140可以由矽含量較高的氮化矽(SiN)組成。在某些實例中，頂部硬遮罩層150的氧原子含量(oxide atom%)大於中間硬遮罩層140。或者，頂部硬遮罩層150的矽原子含量(silicon atom%)小於中間硬遮罩層140。此外，中間硬遮罩層140和底部硬遮罩層130也可以包含不同的材料，並且中間硬遮罩層140也可以具有與底部硬遮罩層130不同的刻蝕選擇性。在某些實施方式中，底部硬遮罩層130可以包含非晶碳或多晶矽氧化物。在某些實施方式中，頂部硬遮罩層150的厚度為H1，並且中間硬遮罩層140的厚度為H2。在 某些實施方式中，厚度H1大於厚度H2。
在一些實施方式中，目標層120可以包含四乙氧基矽烷(TEOS)、旋塗式玻璃(SOG)、氮氧化矽(SiON)、低溫氧化物(LTO)複合材料、含矽底抗反射塗層(Si-contained BARC)或其類似者。在某些實施方式中，目標層120可以為半導體基板，例如，塊狀半導體、絕緣體上半導體(SOI)基板或其類似者，其可以被摻雜(例如，摻雜p型摻雜劑或n型摻雜劑)或是不摻雜。在其他實施方式中，目標層120可以為包含矽(Si)；鍺(Ge)；包含碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦和/或銻化銦的化合物半導體；包含SiGe、GaAsP、lInAs、lGaAs、GaInAs、GaInP和/或GaInAsP的合金半導體；或其組合。
請參考第2B圖。第一遮罩層160形成在頂部硬遮罩層150上，並且第一遮罩層160具有複數個開口162暴露出頂部硬遮罩層150的一部分(第1圖中的操作12)。形成第一遮罩層160可以包含，例如，旋轉塗佈光阻材料在頂部硬遮罩層150上。之後，藉由光刻製程圖案化光阻材料以形成第一遮罩層160。如第2B圖所示，第一遮罩層160具有複數個開口162暴露出頂部硬遮罩層150的一部分。在某些實施方式中，複數個開口162中的每一個具有寬度W1。在某些實施方式中，第一遮罩層160可以包含各種圖案，例如，條狀圖案、島狀圖案或柱狀陣列。在某些實施方式中，第一遮罩層160可以具有複數個彼此相鄰的條狀結構。
請參考第2C圖。蝕刻頂部硬遮罩層150的暴露 部分以形成具有複數個孔隙152暴露出中間硬遮罩層140的一部分的圖案化頂部硬遮罩層154(第1圖中的操作13)。圖案化頂部硬遮罩層154藉由執行蝕刻製程形成，蝕刻製程可以包含使用第一遮罩層160作為蝕刻屏障並蝕刻如第2B圖中所示之被開口162暴露的頂部硬遮罩層150直到暴露出頂部硬遮罩層150之下的中間硬遮罩層140。在某些實施方式中，蝕刻製程可以包含任何合適的濕蝕刻製程或乾蝕刻製程，例如反應離子蝕刻(reactive ion etching；RIE)製程。如第2C所示，圖案化頂部硬遮罩層154具有複數個孔隙152暴露出中間硬遮罩層140的一部分。開口162(如第2B圖所示)在與中間硬遮罩層140的主表面垂直的方向上與孔隙152(如第2C圖所示)重疊。在某些實施方式中，複數個孔隙152中的每一個具有寬度W1’，其實質上等於開口162的寬度W/1。在某些實施方式中，圖案化頂部硬遮罩層154可以具有各種圖案，例如，條狀圖案、島狀圖案或柱狀陣列。在某些實施方式中，圖案化頂部硬遮罩層154具有複數個彼此相鄰的第一條狀結構。
請參考第3A-3C圖。形成圖案化有機層174在中間硬遮罩層140的暴露部分上(第1圖中的操作14)。請先參考第3A圖，形成有機層170在基板110上並覆蓋圖案化頂部硬遮罩層154及中間硬遮罩層140的暴露部分。有機層170可以藉由合適的塗佈方法形成，例如旋轉塗佈、模具塗佈及其類似者，或者可以藉由其他沉積製程，例如，化學氣相沉積(CVD)、電漿增強化學氣相沉積(PECVD)及其類似 者。有機層170可以填充孔隙152並且具有大於圖案化頂部硬遮罩層154高度的厚度，以使有機層170具有平坦的上表面覆蓋基板110。在某些實施方式中，有機層170可以包含任何合適的有機材料，例如，抗蝕底層聚合物(resist underlayer polymer)。在某些實施方式中，還可以形成底抗反射塗層(bottom anti-reflective coating；BARC)在有機層170上。
請參考第3B圖，形成第二遮罩層180在有機層170上。形成第二遮罩層180的方法可以與形成第一遮罩層160相同或相似，其可以包含，例如，旋轉塗佈光阻材料在有機層170的頂表面上。之後，執行光刻製程以圖案化光阻材料並形成第二遮罩層180。如第3B圖所示，第二遮罩層180具有複數個開口182暴露出有機層170的一部分。第二遮罩層180在與有機層170的平坦頂表面垂直的方向上與圖案化頂部硬遮罩層154不重疊。在某些實施方式中，複數個開口182中的每一個具有寬度W2。在某些實施方式中，寬度W2可以大於寬度W1及W1’。在其他實施方式中，寬度W2可以小於寬度W1及W1’。在某些實施方式中，寬度W2可以實質上等於寬度W1及W1’。在某些實施方式中，第二遮罩層180可以包含各種圖案，例如，條狀圖案、島狀圖案或柱狀陣列。在某些實施方式中，第二遮罩層180可以具有複數個彼此相鄰的條狀結構。
請參考第3C圖，移除有機層170的一部分以形成設置在孔隙152(請見第2C圖)中的圖案化有機層174。例 如，可以藉由執行蝕刻製程形成圖案化有機層174。更詳細地說，蝕刻製程可以包含使用第二遮罩層180作為蝕刻屏障，並且蝕刻被開口182暴露出的一部分有機層170。當圖案化頂部硬遮罩層154及中間硬遮罩層140暴露時，蝕刻製程可以停止。如第3C圖所示，圖案化有機層174具有複數個缺口172暴露出圖案化頂部硬遮罩層154及中間硬遮罩層140的一部分。複數個溝渠176形成在圖案化頂部硬遮罩層154及圖案化有機層174之間。在某些實施方式中，圖案化有機層174及圖案化頂部硬遮罩層154在中間硬遮罩層140上交錯的排列並且被溝渠176分隔開。在某些實施方式中，複數個缺口172中的每一個具有寬度W2’，寬度W2’實質上等於寬度W2。在某些實施方式中，複數個溝渠176中的每一個具有寬度W3。在某些實施方式中，寬度W3小於寬度W1、W1’、W2及W2’。在某些實施方式中，圖案化有機層174可以具有各種圖案，例如，條狀圖案、島狀圖案或柱狀陣列。在某些實施方式中，圖案化有機層174可以具有複數個第二條狀結構。在某些實施方式中，圖案化有機層174的複數個第二條狀結構與圖案化頂部硬遮罩層154的複數個第一條狀結構平行。在某些實施方式中，第二條狀結構中的每一個設置在相鄰的第一條狀結構之間。在某些實施方式中，圖案化頂部硬遮罩層154具有厚度H1’，並且圖案化有機層174具有厚度H3。在某些實施方式中，厚度H3可以大於或等於厚度H1’。
請參考第4圖。蝕刻圖案化頂部硬遮罩層154、 圖案化有機層174、中間硬遮罩層140、底部硬遮罩層130及目標層120的一部分以形成其上具有複數個凹槽122的圖案化目標層124(第1圖中的操作15)。藉由執行蝕刻製程形成圖案化目標層124。在某些實施方式中，蝕刻製程可以包含乾蝕刻製程，例如反應離子蝕刻(reactive ion etching；RIE)製程。更詳細地說，蝕刻製程包含蝕刻整個圖案化頂部硬遮罩層154、整個圖案化有機層174、整個中間硬遮罩層140、整個底部硬遮罩層130及位於溝渠176之下的目標層120的一部分。目標層120被蝕刻的部分構成目標層120上的凹槽122。如第3C圖及第4圖所示，凹槽122與溝渠176對齊。在某些實施方式中，凹槽122中的每一個具有寬度W3’，寬度W3’實質上等於溝渠176的寬度W3，並且寬度W3’也可以小於寬度W1、W1’、W2及W2’。在某些實施方式中，圖案化目標層124可以包含複數個高地部分126，且兩個相鄰的高地部分126被複數個凹槽122中的其中之一分開。在各種實例中，每個凹槽122和/或高地部分可以具有各種圖案，例如，條狀圖案、島狀圖案或柱狀陣列。在某些實施方式中，圖案化目標層124的高地部分126具有與圖案化頂部硬遮罩層154的圖案及圖案化有機層174的圖案的集合相同或相似的輪廓(在平面圖中)。在某些實施方式中，圖案化有機層174的厚度H3為圖案化頂部硬遮罩層154的厚度H1’的約100%-300%，例如為約120%、150%、200%及250%。根據某些實施方式，圖案化有機層174的厚度H3與圖案化頂部硬遮罩層154的厚度H1’之間的差異有助於獲 得相同高度的高地部分126(從凹槽122的底部測量)。
本發明揭露一種新穎的半導體結構的製造方法，其包含形成底部硬遮罩層、中間硬遮罩層及頂部硬遮罩層在目標層上。在此方法中，頂部硬遮罩層及中間硬遮罩層可以包含不同的材料，以使得頂部硬遮罩層可以具有與中間硬遮罩層不同的蝕刻選擇性。此外，底部硬遮罩層可以由與中間硬遮罩層不同的材料製成。在某些實施方式中，頂部硬遮罩層的蝕刻選擇性大於中間硬遮罩層，中間硬遮罩層的蝕刻選擇性大於底部硬遮罩層。在又一些實施方式中，中間硬遮罩層的蝕刻選擇性大於頂部硬遮罩層，頂部硬遮罩層的蝕刻選擇性大於底部硬遮罩層。或者，底部硬遮罩層的蝕刻選擇性大於頂部硬遮罩層，頂部硬遮罩層的蝕刻選擇性大於中間硬遮罩層。以上揭露的本發明的實施方式與現有方法相比具有多種優點，總結如下。本發明的方法可以避免在圖案轉印製程期間圖案化層的損壞，並且也可以減少圖案的間距(pitch)。藉由本發明之方法形成的圖案化目標層具有相對較小的臨界尺寸(critical dimension)。
雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10‧‧‧方法
11、12、13、14、15‧‧‧操作

Claims (13)

  1. 一種半導體結構的製造方法，包含：依序形成一目標層、一底部硬遮罩層、一中間硬遮罩層以及一頂部硬遮罩層在一基板上；形成一第一遮罩層在該頂部硬遮罩層上，其中該第一遮罩層具有複數個開口暴露該頂部硬遮罩層的一部分；蝕刻該頂部硬遮罩層的該暴露部分以形成一圖案化頂部硬遮罩層，其中該圖案化頂部硬遮罩層具有複數個孔隙暴露出該中間硬遮罩層的一部分；形成一圖案化有機層在該圖案化頂部硬遮罩層的該些孔隙中，且該圖案化有機層與該圖案化頂部硬遮罩相互交錯；以及蝕刻該圖案化頂部硬遮罩層、該圖案化有機層、該中間硬遮罩層、該底部硬遮罩層以及該目標層的一部分以形成一圖案化目標層，其中該圖案化目標層具有複數個凹槽。
  2. 如請求項1所述之方法，其中該圖案化頂部硬遮罩層具有複數個第一條狀結構，該圖案化有機層具有複數個第二條狀結構，該些第二條狀結構與該些第一條狀結構平行，並且該些第二條狀結構的每一個設置在該些第一條狀結構之間。
  3. 如請求項1所述之方法，其中該頂部硬遮罩層及該中間硬遮罩層是由不同的材料組成。
  4. 如請求項3所述之方法，其中該頂部硬遮罩層包含氧化矽、氮化矽、氮氧化矽或碳化矽。
  5. 如請求項3所述之方法，其中該中間硬遮罩層包含氧化矽、氮化矽、氮氧化矽或碳化矽。
  6. 如請求項1所述之方法，其中該中間硬遮罩層及該底部硬遮罩層是由不同的材料組成。
  7. 如請求項6所述之方法，其中該底部硬遮罩層包含無定形碳或多晶矽氧化物。
  8. 如請求項1所述之方法，其中蝕刻該頂部硬遮罩層的該暴露部分包含使用一非等向性蝕刻製程。
  9. 如請求項1所述之方法，其中蝕刻該圖案化頂部硬遮罩層、該圖案化有機層、該中間硬遮罩層、該底部硬遮罩層以及該目標層的一部分包含使用非等向性蝕刻製程。
  10. 如請求項1所述之方法，其中形成該圖案化有機層在該中間硬遮罩層的該暴露部分上包含：形成一有機層覆蓋該圖案化頂部硬遮罩層及該中間硬遮罩層的該暴露部分；形成一第二遮罩層在該有機層上；以及蝕刻該有機層以形成該圖案化有機層。
  11. 如請求項1所述之方法，其中該圖案化有機層具有複數個缺口暴露出該圖案化頂部硬遮罩層及該中間硬遮罩層的一部分。
  12. 如請求項1所述之方法，其中該圖案化有機層具有一厚度大於該圖案化頂部硬遮罩層的一厚度。
  13. 如請求項1所述之方法，其中該頂部硬遮罩層具有一厚度大於該中間硬遮罩層的一厚度。
TW107108318A 2017-11-27 2018-03-12 半導體結構的製造方法 TWI688012B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/822,229 US10153161B1 (en) 2017-11-27 2017-11-27 Method for manufacturing a semiconductor structure
US15/822,229 2017-11-27

Publications (2)

Publication Number Publication Date
TW201926480A TW201926480A (zh) 2019-07-01
TWI688012B true TWI688012B (zh) 2020-03-11

Family

ID=64535934

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107108318A TWI688012B (zh) 2017-11-27 2018-03-12 半導體結構的製造方法

Country Status (3)

Country Link
US (1) US10153161B1 (zh)
CN (1) CN109841504B (zh)
TW (1) TWI688012B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100167021A1 (en) * 2008-12-29 2010-07-01 Macronix International Co., Ltd. Semiconductor structure and method of fabricating the same
TW201714874A (zh) * 2015-10-31 2017-05-01 羅門哈斯電子材料有限公司 熱酸產生劑以及光阻劑圖案修整組合物及方法
TW201723669A (zh) * 2015-09-30 2017-07-01 東京威力科創股份有限公司 使用極紫外光微影技術之基板圖案化方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6551938B1 (en) * 2002-01-25 2003-04-22 Taiwon Semiconductor Manufacturing Company N2/H2 chemistry for dry development in top surface imaging technology
JP4193438B2 (ja) * 2002-07-30 2008-12-10 ソニー株式会社 半導体装置の製造方法
JP2004133384A (ja) * 2002-08-14 2004-04-30 Sony Corp レジスト用剥離剤組成物及び半導体装置の製造方法
TWI303751B (en) * 2004-03-16 2008-12-01 Imec Inter Uni Micro Electr Method of manufacturing a semiconductor device
US20070018286A1 (en) * 2005-07-14 2007-01-25 Asml Netherlands B.V. Substrate, lithographic multiple exposure method, machine readable medium
US7265059B2 (en) * 2005-09-30 2007-09-04 Freescale Semiconductor, Inc. Multiple fin formation
KR100723506B1 (ko) * 2005-10-11 2007-05-30 삼성전자주식회사 다중 포토리소그라피 공정을 이용한 미세 패턴 형성 방법
US7384874B2 (en) * 2006-09-29 2008-06-10 Hynix Semiconductor Method of forming hardmask pattern of semiconductor device
KR100866735B1 (ko) * 2007-05-01 2008-11-03 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법
KR100895406B1 (ko) * 2007-12-31 2009-05-06 주식회사 하이닉스반도체 반도체 소자의 형성 방법
US8080443B2 (en) * 2008-10-27 2011-12-20 Sandisk 3D Llc Method of making pillars using photoresist spacer mask
JP4937371B2 (ja) * 2010-03-29 2012-05-23 株式会社東芝 磁気記録媒体の製造方法
JP5703896B2 (ja) * 2011-03-29 2015-04-22 凸版印刷株式会社 パターン形成方法およびパターン形成体
US10192994B2 (en) * 2015-01-26 2019-01-29 Sumitomo Electric Industries, Ltd. Oxide semiconductor film including indium, tungsten and zinc and thin film transistor device
KR102632268B1 (ko) * 2016-01-11 2024-01-31 삼성전자주식회사 포토 레지스트 조성물 및 이를 이용한 반도체 장치의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100167021A1 (en) * 2008-12-29 2010-07-01 Macronix International Co., Ltd. Semiconductor structure and method of fabricating the same
TW201723669A (zh) * 2015-09-30 2017-07-01 東京威力科創股份有限公司 使用極紫外光微影技術之基板圖案化方法
TW201714874A (zh) * 2015-10-31 2017-05-01 羅門哈斯電子材料有限公司 熱酸產生劑以及光阻劑圖案修整組合物及方法

Also Published As

Publication number Publication date
TW201926480A (zh) 2019-07-01
CN109841504A (zh) 2019-06-04
US10153161B1 (en) 2018-12-11
CN109841504B (zh) 2023-07-28

Similar Documents

Publication Publication Date Title
US7709275B2 (en) Method of forming a pattern for a semiconductor device and method of forming the related MOS transistor
US8685859B2 (en) Self-aligned semiconductor trench structures
US9214384B2 (en) Method of forming trench in semiconductor substrate
US20080122125A1 (en) Methods to reduce the critical dimension of semiconductor devices and partially fabricated semiconductor devices having reduced critical dimensions
US9123659B1 (en) Method for manufacturing finFET device
US9379017B1 (en) Method of forming a semiconductor structure including a plurality of fins and an alignment/overlay mark
US8518828B2 (en) Semiconductor device fabrication method
KR100791344B1 (ko) 반도체 집적 회로 장치의 제조 방법
TWI675401B (zh) 半導體結構的製造方法
US11011412B2 (en) Semiconductor structure and method for the forming same
US20150035064A1 (en) Inverse side-wall image transfer
CN111199880B (zh) 一种半导体器件的制造方法和半导体器件
US10991596B2 (en) Semiconductor structure and method for forming same
CN111524793B (zh) 一种半导体结构及形成方法
KR102327667B1 (ko) 반도체 소자의 제조 방법
US11121026B2 (en) Semiconductor device and method of manufacture
TW201338039A (zh) 半導體裝置之圖案化結構及其製作方法
TWI688012B (zh) 半導體結構的製造方法
US20190318929A1 (en) Patterning method
US11335560B2 (en) Semiconductor devices and fabrication methods thereof
JP6092277B2 (ja) 半導体装置およびその製造方法
US9343477B2 (en) Semiconductor device and method for fabricating the same
US10943819B2 (en) Semiconductor structure having a plurality of capped protrusions
CN111668155B (zh) 图形化方法及其形成的半导体器件
CN112885714B (zh) 半导体结构及其形成方法