CN109841504A - 半导体结构的制造方法 - Google Patents

半导体结构的制造方法 Download PDF

Info

Publication number
CN109841504A
CN109841504A CN201810296034.8A CN201810296034A CN109841504A CN 109841504 A CN109841504 A CN 109841504A CN 201810296034 A CN201810296034 A CN 201810296034A CN 109841504 A CN109841504 A CN 109841504A
Authority
CN
China
Prior art keywords
mask layer
hard mask
layer
manufacturing
organic layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810296034.8A
Other languages
English (en)
Other versions
CN109841504B (zh
Inventor
施信益
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN109841504A publication Critical patent/CN109841504A/zh
Application granted granted Critical
Publication of CN109841504B publication Critical patent/CN109841504B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种半导体结构的制造方法，其包含在基板上依序形成目标层、底部硬遮罩层、中间硬遮罩层及顶部硬遮罩层。之后形成第一遮罩层在顶部硬遮罩层上，其中，第一遮罩层具有多个开口暴露出顶部硬遮罩层的一部分。接着蚀刻顶部硬遮罩层的暴露部分以形成图案化顶部硬遮罩层，图案化顶部硬遮罩层具有多个孔隙暴露出中间硬遮罩层的一部分。之后，形成图案化有机层在中间硬遮罩层的暴露部分上。蚀刻图案化顶部硬遮罩层、图案化有机层、中间硬遮罩层、底部硬遮罩层及目标层的一部分形成图案化目标层。此方法可避免在图案转印工艺期间图案化层的损坏。

Description

半导体结构的制造方法
技术领域
本发明是有关于一种半导体结构的制造方法。
背景技术
随着半导体装置变得更小且高度集成，已经开发了许多用于制造半导体装置的精细图案的技术。特别是所需间距尺寸和临界尺寸(critical dimension；CD)不断缩小。然而，制造半导体特征的光刻工艺已经在曝光装置的分辨率上出现限制。
为了使半导体装置精细到超过光刻工艺的分辨率极限，例如光刻-蚀刻-光刻-蚀刻(lithography-etching-lithography-etching；LELE)工艺等双重图案化(doublepatterning)技术已被积极的开发。然而，现有的光刻-蚀刻-光刻-蚀刻工艺具有特征容易受损的问题而导致产量低。因此，需要一种解决上述问题的方法。
发明内容
本发明的目的在于提供一种可避免在图案转印工艺期间图案化层损坏的半导体结构的制造方法。
根据本发明的各种实施方式，提供一种半导体结构的制造方法，包含在基板上依序形成目标层、底部硬遮罩层、中间硬遮罩层及顶部硬遮罩层；在顶部硬遮罩层上形成第一遮罩层，其中，第一遮罩层具有多个开口暴露出顶部硬遮罩层的一部分；蚀刻顶部硬遮罩层的暴露部分以形成图案化顶部硬遮罩层，图案化顶部硬遮罩层具有多个孔隙暴露出中间硬遮罩层的一部分；在中间硬遮罩层的暴露部分上形成图案化有机层；以及蚀刻图案化顶部硬遮罩层、图案化有机层、中间硬遮罩层、底部硬遮罩层及目标层的一部分形成图案化目标层，其中该图案化目标层具有多个凹槽。
根据本发明的某些实施方式，其中图案化顶部硬遮罩层具有多个第一条状结构，图案化有机层具有多个第二条状结构，第二条状结构与第一条状结构平行，并且第二条状结构的每一个设置在第一条状结构之间。
根据本发明的某些实施方式，其中顶部硬遮罩层及中间硬遮罩层是由不同的材料组成。
根据本发明的某些实施方式，顶部硬遮罩层包含氧化硅、氮化硅、氮氧化硅或碳化硅。
根据本发明的某些实施方式，其中中间硬遮罩层包含氧化硅、氮化硅、氮氧化硅或碳化硅。
根据本发明的某些实施方式，其中中间硬遮罩层及底部硬遮罩层是由不同的材料组成。
根据本发明的某些实施方式，其中底部硬遮罩层包含无定形碳或多晶硅氧化物。
根据本发明的某些实施方式，其中蚀刻顶部硬遮罩层的暴露部分包含使用非等向性蚀刻工艺。
根据本发明的某些实施方式，其中蚀刻图案化顶部硬遮罩层、图案化有机层、中间硬遮罩层、底部硬遮罩层以及目标层的一部分包含使用非等向性蚀刻工艺。
根据本发明的某些实施方式，其中在中间硬遮罩层的暴露部分上形成图案化有机层包含：形成有机层覆盖图案化顶部硬遮罩层及中间硬遮罩层的暴露部分；在有机层上形成第二遮罩层；以及蚀刻有机层以形成图案化有机层。
根据本发明的某些实施方式，其中图案化有机层具有多个缺口暴露出图案化顶部硬遮罩层及中间硬遮罩层的一部分。
根据本发明的某些实施方式，其中图案化有机层具有的厚度大于图案化顶部硬遮罩层的厚度。
根据本发明的某些实施方式，其中顶部硬遮罩层具有的厚度大于中间硬遮罩层的厚度。
附图说明
当读到随附的附图时，从以下详细的叙述可充分了解本发明的各方面。值得注意的是，根据工业上的标准实务，各种特征不是按比例绘制。事实上，为了清楚的讨论，各种特征的尺寸可任意增加或减少。
图1为根据本发明的某些实施方式绘示的制造半导体结构的方法流程图。
图2A为根据本发明的某些实施方式绘示的半导体结构的工艺各步骤的剖面图。
图2B为根据本发明的某些实施方式绘示的半导体结构的工艺各步骤的剖面图。
图2C为根据本发明的某些实施方式绘示的半导体结构的工艺各步骤的剖面图。
图3A为根据本发明的某些实施方式绘示的半导体结构的工艺各步骤的剖面图。
图3B为根据本发明的某些实施方式绘示的半导体结构的工艺各步骤的剖面图。
图3C为根据本发明的某些实施方式绘示的半导体结构的工艺各步骤的剖面图。
图4为根据本发明的某些实施方式绘示的半导体结构的工艺各步骤的剖面图。
具体实施方式
以下将以附图公开本发明的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本发明。也就是说，在本发明部分实施方式中，这些实务上的细节是非必要的。此外，为简化附图起见，一些公知惯用的结构与元件在图示中将以简单示意的方式绘示。
在本文中使用空间相对用语，例如“下方”、“之下”、“上方”、“之上”等，这是为了便于叙述一个元件或特征与另一个元件或特征之间的相对关系，如图中所绘示。这些空间上的相对用语的真实意义包含其他的方位。例如，当图示上下翻转180度时，一个元件与另一个元件之间的关系，可能从“下方”、“之下”变成“上方”、“之上”。此外，本文中所使用的空间上的相对叙述也应作同样的解释。
图1绘示本发明各种实施方式的制造半导体结构的方法10流程图。方法10从操作11开始，在基板上依序形成目标层、底部硬遮罩层、中间硬遮罩层以及顶部硬遮罩层。方法10继续至操作12，在顶部硬遮罩层上形成第一遮罩层，第一遮罩层具有多个开口暴露出顶部硬遮罩层的一部分。方法10继续至操作13，蚀刻暴露的顶部硬遮罩层以形成具有多个孔隙暴露出中间硬遮罩层的一部分的图案化顶部硬遮罩层。方法10继续至操作14，在暴露的中间硬遮罩层上形成图案化有机层。方法10继续至操作15，蚀刻图案化顶部硬遮罩层、图案化有机层、中间硬遮罩层、底部硬遮罩层及目标层的一部分以形成其上具有多个凹槽的图案化目标层。以下将示出根据图1方法10制造半导体结构的各种实施例方式。尽管方法10在下文被描述和绘示为一系列操作，但应当理解，这些操作的顺序并不用以限制本发明。例如，某些操作可以以不同的顺序执行和/或在某些操作之前、同时及之后提供额外的操作。另外，在本方法其他实施例中可替换或消除下文所述的一些操作。此外，上述的一个或多个单独的操作可以在一个或多个单独的操作和/或阶段中执行。
图2A-图4为根据本发明各种实施方式绘示的半导体结构的工艺各步骤的剖面图。
请参考图2A，在图1的操作11中，在基板110上依序形成目标层120、底部硬遮罩层130、中间硬遮罩层140及顶部硬遮罩层150。目标层120、底部硬遮罩层130、形成中间硬遮罩层140及顶部硬遮罩层150可以包含任何合适的沉积方法，例如电浆增强原子层沉积(PEALD)、化学气相沉积(CVD)、电浆增强化学气相沉积(PECVD)、物理气相沉积(PVD)及类似者。顶部硬遮罩层150及中间硬遮罩层140是由不同的材料构成，也就是说，顶部硬遮罩层150可以与中间硬遮罩层140具有不同的蚀刻选择性。在某些实施方式中，顶部硬遮罩层150可以由无机材料构成。在某些实施方式中，顶部硬遮罩层150及中间硬遮罩层140可以包含氧化硅、氮化硅(SiN)、氮氧化硅(SiON)、碳化硅或其类似者。例如，顶部硬遮罩层150可以由氧含量较高(oxide-rich)的氧化硅组成，并且中间硬遮罩层140可以由硅含量较高的氮化硅(SiN)组成。在某些实例中，顶部硬遮罩层150的氧原子含量(oxide atom％)大于中间硬遮罩层140。或者，顶部硬遮罩层150的硅原子含量(silicon atom％)小于中间硬遮罩层140。此外，中间硬遮罩层140和底部硬遮罩层130也可以包含不同的材料，并且中间硬遮罩层140也可以具有与底部硬遮罩层130不同的刻蚀选择性。在某些实施方式中，底部硬遮罩层130可以包含非晶碳或多晶硅氧化物。在某些实施方式中，顶部硬遮罩层150的厚度为H1，并且中间硬遮罩层140的厚度为H2。在某些实施方式中，厚度H1大于厚度H2。
在一些实施方式中，目标层120可以包含四乙氧基硅烷(TEOS)、旋涂式玻璃(SOG)、氮氧化硅(SiON)、低温氧化物(LTO)复合材料、含硅底抗反射涂层(Si-contained BARC)或其类似者。在某些实施方式中，目标层120可以为半导体基板，例如，块状半导体、绝缘体上半导体(SOI)基板或其类似者，其可以被掺杂(例如，掺杂p型掺杂剂或n型掺杂剂)或是不掺杂。在其他实施方式中，目标层120可以为包含硅(Si)；锗(Ge)；包含碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟的化合物半导体；包含SiGe、GaAsP、lInAs、lGaAs、GaInAs、GaInP和/或GaInAsP的合金半导体；或其组合。
请参考图2B。第一遮罩层160形成在顶部硬遮罩层150上，并且第一遮罩层160具有多个开口162暴露出顶部硬遮罩层150的一部分(图1中的操作12)。形成第一遮罩层160可以包含，例如，旋转涂布光阻材料在顶部硬遮罩层150上。之后，通过光刻工艺图案化光阻材料以形成第一遮罩层160。如图2B所示，第一遮罩层160具有多个开口162暴露出顶部硬遮罩层150的一部分。在某些实施方式中，多个开口162中的每一个具有宽度W1。在某些实施方式中，第一遮罩层160可以包含各种图案，例如，条状图案、岛状图案或柱状阵列。在某些实施方式中，第一遮罩层160可以具有多个彼此相邻的条状结构。
请参考图2C。蚀刻顶部硬遮罩层150的暴露部分以形成具有多个孔隙152暴露出中间硬遮罩层140的一部分的图案化顶部硬遮罩层154(图1中的操作13)。图案化顶部硬遮罩层154通过执行蚀刻工艺形成，蚀刻工艺可以包含使用第一遮罩层160作为蚀刻屏障并蚀刻如图2B中所示的被开口162暴露的顶部硬遮罩层150直到暴露出顶部硬遮罩层150之下的中间硬遮罩层140。在某些实施方式中，蚀刻工艺可以包含任何合适的湿蚀刻工艺或干蚀刻工艺，例如反应离子蚀刻(reactive ion etching；RIE)工艺。如图2C所示，图案化顶部硬遮罩层154具有多个孔隙152暴露出中间硬遮罩层140的一部分。开口162(如图2B所示)在与中间硬遮罩层140的主表面垂直的方向上与孔隙152(如图2C所示)重叠。在某些实施方式中，多个孔隙152中的每一个具有宽度W1’，其实质上等于开口162的宽度W1。在某些实施方式中，图案化顶部硬遮罩层154可以具有各种图案，例如，条状图案、岛状图案或柱状阵列。在某些实施方式中，图案化顶部硬遮罩层154具有多个彼此相邻的第一条状结构。
请参考图3A-图3C。形成图案化有机层174在中间硬遮罩层140的暴露部分上(图1中的操作14)。请先参考图3A，形成有机层170在基板110上并覆盖图案化顶部硬遮罩层154及中间硬遮罩层140的暴露部分。有机层170可以通过合适的涂布方法形成，例如旋转涂布、模具涂布及其类似者，或者可以通过其他沉积工艺，例如，化学气相沉积(CVD)、电浆增强化学气相沉积(PECVD)及其类似者。有机层170可以填充孔隙152并且具有大于图案化顶部硬遮罩层154高度的厚度，以使有机层170具有平坦的上表面覆盖基板110。在某些实施方式中，有机层170可以包含任何合适的有机材料，例如，抗蚀底层聚合物(resist underlayerpolymer)。在某些实施方式中，还可以形成底抗反射涂层(bottom anti-reflectivecoating；BARC)在有机层170上。
请参考图3B，在有机层170上形成第二遮罩层180。形成第二遮罩层180的方法可以与形成第一遮罩层160相同或相似，其可以包含，例如，旋转涂布光阻材料在有机层170的顶表面上。之后，执行光刻工艺以图案化光阻材料并形成第二遮罩层180。如图3B所示，第二遮罩层180具有多个开口182暴露出有机层170的一部分。第二遮罩层180在与有机层170的平坦顶表面垂直的方向上与图案化顶部硬遮罩层154不重叠。在某些实施方式中，多个开口182中的每一个具有宽度W2。在某些实施方式中，宽度W2可以大于宽度W1及W1’。在其他实施方式中，宽度W2可以小于宽度W1及W1’。在某些实施方式中，宽度W2可以实质上等于宽度W1及W1’。在某些实施方式中，第二遮罩层180可以包含各种图案，例如，条状图案、岛状图案或柱状阵列。在某些实施方式中，第二遮罩层180可以具有多个彼此相邻的条状结构。
请参考图3C，移除有机层170的一部分以形成设置在孔隙152(请见图2C)中的图案化有机层174。例如，可以通过执行蚀刻工艺形成图案化有机层174。更详细地说，蚀刻工艺可以包含使用第二遮罩层180作为蚀刻屏障，并且蚀刻被开口182暴露出的一部分有机层170。当图案化顶部硬遮罩层154及中间硬遮罩层140暴露时，蚀刻工艺可以停止。如图3C所示，图案化有机层174具有多个缺口172暴露出图案化顶部硬遮罩层154及中间硬遮罩层140的一部分。多个沟渠176形成在图案化顶部硬遮罩层154及图案化有机层174之间。在某些实施方式中，图案化有机层174及图案化顶部硬遮罩层154在中间硬遮罩层140上交错的排列并且被沟渠176分隔开。在某些实施方式中，多个缺口172中的每一个具有宽度W2’，宽度W2’实质上等于宽度W2。在某些实施方式中，多个沟渠176中的每一个具有宽度W3。在某些实施方式中，宽度W3小于宽度W1、W1’、W2及W2’。在某些实施方式中，图案化有机层174可以具有各种图案，例如，条状图案、岛状图案或柱状阵列。在某些实施方式中，图案化有机层174可以具有多个第二条状结构。在某些实施方式中，图案化有机层174的多个第二条状结构与图案化顶部硬遮罩层154的多个第一条状结构平行。在某些实施方式中，第二条状结构中的每一个设置在相邻的第一条状结构之间。在某些实施方式中，图案化顶部硬遮罩层154具有厚度H1’，并且图案化有机层174具有厚度H3。在某些实施方式中，厚度H3可以大于或等于厚度H1’。
请参考图4。蚀刻图案化顶部硬遮罩层154、图案化有机层174、中间硬遮罩层140、底部硬遮罩层130及目标层120的一部分以形成其上具有多个凹槽122的图案化目标层124(图1中的操作15)。通过执行蚀刻工艺形成图案化目标层124。在某些实施方式中，蚀刻工艺可以包含干蚀刻工艺，例如反应离子蚀刻(reactive ion etching；RIE)工艺。更详细地说，蚀刻工艺包含蚀刻整个图案化顶部硬遮罩层154、整个图案化有机层174、整个中间硬遮罩层140、整个底部硬遮罩层130及位于沟渠176之下的目标层120的一部分。目标层120被蚀刻的部分构成目标层120上的凹槽122。如图3C及图4所示，凹槽122与沟渠176对齐。在某些实施方式中，凹槽122中的每一个具有宽度W3’，宽度W3’实质上等于沟渠176的宽度W3，并且宽度W3’也可以小于宽度W1、W1’、W2及W2’。在某些实施方式中，图案化目标层124可以包含多个高地部分126，且两个相邻的高地部分126被多个凹槽122中的其中之一分开。在各种实例中，每个凹槽122和/或高地部分可以具有各种图案，例如，条状图案、岛状图案或柱状阵列。在某些实施方式中，图案化目标层124的高地部分126具有与图案化顶部硬遮罩层154的图案及图案化有机层174的图案的集合相同或相似的轮廓(在平面图中)。在某些实施方式中，图案化有机层174的厚度H3为图案化顶部硬遮罩层154的厚度H1’的约100％-300％，例如为约120％、150％、200％及250％。根据某些实施方式，图案化有机层174的厚度H3与图案化顶部硬遮罩层154的厚度H1’之间的差异有助于获得相同高度的高地部分126(从凹槽122的底部测量)。
本发明公开一种新颖的半导体结构的制造方法，其包含形成底部硬遮罩层、中间硬遮罩层及顶部硬遮罩层在目标层上。在此方法中，顶部硬遮罩层及中间硬遮罩层可以包含不同的材料，以使得顶部硬遮罩层可以具有与中间硬遮罩层不同的蚀刻选择性。此外，底部硬遮罩层可以由与中间硬遮罩层不同的材料制成。在某些实施方式中，顶部硬遮罩层的蚀刻选择性大于中间硬遮罩层，中间硬遮罩层的蚀刻选择性大于底部硬遮罩层。在又一些实施方式中，中间硬遮罩层的蚀刻选择性大于顶部硬遮罩层，顶部硬遮罩层的蚀刻选择性大于底部硬遮罩层。或者，底部硬遮罩层的蚀刻选择性大于顶部硬遮罩层，顶部硬遮罩层的蚀刻选择性大于中间硬遮罩层。以上公开的本发明的实施方式与现有方法相比具有多种优点，总结如下。本发明的方法可以避免在图案转印工艺期间图案化层的损坏，并且也可以减少图案的间距(pitch)。通过本发明的方法形成的图案化目标层具有相对较小的临界尺寸(critical dimension)。
虽然本发明已以实施方式公开如上，然其并非用以限定本发明，任何本领域的技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视权利要求所界定的为准。

Claims (13)

1.一种半导体结构的制造方法，其特征在于，包含：
在基板上依序形成目标层、底部硬遮罩层、中间硬遮罩层以及顶部硬遮罩层；
在所述顶部硬遮罩层上形成第一遮罩层，其中所述第一遮罩层具有多个开口暴露所述顶部硬遮罩层的一部分；
蚀刻所述顶部硬遮罩层的所述暴露部分以形成图案化顶部硬遮罩层，其中所述图案化顶部硬遮罩层具有多个孔隙暴露出所述中间硬遮罩层的一部分；
在所述中间硬遮罩层的所述暴露部分上形成图案化有机层；以及
蚀刻所述图案化顶部硬遮罩层、所述图案化有机层、所述中间硬遮罩层、所述底部硬遮罩层以及所述目标层的一部分以形成图案化目标层，其中所述图案化目标层具有多个凹槽。
2.如权利要求1所述的制造方法，其特征在于，所述图案化顶部硬遮罩层具有多个第一条状结构，所述图案化有机层具有多个第二条状结构，所述多个第二条状结构与所述多个第一条状结构平行，并且所述多个第二条状结构的每一个设置在所述多个第一条状结构之间。
3.如权利要求1所述的制造方法，其特征在于，所述顶部硬遮罩层及所述中间硬遮罩层是由不同的材料组成。
4.如权利要求3所述的制造方法，其特征在于，所述顶部硬遮罩层包含氧化硅、氮化硅、氮氧化硅或碳化硅。
5.如权利要求3所述的制造方法，其特征在于，所述中间硬遮罩层包含氧化硅、氮化硅、氮氧化硅或碳化硅。
6.如权利要求1所述的制造方法，其特征在于，所述中间硬遮罩层及所述底部硬遮罩层是由不同的材料组成。
7.如权利要求6所述的制造方法，其特征在于，所述底部硬遮罩层包含无定形碳或多晶硅氧化物。
8.如权利要求1所述的制造方法，其特征在于，蚀刻所述顶部硬遮罩层的所述暴露部分包含使用非等向性蚀刻工艺。
9.如权利要求1所述的制造方法，其特征在于，蚀刻所述图案化顶部硬遮罩层、所述图案化有机层、所述中间硬遮罩层、所述底部硬遮罩层以及所述目标层的一部分包含使用非等向性蚀刻工艺。
10.如权利要求1所述的制造方法，其特征在于，形成所述图案化有机层在所述中间硬遮罩层的所述暴露部分上包含：
形成有机层覆盖所述图案化顶部硬遮罩层及所述中间硬遮罩层的所述暴露部分；
在所述有机层上形成第二遮罩层；以及
蚀刻所述有机层以形成所述图案化有机层。
11.如权利要求1所述的制造方法，其特征在于，所述图案化有机层具有多个缺口暴露出所述图案化顶部硬遮罩层及所述中间硬遮罩层的一部分。
12.如权利要求1所述的制造方法，其特征在于，所述图案化有机层的厚度大于所述图案化顶部硬遮罩层的厚度。
13.如权利要求1所述的制造方法，其特征在于，所述顶部硬遮罩层的厚度大于所述中间硬遮罩层的厚度。
CN201810296034.8A 2017-11-27 2018-04-04 半导体结构的制造方法 Active CN109841504B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/822,229 2017-11-27
US15/822,229 US10153161B1 (en) 2017-11-27 2017-11-27 Method for manufacturing a semiconductor structure

Publications (2)

Publication Number Publication Date
CN109841504A true CN109841504A (zh) 2019-06-04
CN109841504B CN109841504B (zh) 2023-07-28

Family

ID=64535934

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810296034.8A Active CN109841504B (zh) 2017-11-27 2018-04-04 半导体结构的制造方法

Country Status (3)

Country Link
US (1) US10153161B1 (zh)
CN (1) CN109841504B (zh)
TW (1) TWI688012B (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6551938B1 (en) * 2002-01-25 2003-04-22 Taiwon Semiconductor Manufacturing Company N2/H2 chemistry for dry development in top surface imaging technology
US20050214690A1 (en) * 2004-03-16 2005-09-29 Verheijden Greja Johanna A M Method for creating a pattern in a material and semiconductor structure processed therewith
TW200708888A (en) * 2005-07-14 2007-03-01 Asml Netherlands Bv Substrate, lithographic multiple exposure method, machine readable medium
US20070082296A1 (en) * 2005-10-11 2007-04-12 Samsung Electronics Co., Ltd. Method of forming micro-patterns using multiple photolithography process
CN101299408A (zh) * 2007-05-01 2008-11-05 海力士半导体有限公司 形成半导体器件的精细图案的方法
KR100895406B1 (ko) * 2007-12-31 2009-05-06 주식회사 하이닉스반도체 반도체 소자의 형성 방법
US20100105210A1 (en) * 2008-10-27 2010-04-29 Sandisk 3D Llc Method of making pillars using photoresist spacer mask
US20100167021A1 (en) * 2008-12-29 2010-07-01 Macronix International Co., Ltd. Semiconductor structure and method of fabricating the same
JP2012209397A (ja) * 2011-03-29 2012-10-25 Toppan Printing Co Ltd パターン形成方法およびパターン形成体
US20170012133A1 (en) * 2015-01-26 2017-01-12 Sumitomo Electronic Industries, Ltd. Oxide semiconductor film and semiconductor device
US20170199456A1 (en) * 2016-01-11 2017-07-13 Samsung Electronics Co., Ltd. Photoresist composition and method of manufacturing semiconductor device using the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4193438B2 (ja) * 2002-07-30 2008-12-10 ソニー株式会社 半導体装置の製造方法
JP2004133384A (ja) * 2002-08-14 2004-04-30 Sony Corp レジスト用剥離剤組成物及び半導体装置の製造方法
US7265059B2 (en) * 2005-09-30 2007-09-04 Freescale Semiconductor, Inc. Multiple fin formation
US7384874B2 (en) * 2006-09-29 2008-06-10 Hynix Semiconductor Method of forming hardmask pattern of semiconductor device
JP4937371B2 (ja) * 2010-03-29 2012-05-23 株式会社東芝 磁気記録媒体の製造方法
CN108292593B (zh) * 2015-09-30 2023-02-17 东京毅力科创株式会社 使用极紫外光刻对衬底进行图案化的方法
TWI615383B (zh) * 2015-10-31 2018-02-21 羅門哈斯電子材料有限公司 熱酸產生劑以及光阻劑圖案修整組合物及方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6551938B1 (en) * 2002-01-25 2003-04-22 Taiwon Semiconductor Manufacturing Company N2/H2 chemistry for dry development in top surface imaging technology
US20050214690A1 (en) * 2004-03-16 2005-09-29 Verheijden Greja Johanna A M Method for creating a pattern in a material and semiconductor structure processed therewith
TW200708888A (en) * 2005-07-14 2007-03-01 Asml Netherlands Bv Substrate, lithographic multiple exposure method, machine readable medium
US20070082296A1 (en) * 2005-10-11 2007-04-12 Samsung Electronics Co., Ltd. Method of forming micro-patterns using multiple photolithography process
CN101299408A (zh) * 2007-05-01 2008-11-05 海力士半导体有限公司 形成半导体器件的精细图案的方法
KR100895406B1 (ko) * 2007-12-31 2009-05-06 주식회사 하이닉스반도체 반도체 소자의 형성 방법
US20100105210A1 (en) * 2008-10-27 2010-04-29 Sandisk 3D Llc Method of making pillars using photoresist spacer mask
US20100167021A1 (en) * 2008-12-29 2010-07-01 Macronix International Co., Ltd. Semiconductor structure and method of fabricating the same
JP2012209397A (ja) * 2011-03-29 2012-10-25 Toppan Printing Co Ltd パターン形成方法およびパターン形成体
US20170012133A1 (en) * 2015-01-26 2017-01-12 Sumitomo Electronic Industries, Ltd. Oxide semiconductor film and semiconductor device
US20170199456A1 (en) * 2016-01-11 2017-07-13 Samsung Electronics Co., Ltd. Photoresist composition and method of manufacturing semiconductor device using the same

Also Published As

Publication number Publication date
CN109841504B (zh) 2023-07-28
TW201926480A (zh) 2019-07-01
US10153161B1 (en) 2018-12-11
TWI688012B (zh) 2020-03-11

Similar Documents

Publication Publication Date Title
US11469144B2 (en) Semiconductor arrangement with fin features having different heights
KR101978029B1 (ko) 반도체 방법 및 디바이스
KR102250656B1 (ko) 반도체 소자의 패턴 형성 방법
US8871651B1 (en) Mask formation processing
TW201539744A (zh) 一種在基底上製造半導體裝置之鰭結構的方法
US20120175745A1 (en) Methods for fabricating semiconductor devices and semiconductor devices using the same
US10276395B2 (en) Method for manufacturing semiconductor device
CN109872967A (zh) 制造半导体装置的方法
US8969205B2 (en) Double patterning via triangular shaped sidewall spacers
CN109860018A (zh) 半导体结构的制造方法
CN101339902B (zh) 高压半导体器件及其制造方法
US9741567B2 (en) Method of forming multiple patterning spacer structures
CN108091553B (zh) 掩模图形的形成方法
US9431528B2 (en) Lithographic stack excluding SiARC and method of using same
CN109841504A (zh) 半导体结构的制造方法
CN103681281B (zh) 双重图形化膜层的方法
CN109872946B (zh) 半导体装置的形成方法
TWI603380B (zh) 製造圖案化層的方法
US8329522B2 (en) Method for fabricating semiconductor device
CN107958868B (zh) 隔离结构的制造方法
US20150087134A1 (en) Semiconductor isolation region uniformity
JP2016048773A (ja) 半導体装置およびその製造方法
CN111092013A (zh) 半导体器件的形成方法
US20150093877A1 (en) Method for manufacturing a semiconductor device by stopping planarization of insulating material on fins

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant