CN103681281B - 双重图形化膜层的方法 - Google Patents

双重图形化膜层的方法 Download PDF

Info

Publication number
CN103681281B
CN103681281B CN201210365182.3A CN201210365182A CN103681281B CN 103681281 B CN103681281 B CN 103681281B CN 201210365182 A CN201210365182 A CN 201210365182A CN 103681281 B CN103681281 B CN 103681281B
Authority
CN
China
Prior art keywords
layer
film layer
mask
mask layer
dual graphing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210365182.3A
Other languages
English (en)
Other versions
CN103681281A (zh
Inventor
孟晓莹
何其旸
韩秋华
张海洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210365182.3A priority Critical patent/CN103681281B/zh
Publication of CN103681281A publication Critical patent/CN103681281A/zh
Application granted granted Critical
Publication of CN103681281B publication Critical patent/CN103681281B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Abstract

一种双重图形化膜层的方法,双重图形化膜层后形成的图形呈长条状结构,包括:提供基底,所述基底上形成有膜层;在所述膜层上形成具有第一图形的第一掩膜层,所述第一图形在长度方向定义出待形成的相邻两个长条状结构之间的距离;形成填充层,填充所述第一图形之间的空隙,所述填充层为有机材料;在所述填充层上形成具有第二图形的第二掩膜层,所述第二图形在垂直长度方向定义出待形成的两个长条状结构之间的距离;以所述第一掩膜层和第二掩膜层为掩膜刻蚀所述膜层形成长条状结构。采用本发明的双重图形化膜层的方法,提高了器件性能。

Description

双重图形化膜层的方法
技术领域
本发明涉及半导体制造领域,特别涉及一种双重图形化膜层方法。
背景技术
随着半导体器件关键尺寸的减小,在半导体工艺的工艺节点(二分之一孔距)小于32nm时,在193nm水沉浸式光刻条件下利用一个掩膜板作为掩膜形成图形化工艺遇到了物理限制,相邻的图形孔距过小,由于光学邻近效应,会出现相邻图形粘连的现象,基于半导体器件关键尺寸越来越小,利用双重图形化(Double pattening)方法解决以上所述的问题,双重图形化方法的核心思想是将需要形成的图形分割成两种图形,分别为第一图形和第二图形,第一图形和第二图形的关键尺寸分别为需要形成的图形的两倍,通过这样双重图形化的方法避免出现相邻图形孔距过小而导致的光学邻近效应。
在公开号为CN101956167A(公开日:2011年1月26日)的中国专利文献中还能发现更多的关于双重图形化方法的信息。
现有技术中,通常采用光刻-刻蚀-光刻-刻蚀(LELE,Litho-Etch-Litho-Etch)的双图形化方法形成长条状栅极。具体地:
请参考图1,在多晶硅层101表面形成第一图形化的光刻胶102。所述第一图形化的光刻胶102在宽度方向定义相邻两个长条栅极之间的距离。
请参考图2,以所述第一图形化的光刻胶102为掩膜对多晶硅层101进行刻蚀,之后去除第一图形化的光刻胶102,形成条形多晶硅101a。
请参考图3,在条形多晶硅101a上形成第二图形化的光刻胶105。所述第二图形化的光刻胶105在垂直宽度方向即长度方向定义出待形成的两个长条状栅极之间的距离。
请参考图4,以所述第二图形化的光刻胶105为掩膜对条形多晶硅101a进行刻蚀,之后去除第二图形化的光刻胶105,形成长条状栅极101b。
然而,发明人发现用以上方法形成的长条状栅极,会影响器件的性能。
发明内容
本发明解决的问题是现有形成栅极的方法会影响器件的性能。
为解决上述问题,本发明提供一种双重图形化膜层的方法,包括:
提供基底,所述基底上形成有膜层;
在所述膜层上形成具有第一图形的第一掩膜层,所述第一图形在长度方向定义出待形成的相邻两个长条状结构之间的距离;
形成填充层,填充所述第一图形之间的空隙,所述填充层为有机材料;
在所述填充层上形成具有第二图形的第二掩膜层,所述第二图形在垂直长度方向定义出待形成的两个长条状结构之间的距离;
以所述第一掩膜层和第二掩膜层为掩膜刻蚀所述膜层形成长条状结构。
可选的,所述膜层为多晶硅层,所述长条状结构为栅极。
可选的,形成填充层之前,还包括:在所述第一图形侧壁形成聚合物,保护第一图形。
可选的,所述聚合物的形成方法为在第一图形上和第一图形侧壁沉积一层聚合物层;所述沉积中使用的气体包括碳元素和氟、溴、氯元素中的一种或它们的任意组合。
可选的,所述沉积中使用的气体的流量为100sccm~1000sccm,沉积压强为3mTorr~30mTorr,功率为300W~1500W,射频功率为2MHz~60MHz,处理时间为8s~60s。
可选的,所述第一掩膜层包括:光刻胶层或光刻胶层在硬掩膜层上的叠层结构。
可选的,形成具有第一图形的第一掩膜层的方法为:在所述膜层上形成第一掩膜层,利用光刻、刻蚀工艺图形化第一掩膜层,形成具有第一图形的第一掩膜层。
可选的,所述填充层为底部抗反射涂层、有机绝缘涂层、有机图形涂层或零摩擦碳涂层。
可选的,所述填充层的形成方法为沉积。
可选的,所述第二掩膜层包括光刻胶层或光刻胶层在硬掩膜层上的叠层结构。
可选的,所述硬掩膜层包括氮化硅、氧化硅、氮氧化硅、氮化硼、氮化钽或金属硬掩膜。
可选的,所述金属硬掩膜为氮化钛或氮化硼。
可选的,形成长条状结构之后,还包括,去除所述第一掩膜层、第二掩膜层和填充层。
与现有技术相比,本发明的实施例具有以下优点:
当用双重图形化的方法形成的膜层呈长条状结构时,采用现有技术的双重图形化方法为:先在宽度方向定义相邻两个长条状结构之间的距离,然后在长度方向定义出待形成的两个长条状结构之间的距离,所述长度方向与宽度方向垂直。采用现有技术的双重图形化方法,使形成的长条状结构的膜层在长度方向产生严重的收缩效应,造成长条状结构的膜层在长度方向的尺寸精度差。而本发明先在长度方向定义相邻两个长条状结构之间的距离,然后在宽度方向定义出待形成的两个长条状结构之间的距离,可以使形成的长条状结构的膜层在长度方向减小收缩效应。另外,本发明在长度方向定义相邻两个长条状结构之间的距离后,形成有机材料的填充层,填充层可以进一步减小最终形成的长条状结构的收缩效应,使得最终形成的长条状结构尺寸精确,使其不影响后续器件的性能。
更进一步的,形成具有第一图形的第一掩膜层,在所述第一图形侧壁形成聚合物,保护第一图形在刻蚀的过程中不受损,进一步减小了最终形成的长条状结构的收缩效应,从而进一步使得最终形成的长条状结构尺寸精确,提高后续器件的性能。
附图说明
图1~图4是现有技术的双重图形化膜层的方法的俯视示意图;
图5是本发明的双重图形化膜层的方法的流程示意图;
图6~图16是本发明的实施例的双重图形化膜层的结构示意图。
具体实施方式
发明人经过认真的研究和分析发现,出现上述技术问题的原因为:
由于栅极的宽度尺寸很小,请参考图1,因此在刻蚀形成条形多晶硅101a的工艺中,会发生光学邻近效应,条形多晶硅101a在长度方向会产生较明显的线端收缩(LES,Line End Shortening)效应,线端收缩效应表现为线端的实际位置和预定(设计)位置之间的差异,这样使得最终形成的栅极在长度方向上的尺寸减小,从而使得形成的长条状栅极101b的尺寸不精确,影响后续器件的性能。
另外,当用第一或第二图形化的光刻胶对多晶硅层进行刻蚀时,刻蚀气体同时会对第一或第二图形化的光刻胶进行腐蚀,因此会对多晶硅层产生过刻蚀反应,使得后续形成的多晶硅的图形尺寸产生刻蚀收缩效应,进一步使得最终形成的栅极101b不精确,进一步影响后续器件的性能。
为此,发明人经过创造性劳动,获得了一种双重图形化膜层的方法,双重图形化膜层后形成的图形呈长条状结构,该长条状结构可以为长条状栅极。图5是本发明的双重图形化膜层的方法的流程示意图,图6~图16是本发明的实施例的双重图形化膜层的结构示意图。其中,图7、图9、图11、图13、图15为本发明实施例的双重图形化膜层在不同形成阶段的俯视结构示意图,其中,图8、图10、图12、图14、图16为本发明实施例的双重图形化膜层在不同形成阶段沿AA方向的剖面结构示意。下面将图6至图16与图5结合起来对本发明的双重图形化膜层的方法进行详细说明。
首先参考图6,执行图5中的步骤S11,提供基底300,所述基底300上形成有膜层301。
所述基底的材料为半导体材料,可以是单晶硅,也可以是硅锗化合物,还可以是绝缘体上硅(SOI,Silicon On Insulator)结构或硅上外延层结构。
膜层301的材料在本实施例可以为多晶硅,后续形成的长条状结构为栅极。
接着,请参考图7至图8,执行图5中的步骤S12,在所述膜层301上形成具有第一图形的第一掩膜层302,所述第一图形在长度方向定义出待形成的相邻两个长条状结构之间的距离Y1。
在所述膜层301上形成第一掩膜层302,利用光刻、刻蚀工艺图形化第一掩膜层302,形成具有第一图形的第一掩膜层302。
第一掩膜层302可以为单层结构或叠层结构。当第一掩膜层302为单层结构时,所述第一掩膜层302的材料可以为光刻胶。当第一掩膜层302为叠层结构时,所述第一掩膜层302的顶层为光刻胶,底层为硬掩膜层。所述硬掩膜层的材料为氧化硅、氮氧化硅、氮化硼、氮化钽或金属硬掩膜,所述金属硬掩膜为氮化钛或氮化硼。叠层结构的第一掩膜层302可以提供更好的形貌控制。本实施例中,第一掩膜层302的材料为光刻胶。
本实施例中,用第一图形在长度方向上先定义出待形成的相邻两个长条状栅极之间的距离Y1。所述长度方向为后续形成的长条状栅极的长度方向,即,Y方向。与长度方向垂直的方向为长条状栅极的宽度方向,即,为X方向。用第一图形在Y方向上先定义出待形成的相邻两个栅极之间的距离Y1时,第一图形的尺寸较大,可以减小在膜层301上形成的第一图形在Y方向上发生光学邻近效应而产生的线端收缩,进而提高后续栅极尺寸在Y方向上的精确度。
本实施例中,参考图9和图10,为了更好的提高后续栅极尺寸在Y方向尺寸的精确度,第一掩膜层302的第一图形侧壁还可以形成聚合物层303,用来保护第一图形在刻蚀的过程中不会受损,即,第一图形的尺寸不会减小。当仅用第一图形的第一掩膜层302刻蚀膜层301时,由于刻蚀损伤,膜层301上形成的第一图形的尺寸会小于第一掩膜层302上的第一图形的尺寸。因此,在第一掩膜层302上的第一图形侧壁形成聚合物层303,在刻蚀过程中保护第一图形,可以使得刻蚀膜层301上形成的第一图形的尺寸不进行收缩。即,减小了最终形成的栅极在Y方向的收缩效应,进一步使得最终形成的栅极在Y方向的尺寸精确。
聚合物层303的形成方法为在具有第一图形的第一掩膜层302上沉积形成聚合物层,即,所述聚合物层303形成在第一图形的表面和周围。所述聚合物包括碳元素或者氟、溴、氯元素中的一种或它们的任意组合。具体沉积工艺为沉积气体的流量为100sccm~1000sccm,沉积压强为3mTorr~30mTorr,功率为300W~1500W,射频功率为2MHz~60MHz,处理时间为8s~60s。所述沉积气体包括碳元素和氟、溴、氯元素中的一种或它们的任意组合。
在其它实施例中,也可以不形成聚合物层303。
而且,本实施例中,聚合物形成在整个基底的表面,以达到对第一图形的保护。如果,可以控制工艺使聚合物仅形成在第一图形的侧壁,同样可以达到对第一图形的保护。本发明中,只要在第一图形的侧壁形成聚合物就可以起到保护第一图形的目的。
接着,请参考图11和图12,执行图5中的步骤S13,形成填充层304,填充所述第一图形之间的空隙,所述填充层304为有机材料。
填充层304可以为有机绝缘涂层(ODL)、底部抗反射涂层(BRAC)、有机图形涂层(OPL)或零摩擦碳涂层(NFC)。形成方法为旋涂、滴涂、刷涂等本领域技术人员公知的技术。填充层304起到平坦化第一掩膜层的作用,可以使后续的第二掩膜层形成平坦的表面上。
接着,请参考图13和图14,执行图5中的步骤S14,在所述填充层304上形成具有第二图形的第二掩膜层305,所述第二图形在垂直长度方向定义出待形成的两个长条状结构之间的距离X1。
第二掩膜层305的材料与形成方法可以参考步骤S12中的第一掩膜层302的形成方法。本实施例中,所述第二掩膜层305可以为光刻胶。第二掩膜层305也可以为光刻胶层在硬掩膜层上的叠层结构,顶层为光刻胶,底层为硬掩膜层。关于硬掩膜的具体内容可以参见第一掩膜层中硬掩膜层的具体内容。
所述第二图形在垂直长度方向定义出待形成的两个长条状结构之间的距离X1在本实施例中指:第二图形在宽度X方向定义出待形成的两个栅极之间的距离X1。
接着,请参考图15和图16,执行图5中的步骤S15,以所述第一掩膜层302和第二掩膜层305为掩膜刻蚀所述膜层301形成长条状结构306。
本实施例中,膜层301为多晶硅层,刻蚀所述膜层形成长条状结构306,的方法为干法刻蚀,干法刻蚀采用的气体可以为SF6、O2、Ar的混合气体,刻蚀腔室的压强设定为5毫托(mTorr)至20毫托(mTorr)。所述长条状结构为栅极,栅极的尺寸的精确度较高,不会影响后续器件的性能。
其中,需要说明的是,在所述填充层304上形成具有第二图形的第二掩膜层305,填充层304的作用一方面是为了填充所述第一图形之间的空隙,使得第二掩膜层305可以平整的形成。另一方面,在以第一掩膜层302和第二掩膜层305为掩膜,刻蚀所述膜层301时,可以使得膜层301不产生刻蚀收缩,进而提高后续栅极的尺寸精确度。具体为:如果没有填充层304,当用第一或第二掩膜层为掩膜对膜层301进行刻蚀时,刻蚀气体同时会对第一或第二掩膜层进行腐蚀,使第一掩膜层、第二掩膜层上的图形受损,最终导致刻蚀膜层时形成过刻蚀,使得后续形成的膜层301的图形尺寸产生严重的刻蚀收缩效应;当膜层301的周围和上表面都具有填充层304时,即,填充层304会对被其围绕的膜层进行保护,用第一掩膜层或第二掩膜层对膜层301进行刻蚀时,刻蚀气体对填充层进行过刻蚀,保护被其围绕的膜层不被过刻蚀,因此,使得后续形成的长条状结构图形尺寸不会产生的刻蚀收缩效应。进一步提高长条状结构的图形尺寸精度,当长条状结构的图形为栅极时,即提高栅极的尺寸精度。
另外,需要说明的是,在本发明中,先用第一图形在长度方向先定义出待形成的相邻两个长条状结构之间的距离,然后形成填充层,填充层下面的第一图形不如现有技术中的图形复杂,因此,形成的填充层的内部很少有孔隙(gap fill),填充层的密度均匀,当在此密度均匀的填充层上形成具有第二图形的第二掩膜层时,并用形成具有第二图形的第二掩膜层为掩膜对所述填充层进行刻蚀时,刻蚀密度均匀,进一步使得形成的栅极的尺寸精确。
需要说明的是,上述步骤完成之后,还需要去除所述第一掩膜层302、第二掩膜层305和填充层304。
本发明虽然已以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。

Claims (12)

1.一种双重图形化膜层的方法,双重图形化膜层后形成的图形呈长条状结构,其特征在于,包括:
提供基底,所述基底上形成有膜层;
在所述膜层上形成具有第一图形的第一掩膜层,所述第一图形在长度方向定义出待形成的相邻两个长条状结构之间的距离;
形成填充层,填充所述第一图形之间的空隙,所述填充层为有机材料;
在所述填充层上形成具有第二图形的第二掩膜层,所述第二图形在垂直长度方向定义出待形成的两个长条状结构之间的距离;
以所述第一掩膜层和第二掩膜层为掩膜刻蚀所述膜层形成长条状结构;
形成长条状结构之后,去除所述第一掩膜层、第二掩膜层和填充层。
2.如权利要求1所述的双重图形化膜层的方法,其特征在于,所述膜层为多晶硅层,所述长条状结构为栅极。
3.如权利要求1所述的双重图形化膜层的方法,其特征在于,形成填充层之前,还包括:在所述第一图形侧壁形成聚合物,保护第一图形。
4.如权利要求3所述的双重图形化膜层的方法,其特征在于,所述聚合物的形成方法为在第一图形上和第一图形侧壁沉积一层聚合物层;所述沉积中使用的气体包括碳元素和氟、溴、氯元素中的一种或它们的任意组合。
5.如权利要求4所述的双重图形化膜层的方法,其特征在于,所述沉积中使用的气体的流量为100sccm~1000sccm,沉积压强为3mTorr~30mTorr,功率为300W~1500W,射频功率为2MHz~60MHz,处理时间为8s~60s。
6.如权利要求1所述的双重图形化膜层的方法,其特征在于,所述第一掩膜层包括:光刻胶层或光刻胶层在硬掩膜层上的叠层结构。
7.如权利要求1所述的双重图形化膜层的方法,其特征在于,形成具有第一图形的第一掩膜层的方法为:在所述膜层上形成第一掩膜层,利用光刻、刻蚀工艺图形化第一掩膜层,形成具有第一图形的第一掩膜层。
8.如权利要求1所述的双重图形化膜层的方法,其特征在于,所述填充层为底部抗反射涂层、有机绝缘涂层、有机图形涂层或零摩擦碳涂层。
9.如权利要求8所述的双重图形化膜层的方法,其特征在于,所述填充层的形成方法为沉积。
10.如权利要求1所述的双重图形化膜层的方法,其特征在于,所述第二掩膜层包括光刻胶层或光刻胶层在硬掩膜层上的叠层结构。
11.如权利要求6或10所述的双重图形化膜层的方法,其特征在于,所述硬掩膜层包括氮化硅、氧化硅、氮氧化硅或金属硬掩膜。
12.如权利要求11所述的双重图形化膜层的方法,其特征在于,所述金属硬掩膜为氮化钛、氮化钽或氮化硼。
CN201210365182.3A 2012-09-26 2012-09-26 双重图形化膜层的方法 Active CN103681281B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210365182.3A CN103681281B (zh) 2012-09-26 2012-09-26 双重图形化膜层的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210365182.3A CN103681281B (zh) 2012-09-26 2012-09-26 双重图形化膜层的方法

Publications (2)

Publication Number Publication Date
CN103681281A CN103681281A (zh) 2014-03-26
CN103681281B true CN103681281B (zh) 2016-08-10

Family

ID=50318484

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210365182.3A Active CN103681281B (zh) 2012-09-26 2012-09-26 双重图形化膜层的方法

Country Status (1)

Country Link
CN (1) CN103681281B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10181401B1 (en) * 2018-01-08 2019-01-15 Nanya Technology Corporation Method for manufacturing a semiconductor device
CN111640665B (zh) * 2019-03-01 2023-05-26 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1985363A (zh) * 2004-09-17 2007-06-20 株式会社瑞萨科技 半导体器件的制造方法
CN101046626A (zh) * 2006-03-30 2007-10-03 应用材料股份有限公司 一种在制造光掩模时蚀刻钼层的方法
CN101521158A (zh) * 2008-02-29 2009-09-02 东京毅力科创株式会社 等离子体蚀刻方法和等离子体蚀刻装置
CN102651312A (zh) * 2011-02-24 2012-08-29 中芯国际集成电路制造(上海)有限公司 栅极的形成方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7056821B2 (en) * 2004-08-17 2006-06-06 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing dual damascene structure with a trench formed first
US7968506B2 (en) * 2008-09-03 2011-06-28 Taiwan Semiconductor Manufacturing Co., Ltd. Wet cleaning stripping of etch residue after trench and via opening formation in dual damascene process

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1985363A (zh) * 2004-09-17 2007-06-20 株式会社瑞萨科技 半导体器件的制造方法
CN101046626A (zh) * 2006-03-30 2007-10-03 应用材料股份有限公司 一种在制造光掩模时蚀刻钼层的方法
CN101521158A (zh) * 2008-02-29 2009-09-02 东京毅力科创株式会社 等离子体蚀刻方法和等离子体蚀刻装置
CN102651312A (zh) * 2011-02-24 2012-08-29 中芯国际集成电路制造(上海)有限公司 栅极的形成方法

Also Published As

Publication number Publication date
CN103681281A (zh) 2014-03-26

Similar Documents

Publication Publication Date Title
TWI356446B (en) Methods to reduce the critical dimension of semico
US9530785B1 (en) Three-dimensional memory devices having a single layer channel and methods of making thereof
CN104347371B (zh) 半导体结构的形成方法
KR102374206B1 (ko) 반도체 장치 제조 방법
KR20120021722A (ko) 미세 패턴의 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
TW200952041A (en) Methods of forming isolated active areas, trenches, and conductive lines in semiconductor structures and semiconductor structures including the same
KR102607278B1 (ko) 반도체 소자의 패턴 형성 방법
CN102315158A (zh) 形成半导体器件的接触孔的方法
CN110718460B (zh) 一种改善sadp中奇偶效应的工艺方法
US20120175745A1 (en) Methods for fabricating semiconductor devices and semiconductor devices using the same
KR20180082851A (ko) 반도체 소자의 패턴 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
US8969205B2 (en) Double patterning via triangular shaped sidewall spacers
KR102353280B1 (ko) 반도체 장치의 패턴 형성 방법
CN109904165A (zh) 三维存储器的制造方法及三维存储器
CN103681281B (zh) 双重图形化膜层的方法
CN109860018A (zh) 半导体结构的制造方法
CN101339902B (zh) 高压半导体器件及其制造方法
CN102810471A (zh) 利用含硅掩模形成沟渠的方法
CN110233097B (zh) 半导体器件的形成方法
CN105575787A (zh) 半导体结构的形成方法
CN109427808A (zh) 半导体存储元件及其制造方法
CN104627954A (zh) 用于mems传感器的刻蚀方法
CN105789208B (zh) 存储元件及其制造方法
CN111986989B (zh) 半导体结构及其形成方法
KR20080014201A (ko) 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant