CN102651312A

CN102651312A - 栅极的形成方法

Info

Publication number: CN102651312A
Application number: CN2011100454157A
Authority: CN
Inventors: 张海洋; 符雅丽; 王新鹏
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Corp
Priority date: 2011-02-24
Filing date: 2011-02-24
Publication date: 2012-08-29
Anticipated expiration: 2031-02-24
Also published as: CN102651312B

Abstract

一种栅极的形成方法，包括：在基底上依次形成栅介质层、栅极层、阻挡层；形成覆盖所述阻挡层的第一掩膜层并进行压印，形成具有第一图形的第一掩膜层，所述第一图形包括至少一个开口，所述开口定义出待形成栅极的线路末端之间的距离；沉积抗反射层，所述抗反射层填满所述开口并覆盖所述第一掩膜层；形成覆盖所述抗反射层的第二掩膜层并图形化，形成具有第二图形的第二掩膜层，所述第二图形定义出待形成栅极的线宽；以具有第二图形的第二掩膜层为掩膜刻蚀抗反射层和第一掩膜层，形成具有第三图形的第一掩膜层；以具有第三图形的第一掩膜层为掩膜，刻蚀阻挡层和栅极层形成栅极。本发明能够改善刻蚀形成栅极工艺中线端缩短的问题，提高良率。

Description

栅极的形成方法

技术领域

本发明涉及半导体制造领域，特别涉及一种栅极的形成方法。

背景技术

随着半导体制造工艺的不断发展，集成电路中的半导体器件的特征尺寸(CD，Critical Dimension)越来越小，晶体管和金属线路也变得越来越小并且越靠越近，在形成栅极的时候产生的线端缩短(LES，Line End Shortening)是一个较重要问题，LES表现为线端的实际的印刷位置和预定(设计)位置之间的差异。图1示出了线端缩短的问题，如图1所示，虚线所示的是预定(设计)形成的预期线路10，但是由于刻蚀效应和光阻拉回(PhotoResist Pullback)等原因，产生了显著数量的线端缩短的实际线路20。所述预期线路10具有线路侧端10b(相对两侧，另一侧未标示)、线路末端10a(相对两侧，另一侧未标示)，所述线路侧端10b的长度为L1，所述线路末端10a的宽度为W1；所述实际线路20具有线路侧端20b、线路末端20a，所述线路侧端20b的长度为L2，所述线路末端20a的宽度为W2。从图1可以看出，实际线路20的线路末端20a以及线路侧端20b分别较预期线路10的线路末端10a以及线路侧端10b有所缩短，缩短的量对应为L1-L2以及W1-W2，通常，LES比率可以定义为(L1-L2)/(W1-W2)。一般来说，L1-L2远大于W1-W2，因此，与线路侧端10b相比，LES在线路末端10a更大。

在实际刻蚀过程中，由于一般线路侧端10b和线路末端10a同时受到刻蚀并形成栅极的，因此，线路末端10a在刻蚀后的形状如图2中线路末端20a所示(图2中仅示出了其中一端)。图2中除了示出了图1所示的预定(设计)形成栅极的预期线路10，还示出了与预期线路10的线路末端10a相对的另一个虚线表示的预定(设计)形成栅极的预期线路10’，其线端包括线路侧端10’b、线路末端10’a，预期线路10’在刻蚀后形成的实际线路20’包括线路侧端20’b、线路末端20’a。从图2中可以看到，如果预定设计的预期线路10的线路末端10a与预期线路10’的线路末端10’a之间的距离为X1，而刻蚀后形成的实际线路20的线路末端20a以及实际线路20’的线路末端20’a由于产生了线端缩短，从而使线路末端20a与线路末端20’a之间的距离变为X2，X2大于X1。LES会导致器件性能降级、可靠性降低、产量损失、器件中的泄漏、特征尺寸的限制以及其他有关问题。

为了确保对于更小特征尺寸的制造的可行性，双重图形化(DoublePatterning)形成栅极是潜在解决方案之一。双重图形化方法一般有三种：光刻-刻蚀-光刻-刻蚀(LELE，Litho-Etch-Litho-Etch)、光刻-冻结-光刻-刻蚀(LFLE，Litho-Freeze-Litho-Etch)，以及间隔/自对准式双重曝光光刻(SADP，Spacer or self-aligned double-patterning)。其中，LELE是指在一个光刻步骤之后接着一个蚀刻步骤，然后再接着一个光刻、一个蚀刻步骤；以上的两个光刻步骤都是关键光刻步骤，也就是会产生迭对，换句话说，一个光刻步骤所曝光的图形与另一个光刻步骤曝光的图形的相对位置非常重要，例如：在采用LELE形成栅极时，前后两个光刻步骤曝光所形成的图形共同定义出栅极的图形。

图3至图6是现有技术中双重图形化形成栅极的俯视示意图，下面对现有技术中双重图形化形成栅极的过程作简要说明：

参阅图3，在用于形成栅极的栅极层101表面涂布光刻胶，光刻后形成如图3所示的图形化的光刻胶102。所述图形化的光刻胶102定义出预定(设计)形成栅极的线路宽度。所述栅极层101的材料一般为多晶硅。

参阅图4，以所述图形化的光刻胶102为掩膜对栅极层101进行刻蚀，直至暴露出栅极层101所覆盖的栅介质层103(一般为氧化层)，之后剥离图形化的光刻胶102，形成栅极层101a。

参阅图5，沉积抗反射层104，覆盖所述栅介质层103以及所述栅极层101a，并在所述抗反射层104上涂布光刻胶，光刻后形成图形化的光刻胶105。所述图形化的光刻胶105定义出预定(设计)形成栅极的线路末端之间的距离。图形化的光刻胶102和图形化的光刻胶105共同定义出预定(设计)形成栅极的图形。

参阅图6，以所述图形化的光刻胶105为掩膜对所述抗反射层104、栅极层101a进行刻蚀，直至暴露出栅介质层103，之后剥离图形化的光刻胶105，形成栅极层101b。图6所示的栅极层101b即为预定形成的栅极图形。

相关LELE、LFLE技术还可参考专利号为US6042998的美国专利，但是该专利对于解决刻蚀形成栅极时产生的线端缩短问题并未涉及。

发明内容

本发明要解决的问题是现有技术中刻蚀形成栅极工艺时产生的线端缩短的问题。

为解决上述问题，本发明提供一种栅极的形成方法，包括：

在基底上依次形成栅介质层、栅极层、阻挡层；

形成覆盖所述阻挡层的第一掩膜层并进行压印，形成具有第一图形的第一掩膜层，所述第一图形包括至少一个开口，所述开口定义出待形成栅极的线路末端之间的距离；

沉积抗反射层，所述抗反射层填满所述开口并覆盖所述第一掩膜层；

形成覆盖所述抗反射层的第二掩膜层并图形化，形成具有第二图形的第二掩膜层，所述第二图形定义出待形成栅极的线宽；

以具有所述第二图形的第二掩膜层为掩膜刻蚀所述抗反射层和第一掩膜层，形成具有第三图形的第一掩膜层；

以具有所述第三图形的第一掩膜层为掩膜，刻蚀所述阻挡层和栅极层形成栅极。

可选的，所述第一掩膜层的材料为镍。

可选的，所述压印为激光辅助式纳米压印。

可选的，所述开口为矩形或椭圆形。

可选的，所述第二掩膜层的材料为光刻胶。

可选的，所述以具有所述第二图形的第二掩膜层为掩膜刻蚀所述抗反射层和第一掩膜层，形成具有第三图形的第一掩膜层包括：以具有所述第二图形的第二掩膜层为掩膜对所述抗反射层和第一掩膜层进行干法刻蚀，形成具有第三图形的第一掩膜层；剥离所述第二掩膜层并去除其覆盖下的抗反射层。

可选的，所述以具有所述第三图形的第一掩膜层为掩膜，刻蚀所述阻挡层和栅极层形成栅极包括：以具有所述第三图形的第一掩膜层为掩膜，对所述阻挡层和栅极层进行干法刻蚀形成栅极。

可选的，所述栅极层为多晶硅层，刻蚀气体为六氟化硫(SF₆)、氧气(O₂)、氩气(Ar)的混合气体。

可选的，所述栅极层为金属层或相变材料层，刻蚀气体为氯气(Cl₂)、甲烷(CH₄)的混合气体或者氯气(Cl₂)、三氟甲烷(CHF₃)的混合气体。

与现有技术相比，本发明具有以下优点：

通过先后进行纳米压印以及光刻的双重图形化方法形成具有所述第三图形的第一掩膜层，所述第三图形定义出栅极的特征尺寸，再以具有所述第三图形的第一掩膜层为掩膜刻蚀所述阻挡层和栅极层形成栅极，可以有效地改善刻蚀形成栅极过程中产生的线端缩短的问题，提高了产品的良率。

以纳米压印的方式能使定义出的栅极线路末端距离的精度更高，并且，以镍作为硬掩膜对所述阻挡层和栅极层进行刻蚀形成栅极，能达到更好的刻蚀效果。

附图说明

图1和图2是线端缩短的示意图；

图3至图6是双重图形化形成栅极的俯视示意图；

图7是本发明提供的栅极的形成方法的流程示意图；

图8至图13是本发明提供的栅极的形成方法的实施例剖面示意图；

图14至图19是本发明提供的栅极的形成方法的实施例俯视示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施方式的限制。

现有技术的刻蚀形成栅极工艺中，会产生较明显的线端缩短问题，随着半导体器件的特征尺寸(CD，Critical Dimension)越来越小，即使采用双重图形化方法形成栅极，虽然能够避免线路末端和线路侧端同时受到刻蚀作用，但是对于线端缩短的问题依然没有有效地解决。

为了改善刻蚀形成栅极工艺中产生的线端缩短问题，本发明提供了一种栅极的形成方法。

图7是本发明提供的栅极的形成方法的流程示意图。如图7所示，本发明提供的栅极的形成方法包括：

步骤S101，在基底上依次形成栅介质层、栅极层、阻挡层；

步骤S102，形成覆盖所述阻挡层的第一掩膜层并进行压印，形成具有第一图形的第一掩膜层，所述第一图形包括至少一个开口，所述开口定义出待形成栅极的线路末端之间的距离；

步骤S103，沉积抗反射层，所述抗反射层填满所述开口并覆盖所述第一掩膜层；

步骤S104，形成覆盖所述抗反射层的第二掩膜层并图形化，形成具有第二图形的第二掩膜层，所述第二图形定义出待形成栅极的线宽；

步骤S105，以具有所述第二图形的第二掩膜层为掩膜刻蚀所述抗反射层和第一掩膜层，形成具有第三图形的第一掩膜层；

步骤S106，以具有所述第三图形的第一掩膜层为掩膜，刻蚀所述阻挡层和栅极层形成栅极。

图8至图13是本发明提供的栅极的形成方法的实施例剖面示意图，图14至图19是分别与图8至图13相对应、本发明提供的栅极的形成方法的实施例俯视示意图。下面结合图7以及图8至图19，以具体实施例对所述栅极的形成方法作详细说明。

参阅图7和图8，执行步骤S101，在基底(图8中未示出)上依次形成栅介质层201、覆盖所述栅介质层201的栅极层202、覆盖所述栅极层202的阻挡层203。所述基底为半导体材料，可以是单晶硅，也可以是硅锗化合物，还可以是绝缘体上硅(SOI，Silicon On Insulator)结构或硅上外延层结构。所述栅介质层201一般为栅氧化层(Gate Oxide)，以现有技术中常用的热氧化生长的方法形成，覆盖所述基底。本实施例中，所述栅极层202具体为多晶硅层，以常用的低压化学气相沉积(LPCVD)的方式沉积形成，覆盖所述栅介质层201；所述阻挡层203为阻挡氧化层，同样可以用现有技术中常用的热氧化生长的方法形成，用于避免后续工艺对所述栅极层202造成损伤。构成所述栅极层202的材料一般为多晶硅，也可以为金属，例如铜、铝等，还可以为相变材料，一般是硫族化合物，如锗-锑-碲合金(GeSbTe，简写为GST)。

参阅图7和图8、图14、图9、图15，执行步骤S102，形成覆盖所述阻挡层203的第一掩膜层204并进行压印，形成具有第一图形的第一掩膜层204a，所述第一图形包括至少一个开口206，所述开口206定义出待形成栅极的线路末端之间的距离。本实施例中，所述第一掩膜层204的材料为镍(Nickel)，可通过电沉积工艺在所述阻挡层203上形成镍沉积层作为所述第一掩膜层204，并覆盖所述阻挡层203的表面。之后，通过纳米压印(NanoImprint)工艺在所述第一掩膜层204形成一个或多个开口206。具体地，如图8和图9所示，以激光辅助式纳米压印(Laser-assisted Nano Imprint)的方式通过具有与所述第一图形对应的图形的模具205在所述第一掩膜层204形成一个或多个开口206，形成开口206后的具有所述第一图形的第一掩膜层204a如图15所示，所述开口206优选为矩形或椭圆形。所述开口206的长度(垂直方向)为待形成的栅极的线路末端之间的距离，即通过所述开口206定义出了待形成栅极的线路末端之间的距离。所述模具205选用可透光不吸收光的金刚石制成。需要说明的是，图15中示出的一个开口206仅为示例，在实际实施时，根据需要形成的栅极结构的图形，可形成多个开口。通过纳米压印的方式形成具有所述第一图形的第一掩膜层204a，不但可以提高图形的精度，还大大缩短了制程的时间。关于在镍沉积层上进行纳米压印工艺的具体实施可参考文献：吴明治、林震铭，“脉冲雷射辅助奈米压印之分子动力学分析”，国立成功大学，2006年8月。

参阅图7和图10、图16，执行步骤S103，沉积抗反射层207，所述抗反射层207填满所述开口206并覆盖具有所述第一图形的第一掩膜层204a。具体地，可以通过物理气相沉积(PVD)或化学气相沉积(CVD)的方式形成所述抗反射层207，所述抗反射层207为底层抗反射层(BARC，BottomAnti-Reflective Coating)，可以是有机BARC或无机BARC，由于无机BARC的化学性质一般与其下覆盖层类似，可以有效地去除，而且，无机BARC比有机BARC在刻蚀中有更高的选择性，所以本实施例中优选为无机BARC，以等离子体增强化学气相沉积(PECVD)的方法沉积硅氮氧化物或硅氮化物层来形成所述无机BARC。沉积形成的抗反射层207填满所述开口206并覆盖所述第一掩膜层204的表面，如图16所示，从俯视的角度，可以看到此时位于最顶层的抗反射层207。

参阅图7和图11、图17，执行步骤S104，形成覆盖所述抗反射层207的第二掩膜层并图形化，形成具有第二图形的第二掩膜层，所述第二图形定义出待形成栅极的线宽。具体地，所述第二掩膜层的材料为光刻胶，在形成抗反射层207后，在所述抗反射层207的表面涂布光刻胶，所述光刻胶覆盖所述抗反射层207，然后光刻形成具有第二图形的第二掩膜层208，如图17所示，具有所述第二图形的第二掩膜层208覆盖所述开口206，并且，所述第二图形定义出了待形成栅极的线宽。图17中斜线阴影部分表示的线状图形即为具有所述第二图形的第二掩膜层208，其宽度等于待形成栅极的线路宽度。

参阅图7和图12、图18，执行步骤S105，以具有所述第二图形的第二掩膜层为掩膜刻蚀所述抗反射层207以及具有所述第一图形的第一掩膜层204a，形成具有第三图形的第一掩膜层204b。具体地，以具有所述第二图形的第二掩膜层208为掩膜对所述抗反射层207以及具有第一图形的第一掩膜层204a进行干法刻蚀，形成具有第三图形的第一掩膜层204b，剥离光刻胶(具有所述第二图形的第二掩膜层208)并去除所述光刻胶覆盖下的抗反射层后便露出所述具有第三图形的第一掩膜层204b。所述第三图形是通过所述第一图形以及第二图形迭对而形成的，其定义出了待形成栅极的特征尺寸。如图18所示，具有所述第三图形的第一掩膜层204b呈线状图形，中间的缺口即为之前步骤S102时纳米压印所形成的开口206(参阅图15)，由此定义出了栅极的图形。

参阅图7和图13、图19，执行步骤S106，以具有所述第三图形的第一掩膜层204b为掩膜，刻蚀所述阻挡层203和栅极层202形成栅极202’。具体地，以具有所述第三图形的第一掩膜层204b为硬掩膜，对图12所示的所述阻挡层203和栅极层202进行干法刻蚀，刻蚀止于栅介质层201，形成栅极202’。当然，刻蚀完成后的具有所述第三图形的第一掩膜层204b和阻挡层203’需要去除以进行后续工艺步骤。本实施例中，所述栅极层202为多晶硅层，刻蚀气体可以为SF₆、O₂、Ar的混合气体，刻蚀腔室的压强设定为5毫托(mTorr)至20毫托(mTorr)。在其他实施例中，当所述栅极层为金属层(例如为铝)或者相变材料层(例如为GST)时，可采用Cl₂、CH₄的混合气体进行刻蚀，也可以采用Cl₂、CHF₃的混合气体进行刻蚀。关于以镍作为硬掩膜对多晶硅层进行干法刻蚀的具体实施可参考文献：Rosli，S，et al，“Characteristics of RIESF₆/O₂/Ar Plasmas on n-Silicon Etching”，IEEE International Conference onSemiconductor Electronics，2006。

综上，本发明实施例提供的栅极的形成方法，至少具有如下有益效果：

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims

1.一种栅极的形成方法，其特征在于，包括：

在基底上依次形成栅介质层、栅极层、阻挡层；

2.根据权利要求1所述的栅极的形成方法，其特征在于，所述第一掩膜层的材料为镍。

3.根据权利要求1所述的栅极的形成方法，其特征在于，所述压印为激光辅助式纳米压印。

4.根据权利要求1所述的栅极的形成方法，其特征在于，所述开口为矩形或椭圆形。

5.根据权利要求1所述的栅极的形成方法，其特征在于，所述第二掩膜层的材料为光刻胶。

6.根据权利要求5所述的栅极的形成方法，其特征在于，所述以具有所述第二图形的第二掩膜层为掩膜刻蚀所述抗反射层和第一掩膜层，形成具有第三图形的第一掩膜层包括：以具有所述第二图形的第二掩膜层为掩膜对所述抗反射层和第一掩膜层进行干法刻蚀，形成具有第三图形的第一掩膜层；剥离所述第二掩膜层并去除其覆盖下的抗反射层。

7.根据权利要求1所述的栅极的形成方法，其特征在于，所述以具有所述第三图形的第一掩膜层为掩膜，刻蚀所述阻挡层和栅极层形成栅极包括：以具有所述第三图形的第一掩膜层为掩膜，对所述阻挡层和栅极层进行干法刻蚀形成栅极。

8.根据权利要求7所述的栅极的形成方法，其特征在于，所述栅极层为多晶硅层，刻蚀气体为六氟化硫、氧气、氩气的混合气体。

9.根据权利要求7所述的栅极的形成方法，其特征在于，所述栅极层为金属层或相变材料层，刻蚀气体为氯气、甲烷的混合气体或者氯气、三氟甲烷的混合气体。