KR920013722A - 고집적 모스소자의 커패시터 제조방법 - Google Patents

고집적 모스소자의 커패시터 제조방법 Download PDF

Info

Publication number
KR920013722A
KR920013722A KR1019900021451A KR900021451A KR920013722A KR 920013722 A KR920013722 A KR 920013722A KR 1019900021451 A KR1019900021451 A KR 1019900021451A KR 900021451 A KR900021451 A KR 900021451A KR 920013722 A KR920013722 A KR 920013722A
Authority
KR
South Korea
Prior art keywords
film
forming
primary
silicon film
polycrystalline silicon
Prior art date
Application number
KR1019900021451A
Other languages
English (en)
Other versions
KR930009589B1 (ko
Inventor
이찬종
Original Assignee
문정환
금성일렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 금성일렉트론 주식회사 filed Critical 문정환
Priority to KR1019900021451A priority Critical patent/KR930009589B1/ko
Publication of KR920013722A publication Critical patent/KR920013722A/ko
Application granted granted Critical
Publication of KR930009589B1 publication Critical patent/KR930009589B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음

Description

고집적 모스소자의 커패시터 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 공정단면도

Claims (3)

  1. 기판위에 통상의 방법으로 필드영역과 액티브 영역을 한정하고 각 영역위에 측벽스페이서를 갖는 게이트를 형성하는 워드 라인을 형성하는 단계, 규소막간 1차 산화막을 형성하고 포토/에치 공정을 실시하여 각 게이트사이의 일정부분을 제거하므로써 1차 메몰 콘택트를 형성하는 단계, 전체적으로 스퇴지노드용 1차 다결정 규소막과 규소막간 2차 산화막과 스토리지노드용 2차 다결정규소막 및 규소막간 3차 산화막을 차례로 형성하고 포토/ 에치공정을 시리하여 이들의 각 게이트 상측의 일정부분과 1차 메몰콘택트상의 상측부분을 제거하여 3개의 홈을 형성하는 단계, 전체적으로 연결용 도우프된 다결정규소막을 증착하여 상기 3개의 홈을 충분히 메꾸어지도록 함과 동시에 1, 2차 다결정 규소막을 연결시키는 단계, 메몰콘택트와 각 게이트 사이에 포토/에치공정을 실시하여 연결용 다결정 규소막과 3차 규소막간 산화막 및 2차 다결정 규소막의 일정폭을 제거한 다음 각 규소막간의 2차 및 3차 사화막을 제거하는 단계, 각 게이트 사이로 스토리지노드 영역을 한정하고 불필요한 부분을 제거하여 스토리지노드를 형성하는 단계, 커패시터 유전체막과 프레이트용 다결정 실리콘막을 형성시킨 다음 플레이트영역을 한정하고 불필요한 부분을 제거하는 단계가 차례로 포함됨을 특징으로하는 고집적 모스소자의 커패시터 제조방법.
  2. 제1항에 있어서, 필드영역과 액트브영역 및 1차 메몰콘택트 상에 홈을 형성하기 위한 에치 공정은 건식으로 수직 에치하는 공정으로 이루어짐을 특징으로 하는 고집적 모스소자의 커패시터 제조방법.
  3. 제1항에 있어서, 메몰콘택트와 각 게이트 사이의 포토/에치 공정시 연결용 다결정 규소막과 규소막간 3차산화막 및 2차 다결정 규소막을 먼저 건식으로 일정폭만큼 수직 에치하고 각 규소막간 2차 산화막 및 3차 산화막은 습식으로 에치하여 제거함을 특징으로 하는 고집적 모스소자의 커패시터 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
KR1019900021451A 1990-12-22 1990-12-22 고집적 모스소자의 커패시터 제조방법 KR930009589B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900021451A KR930009589B1 (ko) 1990-12-22 1990-12-22 고집적 모스소자의 커패시터 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900021451A KR930009589B1 (ko) 1990-12-22 1990-12-22 고집적 모스소자의 커패시터 제조방법

Publications (2)

Publication Number Publication Date
KR920013722A true KR920013722A (ko) 1992-07-29
KR930009589B1 KR930009589B1 (ko) 1993-10-07

Family

ID=19308166

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900021451A KR930009589B1 (ko) 1990-12-22 1990-12-22 고집적 모스소자의 커패시터 제조방법

Country Status (1)

Country Link
KR (1) KR930009589B1 (ko)

Also Published As

Publication number Publication date
KR930009589B1 (ko) 1993-10-07

Similar Documents

Publication Publication Date Title
KR920022525A (ko) 디램셀의 캐패시터 제조 방법 및 그 구조
KR940004825A (ko) 디램(DRAM) 셀(Cell) 제조방법
KR940016806A (ko) 반도체 기억장치의 커패시터 및 그 제조방법
KR960043229A (ko) 반도체 메모리 장치 제조 방법
KR920013722A (ko) 고집적 모스소자의 커패시터 제조방법
KR920013717A (ko) 고집적 모스 소자의 커패시터 제조방법
KR950007106A (ko) 디램(dram)셀 커패시터 제조방법
KR20010001370A (ko) 반도체소자의 캐패시터 형성방법
KR920013718A (ko) 고집적 모스 소자의 커패시터 제조방법
KR930009584B1 (ko) 커패시터 제조방법
KR930008541B1 (ko) 실린더형 스택 커패시터 셀의 제조방법
KR920010772A (ko) 자기정합성 적층형 커패시터구조 및 제조방법
KR930006979B1 (ko) 스택 커패시터 셀 제조방법
KR950002034A (ko) 폴리스페이서 구조 전극을 갖는 캐패시터 형성방법
KR930020684A (ko) 메모리 셀 제조방법
KR930003387A (ko) 디램셀의 커패시터 제조방법
KR940003027A (ko) 디램셀의 제조방법
KR920020702A (ko) 메모리 소자의 커패시터 형성방법
KR920013750A (ko) 고집적 모스 소자의 커패시터 제조방법
KR920015536A (ko) 디램셀의 스택커패시터 제조방법
KR920007070A (ko) 자기정열 매몰 콘택트를 이용한 디램 셀의 제조방법
KR930014653A (ko) 캐패시터의 전하저장전극 제조방법
KR930005210A (ko) 디램셀의 구조 및 제조방법
KR930015005A (ko) 디램셀의 제조방법
KR920003522A (ko) 수직 트랜지스터를 갖는 스택-트렌치 구조의 d램셀과 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020918

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee