KR920013717A - 고집적 모스 소자의 커패시터 제조방법 - Google Patents
고집적 모스 소자의 커패시터 제조방법 Download PDFInfo
- Publication number
- KR920013717A KR920013717A KR1019900020949A KR900020949A KR920013717A KR 920013717 A KR920013717 A KR 920013717A KR 1019900020949 A KR1019900020949 A KR 1019900020949A KR 900020949 A KR900020949 A KR 900020949A KR 920013717 A KR920013717 A KR 920013717A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- primary
- polycrystalline silicon
- sog
- forming
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 공정단면도
Claims (6)
- 기판위에 통상의 방법으로 필드영역과 액티브 영역을 한정하고 각 영역위에 측벽 스페이서를 갖는 게이트를 형성하여 워드 라인을 형성하는 단계, 절연 산화막과 커패시터 스토리지 노드용 1차 다결정규소 과 평탄화용 1차SOG막을 차례로 형성하고 포토/에치공정을 거쳐 각 게이트 사이의 상기 산화막과 다결정규소막 및 SOG막을 일정폭 제거함으로써 메몰 콘택트를 형성하는 단계, 상기 메몰 콘택트가 충분히 메구어 지도록 스토리지 노드용2차 다결정 규소막을 혀성하고 그 위해 평탄화용 2차 SOG막을 형성하는 단계, 상기 메몰콘택트 상측의 상기 2차SOG차막의 감광제를 이용한 포토/에치공정을 실시하여 2차SOG막 홈을 형성하는 단계, 상기 2차 SOG막 홈이 충분히 메꾸어 지도록 스토리지 노드용 3차 다결정 규소막을 증착하는 단계, 상기 2차 SOG막 홈 상측의 상기 3차 다결정 규소막위에 감광제를 이용한 포토/에치공정을 실시하여 상기 3차 다결정규소막과 2차 SOG막을 제거하는 단계, 포토/에치공정을 실시하여 2차 닥려정규소막과 1차 SOG막 및 1차 다결정 규소막을 제거함으로써 스토리지 노드를 한정하는 단계, 커패시터 유전체막과 플레이트용 다결정규소막을 증착하고 포토/에치공정을 거쳐 불필요한 부분을 제거하여 플레이트를 한정하는 단계가 차례로 포함됨을 특징으로하는 고집적 모스소자의 커패시터 제조방법.
- 제1항에 있어서, 메몰콘택트 형성히 1차 SOG막은 표면부터 일정 깊이만큼 습식 에치하여 제거하고 일정깊이 이하의 부분과 1차 다결정규소막 및 절연산화막을 건식으로 수직에치하여 제거함을 특징으로 하는 고집적 모스소자의 커패시터 제조방법.
- 제1항에 있어서, 3차 다결정규소막과 2차 SOG막의 제거는 3차 다결정 규소막을 건식으로 수직에치하고 2차 SOG막은 습식으로 에치하여 이루어짐을 특징으로 하는 고집적 모스소자의 커패시터 제조방법.
- 제1항에 있어서, 2차 다결정규소막과 1차 SOG막 및 1차 다결정규소막의 제거는 2차 다결정규소막은 건식으로 수직에치하고 1차 SOG막은 습식으로 에치하며 1차 다결정규소막은 건식으로 에치하여 이루어짐을 특징으로 하느 고집적 모스소자의 커패시터 제조방법.
- 제1항에 있어서, 상기 2차 SOG막 형성을 위한 마스크는 메몰콘택트폭 내의 것을 한정하도록 형성함을 특징으로 하는 고집적 모스소자의 커패시터 제조방법.
- 제1항에 있어서, 평탄화를 위한 1차와 2차SOG막은 이전에 형성된 가장 높은 단차보다 각각 약 2000-3000Å, 약 1000-2000Å 더 높게 형성함을 특징으로 하는 고집적 모스소자의 커패시터 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900020949A KR930009586B1 (ko) | 1990-12-18 | 1990-12-18 | 반도체 메모리 소자 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900020949A KR930009586B1 (ko) | 1990-12-18 | 1990-12-18 | 반도체 메모리 소자 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920013717A true KR920013717A (ko) | 1992-07-29 |
| KR930009586B1 KR930009586B1 (ko) | 1993-10-07 |
Family
ID=19307792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900020949A KR930009586B1 (ko) | 1990-12-18 | 1990-12-18 | 반도체 메모리 소자 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930009586B1 (ko) |
-
1990
- 1990-12-18 KR KR1019900020949A patent/KR930009586B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930009586B1 (ko) | 1993-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920022525A (ko) | 디램셀의 캐패시터 제조 방법 및 그 구조 | |
| KR940016805A (ko) | 반도체 소자의 적층 캐패시터 제조 방법 | |
| KR0126640B1 (ko) | 반도체소자 및 그 제조방법 | |
| KR920013717A (ko) | 고집적 모스 소자의 커패시터 제조방법 | |
| KR920013718A (ko) | 고집적 모스 소자의 커패시터 제조방법 | |
| KR950007106A (ko) | 디램(dram)셀 커패시터 제조방법 | |
| KR930009580B1 (ko) | 고집적 모스 기억소자의 커패시터 제조방법 | |
| KR920013722A (ko) | 고집적 모스소자의 커패시터 제조방법 | |
| KR930009584B1 (ko) | 커패시터 제조방법 | |
| KR930006979B1 (ko) | 스택 커패시터 셀 제조방법 | |
| KR950002034A (ko) | 폴리스페이서 구조 전극을 갖는 캐패시터 형성방법 | |
| KR950010076A (ko) | 반도체소자의 디램셀 제조방법 | |
| KR100460704B1 (ko) | 에스램의바텀게이트형박막트랜지스터제조방법 | |
| KR930008882B1 (ko) | 반도체 메모리 소자의 더블스택 커패시터 제조방법 | |
| KR0126114B1 (ko) | 반도체 메모리 장치 제조방법 | |
| KR920013750A (ko) | 고집적 모스 소자의 커패시터 제조방법 | |
| KR920013721A (ko) | 고집적 모스소자의 커패시터 제조방법 | |
| KR930020684A (ko) | 메모리 셀 제조방법 | |
| KR930003387A (ko) | 디램셀의 커패시터 제조방법 | |
| KR950003912B1 (ko) | 고축적 용량을 갖는 캐패시터 콘택홀 제조방법 | |
| KR930008541B1 (ko) | 실린더형 스택 커패시터 셀의 제조방법 | |
| KR0161838B1 (ko) | 디램셀의 제조방법 | |
| KR930015005A (ko) | 디램셀의 제조방법 | |
| KR940010347A (ko) | 캐비티-캐패시터 형성방법 | |
| KR920015536A (ko) | 디램셀의 스택커패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20020918 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |