KR950011640B1 - 디램셀 구조 및 제조방법 - Google Patents

디램셀 구조 및 제조방법 Download PDF

Info

Publication number
KR950011640B1
KR950011640B1 KR1019920004081A KR920004081A KR950011640B1 KR 950011640 B1 KR950011640 B1 KR 950011640B1 KR 1019920004081 A KR1019920004081 A KR 1019920004081A KR 920004081 A KR920004081 A KR 920004081A KR 950011640 B1 KR950011640 B1 KR 950011640B1
Authority
KR
South Korea
Prior art keywords
impurity diffusion
diffusion region
forming
region
word lines
Prior art date
Application number
KR1019920004081A
Other languages
English (en)
Other versions
KR930020673A (ko
Inventor
홍기각
Original Assignee
금성일렉트론주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론주식회사, 문정환 filed Critical 금성일렉트론주식회사
Priority to KR1019920004081A priority Critical patent/KR950011640B1/ko
Publication of KR930020673A publication Critical patent/KR930020673A/ko
Application granted granted Critical
Publication of KR950011640B1 publication Critical patent/KR950011640B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

내용 없음.

Description

디램셀 구조 및 제조방법
제1도는 종래의 디램셀 구조단면도.
제2도는 본 발명의 제1실시예의 디램셀 공정단면도.
제3도는 본 발명 제2실시예의 디램셀 공정단면도.
제4도는 본 발명의 디램셀 레이아웃도.
제5도는 본 발명의 제3실시예의 디램셀 구조단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 기판 2 : 필드산화막
3 : 게이트산화막 4 : 폴리실리콘
5 : 측벽산화막 5a : 측벽질화막
6, 6a : 불순물 확산영역 7 : 절연막
8 : 스토리지 노드 9 : 유전체막
10 : 플레이트 노드 11 : 캡게이트 산화막
11a : 캡게이트 질화막 12 : 스토리지 노드 마스크
13 : 워드라인 14 : 비트라인
15 : 산화막 16 : 비트라인 콘택
17 : 스토리지 노드 콘택 18 : 액티브영역
본 발명은 디램셀 구조 및 제조방법에 관한 것으로써 특히 고집적 소자에 적당하도록 한것이다.
일반적으로 디램셀은 적층형, 핀형, 왕관형등 다양하게 있으나, 종래의 디램셀을 첨부된 도면을 참조하여 설명하면 다음과 같다.
제1도는 종래의 적층형 디램셀 구조를 나타낸 것으로, 그 제조방법은 기판(1)위에 필드산화막(2)을 성장하여 액티브영역과 필드영역을 한정한뒤 게이트 산화막(3)을 성장하고 폴리실리콘(4)을 증착하여 포토/에치공정으로 패터닝함으로써 워드라인을 형성한다.
그리고 저농도 이온주입으로 불순물 확산영역을 형성하고 워드라인에 측벽산화막(5)을 형성한 후 고농도 이온주입하여 LDD 구조의 불순물 확산영역을 형성한다. 그 다음 전면에 절연막(7)을 증착하고 노드콘택을 형성하고 스토리지 노드(8)를 형성한 뒤 유전체막(9)과 플레이트 노드(10)을 형성하여 종래의 디램셀을 완성한다. 그러나 이와같은 종래의 디램셀에 있어서는 커패시터의 유효면적을 증가시키기 위해서는 셀 사이즈(cell size)을 늘려야 함으로 고집적 소자 실현에 어려운 문제점이 있다.
본 발명은 이와 같은 문제점을 해결하기 위해 안출한 것으로써, 셀 싸이즈를 늘리지 않고 커패시터 면적을 증가시켜 고집적 소자를 실현하는데 그 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명은 트랜치 공정으로 요철형 구조를 갖거나 스토리지 노드의 굴곡을 극대화시켜 커패시턴스 용량을 늘리는데 그 특징이 있다. 상기와 같은 본 발명을 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.
제4도는 본 발명에 의한 디램셀의 평면도로써 복수개의 워드라인(13)이 일정한 간격을 유지하여 형성되고, 워드라인과 직각 방향으로 비트라인(14)이 형성되고, 워드라인 사이에 돌출부가 형성된 액티브영역(18)중 돌출부에 비트라인 콘택(16)이 형성되고 양측에 스토리지 노드 콘택(17)이 형성된 것이다.
제2도는 제4도의 A-A' 선상의 단면을 이용한 본 발명 제1실시예의 디램셀 공정단면도로써 트랜치 구조의 트윈-텁(Twin-Tub) 고조이다.
즉, 제2a도와 같이 기판(1)에 채널 스톱을 위한 이온 주입하고 필드산화막(2)을 성장하여 필도영역과 제4도의 액티브영역(18)을 한정한뒤 게이트 산화막(3)을 성장하고, 폴리실리콘(4)과 캡게이트 산화막(11)을 증착하여 포토/에치 공정으로 제4도와 같은 워드라인(13)을 형성한 다음 워드라인(13)을 마스크로 이용하여 액티브 영역의 기판(1)을 식각하여 트랜치를 형성한다.
제2b도와 같이 제4도의 워드라인(13)을 마스크로 이용하여 트랜치의 내벽과 밑바닥에 저농도 불순물 이온 주입 공정으로 제1불순물 확산영역(6)과, 제2불순물 확산영역(6a)을 형성한뒤 전면에 산화막을 증착하고 에치백하여 제4도의 워드라인(13)및 트랜치 측벽에 측벽산화막(5)을 형성한다.
제2c도와 같이 제2불순물 확산영역(6a)상측의 워드라인(13) 및 트랜치에 걸쳐서 산화막으로 스토리지 노드 마스크(12)를 형성한다.
제2d도와 같이 제1불순물 확산영역(6)과 연결되도록 전면에 스토리지 노드용 폴리실리콘을 증착하고 불필요한 부분을 제거하여 스토리지 노드(8)를 형성한다.
제2e도와 같이 제2불순물 확산영역에 고농도 이온 주입하여 LDD 구조의 불순물 확산영역을 형성하고 스토리지 노드(8)위에 유전체막(9)과 플레이트 노드(10)를 형성한 다음 불필요한 부분을 제거하고 제2도에서는 도시되지 않았지만 제4도에 나타낸 바와 같이 절연막을 증착한뒤 비트라인 콘택을 형성하여 비트라인(14)을 형성함으로 본 발명 제1실시예의 디램셀이 완성된다.
즉, 이와 같이 형성된 본 발명 제1실시예의 디램셀 구조(제2e도)는 기판(1)에 필드산화막(2)과 워드라인(13)이 형성되고, 워드라인(13)사이의 기판은 트랜치가 형성되어 트랜치 내벽과 밑면에 제1불순물 확산영역(6)과 제2불순물 확산영역(6a)이 형성되고, 각각의 워드라인(13) 및 트랜치 측벽에는 산화막(5)이 형성되고, 제2불순물 확산영역(6a)의 트랜치와 워드라인에 걸쳐 스토리지 노드 마스크(12)가 형성되고, 제1불순물 확산영역(6)에는 노드콘택이 형성되어 스토리지 노드(8)와 유전체막(9) 플레이트 노드(10)가 형성된 것이다.
제3도의 제4도의 A-A' 선상의 단면을 이용한 본 발명 제2실시예의 디램셀 공정단면도로써, 제3a도와 같이 기판(1)에 필드산화막(2)을 성장하여 제4도의 액티브영역(15)과 필드영역을 한정한뒤 게이트산화막(3)을 성장하고 폴리실리콘(4)과 캡게이트 질화막(11a) 그리고 산화막(15)을 차례로 증착하여 포토/에치 공정으로 워드라인(13)을 정의한뒤 불순물 이온주입 공정으로 제1불순물 확산영역(6)과 제2불순물 확산영역(6a)을 형성한후 전면에 질화막을 증착하고 에치백하여 측벽질화막(5a)을 형성한다.
제3b도와 같이 습식 식각으로 워드라인위의 산화막(15)을 선택적으로 제거한뒤 제2불순물 확산영역(6a)상의 워드라인 사이에 산화막으로 스토리지 노드 마스크(12)를 형성한다.
제3c도와 같이 제1불순물 확산영역(6)에 연결되도록 전면에 스토리지 노드용 폴리실리콘을 증착하고 불필요한 부분을 제거하여 스토리지 노드(8)를 형성한다.
제3d도와 같이 스토리지 노드(8)위에 유전체막(9)과 플레이트 노드(10)를 형성한 후 절연막을 증착하고 제4도와 같은 위치에 비트라인 콘택(15)을 형성하여 비트라인(14)을 형성함으로 본 발명 제1실시예의 디램셀이 완성된다.
제5도는 제3도의 공정에서 워드라인 형성시 게이트 산화막(3)과 폴리실리콘(4) 그리고 산화막(15)을 증착하고 패터닝하여 워드라인을 형성한뒤 워드라인 측벽에 측벽질화막(5a)을 형성하고 산화막(15)을 습식식각으로 제거한 다음 전면에 절연막(7)을 증착하고 스토리지 노드 콘택을 형성하여 스토리지 노드(8)와 유전체막(9), 플레이트 노드(10)를 형성한 방법을 설명하고 있다.
상기와 같이 완성된 본 발명 제2실시예의 디램셀 구조(제3d도)는 기판(1)에 필드산화막(2)과 워드라인 및 제1불순물 확산영역(6)과 제2불순물 확산영역(6a)이 형성되고 워드라인 측벽에 워드라인 보다 훨씬 높게 측벽절연막(5a)이 형성되어 스토리지 노드가 굴곡을 이루도록 하고 콘택홀을 막기위한 스토리지 노드 마스크(12)가 제2불순물 확산영역(6a)상의 워드라인 사이에 제1불순물 확산영역(6)과 연결되어 워드라인과 측벽절연막에 걸쳐 스토리지 노드(8)가 형성되고, 스토리지 노드위에 유전체막(9)과 플레이트 노드(10)가 형성된 것이다.
이상에서 설명한 바와같이 본 발명에 따른 디램셀에 있어서는 스토리지 노드층이 굴곡을 갖기 때문에 같은 칩 싸이즈에서 커패시터의 유효면적을 늘릴 수 있으므로 고집적 소자를 실현할 수 있는 효과가 있다.

Claims (5)

  1. 기판에 돌출부를 갖는 액티브영역과 필드영역이 한정되어 다수의 워드라인이 형성되고, 액티브영역의 워드라인 사이에는 트랜치가 형성되어 트랜치 내벽과 밑면에 제1불순물 확산영역과 제2불순물 확산영역이 형성되고, 각각의 워드라인 및 트랜치 측벽에 절연막이 형성되고, 제2불순물 확산영역상의 트랜치와 워드라인에 걸쳐 스토리지 노드 마스크나 커패시터가 형성되고, 제1불순물 확산영역에 연결되어 제2불순물 확산영역인 액티브 영역의 돌출부에 비트라인 콘택이 형성되어 비트라인이 형성됨을 특징으로 하는 디램셀 구조.
  2. 기판에 돌출부를 갖는 액티브 영역과 필드영역이 한정되어 다수의 워드라인이 형성되고 워드라인 사이의 액티브영역에 제1불순물 확산영역과 제2불순물 확산영역이 형성되고, 워드라인 측벽에 워드라인 보다 높게 측벽절연막이 형성되고, 제2불순물 확산영역상의 워드라인 사이에 스토리지 노드 마스크가 형성되고 제1불순물 확산영역에 연결되어 워드라인과 측벽 절연막에 걸쳐 커패시터가 형성되고, 제2불순물 확산영역인 액티브 영역의 돌출부에 비트라인 콘택이 형성되어 비트라인이 형성됨을 특징으로 하는 디램셀 구조.
  3. 기판에 필드절연막을 성장하여 돌출부를 갖는 액티브 영역을 한정하고 다수의 워드라인을 형성하는 공정과, 워드라인을 마스크로 하여 액티브 영역을 식각하여 트랜치를 형성하고 저농도 이온주입 공정으로 다수의 워드라인 사이의 트랜치에 제1불순물 확산영역과 제2불순물 확산영역을 형성하는 공정과, 워드라인 및 트랜치 측벽에 측벽절연막을 형성하고 제2불순물 확산영역상의 트랜치에 스토리지 노드 마스크를 형성하는 공정과, 상기 제1불순물 확산영역에 연결되도록 전면에 스토리지 노드를 증착하고 소정의 영역을 한정하여 커패시터를 형성하는 공정과, 제2불순물 확산영역인 액티브영역인 돌출부에 비트라인 콘택을 형성하여 비트라인을 형성하는 공정으로 이루어진 디램셀 제조방법.
  4. 기판에 돌출부를 갖는 액티브영역을 한정하는 공정과, 게이트 절연막과 폴리실리콘 그리고 식각 선택비가 큰 제1절연막과 제2절연막을 증착하고 패터닝하여 워드라인을 정의하는 공정과, 워드라인을 마스크로 하여 액티브 영역에 제1불순물 확산영역과 제2불순물 확산영역을 형성하는 공정과, 상기 워드라인에 제1절연막으로 측벽을 형성하고 제2절연막을 제거하는 공정과, 제2불순물 확산영역상의 워드라인 측벽사이에 스토리지 노드 마스크를 형성하는 공정과, 상기 제1불순물 확산영역에 연결되게 전면에 스토리지 노드를 증착하고 패터닝하여 커패시트를 형성하는 공정과, 액티브영역의 돌출부에 비트라인 콘택을 형성하여 비트라인을 형성하는 공정으로 이루어짐을 특징으로 하는 디램셀 제조방법.
  5. 제4항에 있어서, 게이트 절연막과 폴리실리콘, 두꺼운 제1절연층을 증착하고 패터닝하여 워드라인을 정의한뒤 워드라인에 제2절연막으로 측벽으로 형성하고 제1절연막을 식각하여 측벽을 형성하는 공정과, 전면에 절연막을 증착하여 스토리지 노드 콘택을 형성하는 공정으로 이루어짐을 특징으로 하는 디램셀 제조방법.
KR1019920004081A 1992-03-12 1992-03-12 디램셀 구조 및 제조방법 KR950011640B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920004081A KR950011640B1 (ko) 1992-03-12 1992-03-12 디램셀 구조 및 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920004081A KR950011640B1 (ko) 1992-03-12 1992-03-12 디램셀 구조 및 제조방법

Publications (2)

Publication Number Publication Date
KR930020673A KR930020673A (ko) 1993-10-20
KR950011640B1 true KR950011640B1 (ko) 1995-10-07

Family

ID=19330304

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920004081A KR950011640B1 (ko) 1992-03-12 1992-03-12 디램셀 구조 및 제조방법

Country Status (1)

Country Link
KR (1) KR950011640B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001029889A1 (en) * 1999-10-16 2001-04-26 Calvary Metal Tech Co., Ltd. A wire for semiconductor and a manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001029889A1 (en) * 1999-10-16 2001-04-26 Calvary Metal Tech Co., Ltd. A wire for semiconductor and a manufacturing method thereof

Also Published As

Publication number Publication date
KR930020673A (ko) 1993-10-20

Similar Documents

Publication Publication Date Title
US5357132A (en) Dynamic random access memory cell
KR0123751B1 (ko) 반도체장치 및 그 제조방법
US5468670A (en) Method for fabricating a semiconductor memory device having a stacked capacitor cell
KR0151197B1 (ko) 반도체 메모리장치 및 그 제조방법
KR950011640B1 (ko) 디램셀 구조 및 제조방법
KR930004985B1 (ko) 스택구조의 d램셀과 그 제조방법
US6610567B2 (en) DRAM having a guard ring and process of fabricating the same
KR960015526B1 (ko) 반도체장치 및 그 제조방법
KR940011803B1 (ko) 디램셀의 제조방법
KR100252909B1 (ko) 반도체소자의커패시터제조방법
KR960006716B1 (ko) 반도체 집적회로 제조 방법
KR100355607B1 (ko) 역방향 t자형의 캐패시터를 갖는 반도체 메모리 소자의 제조방법
JP3063203B2 (ja) 半導体メモリ及びその製造方法
JP3238529B2 (ja) 半導体装置およびその製造方法
KR0151192B1 (ko) 반도체 메모리장치 제조방법
KR940004602B1 (ko) 디램셀의 커패시터 제조방법
KR910008122B1 (ko) 2중 적층 캐패시터 구조를 갖는 반도체 기억장치 및 그 제조방법
KR960002778B1 (ko) 디램셀의 제조방법
KR100369484B1 (ko) 반도체 소자의 캐패시터 제조방법
KR910007180B1 (ko) Sdtsac구조로 이루어진 dram셀 및 그 제조방법
KR0124566B1 (ko) 디램셀의 제조방법
KR0136529B1 (ko) 반도체 메모리 소자의 커패시터 제조방법
KR100269626B1 (ko) 반도체장치의 캐패시터 제조방법
KR940009622B1 (ko) 고집적 반도체 메모리장치 및 그 제조방법
KR960001038B1 (ko) 워드라인 매립형 디램 셀의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050922

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee