DE102016122943B4 - Integrierter chip beinhaltend einen tiefgrabenkondensator mit gewelltem profil sowie herstellungsverfahren für letzteren - Google Patents

Integrierter chip beinhaltend einen tiefgrabenkondensator mit gewelltem profil sowie herstellungsverfahren für letzteren Download PDF

Info

Publication number
DE102016122943B4
DE102016122943B4 DE102016122943.1A DE102016122943A DE102016122943B4 DE 102016122943 B4 DE102016122943 B4 DE 102016122943B4 DE 102016122943 A DE102016122943 A DE 102016122943A DE 102016122943 B4 DE102016122943 B4 DE 102016122943B4
Authority
DE
Germany
Prior art keywords
layer
trench
substrate
integrated chip
sidewalls
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102016122943.1A
Other languages
English (en)
Other versions
DE102016122943A1 (de
Inventor
Tsui-Ling Yen
Chyi-Tsong Ni
Ruei-Hung Jang
Bpin Lo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102016122943A1 publication Critical patent/DE102016122943A1/de
Application granted granted Critical
Publication of DE102016122943B4 publication Critical patent/DE102016122943B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/87Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92Capacitors having potential barriers
    • H01L29/94Metal-insulator-semiconductors, e.g. MOS
    • H01L29/945Trench capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Integrierter Chip (100), der Folgendes umfasst:ein Substrat (102), das einen Graben (106) umfasst, der gezahnte Seitenwände (302s) umfasst, die eine Vielzahl von gekrümmten Einbuchtungen (108) bilden;eine Schicht aus dielektrischem Material (110), welche die gezahnten Seitenwände (302s) konform auskleidet; undeine Schicht aus leitfähigem Material (112), die durch die Schicht aus dielektrischem Material (110) von dem Substrat (102) getrennt ist und die Seitenwände (302s) hat, die eine Vielzahl von gekrümmten Vorsprüngen (114) umfassen, wobei die Schicht aus dielektrischem Material (110) als Kondensatordielektrikum zwischen einer ersten Elektrode, welche die Schicht aus leitfähigem Material (112) umfasst, und einer zweiten Elektrode, die innerhalb des Substrats (102) angeordnet ist, konfiguriert ist, wobei eine Bodenfläche (408) des Grabens (106) ein gekrümmtes Profil, das sich zwischen den gezahnten Seitenwänden erstreckt, und mehrere gekrümmte Einbuchtungen (108) umfasst.

Description

  • HINTERGRUND
  • Die Halbleiterindustrie hat stets versucht, die Fläche von Halbleitervorrichtungen zu verkleinern, um mehr Vorrichtungen auf eine Substratgröße anbringen zu können. Vertikale Vorrichtungsstrukturen können die Flächenerfordernisse einer Halbleitervorrichtung erheblich verringern. Eine Sorte vertikaler Vorrichtungen, die in integrierten Chips regelmäßig implementiert wird, ist jene des Tiefgrabenkondensators (deep trench capacitor). Tiefgrabenkondensatoren umfassen eine oder mehrere Kondensatorelektroden, die sich innerhalb eines Halbleitersubstrats in einen Graben hinein erstrecken. Sie können zu Tausenden Zwecken verwendet werden, wie beispielsweise zur Entkopplung von Kondensatoren, die zur Entkopplung eines Teils einer elektrischen Schaltung, beispielsweise eine Kontaktierung, von einem anderen Teil der Schaltung eingerichtet sind.
  • Die Druckschrift US 2003 / 0 052 088 A1 beschreibt ein iteratives Ätzverfahren zur Herstellung eines Tiefgrabenkondensators mit großer Kapazität. In den Druckschriften US 2010 / 0 258 904 A1 und US 2003 / 0 143 802 A1 wird die Herstellung flaschenförmig ausgebildeter Gräben mit rauhen Seitenwänden vorgeschlagen. In den Druckschriften US 2003 / 0 205 483 A1 , US 2014 / 0 159 197 A1 und US 2012 / 0 199 949 A1 sind verschiedene Verfahren zur Skalierung, Beschichtung und Strukturierung von tiefen Gräben, die in ein Halbleitersubstrat eingebracht werden, diskutiert. Die Druckschrift US 6 387 773 B1 schlägt ein iteratives Verfahren mit alternierend durchgeführten Ätz- und Passivierungsschritten zur Ausbildung eines tiefen Grabens mit strukturierten Innenwänden vor. Die Druckschrift US 4 906 590 A betrifft ein Verfahren zur gezielten Einbringung einzelner Hohlräume in Seitenwänden eines tiefen Grabens in einem Halbleitersubstrat.
  • KURZE BESCHREIBUNG DER FIGUREN
  • Aspekte der vorliegenden Offenbarung werden am besten aus der folgenden detaillierten Beschreibung verstanden, wenn sie mit den beigefügten Figuren gelesen wird. Man beachte, dass verschiedene Einrichtungen in Übereinstimmung mit dem üblichen Vorgehen in der Branche nicht maßstabsgetreu gezeigt sind. Tatsächlich können die Abmessungen der verschiedenen Einrichtungen zur Klarheit der Beschreibung beliebig vergrößert oder verkleinert werden.
    • 1 zeigt eine Querschnittansicht mancher Ausführungsformen eines integrierten Chips, der einen Tiefgrabenkondensator innerhalb eines Grabens umfasst, wobei der Graben gezahnte Seitenwände umfasst, die eine Vielzahl von gekrümmten Einbuchtungen umfassen.
    • 2 zeigt eine Querschnittansicht mancher zusätzlichen Ausführungsformen eines integrierten Chips, der einen Tiefgrabenkondensator innerhalb eines Grabens umfasst, wobei der Graben gezahnte Seitenwände umfasst.
    • 3 zeigt eine Querschnittansicht mancher zusätzlichen Ausführungsformen eines integrierten Chips, der einen Tiefgrabenkondensator innerhalb eines Grabens umfasst, wobei der Graben gezahnte Seitenwände umfasst.
    • 4A-4C zeigen Querschnittansichten mancher zusätzlichen Ausführungsformen eines integrierten Chips, die einen Tiefgrabenkondensator innerhalb eines Grabens umfasst, wobei der Graben gezahnte innere Oberflächen umfasst.
    • 5-7 zeigen eine Querschnittansicht mancher zusätzlichen Ausführungsformen eines integrierten Chips, der einen Tiefgrabenkondensator innerhalb eines Grabens umfasst, wobei der Graben gezahnte innere Oberflächen umfasst.
    • 8-13 zeigen Querschnittansichten mancher zusätzlichen Ausführungsformen eines Verfahrens zur Ausbildung eines Tiefgrabenkondensators innerhalb eines Grabens, wobei der Graben gezahnte Seitenwände umfasst.
    • 14 zeigt ein Flussdiagramm mancher Ausführungsformen eines Verfahrens zur Ausbildung eines Tiefgrabenkondensators innerhalb eines Grabens, wobei der Graben gezahnte Seitenwände umfasst.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die folgende Offenbarung sieht viele verschiedene Ausführungsformen oder Beispiele vor, um verschiedene Merkmale des dargelegten Gegenstandes zu implementieren. Spezifische Beispiele von Komponenten und Anordnungen sind unten beschrieben. Ferner können Bezugszeichen in der vorliegenden Offenbarung in verschiedenen Beispielen widerholt werden. Diese Wiederholung dient der Einfachheit und der Klarheit und weist an sich auf keinen Zusammenhang zwischen den verschiedenen erläuterten Ausführungsformen und/oder Konfigurationen.
  • Ferner können räumlich relative Begriffe, wie „unten“, „unter“, „unterer“, „über“, „oberer“ und derartige, hier zur Einfachheit der Beschreibung verwendet werden, um die Beziehung eines Elements oder einer Einrichtung mit einem oder mehreren anderen Elementen oder Einrichtungen zu beschreiben, wie sie in den Figuren gezeigt sind. Die räumlich relativen Begriffe sollen verschiedene Orientierungen der Vorrichtung, die verwendet oder betrieben wird, zusätzlich zu der in den Figuren gezeigten Orientierung umfassen. Die Vorrichtungen können anders orientiert sein (um 90 Grad gedreht oder in einer anderen Orientierung), und die räumlich relativen Begriffe, die hier verwendet werden, können ebenfalls demgemäß interpretiert werden.
  • Tiefgrabenkondensatoren (deep trench capacitors) sind Kondensatoren, die innerhalb von Gräben, die sich in ein Halbleitersubstrat hinein erstrecken, ausgebildet werden. Tiefgrabenkondensatoren werden in der Regel durch Ätzen des Substrats ausgebildet, um einen Graben auszubilden, in dem ein leitfähiges Material und danach ein dielektrisches Material ausgebildet werden. Die Tiefe der Tiefgräben kann mit abnehmender Größe der Komponenten des integrierten Chips eine Reihe von Problemen verursachen. Bei einem mehrschichtigen dreidimensionalen integrierten Chip (3DIC) werden Substrate beispielsweise häufig vor dem Bonden abgedünnt. Tiefgräben können allerdings das Abdünnen von Substraten verhindern, wodurch die Länge der Schichtenverbindungen zwischen gestapelten Subtraten vergrößert wird. Zudem ermöglichen die vertikalen Seitenwände von Tiefgrabenkondensatoren eine richtige Skalierung der Kondensatoren, während ein abnehmender Abstand zwischen den Kondensatoren aufgrund abnehmender Siliziumdichte zu einer schwachen strukturellen Integrität des Substrats entlang der Kante führt. Die verminderte strukturelle Integrität kann einen Ausfall des integrierten Chips verursachen, was für Hersteller integrierter Chips kostspielig ist.
  • Die vorliegende Offenbarung betrifft einen integrierten Chip, der einen Tiefgrabenkondensator umfasst, der innerhalb eines Grabens ist, wobei der Graben gezahnte Seitenwände aufweist, die eine Vielzahl von gekrümmten Vertiefungen oder Einbuchtungen bilden, sowie ein Verfahren zu dessen Herstellung. Die gekrümmten Einbuchtungen erhöhen eine Fläche von kapazitiven Elektroden eines Tiefgrabenkondensators innerhalb des Grabens, wodurch ermöglicht wird, dass der Kondensator eine größere Kapazität pro Tiefeneinheit aufweist. In manchen Ausführungsformen umfasst der integrierte Chip ein Substrat, das einen Graben mit gezahnten Seitenwänden umfasst, die eine Vielzahl von gekrümmten Einbuchtungen bilden. Eine Schicht aus dielektrischem Material bildet eine konforme Auskleidung der gezahnten Seitenwände, und eine Schicht aus leitfähigem Material ist innerhalb des Grabens angeordnet und ist durch die Schicht aus dielektrischem Material von dem Substrat getrennt. Die Schicht aus dielektrischem Material ist als Kondensatordielektrikum zwischen einer ersten Elektrode, die die Schicht aus leitfähigem Material umfasst, und einer zweiten Elektrode, die innerhalb des Substrats angeordnet ist, konfiguriert.
  • Die 1 zeigt eine Querschnittansicht mancher Ausführungsformen eines integrierten Chips 100, der einen Tiefgrabenkondensator 101 umfasst, der innerhalb eines Grabens angeordnet ist, wobei der Graben gezahnte Seitenwände umfasst, die eine Vielzahl von gekrümmten Einbuchtungen bilden.
  • Der integrierte Chip 100 umfasst ein Substrat 102, das einen leitfähigen dotierten Bereich 104 umfasst. In manchen Ausführungsformen umfasst das Substrat 102 ein Halbleitermaterial (z.B. Silizium), das einen ersten Dotierungstyp (z.B. n-Typ) aufweist. Der leitfähige dotierte Bereich 104 kann einen zweiten Dotierungstyp (z.B. p-Typ) aufweisen, der anders als der erste Dotierungstyp ist. Kondensatorbauteile sind in einem Graben 106 angeordnet, der sich von einer oberen Oberfläche 102u des Substrats 102 bis zu einer darunterliegenden Stelle innerhalb des leitfähigen dotierten Bereiches 104 erstreckt. Der Graben 106 umfasst gezahnte Seitenwände, die jeweils eine Vielzahl von gekrümmten Einbuchtungen 108 bilden.
  • Kondensatorbauteile können eine Schicht aus dielektrischem Material 110 umfassen, die innerhalb des Grabens 106 angeordnet ist. In manchen Ausführungsformen kann die Schicht aus dielektrischem Material 110 die gezahnten Seitenwände des Grabens 106 konform auskleiden. Das leitfähige Material 112 ist ebenfalls innerhalb des Grabens 106 angeordnet. Das leitfähige Material 112 weist Seitenwände auf, die eine Vielzahl von gekrümmten Vorsprüngen 114 umfassen, die den gezahnten Seitenwänden des Grabens 106 zugewandt sind. Das leitfähige Material 112 ist in manchen Ausführungsformen durch die Schicht aus dielektrischem Material 110 von dem Substrat 102 vertikal und seitlich getrennt.
  • Der leitfähige dotierte Bereich 104 ist in manchen Ausführungsformen dazu konfiguriert, als eine erste Kondensatorelektrode (E1) eines Tiefgrabenkondensators 101 zu fungieren. Das leitfähige Material 112 ist dazu konfiguriert, als eine zweite Kondensatorelektrode (E2) zu fungieren, die durch die Schicht aus dielektrischem Material 110 von der ersten Elektrode getrennt ist, um dem Tiefgrabenkondensator 101 eine Kapazität C zu verleihen. Da der Kapazität C Ladungen der ersten Kondensatorelektrode (E1) und der zweiten Kondensatorelektrode (E2) zu Grunde liegen, ist die Kapazität C proportional zu der Fläche von inneren Oberflächen des Grabens 106 und zu der Fläche von äußeren Oberflächen des leitfähigen Materials 112. Die gezahnten Seitenwände des Grabens 106 und das leitfähige Material 112 vergrößern eine Fläche der inneren Oberflächen des Grabens 106 und die äußeren Flächen des leitfähigen Materials 112, wodurch eine Kapazität des Tiefgrabenkondensators 101 per Tiefeneinheit zunimmt. Die gezahnten Seitenwände ermöglichen mit anderen Worten, dass der Tiefgrabenkondensator 101 die gleiche Kapazität wie ein Kondensator, der flache Seitenwände aufweist, bei kleinerer Tiefe aufweist. Der Tiefgrabenkondensator 101 kann in einer kürzeren Zeit ausgebildet werden und kann auf einfache Weise in mehrschichtigen 3DIC-Strukturen integriert werden, indem die Tiefe des Grabens 106 verringert wird.
  • Die 2 zeigt eine Querschnittansicht mancher zusätzlichen Ausführungsformen eines integrierten Chips 200, der einen Graben umfasst, wobei der Graben gezahnte Seitenwände umfasst.
  • Der integrierte Chip 200 umfasst einen Graben 106, der sich von einer oberen Oberfläche 102u eines Substrats 102 zu einer darunterliegenden Stelle innerhalb des Substrats 102 erstreckt. Der Graben 106 umfasst gezahnte Seitenwände, die eine Vielzahl von gekrümmten Einbuchtungen 108 bildet. Die Vielzahl von gekrümmten Einbuchtungen 108 kann in manchen Ausführungsformen bogenförmig gekrümmte Einbuchtungen umfassen, die im Wesentlichen bogenförmig gekrümmte Querschnitte innerhalb der Seitenwand des Grabens 106 aufweisen. Die bogenförmig gekrümmten Einbuchtungen weisen eine Fläche auf, die proportional zu Längen der bogenförmig gekrümmten Einbuchtungen ist, so dass eine bogenförmig gekrümmteEinbuchtung, die eine innere Oberfläche mit einer Bogenlänge, die einen Winkel Φ überspannt, aufweist, eine Länge 204 aufweist, die gleich Φ/360°*h*3.14 ist. Eine halbkreisförmige Einbuchtung204 mit einer Höhe h und einer Bogenlänge, die 180° überspannt (d.h. ein Halbkreis), wird beispielsweise eine Länge 204 aufweisen, (die sich zwischen Punkten A und B entlang einer Seite des Grabens 106 erstreckt), die gleich 180°/360°* h *3.14 = 1.57*h ist.
  • Die gekrümmten Einbuchtungen 108 innerhalb der gezahnten Seitenwände erhöhen eine Seitenwandlänge entlang des Querschnittes des Substrats 102 in Bezug auf gerade Wände. Bei bogenförmigen Einbuchtungen, die halbkreisförmige Einbuchtungen umfassen, wird eine Seitenwand des Grabens 106 beispielsweise eine Länge 206 (aufweisen zwischen den Punkten C und D), die gleich 1.57 mal eine Tiefe 208 des Grabens 106 ist, (wodurch ein offenbarter Tiefgrabenkondensator, der beispielsweise einen Graben 106 mit einer Tiefe 208 von ungefähr 19 um umfasst, beispielsweise die gleiche Kapazität ergibt, wie ein Tiefgrabenkondensator, der gerade Grabenseitenwände umfasst, die eine Tiefe von ungefähr 30 um aufweisen). Die erhöhte Länge 206 erhöht die Kapazität eines Tiefgrabenkondensators, der innerhalb des Grabens 106 ausgebildet ist, da die Kapazität als C = εrε0 • A/d definiert ist, wobei A eine Überlappungsfläche der Kondensatorelektroden ist, εr die relative statische Permittivität eines dielektrischen Materials zwischen den Kondensatorelektroden ist, ε0 die Permittivität des freien Raumes ist (ε0 ≈ 8.854×10-12 F m-1), und d der Abstand ist, der die Kondensatorelektroden voneinander trennt. Somit ermöglichen die gezahnten Seitenwände, dass der offenbarte Tiefgrabenkondensator, der innerhalb des Grabens 106 ausgebildet ist, bei geringerer Grabentiefe eine Kapazität aufweist, die wie jene eines Kondensators mit geraden Seitenwänden ist.
  • Die 3 zeigt eine Querschnittansicht mancher zusätzlichen Ausführungsformen eines integrierten Chips 300, der einen Tiefgrabenkondensator innerhalb eines Grabens umfasst, wobei der Graben gezahnte Seitenwände umfasst.
  • Der integrierte Chip 300 umfasst eine Vielzahl von Gräben 302, die sich jeweils von einer oberen Oberfläche 102u eines Substrats 102 bis zu einer darunterliegenden Stelle innerhalb des Substrats 102 erstrecken. Die Vielzahl von Gräben 302 kann in manchen Ausführungsformen innerhalb eines leitfähigen dotierten Bereiches 104 angeordnet sein. Eine Schicht aus dielektrischem Material 304 ist in solchen Ausführungsformen innerhalb der Vielzahl von Gräben 302 angeordnet, und eine Schicht aus leitfähigem Material 306 ist innerhalb der Vielzahl von Gräben 302 an Stellen angeordnet, die durch die Schicht aus dielektrischem Material 304 von dem Substrat 102 getrennt sind.
  • Die eine oder mehr Gräben 302 umfassen Sietenwände 302s, die eine Vielzahl von gekrümmten Einbuchtungen bilden. Die eine oder mehr Gräben 302 umfassen in manchen Ausführungsformen ferner eine Bodenfläche 308, die ein gekrümmtes Profil umfasst. Die eine oder mehr Gräben 302 bilden jeweils eine Öffnung 303, die entlang der oberen Oberfläche 102u des Substrats 102 angeordnet ist, und einen darunterliegenden Hohlraum, der in Verbindung mit der Öffnung 303 ist. Der Holhraum weist eine Breite auf, die sich zwischen gegenüberliegenden Seitenwänden 302s erstreckt, die in der Regel mit abnehmendem Abstand zwischen der oberen Oberfläche 102u und dem Substrat 102 zunimmt (z.B. von w2 bis w2'). Die eine oder mehr Gräben 302 sind in manchen Ausführungsformen entlang eines oberen Abschnittes derselben (z.B. in Richtung der Öffnung 303) nach innen gekrümmt, so dass die Öffnung 303 eine erste Breite w1 aufweist, während der darunterliegende Hohlraum eine zweite Breite, w2 oder w2', aufweist, die länger als die erste Breite w1 ist. Die Krümmung eines Grabens verursacht, dass der Graben von der Öffnung 303 seitig nach außen hervorrängt, so dass das Substrat 102 über den Graben entlang der gegenüberliegenden Seite hinausrängt.
  • Die erste Breite w1 der Öffnung 303 ist in manchen Ausführungsformen kleiner als die kleinste Breite des darunterliegenden Hohlraums (d.h. w1 < w2 < w2'). Die Breite w2' kann in manchen Ausführungsformen in einem Bereich zwischen ungefähr 1/6 und ungefähr 1/7 einer Tiefe d der einen oder mehr Gräben 302 liegen (z.B. kann w2' für einen Graben mit einer Tiefe d von 19 mm in einem Bereich zwischen ungefähr 2.5 um und ungefähr 3.5 mm liegen). Die Breite w2 kann in manchen Ausführungsformen in einem Bereich zwischen ungefähr 1/8 und ungefähr 1/9 einer Tiefe d der einen oder mehr Gräben 302 liegen (z.B. kann w2 für einen Graben mit einer Tiefe d von 19 mm in einem Bereich zwischen ungefähr 2.0 um und ungefähr 3.0 mm liegen). Die Breite w1 kann in manchen Ausführungsformen in einem Bereich zwischen ungefähr 1/11 und ungefähr 1/12 einer Tiefe d der einen oder mehr Gräben 302 liegen (z.B. kann w2 für einen Graben mit einer Tiefe d von 19 mm in einem Bereich zwischen ungefähr 1.5 um und ungefähr 2.5 mm liegen).
  • Die Seitenwände 302s der einer oder mehr Gräben 302 sind in manchen Ausführungsformen in einem Winkel zu einer Normallinie 310 ausgerichtet, die senkrecht zu einer oberen Oberfläche 102u des Substrats 102 steht. Die Seitenwandwinkel der Seitenwände 302s ändern sich in manchen Ausführungsformen entlang einer Tiefe d eines Grabens. Die Seitenwandwinkel der Seitenwände 302s (zu einer Normallinie 310) nehmen mit zunehmenden Tiefen der einen oder mehr Gräben 302 ab. Obere Abschnitte der Seitenwände 302s sind in manchen Ausführungsformen beispielsweise in einem ersten Winkel θ1 zu der Normallinie 310 ausgerichtet, und untere Abschnitte der Seitenwände 302s sind in einem zweiten Winkel θ2 zu der Normallinie 310 ausgerichtet, wobei der zweite Winkel θ2 kleiner als der erste Winkel θ1 ist.
  • Obwohl der dargestellte integrierte Chip 300 einen Kondensator mit einer Elektrode umfasst, die den leitfähigen dotierten Bereich 104 umfasst, ist es ersichtlich, dass der leitfähige dotierte Bereich 104 in alternativen Ausführungsformen weggelassen werden kann. Die Vielzahl von Gräben 302 kann in manchen Ausführungsformen beispielsweise innerhalb eines leitfähigen dotierten Bereiches nicht angeordnet sein. Zwei oder mehr Schichten aus leitfähigem Material können in solchen Ausführungsformen jeweils innerhalb eines Grabens der Vielzahl von Gräben 302 angeordnet sein. Zwei oder mehr Schichten aus leitfähigem Material sind durch eine oder mehr Schichten aus dielektrischem Material getrennt und sind dazu eingerichtet, als Kondensatorelektroden zu fungieren.
  • Die 4A-4C zeigen Querschnittansichten mancher zusätzlichen Ausführungsformen eines intergrierten Chips 400, der einen Tiefgrabenkondensator innerhalb eines Grabens umfassen, wobei der Graben gezahnte innere Oberflächen umfasst.
  • Der integrierte Chip 400 umfasst eine Vielzahl von Gräben 402, die sich in ein Substrat 102 hinein erstrecken. Die Vielzahl von Gräben 402 umfassen gezahnte innere Oberflächen, die eine Vielzahl von gekrümmten Einbuchtungen bilden. Die gezahnten inneren Oberflächen können in manchen Ausführungsformen gezahnte Seitenwände umfassen. Die gezahnten inneren Oberflächen können in manchen Ausführungsformen ebenfalls eine Bodenfläche 408 umfassen, die ein gekrümmtes Profil aufweist, sich zwischen gegenüberliegenden Seitenwänden eines Grabens erstreckt und eine Vielzahl von gekrümmten Einbuchtungen (z.B. bogenförmigen Einbuchtungen) bildet. Die gekrümmten Einbuchtungen entlang der Bodenfläche 408 der Vielzahl von Gräben 402 vergrößern weiterhin eine Fläche von inneren Oberflächen eines Grabens und eine Fläche von äußeren Oberflächen eines leitfähigen Materials 306 innerhalb des Grabens.
  • Die Vielzahl von gekrümmten Einbuchtungen können in manchen Ausführungsformen eine nicht gleichmäßige Tiefe entlang der Tiefe des Grabens aufweisen. Die Tiefen der Vielzahl von gekrümmten Einbuchtungen im Substrat 102 können in manchen Ausführungsformen beispielsweise mit zunehmendem Abstand von einer oberen Oberfläche 102u des Substrats 102 abnehmen. Die gekrümmten Einbuchtungen können beispielsweise in einem ersten Abschnitt 404, der in der 4A und ebenfalls in der Querschnittansicht 410 der 4B gezeigt wird, eine erste Tiefe d1 aufweisen. Die gekrümmten Einbuchtungen können in einem zweiten Abschnitt 406, der unterhalb des ersten Abschnittes 404 liegt (d.h., der weiter entfernt von der oberen Oberfläche 102u als der erste Abschnitt 404 liegt), wie in der 4A und in der Querschnittansicht 412 der 4C gezeigt, eine zweite Tiefe d2 aufweisen. Die zweite Tiefe d2 ist kleiner als die erste Tiefe d1. Die erste Tiefe d1 kann in manchen Ausführungsformen beispielsweise in einem Bereich zwischen ungefähr 100 nm und ungefähr 500 nm liegen, während die zweite Tiefe d2 in einem Bereich zwischen ungefähr 0 nm und ungefähr 200 nm liegen kann.
  • Eine Steigung der gezahnten Seitenwände der Vielzahl von Gräben 402 nimmt in manchen Ausführungsformen mit abnehmenden Tiefen der gekrümmten Einbuchtungen in das Substrat 102 hinein zu (d.h. der Seitenwandwinkel der gezahnten Seitenwände zu einer Normallinie, die senkrecht zur oberen Oberfläche 102u steht, nimmt mit abnehmenden Tiefen der gekrümmten Einbuchtungen ab).
  • Die 5 zeigt eine Querschnittansicht mancher zusätzlichen Ausführungsformen eines integrierten Chips 500, der einen oder mehr Tiefgrabenkondensatoren innerhalb eines Grabens umfasst, wobei der Graben gezahnte innere Oberfläche umfasst.
  • Der integrierte Chip 500 umfasst eine Vielzahl von Gräben 502, die innerhalb eines Substrats 102 angeordnet sind, und die gezahnte Seitenwände umfassen, die eine Vielzahl von gekrümmten Einbuchtungen bilden. Eine erste Schicht aus dielektrischem Material 504a ist entlang der gezahnten Wände der Vielzahl von Gräben 502 konform angeordnet. Eine erste Schicht aus leitfähigem Material 504a ist entlang innerer Seitenwände der ersten Schicht aus dielektrischem Material 504a konform angeordnet, so dass die erste Schicht aus dielektrischem Material 504a die erste Schicht aus leitfähigem Material 506a von dem Substrat 102 trennt. Eine zweite Schicht aus dielektrischem Material 504b ist entlang innerer Seitenwände der ersten Schicht aus leitfähigem Material 506a konform angeordnet. Eine zweite Schicht aus leitfähigem Material 506b ist entlang innerer Seitenwände der zweiten Schicht aus dielektrischem Material 504b konform angeordnet, so dass die zweite Schicht aus dielektrischem Material 504b die erste Schicht aus leitfähigem Material 506a von der zweiten Schicht aus leitfähigem Material 506b trennt.
  • Der integrierte Chip 500 umfasst in manchen Ausführungsformen einen ersten Tiefgrabenkondensator 501a und einen zweiten Tiefgrabenkondensator 501b. Die Tiefgrabenkondensatoren 501a und 501b umfassen jeweils eine erste Elektrode E1, die die erste Schicht aus leitfähigem Material 506a umfasst, eine zweite Elektrode E2, die die zweite Schicht aus leitfähigem Material 506b umfasst, und ein dazwischenliegendes Kondensatordielektrikum, das die zweite Schicht aus dielektrischem Material 504b umfasst. Die erste Schicht aus dielektrischem Material 504a kann in manchen Ausführungsformen weggelassen werden.
  • Die 6 zeigt eine Querschnittansicht mancher zusätzlichen Ausführungsformen eines intergrierten Chips 600, der Tiefgrabenkondensatoren innerhalb von Gräben umfassen, wobei Gräben gezahnte innere Oberflächen umfassen.
  • Der integrierte Chip 600 umfasst eine Vielzahl von Gräben 502, die gezahnte Seitenwände umfassen, die eine Vielzahl von gekrümmten Einbuchtungen bilden, die sich in einen leitfähigen dotierten Bereich 104 hinein erstrecken. Eine erste Schicht aus dielektrischem Material 602a ist entlang der gezahnten Seitenwände der Vielzahl von Gräben 502 konform angeordnet, und erstreckt sich auswärts von der Vielzahl von Gräben 502 bis zu Stellen, die über dem Substrat 102 liegen. Eine erste Schicht aus leitfähigem Material 604a ist entlang innerer Seitenwände der ersten Schicht aus dielektrischem Material 602a konform angeordnet, so dass die erste Schicht aus dielektrischem Material 602a die erste Schicht aus leitfähigem Material 604a von dem Substrat 102 trennt. Die erste Schicht aus leitfähigem Material 604a erstreckt sich ebenfalls auswärts von der Vielzahl von Gräben 502 bis zu Stellen, die über dem Substrat 102 und der ersten Schicht aus dielektrischem Material 602a liegen.
  • Eine zweite Schicht aus dielektrischem Material 602b ist in manchen Ausführungsformen entlang innerer Seitenwände der ersten Schicht aus leitfähigem Material 604a konform angeordnet, und erstreckt sich auswärts von der Vielzahl von Gräben 502 bis zu Stellen, die über dem Substrat 102 liegen. Eine zweite Schicht aus leitfähigem Material 604b ist entlang innerer Seitenwände der zweiten Schicht aus dielektrischem Material 602b konform angeordnet, so dass die zweite Shicht aus dielektrischem Material 602b die zweite Schicht aus leitfähigem Material 604b von der ersten Schicht aus leitfähigem Material 604a. Die zweite Schicht aus leitfähigem Material 604b erstreckt sich ebenfalls auswärts von der Vielzahl von Gräben 502 bis zu Stellen, die über dem Substrat 102 liegen.
  • Ein back-end-of-the-line (BEOL)-Metallisierungsstappel ist über dem Substrat 102 angeordnet. Der BEOL-Metallisierungsstappel umfasst eine Vielzahl von Metallkontaktierungsshichten, die innerhalb einer dielektrischen Struktur 606, die eine oder mehr inter-leveldielectric (IDL)-Schichten 606a-606b umfasst, angeordnet sind. Die eine oder mehr ILD-Schichten 606a-606b können in manchen Ausführungsformen ein Oxid, ein ultra-low-k dielektrisches Material, oder ein low-k dielektrisches Material (z.B. SiCO) umfassen. Die Vielzahl von Metallkontaktierungsshichten kann in manchen Ausführungsformen eine erste leitfähige Kontaktierung 608a und eine zweite leitfähige Kontaktierung 608b umfassen, die innerhalb einer ersten ILD-Schicht angeordnet sind. Die erste leitfähige Kontaktierung 608a ist mit dem leitfähigen dotierten Bereich 104 elektrisch gekoppelt, und die zweite leitfähige Kontaktierung 608b ist mit der zweiten Schicht aus leitfähigem Material 604b elektrisch gekoppelt, wodurch zwei Tiefgrabenkondensatoren gebildet werden, die in Reihe geschaltet sind. Die Vielzahl von Metallkontaktierungsschichten umfasst ferner Metalkontaktierungsleitungen 610, die innerhalb einer zweiten IDL-Schicht 606b angeordnet und mit einer oder mehr der leitfähigen Kontaktierungen 608a-608c elektrisch gekoppelt sind. Zusätzliche Kontaktierungen können in anderen Ausführungsformen innerhalb der ersten ILD-Schicht 606a angeordnet sein, um alternative Verbindungstypen zu bilden (z.B., Paralellschaltungen, entkoppelte Kondensatoren, usw.).
  • Die 7 zeigt eine Querschnittansicht mancher zusätzlichen Ausführungsformen eines integrierten Chips 700, der Tiefgrabenkondensatoren innerhalb von Gräben umfasst, wobei die Gräben gezahnte innere Oberflächen umfassen.
  • Der integrierte Chip 700 umfasst eine Vielzahl von Gräben 402 innerhalb eines Substrats 102, die gezahnte Seitenwände umfassen, die eine Vielzahl von Einbuchtungen bilden. Eine Schicht aus dielektrischem Material 702 is entlang der gezahnten Wände konform angeordnet. Die Schicht aus dielektrischem Material 702 erstreckt sich auswärts von der Vielzahl von Gräben 402 bis zu einer Stelle, die über dem Substrat 102 liegt. Eine Schicht aus leitfähigem Material 704 ist entlang innerer Seitenwände der Schicht aus dielektrischem Material 702 konform angeordnet, so dass die Schicht aus dielektrischem Material 702 die Schicht aus leitfähigem Material 704 von dem Substrat 102 trennt. Die Schicht aus leitfähigem Material 704 erstreckt sich ebenfalls auswärts von der Vielzahl von Gräben 4502 bis zu Stellen, die über dem Substrat 102 und der Schicht aus dielektrischem Material 702 liegen
  • Eine Vielzahl von Metallkontaktierungsschichten sind innerhalb der dielektrischen Struktur 706 über dem Substrat angeordnet. Die Vielzahl von Metalkontaktierungsschichten umfasst leitfähige Kontaktierungen 708a-708c, die innerhalb einer ersten ILD-Schicht 706a angeordnet ist, und Metallkontaktierungsleitungen 710, die innerhalb einer zweiten ILD-Schicht 706b über der ersten ILD-Schicht angeordnet sind. Die 2Schicht aus leitfähigem Material 704 über dem Substrat 102 ist in manchen Ausführungsformen von der dielektrischen Struktur 706 seitig getennt, um einen ersten Abschnitt leitfähigen Materials 704a und einen zweiten Abschnitt leitfähigen Materials 704b zu bilden. Eine erste leitfähige Kontaktierung 708a ist in manchen Ausfürhungsformen mit einem leitfähigen dotierten Bereich 104 elektrisch gekoppelt, eine zweite leitfähige Kontaktierung 708b ist mit dem ersten Abschnitt leitfähigen Materials 704a elektrisch gekoppelt, und eine dritte leitfähige Kontaktierung 708c ist mit dem zweiten Abschnitt leitfähigen Materials 704b elektrisch gekoppelt, wodurch zwei Tiefgrabenkondensatoren gebildet werden, die parallel geschaltet sind. Zusätzliche Kontaktierungen können in anderen Ausführungsformen innerhalb der ersten ILD-Schicht 706a angeordnet sein, um alternative Verbindungstypen zu bilden (z.B. Schaltungen in Reihe, entkoppelte Kondensatoren, usw.).
  • Die 8-13 zeigen Querschnittansichten mancher Ausführungsformen eines Verfahrens zur Ausbildung eines Tiefgrabenkondensators innerhalb eines Grabens, wobei der Graben gezahnte Seitenwände umfasst. Es ist ersichtlich, dass Elemente in den 8-13, die in vorhergehenden Ausführungsformen beschrieben worden sind, zum einfachen Verständnis durch diesselben Bezugszeichen gekennzeichnet sind. Obwohl die Querschnittansichen, die in den 8-13 gezeigt sind, mit Bezug auf ein Verfahren zur Ausbildung eines Tiefgrabenkondensators beschrieben sind, es ist ersichtlich, dass die Strukturen, die in den Figuren gezeigt sind, nicht auf das Ausbildungsverfahren beschränkt sind. Vielmehr können sie unabhängig von dem Verfahren eigenständig betrachtet werden.
  • Ein leitfähiger dotierter Bereich 808 kann, wie in der Querschnittansicht 800 der 8 gezeigt, innerhalb eines Substrats 802 ausgebildet werden. Das Substrat 802 kann in mehreren Ausführungsformen jeder Halbleiterkörpertyp sein (z.B. Silizium, SiGe, SOI), wie ein Halbleiterwafer und/oder einer oder mehr Chips auf einem Wafer, so wie jeder andere Halbleiter- und/oder Epitaxieschichtstyp, die damit asoziiert sind. Der leitfähige dotierte Bereich 808 kann in manchen Ausführungsformen durch ein Implantierungsverfahren ausgebildet werden, welches das Substrat 802 selektiv mit einem Dotierungsstoff 804 (z.B. Bor, Phosphor, Arsen, usw.) implantiert. Das Substrat 802 kann in manchen Ausführungsformen gemäß einer ersten Maskenschicht 806 (z.B. einer Fotolackschicht, einer Hartmaskenshicht, usw.) selektiv implantiert werden. Der Dottierungsstoff 804 kann in manchen Ausführungsformen durch Hochtemperaturhärten in das Substrat 802 hineingeführt werden, nachdem das Implantationsverfahren abgeschlossen ist.
  • Eine zweite Maskenschicht 902 wird, wie in der Querschnittansicht 900 der 9 gezeigt, über dem Substrat 802 ausgebildet. Die zweite Maskenschicht 902 kann eine oder mehr Öffnungen 904 aufweisen, die den Gräben entsprechen, die nachfolgend in dem Substrat 802 ausgebildet werden sollen. Die eine oder mehr Öffnungen 904 können in manchen Ausführungsformen über dem leitfähigen dotierten Bereich 808 liegen. Die eine oder mehr Öffnungen 904 können in anderen Ausführungsformen nicht über einem leitfähigen dotierten Bereich liegen. Die zweite Maskenshicht 902 kann in manchen Ausführungsformen eine Hartmaskenshicht umfassen. Die Hartmaskenshicht kann in manchen Ausführungsformen beispielsweise ein Nitrid, ein Oxid, Titan, Aluminium, Tantal, Zirkon, Hafnium, oder eine Kombination hiervon.
  • Ein oder mehr Gräben 302 werden, wie in der Querschnittansicht 1000 der 10 gezeigt, innerhalb einer oberen Oberfläche 102u des Substrats 102 ausgebildet. Die eine oder mehr Gräben 302 können durch selektives Ätzen des Substrats 102 mit einem mehrschrittigen Ätzverfahren ausgebildet werden. Jeder der einen oder mehr Gräben 302 bilden eine Öffnung, die entlang einer oberen Oberfläche 102u des Substrats 102 angeordnet ist, und einen Hohlraum. Der Hohlraum weist eine Breite auf, die sich zwischen gegenüberliegenden Seitenwänden erstreckt, und die in der Regel mit abnehmendem Abstand von der oberen Oberfläche 102u des Substrats 102 zunimmt (z.B. von w2 bis w2'). Die eine oder mehr Gräben 302 sind entlang oberer Abschnitte der einen oder mehr Gräben 302 nach innen gekrümmt, so dass die Öffnung eine erste Breite w1 aufweist, während der darunterliegende Hohlraum eine zweite Breite w2 oder w2' aufweist, die größer als die erste Breite w1 ist.
  • Die zweite Maskenschicht 902 umfasst gezahnte Seitenwände 902s, die eine Vielzahl von Einbuchtungen bilden. Öffnungen innerhalb der zweiten Maskenschicht 902 weisen Breiten auf, die sich zwischen gegenüberliegenden gezahnten Seitenwänden 902s erstrecken. Die Breiten der Öffnungen nehmen in der Regel mit abnehmendem Abstand von einer oberen Oberfläche 902u der zweiten Maskenschicht 902 zu. Die Breite der Öffnungen in der zweiten Maskenschicht 902 kann beispielsweise zwar aufgrund der Vielzahl von gekrümmten Einbuchtungen schwanken, wobei die Breite in der Regel von einer Breite w1 bis zu einer Breite w1' an einer obersten Stelle zunimmt. Die Breite der einen oder mehr Gräben 302 ist in manchen Ausführungsformen entlang einer Schnittfläche zwischen dem Substrat 102 und der zweiten Maskenschicht 902 größer als die Breite der Öffnungen innerhalb der zweiten Maskenschicht 902.
  • Die gezahnten Seitenwände 902s können in manchen Ausführungsformen in einem Winkel θh, der ungleich Null ist, zu einer Normallinie 310, die senkrecht zu einer oberen Oberfläche 102u des Substrats 102 ist, ausgerichtet sein. Die eine oder mehr Gräben 302 umfassen gezahnte Seitenwände, die in einem Winkel θh, der ungleich Null ist, zu der Normallinie 310 ausgerichtet sind. Der Winkel θh, der ungleich Null ist, ist in manchen Ausführungsformen größer als der zweite Winkel θ1, der ungleich Null ist. Die Steigung von gegenüberliegenden Seitenwänden der einen oder mehr Gräben 302 kann in manchen Ausführungsformen mit zunehmendem Abstand von der oberen Oberfläche 102u des Substrats zunehmen (abnehmender Winkel θ1 zu der Normallinie 310).
  • Der mehrschrittige Ätzprozess, der zur Ausbildung der Vielzahl von Gräben 302 verwendet wird, kann in manchen Ausführungsformen einen mehrschrittigen Trockenätzprozess umfassen. Der mehrschrittige Trockenätzprozess umfasst eine Vielzahl von Zyklen, die jeweils Schritte zur Aussetzung des Substrats an ein Ätzmittel ausführen, um eine gekrümmte Vertiefung innerhalb des Substrats auszubilden, und um eine Schutzschicht auf dem Substrat darauffolgend auszubilden. Jeder Zyklus der Vielzahl von Zyklen bildet eine gekrümmte Vertiefung innerhalb einer Seitenwand des Substrats 102 aus. Ein erster Zyklus bildet beispielsweise eine erste gekrümmte Vertiefung innerhalb einer Seitenwand aus, ein zweiter Zyklus bildet beispielsweise eine erste gekrümmte Vertiefung innerhalb der Seitenwand aus, die unter der ersten gekrümmten Vertiefung liegt, usw. Das Ätzmittel kann in manchen Ausführungsformen ein Trockenätzmittel umfassen, das eine Chemikalie verwendet, die beispielsweise Tetrafluormethan (CF4), Schwefelhexafluorid (SF6), und/oder Stickstofftrifluorid (NF3) umfasst. Die Schutzschicht kann in manchen Ausführungsformen durch Aussetzen des Substrats an ein Polymergas (z.B. C4F8) ausgebilet werden. Ein erstes Gas kann in manchen Ausführungsformen innerhalb eines Zyklus in eine Bearbeitungskammer eingeführt werden, um eine Ätzung während eines ersten Zeitraumes durchzuführen, die Bearbeitungskammer kann gespült werden, und dann kann ein zweites Gas in die Bearbeitungskammer in-situ (d.h. ohne ein Vakuum zu brechen) eingeführt werden, um eine Schutzschicht während eines späteren Zeitraums auszubilden.
  • Die zweite Maskenschicht 902 kann in manchen Ausführungsformen entfernt werden, nachdem der mehrschrittige Ätzprozess abgeschlossen ist. Die zweite Maskenschicht 902 kann in anderen Ausführungsformen (die nicht gezeigt werden) an ihrer Stelle gelassen werden, nachdem der mehrschrittige Ätzprozess abgeschlossen ist. Zusätzliche Schichten (z.B. Schichten aus leitfähigem Material, Schichten aus dielektrischem Material, ILD-Schichten, usw.) können in solchen Ausführungsformen darauffolgend auf der zweiten Maskenschicht 902 ausgebildet werden.
  • Eine Schicht aus dielektrischem Material 1102 wird, wie in der Querschnittansicht 1100 der 11 entlang der gezahnten Seitenwände der einen oder mehr Gräben 302 konform ausgebildet. Da die Schicht aus dielektrischem Material 1102 entlang der gezahnten Seitenwände konform ausgebildet wird, weist die Schicht aus dielektrischem Material 1102 gezahnte Seitenwände auf. Die Schicht aus dielektrischem Material 304 kann in mehreren Ausführungsformen beispiselsweise ein Oxid oder ein Nitrid umfassen. Die Schicht aus dielektrischem Material 1102 kann in manchen Ausführungsformen unter Verwendung eines Abscheidungsprozesses wie eines PVD (physikalischen Gasphasenabscheidung)-Prozesses, eines CVD (chemischen Gasphasenabscheidung)-Prozesses, eines PE-CVD (plasmaunterstützten physikalischen Gasphasenabscheidung)-Prozesses, eines ALD (Atomlagenabscheidung)-Prozesses, usw. ausgebildet werden. Die Schicht aus dielektrischem Material 1102 kann in anderen Ausführungsformen unter Verwendung eines thermischen Prozesses ausgebildet werden.
  • Die Schicht aus dielektrischem Material 1102 kann in manchen Ausführungsformen ebenfalls entlang einer oberen Oberfläche 102u des Substrats 102 ausgebildet werden. Ein Ätzprozess kann in solchen Ausführungsformen dazu verwendet werden, die Schicht aus dielektrischem Material 1102 auf dem Substrat 102 zu strukturieren. Der Ätzprozess kann das Ausbilden einer Maskenschicht (z.B. einer strukturierten Fotolackschicht, die unter Verwendung eines Litographieprozesses ausgebildet wird) und dann das Ätzen der Schicht aus dielektrischem Material 1102 unter Verwendung der Maskenschicht umfassen. Ein Planarisierungsprozess kann in manchen zusätzlichen Ausführungsformen auf der Schicht aus dielektrischem Material 1102 ausgeführt werden, nachdem die Abscheidung abgeschlossen ist. Der Planarisierungsprozess kann in manchen Ausführungsformen einen CMP (chemisch-mechanisches Polieren)-Prozess umfassen.
  • Eine Schicht aus leitfähigem Material 1202 wird, wie in der Querschnittansicht 1200 der 12 gezeigt, entlang der gezahnten Seitenwände der Schicht aus dielektrischem Material 1102 konform ausgebildet. Da die Schicht aus leitfähigem Material 1202 entlang der gezahnten Seitenwände der Schicht aus dielektrischem Material 1102 konform ausgebildet wird, weist die Schicht aus leitfähigem Material 1202 ebenfalls gezahnte Seitenwände auf. Die Schicht aus leitfähigem Material 1202 kann in mehreren Ausführungsformen ein Metall wie Kupfer, Aluminium, Wolfram, usw. umfassen. Die Schicht aus leitfähigem Material 1202 kann in manchen Ausführungsformen unter Verwendung eines Abscheidungsprozesses (z.B. eines PE-CVD-, CVD-, PVD-, ALD-Prozesses, usw) und/oder eines Beschichtungsprozesses (z.B. galvanische Beschichtung, ungalvanische Beschichtung, usw.).
  • Die Schicht aus leitfähigem Material 1202 kann in manchen Ausführungsformen ebenfalls über oberen Oberflächen des Substrats 102 und der Schicht aus dielektrischem Material 1102 ausgebildet werden. Ein Ätzprozess kann in manchen solchen Ausführungsformen dazu verwendet werden, die Schicht aus leitfähigem Material 1202 zu strukturieren. Ein Planarisierungsprozess (z.B. ein CMP-Prozess) kann in manchen zusätzlichen Ausführungsformen auf der Schicht aus leitfähigem Material 1202 ausgeführt werden, nachdem die Abscheidung abgeschlossen ist.
  • Eine Vielzahl von leitfähigen Kontaktierungen 1304a-1304b werden, wie in der Querschnittansicht 1300 der 13 innerhalb einer dielektrischen Struktur 1302, die über dem Substrat 102 liegt, ausgebildet. Die Vielzahl von leitfähigen Kontaktierungen 1304a-1304b kann in manchen Ausführungsformen durch Abscheiden einer ersten ILD (inter-level-dielectric)-Schicht 1302a über dem Substrat 102 ausgebildet werden. Die erste ILD-Schicht 1302a wird selektiv geätzt, um Kontaktierungslöcher auszubilden. Die Kontaktierungslöcher werden dann mit einem leitfähigen Material (z.B. Wolfram) gefüllt, um die Vielzahl von leitfähigen Kontaktierungen 1304a-1304b auszubilden. Eine Vielzahl von metallischen Verbindungsleitungen 1306 kann darauffolgend in einer zweiten ILD-Schicht 1302b über der ersten ILD-Schicht 1302a ausgebildet werden. Die erste ILD-Schicht 1302a kann in manchen Ausführungsformen durch eine physikalische Gasphasenabscheidungstechnik (z.B. PVD, CVD, PE-CVD, ALD, usw.) abgeschieden werden. Die Vielzahl von leitfähigen Kontaktierungen 1304a-1304b kann in manchen Ausführungsformen unter Verwendung eines Abscheidungsprozesses und/oder eines Beschichtungsprozesses (z.B. galvanische Beschichtung, ungalvanische Beschichtung, usw.) ausgebildet werden.
  • Die 14 zeigt ein Flussdiagramm mancher Ausführungsformen eines Verfahrens 1400 zur Ausbildung eines Tiefgrabenskondensators mit gezahnten Seitenwänden, die eine Vielzahl von gekrümmten Oberflächen aufweisen.
  • Obgleich das Verfahren 1400 nachstehend al eine Reihe von Handlungen oder Ereignissen dargestellt wird, es ist ersichtlich, dass die dargestellte Reihenfolge solcher Handlungen oder Ereignisse nicht einschränkend zu interpretieren ist. Manche Handlungen können beispielsweise in unterschiedlichen Reihenfolgen und/oder gleichzeitig mit anderen Handlungen oder Ereignissen als die, die herin dargestellt und/oder beschrieben werden, stattfinden. Es kann zudem sein, dass nicht alle dargestellten Handlungen erforderlich sein, um einen oder mehr Aspekten oder Ausführungsformen der vorliegenden Beschreibung zu implementieren. Des Weiteren können eine oder mehr der heirin erläuterten Handlungen in einer oder mehr getrennten Handlungen und/oder Phasen ausgeführt werden.
  • Bei 1402 kann in manchen Ausführungsformen ein leitfähiger dotierter Bereich in einem Substrat ausgebildet werden. Die 8 zeigt manche Ausführungsformen einer Querschnittansicht 800, die der Handlung 1402 entspricht.
  • Bei 1404 wird das Substrat selektiv geätzt, um einen Graben auszubilden, der gezahnte innere Oberflächen umfasst, die ein gewelltes Profil aufweist, das eine Vielzahl von gekrümmten Einbuchtungen bildet. Die gezahnten inneren Oberflächen können in manchen Ausführungsformen Seitenwände umfassen, die eine erste Vielzahl von hintereinander verbundenen gekrümmten Einbuchtungen bildet. Die gezahnten inneren Oberflächen können in anderen Ausführungsformen Seitenwände umfassen, die eine Vielzahl von getrennten (d.h. nicht hintereinander verbundenen) verbundenen gekrümmten Einbuchtungen bildet. Die gezahnten inneren Oberflächen können in manchen Ausführungsformen eine Bodenfläche umfassen, die zwischen gegenüberliegenden Seitenwänden verbunden ist, und die eine zweite Vielzahl von gekrümmten Einbuchtungen bildet. Die 9-10 zeigen manche Ausführungsformen von Querschnittansichten 900 und 1000, die der Handlung 1404 entsprechen.
  • Bei 1406 wird eine Schicht aus dielektrisichem Material innerhalb des Grabens ausgebildet. Die 11 zeigt manche Ausführungsformen einer Querschnittansicht 110, die der Handlung 1406 entspricht.
  • Bei 1408 wird eine Schicht aus leitfähigem Material innerhalb des Grabens an einer Stelle ausgebildet, die durch die Schicht aus dielektrischem Material von dem Substrat getrennt ist. Die Schicht aus leitfähigem Material ist durch die Schicht aus dielektrischem Material von dem leitfähigen dotierten Bereich getrennt, um einen Tiefgrabenkondensator innerhalb des Grabens auszubilden. Die 12 zeigt manche Ausführungsformen einer Querschnittansicht 1200, die der Handlung 1408 entspricht.
  • Die Handlungen 1406 und 1408 können in manchen Ausführungsformen iterativ ausgeführt werden, um eine Vielzahl von sich abwechselnden Schichten aus dielektrischem Material und aus leitfähigem Material. Die Vielzahl von Schichten aus dielektrischem Material und/oder aus leitfähigem Material kann in manchen Ausführungsformen dasselbe dielektrische Material und/oder leitfähige Material sein, während die Vielzahl von Schichten aus dielektrischem Material und/oder aus leitfähigem Material kann in anderen Ausführungsformen unterschiedliche dielektrische Materialien und/oder leitfähige Materialien sein
  • Bei 1410 wird eine Metallkontaktierung in einer dielektrischen Struktur über dem Substrat ausgebildet. Die Metallkontaktierung ist mit einer oder mehr Schichten aus dem leitfähigen Material und/oder dem leitfähigen dotierten Bereich elektrisch gekoppelt. Die 13 zeigt manche Ausführungsformen einer Querschnittansicht 1300, die der Handlung 1410 entspricht.
  • Somit betrifft die vorliegende Offenbarung einen integrierten Chip, der einen Tiefgrabenkondensator umfasst, der innerhalb eines Grabens angeordnet ist, wobei der Graben gegenüberliegende gezahnte Seitenwände umfasst, die eine Vielzahl von gekrümmten Oberflächen aufweisen.
  • Die vorliegende Offenbarung betrifft in manchen Ausführungsformen einen integrierten Chip. Der integrierte Chip umfasst ein Substrat, das einen Graben umfasst, der gezahnte Seitenwände umfasst, die eine Vielzahl von gekrümmten Einbuchtungen bilden. Eine Schicht aus dielektrischem Material kleidet die gezahnten Seitenwände konform aus. Eine Schicht aus leitfähigem Material ist durch die Schicht aus dielektrischem Material von dem Substrat getrennt und umfasst Seitenwände, die eine Vielzahl von gekrümmten Vorsprüngen umfassen. Die Schicht aus dielektrischem Material ist als Kondensatordielektrikum zwischen einer ersten Elektrode, welche die Schicht aus leitfähigem Material umfasst, und einer zweiten Elektrode, die innerhalb des Substrats angeordnet ist, konfiguriert.
  • Die vorliegende Offenbarung betrifft in anderen Ausführungsformen einen integrierten Chip. Der integrierte Chip umfasst ein Substrat, das einen Graben umfasst, der gezahnte innere Oberflächen umfasst, der sich von einer oberen Oberfläche des Substrats bis zu einer darunterliegenden Stelle innerhalb des Substrats erstreckt. Der Graben bildet eine Öffnung entlang der oberen Oberfläche des Substrats und einen darunterliegenden Hohlraum, der eine größere Breite als die Öffnung aufweist. Ein leitfähiger dotierter umgibt den Graben. Eine Schicht aus dielektrischem Material kleidet die gezahnten inneren Oberflächen konform aus, und eine Schicht aus leitfähigem Material ist innerhalb des Grabens angeordnet, und ist durch die Schicht aus dielektrischem Material von dem Substrat getrennt.
  • Die vorliegende Offenbarung betrifft in weiteren Ausführungsformen ein Verfahren zur Ausbildung eines Tiefgrabenkondensators. Das Verfahren umfasst das selektive Ätzen eines Substrats, um einen Graben auszubilden, der gezahnte innere Oberflächen umfasst, die eine Vielzahl von gekrümmten Einbuchtungen bilden. Eine Schicht aus dielektrischem Material wird innerhalb des Grabens ausgebildet. Die Schicht aus dielektrischem Material kleidet die gezahnten inneren Oberflächen konform aus. Eine Schicht aus leitfähigem Material wird innerhalb des Grabens und durch die Schicht aus dielektrischem Material von dem Substrat getrennt. Die Schicht aus dielektrischem Material wird dazu eingerichtet, als Kondensatordielektrikum zwischen einer ersten Elektrode, welche die Schicht aus leitfähigem Material umfasst, und einer zweiten Elektrode, die innerhalb des Substrats angeordnet ist, zu wirken.

Claims (18)

  1. Integrierter Chip (100), der Folgendes umfasst: ein Substrat (102), das einen Graben (106) umfasst, der gezahnte Seitenwände (302s) umfasst, die eine Vielzahl von gekrümmten Einbuchtungen (108) bilden; eine Schicht aus dielektrischem Material (110), welche die gezahnten Seitenwände (302s) konform auskleidet; und eine Schicht aus leitfähigem Material (112), die durch die Schicht aus dielektrischem Material (110) von dem Substrat (102) getrennt ist und die Seitenwände (302s) hat, die eine Vielzahl von gekrümmten Vorsprüngen (114) umfassen, wobei die Schicht aus dielektrischem Material (110) als Kondensatordielektrikum zwischen einer ersten Elektrode, welche die Schicht aus leitfähigem Material (112) umfasst, und einer zweiten Elektrode, die innerhalb des Substrats (102) angeordnet ist, konfiguriert ist, wobei eine Bodenfläche (408) des Grabens (106) ein gekrümmtes Profil, das sich zwischen den gezahnten Seitenwänden erstreckt, und mehrere gekrümmte Einbuchtungen (108) umfasst.
  2. Integrierter Chip (100) nach dem vorhergehenden Anspruch, wobei die Tiefen der Vielzahl von gekrümmten Einbuchtungen (108) im Substrat (102) mit zunehmendem Abstand zu einer oberen Oberfläche des Substrats (102) abnehmen.
  3. Integrierter Chip (100) nach einem der vorhergehenden Ansprüche, wobei der Graben (106) eine Öffnung (303), die entlang einer oberen Oberfläche des Substrats (102) angeordnet ist, und einen darunterliegenden Hohlraum, der mit der Öffnung (303) verbunden ist, umfasst; und wobei die Öffnung (303) eine kleinere Breite als der darunterliegende Hohlraum aufweist.
  4. Integrierter Chip (100) nach Anspruch 3, wobei der darunterliegende Hohlraum eine Breite aufweist, die mit abnehmendem Abstand zu der oberen Oberfläche des Substrats (102) zunimmt.
  5. Integrierter Chip (100) nach einem der vorhergehenden Ansprüche, wobei die gezahnten Seitenwände (302s) in einem Winkel zu einer Normallinie (310) ausgerichtet sind, der ungleich null ist, wobei die Normallinie (310) senkrecht zu einer oberen Oberfläche des Substrats (102) steht.
  6. Integrierter Chip (100) nach einem der vorhergehenden Ansprüche, wobei ein Seitenwandwinkel der gezahnten Seitenwände (302s) sich als Funktion der Tiefe des Grabens (106) ändert.
  7. Integrierter Chip (100) nach einem der vorhergehenden Ansprüche, wobei die Vielzahl von gekrümmten Einbuchtungen (108) entlang der Tiefe des Grabens (106) ungleichmäßige Tiefen haben.
  8. Integrierter Chip (100) nach Anspruch 7, wobei die Tiefen der gekrümmten Einbuchtungen (108) im Substrat (102) mit zunehmendem Abstand zu einer oberen Oberfläche des Substrats (102) abnehmen.
  9. Integrierter Chip (100) nach Anspruch 7 oder 8, wobei Steigungen der gezahnten Seitenwände (302s) mit abnehmenden Tiefen der gekrümmten Einbuchtungen (108) zunehmen.
  10. Integrierter Chip (100) nach einem der vorhergehenden Ansprüche, der ferner Folgendes umfasst: einen leitfähigen dotierten Bereich (104), der innerhalb des Substrats (102) angeordnet ist und den Graben (106) umgibt, wobei die zweite Elektrode den leitfähigen dotierten Bereich (104) umfasst.
  11. Integrierter Chip (100) nach einem der vorhergehenden Ansprüche, der ferner Folgendes umfasst: eine zweite Schicht aus dielektrischem Material (504b), welche die Schicht aus leitfähigem Material (112) konform auskleidet; und eine zweite Schicht aus leitfähigem Material (506b), welche die zweite Schicht aus dielektrischem Material (504b) konform auskleidet, wobei die zweite Elektrode die zweite Schicht aus leitfähigem Material (506b) umfasst.
  12. Integrierter Chip (100) nach einem der vorhergehenden Ansprüche, der ferner Folgendes umfasst: eine erste leitfähige Kontaktierung (608a), die innerhalb einer ILD-Schicht (606a) angeordnet ist und mit der ersten Elektrode elektrisch gekoppelt ist; und eine zweite leitfähige Kontaktierung (608b), die innerhalb der ILD-Schicht (606a) angeordnet ist und mit der zweiten Elektrode elektrisch gekoppelt ist.
  13. Integrierter Chip (100), der Folgendes umfasst: ein Substrat (102), das einen Graben (106) umfasst, der gezahnte innere Oberflächen umfasst, der sich von einer oberen Oberfläche (102u) des Substrats (102) bis zu einer darunterliegenden Stelle innerhalb des Substrats (102) erstreckt, wobei der Graben (106) eine Öffnung (303) entlang der oberen Oberfläche des Substrats (102) und einen darunterliegenden Hohlraum, der eine größere Breite als die Öffnung (303) aufweist, bildet, und wobei die gezahnten inneren Oberflächen Seitenwände (302s) umfassen, die eine Vielzahl von halbkreisförmigen Einbuchtungen (108) umfassen; einen leitfähigen dotierten Bereich (104), der den Graben (106) umgibt; eine Schicht aus dielektrischem Material (110), welche die gezahnten inneren Oberflächen konform auskleidet; und eine Schicht aus leitfähigem Material (112), die innerhalb des Grabens (106) angeordnet ist, und die durch die Schicht aus dielektrischem Material (110) von dem Substrat (102) getrennt ist.
  14. Integrierter Chip (100) nach Anspruch 13, wobei eine Bodenfläche (308, 408) des Grabens (106) eine gekrümmte Oberfläche umfasst, die sich zwischen gezahnten Seitenwänden (302s) des Grabens (106) erstreckt, und die eine oder mehrere Einbuchtungen (108) aufweist.
  15. Integrierter Chip (100) nach Anspruch 13 oder 14, wobei der Graben (106) eine erste gezahnte Seitenwand (302s) und eine zweite gezahnte Seitenwand (302s) umfasst; und wobei Seitenwandwinkeln der ersten gezahnten Seitenwand (302s) und der zweiten gezahnten Seitenwand (302s) sich als Funktion der Tiefe des Grabens (106) ändern.
  16. Integrierter Chip (100) nach einem der Ansprüche 13 bis 15, wobei der Graben (106) entlang einer Oberseite des Grabens (106) nach innen gekrümmt ist, so dass das Substrat (102) entlang gegenüberliegender Seiten über dem Graben (106) hervorsteht.
  17. Verfahren (1400) zur Ausbildung eines Tiefgrabenkondensators (101), das Folgendes umfasst: Ausbilden (1402) eines leitfähigen dotierten Bereichs (104) in einem Substrat (102); selektives Ätzen (1404) des Substrats (102), um einen Graben (106) innerhalb des leitfähigen dotierten Bereichs (104) auszubilden, der gezahnte innere Oberflächen umfasst, die eine Vielzahl von gekrümmten Einbuchtungen bilden; Ausbilden (1406) einer Schicht aus dielektrischem Material (110) innerhalb des Grabens (106), wobei die Schicht aus dielektrischem Material (110) die gezahnten inneren Oberflächen konform auskleidet; und Ausbilden (1408) einer Schicht aus leitfähigem Material (112) innerhalb des Grabens (106) und durch die Schicht aus dielektrischem Material (110) von dem Substrat (102) getrennt, wobei die Schicht aus dielektrischem Material (110) dazu konfiguriert wird, als Kondensatordielektrikum zwischen einer ersten Elektrode, welche die Schicht aus leitfähigem Material (112) umfasst, und einer zweiten Elektrode, die innerhalb des Substrats (102) angeordnet ist und den leitfähigen dotierten Bereich (104) umfasst, zu wirken.
  18. Verfahren nach Anspruch 17, wobei die gezahnten inneren Oberflächen Seitenwände (302s) umfassen, die eine Vielzahl von gekrümmten Einbuchtungen (108) und eine Bodenfläche (308) umfassen, wobei die Bodenfläche (308) die Seitenwände (302s) miteinander verbindet und eine zweite Vielzahl von Einbuchtungen (108) umfasst.
DE102016122943.1A 2015-12-29 2016-11-29 Integrierter chip beinhaltend einen tiefgrabenkondensator mit gewelltem profil sowie herstellungsverfahren für letzteren Active DE102016122943B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562272220P 2015-12-29 2015-12-29
US62/272,220 2015-12-29
US201615536859A 2016-11-21 2016-11-21
US15/536,859 2016-11-21

Publications (2)

Publication Number Publication Date
DE102016122943A1 DE102016122943A1 (de) 2017-06-29
DE102016122943B4 true DE102016122943B4 (de) 2024-03-21

Family

ID=59010667

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016122943.1A Active DE102016122943B4 (de) 2015-12-29 2016-11-29 Integrierter chip beinhaltend einen tiefgrabenkondensator mit gewelltem profil sowie herstellungsverfahren für letzteren

Country Status (1)

Country Link
DE (1) DE102016122943B4 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017213631A1 (de) * 2017-08-07 2019-02-07 Robert Bosch Gmbh Mikromechanische Vorrichtung und entsprechendes Herstellungsverfahren

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4906590A (en) 1988-05-09 1990-03-06 Mitsubishi Denki Kabushiki Kaisha Method of forming a trench capacitor on a semiconductor substrate
US6387773B1 (en) 1999-06-30 2002-05-14 Infineon Technologies Ag Method for fabricating trenches having hallows along the trenches side wall for storage capacitors of DRAM semiconductor memories
US20030052088A1 (en) 2001-09-19 2003-03-20 Anisul Khan Method for increasing capacitance in stacked and trench capacitors
US20030143802A1 (en) 2002-01-28 2003-07-31 Nanya Technology Corporation Method of forming a bottle-shaped trench in a semiconductor substrate
US20030205483A1 (en) 2000-11-10 2003-11-06 Albert Birner Method for fabricating trench capacitors for large scale integrated semiconductor memories
US20100258904A1 (en) 2009-04-14 2010-10-14 International Business Machines Corporation Bottle-shaped trench capacitor with enhanced capacitance
US20120199949A1 (en) 2011-02-04 2012-08-09 Qualcomm Incorporated High Density Metal-Insulator-Metal Trench Capacitor
US20140159197A1 (en) 2012-12-11 2014-06-12 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned deep trench capacitor, and method for making the same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4906590A (en) 1988-05-09 1990-03-06 Mitsubishi Denki Kabushiki Kaisha Method of forming a trench capacitor on a semiconductor substrate
US6387773B1 (en) 1999-06-30 2002-05-14 Infineon Technologies Ag Method for fabricating trenches having hallows along the trenches side wall for storage capacitors of DRAM semiconductor memories
US20030205483A1 (en) 2000-11-10 2003-11-06 Albert Birner Method for fabricating trench capacitors for large scale integrated semiconductor memories
US20030052088A1 (en) 2001-09-19 2003-03-20 Anisul Khan Method for increasing capacitance in stacked and trench capacitors
US20030143802A1 (en) 2002-01-28 2003-07-31 Nanya Technology Corporation Method of forming a bottle-shaped trench in a semiconductor substrate
US20100258904A1 (en) 2009-04-14 2010-10-14 International Business Machines Corporation Bottle-shaped trench capacitor with enhanced capacitance
US20120199949A1 (en) 2011-02-04 2012-08-09 Qualcomm Incorporated High Density Metal-Insulator-Metal Trench Capacitor
US20140159197A1 (en) 2012-12-11 2014-06-12 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned deep trench capacitor, and method for making the same

Also Published As

Publication number Publication date
DE102016122943A1 (de) 2017-06-29

Similar Documents

Publication Publication Date Title
DE102019106763B4 (de) Verfahren zum ausbilden einer integrierten schaltungsstruktur und integrierte schaltungsstruktur
DE102016100766B4 (de) Strukturierung von durchkontaktierungen durch mehrfachfotolithografie und mehrfachätzung
DE102013220852B4 (de) Integrierte Schaltungen und Verfahren zum Herstellen von integrierten Schaltungen mit Metall-Gate-Elektroden
DE102014110645B4 (de) Hybrid-Kupferstruktur zur Verwendung in fortgeschrittener Verbindung
DE102009012594B4 (de) Durch-Substrat-Via-Halbleiterkomponenten
DE102017118485A1 (de) Verfahren zum Bilden von Metallschichten in Öffnungen und Vorrichtung zu deren Bildung
DE102019124526B4 (de) Designprozess für ein Herstellungsverfahren eines Halbleiterbauelements
DE102017118475A1 (de) Selbstjustierte abstandshalter und verfahren zu deren herstellung
DE102015114904A1 (de) Struktur und Verfahren zum Ausbilden einer Halbleitervorrichtungsstruktur
DE102011085203B4 (de) Herstellungsverfahren für Halbleiterbauelemente mit Durchgangskontakten
DE102007020268B3 (de) Halbleiterbauelement und Verfahren zum Verhindern der Ausbildung von elektrischen Kurzschlüssen aufgrund von Hohlräumen in der Kontaktzwischenschicht
DE102015108695B4 (de) Ausbilden von Vias um eine Metallleitung herum
DE102010063775B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit selbstjustierten Kontaktbalken und Metallleitungen mit vergrößerten Aufnahmegebieten für Kontaktdurchführungen
DE102011002769B4 (de) Halbleiterbauelement und Verfahren zur Herstellung einer Hybridkontaktstruktur mit Kontakten mit kleinem Aspektverhältnis in einem Halbleiterbauelement
DE102010064289A1 (de) Größenreduzierung von Kontaktelementen und Kontaktdurchführungen in einem Halbleiterbauelement durch Einbau eines zusätzlichen Abschrägungsmaterials
DE102020101253B4 (de) Grabenkondensatorprofil zur verringerung einer substratwölbung und verfahren zum ausbilden eines entsprechenden grabenkondensators
DE102016100323B4 (de) Verringern der Dual-Damascene-Verwerfung in integrierten Schaltkreisstrukturen
DE102013103976A1 (de) Halbleiterbauelement mit selbstausgerichteten Verbindungen und Sperrabschnitten
DE102015119536A1 (de) Kondensatoren mit dielektrischen Barriereschichten und Verfahren zu deren Ausbildung
DE102016101844A1 (de) Interconnect-Struktur, Herstellungsverfahren dafür und Halbleitervorrichtung mit einer solchen Interconnect-Struktur
DE102018221806B4 (de) Verfahren zur herstellung von back-end-of-line-strukturen mit luftspalten
DE102019104627A1 (de) Halbleiter-Bauelement mit selbstjustierten Durchkontaktierungen
DE102019130124A1 (de) Funktionale komponente innerhalb einer verbindungsstruktur einer halbleitervorrichtung und verfahren zum bilden derselben
DE102016122943B4 (de) Integrierter chip beinhaltend einen tiefgrabenkondensator mit gewelltem profil sowie herstellungsverfahren für letzteren
DE102017103464B4 (de) Design für ein metall-gate und einen kontaktstift und verfahren zu deren herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division