TW202036665A - 在選擇性地蝕刻氮化矽間隔物期間改進輪廓控制之方法 - Google Patents

在選擇性地蝕刻氮化矽間隔物期間改進輪廓控制之方法 Download PDF

Info

Publication number
TW202036665A
TW202036665A TW109102842A TW109102842A TW202036665A TW 202036665 A TW202036665 A TW 202036665A TW 109102842 A TW109102842 A TW 109102842A TW 109102842 A TW109102842 A TW 109102842A TW 202036665 A TW202036665 A TW 202036665A
Authority
TW
Taiwan
Prior art keywords
sin
etching
sin layer
layer
reaction chamber
Prior art date
Application number
TW109102842A
Other languages
English (en)
Other versions
TWI749453B (zh
Inventor
翔宇 郭
詹姆士 羅耶
文卡提斯瓦拉Ｒ 佩蘭
納森 斯塔福德
Original Assignee
法商液態空氣喬治斯克勞帝方法研究開發股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 法商液態空氣喬治斯克勞帝方法研究開發股份有限公司 filed Critical 法商液態空氣喬治斯克勞帝方法研究開發股份有限公司
Publication of TW202036665A publication Critical patent/TW202036665A/zh
Application granted granted Critical
Publication of TWI749453B publication Critical patent/TWI749453B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

揭露了循環蝕刻方法，該等方法包括以下步驟：i) 使覆蓋基底上的結構的SiN層在反應腔室中暴露於氫氟碳化物（HFC）的電漿，以形成沈積在該SiN層上的改性該SiN層表面的聚合物層，該HFC具有式Cx Hy Fz ，其中x = 2-5，y > z，該HFC係飽和或不飽和的直鏈或環狀的HFC；ii) 使沈積在該SiN層上的該聚合物層暴露於惰性氣體的電漿，該惰性氣體的電漿除去沈積在該SiN層上的該聚合物層和蝕刻正面上的該SiN層的改性表面；以及iii) 重複步驟i) 和ii) 直至該蝕刻正面上的該SiN層被選擇性地除去，從而形成基本上豎直式直的SiN間隔物，該間隔物包括在該結構的側壁上的該SiN層。

Description

在選擇性地蝕刻氮化矽間隔物期間改進輪廓控制之方法
揭露了在半導體應用中用於間隔物圖案化的循環原子層蝕刻（ALE）方法。特別地，揭露了用於使用氫氟碳化物（HFC）氣體形成豎直式直的氮化矽（SiN）間隔物的循環ALE製程。所揭露的HFC氣體具有式Cx Hy Fz （其中x = 2-5，y > z，係飽和或不飽和的直鏈或環狀的）以選擇性地電漿蝕刻SiN。
持續縮小半導體器件的尺寸給半導體製造製程帶來了越來越多的挑戰。對於低於14 nm的技術節點，最關鍵的步驟之一係間隔物蝕刻。它需要完美的各向異性蝕刻（沒有臨界尺寸（CD）損失），而不損傷或消耗暴露的材料（像矽和氧化矽）。這通常是藉由使用基於氟碳化物的化學過程的電漿蝕刻進行的。然而，在與先進技術節點相關聯的縱橫比增加的情況下，常規蝕刻製程不再允許達到蝕刻規格如輪廓控制（例如，底腳和表面粗糙度）、對下面的層無損傷、CD控制等。
在工業中，用於SiN蝕刻的標準蝕刻製程係與氧化劑和/或稀有氣體組合的HFC，例如，與氧化劑（例如O2 ）、稀有氣體（例如Ar或He）、偶爾和附加的含F或H的氣體（例如CH4 或CF4 ）組合的CH3 F。然而，難以管理在蝕刻選擇性、輪廓控制和對下面的層的損傷之間的權衡。關於SiN蝕刻的先前專利聲稱使用不同的HFC以選擇性地蝕刻SiN間隔物但關於輪廓控制沒有可量化的資訊。
授予Chang等人的US 20130105916 A1揭露了一種高選擇性氮化物蝕刻製程，該製程包括使用HFC電漿的SiNx 的各向異性蝕刻，以在不同厚度的SiNx 、SiO2 和Si上形成HFC聚合物。該製程係使用HFC的SiNx 的選擇性蝕刻，該HFC具有式Cx Hy Fz ，其中x = 3-6，y > z，係飽和或不飽和的直鏈或環狀的。但Chang等人沒有揭露關於輪廓控制的任何討論，如底腳控制。Chang等人揭露的蝕刻製程不是循環製程。
授予Suzuki等人的US 20110068086 A1揭露了一種在平面晶圓上的電漿蝕刻方法，該方法包括使用僅為飽和分子直鏈或環狀的HFC（Cx Hy Fz ，x = 3-5，y > z）來電漿蝕刻目標。更具體地，Suzuki等人揭露了藉由利用特定HFC在電漿條件下在平面晶圓而不是含有半導體結構的圖案化晶圓上對於SiO2 選擇性地蝕刻SiNx 。如實例中所示，Suzuki等人使用2,2-二氟-正丁烷來蝕刻SiN平面晶圓和SiO平面晶圓。
授予Metz等人的美國專利8,501,630或US 20120077347 A1揭露了一種用於選擇性地蝕刻基底的電漿蝕刻方法。電漿蝕刻製程使用具有含有C、H和F的製程氣體和不含氧的添加劑氣體的製程組成物。製程氣體包括CH3 F、CHF3 、CH2 F2 、或其兩種或更多種的任何組合。Metz等人揭露的電漿蝕刻製程不是循環製程。
授予Kajiwara的US 20010005634 A1揭露了一種使用CH2 F2 作為蝕刻氣體藉由高選擇性蝕刻SiN超過SiO2 用於形成接觸孔洞的乾式蝕刻方法。
授予Brink等人的US 20130105996揭露了一種用於包括在堆疊中的含氮介電層的低能量蝕刻製程，該堆疊從底部到頂部包括在基底上形成的含氮介電層、互連級介電材料層、和硬掩模層。使用HFC（具有Cx Hy Fz ，x = 3-6，y > z）將含氮介電層電漿蝕刻。Brink等人對Si或SiO2 的選擇性保持顯著。
授予Posseme等人的US 20140273292 A1揭露了形成SiN間隔物的方法，該等方法包括以下步驟：將SiN層沈積在暴露的含矽層和設置在基底頂上的至少部分形成的閘極堆疊的頂上；藉由將SiN層暴露於基本上不含氟的含氫或氦的電漿來改性SiN層的一部分；以及藉由進行濕清潔製程除去SiN層的改性部分以形成SiN間隔物。在一個實施方式中，Posseme等人揭露了使用含HFC的氣體如CH2 F2 、CH4 、CHF3 來蝕刻SiN層。
授予Gupta等人的US 20150270140 A1揭露了用於蝕刻膜的原子層或循環電漿蝕刻化學過程和製程，該等膜包括Si、Ti、Ta、W、Al、Pd、Ir、Co、Fe、B、Cu、Ni、Pt、Ru、Mn、Mg、Cr、Au、其合金、其氧化物、其氮化物、及其組合。實例包括使用Cl2 和乙醇（EtOH）的Fe和Pd蝕刻，使用Cl2 和乙醯丙酮化物（Acac）的Ni、Co、Pd、或Fe蝕刻。
授予Zhou等人的US 20160293438 A1揭露了具有改進的輪廓控制的循環間隔物蝕刻製程，但該方法係基於NF3 /NH3 電漿，而不是基於HFC氣體。
授予Sherpa等人的WO 2018/044713 A1揭露了一種準原子層蝕刻SiN的方法，該方法包括第一步驟：製程氣體含有H和視需要稀有氣體；H2 、或H2 和Ar；第二步驟：製程氣體含有N、F、O和視需要惰性元素NF3 、O2 和Ar。
授予Ranjan等人的US 9318343 B2揭露了一種用於改進在SiN間隔物蝕刻期間的蝕刻選擇性的方法，該方法包括使用含有HFC氣體（表示為Cx Hy Fz ，其中x、y、和z非零）的製程氣體來蝕刻和氧化SiN間隔物和矽（如多晶矽）的循環製程。Renjan等人揭露的HFC係CH3 F。Ranjan等人未提到間隔物的輪廓，如間隔物的底腳和表面粗糙度。
發現適用於改進對蝕刻含矽間隔物（如SiN間隔物）的輪廓控制的新的且新穎的蝕刻組分係具有挑戰性的，由於它們用於蝕刻含矽間隔物的應用必須滿足蝕刻輪廓的要求，如蝕刻後較小底腳至沒有底腳、較少氟化物形成至沒有氟化物形成、光滑的間隔物表面等。因此，需要提供此類蝕刻組分以滿足該等要求。
揭露了一種循環蝕刻方法，該方法包括以下步驟：i) 使覆蓋基底上的結構的SiN層在反應腔室中暴露於氫氟碳化物（HFC）的電漿，以形成沈積在該SiN層上的改性該SiN層表面的聚合物層，該HFC具有式Cx Hy Fz ，其中x = 2-5，y > z，該HFC係飽和或不飽和的直鏈或環狀的HFC；ii) 使沈積在該SiN層上的該聚合物層暴露於惰性氣體的電漿，該惰性氣體的電漿除去沈積在該SiN層上的該聚合物層和蝕刻正面上的該SiN層的改性表面；以及iii) 重複步驟i) 和ii) 直至覆蓋在該蝕刻正面上的該SiN層被除去，從而形成豎直式直的SiN間隔物，該等間隔物具有覆蓋在該等結構的側壁上的該SiN層。
還揭露了一種用於形成豎直式直的SiN間隔物的循環蝕刻方法，該方法包括以下步驟：i) 使覆蓋基底上的結構的SiN層在反應腔室中暴露於氫氟碳化物（HFC）的電漿，以形成沈積在該SiN層上的改性該SiN層表面的聚合物層，該HFC具有式Cx Hy Fz ，其中x = 2-5，y > z，該HFC係飽和或不飽和的直鏈或環狀的HFC；ii) 使沈積在該SiN層上的該聚合物層暴露於惰性氣體的電漿，該惰性氣體的電漿除去沈積在該SiN層上的該聚合物層和蝕刻正面上的該SiN層的改性表面；以及iii) 重複步驟i) 和ii) 直至覆蓋在該蝕刻正面上的該SiN層被除去，從而形成豎直式直的SiN間隔物，該等間隔物具有覆蓋在該等結構的側壁上的該SiN層。
還揭露了一種用於形成豎直式直的SiN閘極間隔物的循環蝕刻方法，該方法包括以下步驟：i) 使覆蓋基底上的閘極堆疊的SiN層在反應腔室中暴露於選自由C2 H5 F和C3 H7 F組成的組的氫氟碳化物（HFC）的電漿，以形成沈積在該SiN層上的改性該SiN層表面的聚合物層；ii) 使沈積在該SiN層上的該聚合物層暴露於惰性氣體的電漿，該惰性氣體的電漿除去沈積在該SiN層上的該聚合物層和蝕刻正面上的該SiN層的改性表面；以及iii) 重複步驟i) 和ii) 直至覆蓋在該蝕刻正面上的該SiN層被除去，從而形成豎直式直的SiN閘極間隔物，該等間隔物具有覆蓋在該等閘極堆疊的側壁上的該SiN層。
所揭露的方法中的任一種可包括以下方面中的一項或多項： ● 在步驟i) 之後進一步包括以下步驟： 將該反應腔室抽至真空； 用N2 吹掃該反應腔室； 將該反應腔室抽至該真空；以及 將該惰性氣體引入該反應腔室中以生成該惰性氣體的電漿； ● 在步驟ii) 之後進一步包括以下步驟： 將該反應腔室抽至真空； 用N2 吹掃該反應腔室； 將該反應腔室抽至該真空；以及 將該HFC引入該反應腔室中以生成該HFC的電漿； ● 使該SiN層暴露於該HFC和該惰性氣體的氣體混合物的電漿； ● 該閘極堆疊的側壁上的該SiN層的至少大部分未被除去； ● 該閘極堆疊的側壁上的該SiN層的厚度的小於10%被除去； ● 該閘極堆疊的側壁上的該SiN層的厚度的小於5%被除去； ● 該閘極堆疊的側壁上的該SiN層的厚度的小於1%被除去； ● 該閘極堆疊的側壁上的該SiN層的厚度沒有可測量的減少產生； ● 該惰性氣體選自N2 、Ar、Kr或Xe； ● 該惰性氣體係Ar； ● 該HFC係C2 H5 F； ● 該HFC係C3 H7 F； ● 該基底包含含矽材料； ● 該基底係矽； ● 該結構係閘極堆疊； ● 該HFC電漿與SiN互相作用以形成富含C的聚合物（C : F > 1）； ● 該富含C的聚合物係沈積在該SiN層頂部上的聚合物層； ● 該HFC選擇性地蝕刻該SiN層超過該等結構； ● 該HFC選擇性地蝕刻該SiN層超過該基底； ● SiN相對於該等結構的無限選擇性； ● SiN相對於該等閘極堆疊的無限選擇性； ● SiN對p-Si、SiO、SiON和SiCN的無限選擇性； ● 應用了ALE過蝕刻配方； ● 該ALE過蝕刻配方在從大約10% ALE過蝕刻至大約200% ALE過蝕刻的範圍內； ● 該ALE過蝕刻配方在從大約50% ALE過蝕刻至大約200% ALE過蝕刻的範圍內； ● 以在從大約1 sccm至大約10 slm的範圍內的流速將該HFC氣體引入該反應腔室中； ● 以在從大約1 sccm至大約100 sccm的範圍內的流速將該HFC氣體引入該反應腔室中； ● 以在從大約1 sccm至大約10 slm的範圍內的流速將該惰性氣體引入該反應腔室中； ● 以在從大約10 sccm至大約200 sccm的範圍內的流速將該惰性氣體引入該反應腔室中； ● 該反應腔室具有在從大約1毫托至大約50托的範圍內的壓力； ● 該反應腔室具有在從大約1毫托至大約10托的範圍內的壓力； ● 該反應腔室具有在從大約300毫托至大約1托的範圍內的壓力； ● 該腔室中的基底溫度在從大約-110°C至大約2000°C的範圍內； ● 該腔室中的基底溫度在從大約-20°C至大約1000°C的範圍內； ● 該腔室中的基底溫度在從大約25°C至大約700°C的範圍內； ● 該腔室中的基底溫度在從大約25°C至大約500°C的範圍內； ● 該腔室中的基底溫度在從大約25°C至大約50°C的範圍內； ● 該反應腔室壁溫度在從大約25°C至大約100°C的範圍內； ● 該電漿製程時間從0.01 s至10000 s變化； ● 該電漿製程時間從1 s至30 s變化； ● N2 吹掃時間從1 s至10000 s變化； ● N2 吹掃時間從10 s至60 s變化； ● 在該SiN間隔物與該基底之間的每個拐角處形成較小底腳至沒有底腳； ● 該SiN層和該基底的最近處留下較少多餘材料至沒有多餘材料； ● 在該等豎直式直的SiN間隔物和該蝕刻正面上沒有留下氟化物殘留物； ● 與該循環蝕刻之前的那些相比，該循環蝕刻之後的該等豎直式直的SiN間隔物的表面和該蝕刻正面的表面上的表面粗糙度得到改進； ● 除去該聚合物層係離子轟擊製程； ● 進一步包括添加含氧氣體的步驟；並且 ● 該含氧氣體選自由以下各項組成之群組：O2 、O3 、CO、CO2 、NO、NO2 、N2 O、SO2 、COS、H2 O及其組合。
還揭露了具有式Cx Hy Fz 的HFC蝕刻氣體，其中x = 2-5，y > z。所揭露的HFC蝕刻氣體包括以下方面中的一項或多項： ● 該HFC係飽和或不飽和的直鏈或環狀的HFC； ● 具有按體積計大於大約99%的純度； ● 具有按體積計大於大約99.9%的純度； ● 含有按體積計小於1%的痕量氣體雜質； ● 該等痕量氣體雜質包含水； ● 該等痕量氣體雜質包含CO2 ； ● 該等痕量氣體雜質包含N2 ；並且 ● 該HFC蝕刻氣體具有小於20 ppmw的水含量。符號和命名法
以下詳細說明和申請專利範圍利用了本領域中通常眾所周知的許多縮寫、符號和術語，並且包括：
如本文所使用，不定冠詞「一個/一種（a或an）」意指一個/一種或多個/多種。
如本文所使用，在正文或申請專利範圍中的「約（about）」或「大約（around或approximately）」意指所述值的 ± 10%。
如本文所使用，在正文或申請專利範圍中的「室溫」意指從大約20°C至大約25°C。
術語「晶圓」或「圖案化晶圓」係指在基底上具有含矽膜的堆疊並且在所形成的含矽膜的堆疊上具有圖案化硬掩模層以用於圖案蝕刻的晶圓。
術語「基底」係指在其上進行製程的一種或多種材料。基底可以是指具有在其上進行製程的一種或多種材料的晶圓。基底可以是在半導體、光伏、平板或LCD-TFT器件製造中使用的任何合適的晶圓。基底還可具有從先前的製造步驟已經沈積在其上的一個或多個不同材料層。例如，晶圓可以包括矽層（例如，結晶的、無定形的、多孔的等）、含矽層（例如，SiO2 、SiN、SiON、SiCOH等）、含金屬層（例如，銅、鈷、釕、鎢、鉑、鈀、鎳、釕、金等）或其組合。此外，基底可以是平面的或圖案化的。基底可以是有機圖案化的光致抗蝕劑膜。基底可以包括用作MEMS、3D NAND、MIM、DRAM或FeRam器件應用中的介電材料（例如，基於ZrO2 的材料、基於HfO2 的材料、基於TiO2 的材料、基於稀土氧化物的材料、基於三元氧化物的材料等）的氧化物層或用作電極的基於氮化物的膜（例如，TaN、TiN、NbN）。熟悉該項技術者將認識到，本文所使用的術語「膜」或「層」係指放置或鋪展在表面上的一定厚度的一些材料並且該表面可為溝槽或線。貫穿本說明書和申請專利範圍，晶圓和其上的任何相關層稱為基底。
術語「圖案蝕刻」或「圖案化蝕刻」係指蝕刻非平面結構，如在圖案化硬掩模層下方的含矽膜的堆疊。
如本文所使用，術語「蝕刻（etch或etching）」係指各向同性蝕刻製程和/或各向異性蝕刻製程。各向同性蝕刻製程涉及蝕刻化合物與基底之間的化學反應，從而導致基底上的部分材料被除去。這種類型的蝕刻製程包括化學乾式蝕刻、氣相化學蝕刻、熱乾式蝕刻等。各向同性蝕刻製程在基底中產生橫向或水平蝕刻輪廓。各向同性蝕刻製程在基底中預先形成的孔的側壁上產生凹槽或水平凹槽。各向異性蝕刻製程除去僅垂直於基底表面的材料，從而進行掩模圖案的精確轉移。乾式蝕刻製程可以是電漿蝕刻製程。電漿係其中顯著百分比的原子或分子被電離的任何氣體。電漿可以是由CCP系統生成的電容耦合電漿（CCP），該系統基本上由放置在反應器中的兩個以小距離隔開的金屬電極組成。典型的CCP系統由單個射頻（RF）電源驅動。兩個電極之一連接到電源，並且另一個接地。當電極之間產生電場時，原子被電離並釋放電子。氣體中的電子被RF場加速，並且可以藉由碰撞而直接或間接地電離氣體，從而產生次級電子。電漿還可以是由ICP系統生成的電感耦合電漿（ICP）或變壓器耦合電漿（TCP），其中能量是藉由電磁感應（即，藉由時變磁場）產生的電流供應的。ICP放電具有相對高的電子密度，大約1015 cm-3 。結果係，ICP放電在需要高密度電漿（HDP）的情況下具有廣泛的應用。ICP放電的另一個益處係它們相對沒有污染，因為電極完全在反應腔室的外面。電漿蝕刻製程在基底中產生豎直蝕刻輪廓。電漿蝕刻製程在基底中產生豎直孔、溝槽、通道孔洞、閘極溝槽、階梯式接點、電容器孔洞、接觸孔洞等。
術語「100%蝕刻」意指ALE製程徹底地穿過其厚度蝕刻材料。術語「過蝕刻」意指即使在蝕刻穿過材料之後也繼續ALE製程。例如，在所揭露的方法中，如果一種ALE配方對於SiN層具有1 nm/循環的蝕刻速率並且SiN層具有10 nm的厚度，則需要10個循環來完全蝕刻穿過10 nm厚的SiN。這意指100%蝕刻。如果將蝕刻循環設置為大於10個循環來蝕刻SiN層，則ALE係「過蝕刻」。例如，如果設置15個蝕刻循環來蝕刻SiN層，則蝕刻製程為50%過蝕刻。如果設置20個蝕刻循環來蝕刻SiN層，則蝕刻製程為100%過蝕刻。
術語「沈積（deposit）」或「沈積（deposition）」係指一系列製程，其中原子或分子水平的材料作為薄層從氣態（蒸氣）到固態沈積在晶圓表面或基底上。在製程中涉及化學反應，該等化學反應在產生反應氣體的電漿之後發生。電漿可以是如上所述的CCP，通常由兩個電極之間（它們之間的空間填充有反應氣體）的射頻（RF）（交流電（AC））或直流電（DC）放電產生。沈積方法可以包括原子層沈積（ALD）和化學氣相沈積（CVD）。
術語「掩模」係指抵抗蝕刻的層。硬掩模層可位於待蝕刻的層的上方。
術語「縱橫比」係指溝槽（或孔）的高度與溝槽的寬度（或孔的直徑）的比率。
術語「選擇性」意指一種材料的蝕刻速率與另一種材料的蝕刻速率的比率。術語「選擇性的蝕刻（selective etch）」或「選擇性地蝕刻（selectively etch）」意指蝕刻一種材料多於另一種材料，或換言之，在兩種材料之間具有大於或小於1 : 1的蝕刻選擇性。
在本文中需注意，術語「膜」和「層」可以互換使用。應理解的是，膜可以對應於層或者與層相關，並且層可以是指膜。此外，熟悉該項技術者將認識到，本文所使用的術語「膜」或「層」係指放置或鋪展在表面上的一定厚度的一些材料並且該表面可在從與整個晶圓一樣大至與溝槽或線一樣小的範圍內。
在本文中需注意，術語「蝕刻化合物」和「蝕刻氣體」在蝕刻化合物在室溫和環境壓力下呈氣態時可以互換使用。應理解的是，蝕刻化合物可以對應於蝕刻氣體或者與蝕刻氣體相關，並且該蝕刻氣體可以是指該蝕刻化合物。
本文中使用元素週期表的元素的標準縮寫。應理解，可藉由這些縮寫提及元素（例如，Si是指矽，N是指氮，O是指氧，C是指碳，H是指氫，F是指氟等）。
提供了由化學文摘服務社（Chemical Abstract Service）指定的唯一的CAS登記號（即「CAS」）以識別所揭露的特定分子。
請注意，含矽膜，如SiN和SiO，貫穿本說明書和申請專利範圍列出，而不提及其適當的化學計量學。含矽膜可以包括純矽（Si）層，如結晶Si、多晶矽（p-Si或多晶Si）、或無定形矽；氮化矽（Sik Nl ）層；或氧化矽（Sin Om ）層；或其混合物，其中k、I、m和n在從0.1至6的範圍內（包括端點）。較佳的是，氮化矽係Sik Nl ，其中k和I各自在從0.5至1.5的範圍內。更較佳的是，氮化矽係Si3 N4 。在本文中，以下描述中的SiN可以用於表示含Sik Nl 的層。較佳的是，氧化矽係Sin Om ，其中n在從0.5至1.5的範圍內並且m在從1.5至3.5的範圍內。更較佳的是，氧化矽係SiO2 。在本文中，以下描述中的SiO可以用於表示含Sin Om 的層。含矽膜還可以是基於氧化矽的介電材料，如基於有機物或基於氧化矽的低-k 介電材料，如應用材料公司（Applied Materials, Inc.）的Black Diamond II或III材料（具有式SiOCH）。含矽膜還可以包括Sia Ob Nc ，其中a、b、c在從0.1至6的範圍內。含矽膜還可以包括摻雜劑，如B、C、P、As和/或Ge。
在本文中範圍可以表述為從約一個具體值和/或到約另一個具體值。當表述此範圍時，應理解，另一個實施方式係從所述一個具體值和/或到所述另一個具體值，以及在所述範圍內的所有組合。
在本文中對「一個實施方式」或「實施方式」的提及意指關於該實施方式描述的特定特徵、結構或特性可以包括在本發明的至少一個實施方式中。說明書中不同地方出現的短語「在一個實施方式中」不一定全部係指同一個實施方式，單獨的或替代性的實施方式也不一定與其他實施方式互斥。上述情況也適用於術語「實施」。
揭露了在半導體應用中具有高選擇性的用於在含Si基底上形成氮化矽（SiN）間隔物的改進輪廓控制的方法。所揭露的方法應用使用HFC的電漿和稀有氣體的電漿的循環原子層蝕刻（ALE）製程，以選擇性地蝕刻SiN層超過被SiN層和/或下面的含Si層（例如，基底）覆蓋的結構。在此，結構可以是閘極或閘極堆疊。
所揭露的方法對形成SiN間隔物具有顯著改進的輪廓控制。所形成的SiN間隔物的關鍵特性包括SiN對下面的含Si層如多晶Si（或Si）和SiO2 的高選擇性。所形成的SiN間隔物的關鍵特性還包括，即使當使用過蝕刻配方時，對下面的含Si層也沒有化學損傷，SiN層和基底的最近處有較少多餘材料至沒有多餘材料，間隔物的底部邊緣處有較小底腳至沒有底腳，在間隔物的側壁上沒有留下F殘留物等。
在半導體應用中，間隔物是藉由CVD或ALD在如柵極或柵極堆疊的結構上沈積的一層材料，用於將金屬氧化物半導體場效應電晶體（MOSFET）中的柵極觸點以及源極和漏極觸點隔離。材料可以是SiN等。間隔物使閘極堆疊的側壁鈍化。所揭露的方法可以應用於半導體應用中的任何類型的間隔物，包括閘極間隔物，具有自對準雙重圖案化（SADP）間隔物、自對準四重圖案化（SAQP）間隔物的圖案化間隔物等。在此，閘極堆疊可以是數位開關、隨機存取記憶體（RAM）、放大器、基於場效應電晶體的生物感測器（BioFET）、DNA場效應電晶體（DNAFET）、鐵電的、磁性的、電解質的等。更具體地，閘極堆疊可以是高k閘極堆疊，包括快閃記憶體（如3D NAND和NOR）、矽-氧化物-氮化物-氧化物-矽（SONOS）、包括全域應變和局部應變的應變介面、鐵電閘極堆疊、電解質介面等。
圖 1a 至圖 1c 展示了在下面的基底上的示例性SiN間隔物形成的示例性截面側視圖。圖 1a 示出了用於產生SiN間隔物而形成的溝槽圖案（但不限於）。在基底102 的頂部上形成SiN覆蓋的結構10 和12 。可以在基底102 的頂部上形成多個SiN覆蓋的結構，但是僅示出了兩個結構10 和20 。基底102 可以是由含Si材料（如Si、多晶Si、SiO2 等）構成的FinFET（鰭式場效應電晶體）基底。數字104 表示覆蓋基底102 上的結構106 的SiN層。結構106 （在本領域中也稱為柱形物）可以是被SiN層104 覆蓋的閘極堆疊。在理想情況下，應除去水平覆蓋蝕刻正面（結構106 的頂部或柱形物的頂部以及基底102 的頂部或溝槽的底部）的SiN層，並且在結構106 上應獲得豎直式直的且均勻的SiN側壁（在底部拐角處具有較小底腳至沒有底腳）。在此，「a1 」和「a2 」表示在結構或閘極堆疊的不同高度處的側壁104 上的SiN層的厚度。「a1 」的高度可靠近柱形物的頂部，例如，在柱形物的頂部下方在結構106 的總高度的約1/3高度處；「a2 」可在靠近基底102 的高度處，在基底102 上方在結構106 的總高度的約1/3高度處。由於SiN層104 下的結構106 可能在與基底102 相鄰的底部處彎曲（未示出），因此「a2 」的值可能小於具有豎直式直的SiN間隔物的「a1 」的值。「b」和「c」分別表示在結構106 的頂部和基底102 的頂部上的SiN層的厚度。在此，「b」和「c」係蝕刻正面的厚度。此外，「c」還可以表示在除去SiN層之後基底102 的除去厚度。在這種情況下，「c」可以是負值。如在圖 1b 中示出的，呈現了理想的SiN間隔物蝕刻結果，其中形成了覆蓋在結構206 上的豎直式直的且均勻的SiN側壁204 ，並且在蝕刻正面上的水平覆蓋結構206 的頂部和基底202 的頂部的SiN層被除去。然而，實際的間隔物蝕刻製程常常具有在SiN層和基底的最近處留下的多餘材料，從而在間隔物的底部處產生底腳308 ，如在圖 1c 中示出的。在此，與基底302 相鄰的底腳308 的水平長度「d」被定義為表示底腳大小。
所揭露的用於控制在含Si基底上形成的SiN間隔物的蝕刻輪廓的循環ALE製程克服了製造SiN間隔物時底腳的不足。所揭露的用於控制在含Si基底上形成的SiN間隔物的蝕刻輪廓的循環ALE製程還產生了豎直式直的間隔物，當製造SiN間隔物時沒有逐漸變細。所揭露的循環ALE製程在一個ALE循環中包括表面改性步驟或沈積步驟和表面除去步驟或蝕刻步驟。在表面改性步驟期間，在反應腔室中將改性SiN層表面的聚合物薄層沈積在SiN層的表面上（參見圖 1a ，SiN層104 ）。聚合物薄層藉由HFC氣體的電漿或HFC氣體和惰性氣體（如N2 、Ar、Kr、Xe，較佳的是為Ar）的氣體混合物的電漿形成。HFC氣體與SiN層表面上的材料SiN反應，形成聚合物薄層，該薄層係富含C的聚合物（C : F > 1）並且還被稱為在SiN層表面上的改性表面層，其中在聚合物薄層與SiN層表面之間的中間層處形成化學鍵。在表面除去步驟，由純惰性氣體（例如，Ar）電漿藉由高能離子轟擊濺射改性表面層來蝕刻或除去改性表面層，這些是高度揮發性的並且可能從腔室中泵出。在表面除去步驟之後，重複表面改性步驟，形成循環ALE製程。在循環ALE的情況下，可以應用ALE過蝕刻配方以進一步除去在蝕刻正面上的SiN層，SiN相對於該等結構或閘極堆疊具有無限選擇性。ALE過蝕刻配方可以在從大約10% ALE過蝕刻至大約200% ALE過蝕刻、較佳的是從大約50% ALE過蝕刻至大約200% ALE過蝕刻的範圍內。該等製程可以循環，並且使能夠逐步除去材料，這增加圖案保真度並使SiN間隔物的底腳最小化。在表面改性步驟與表面除去步驟之間或在沈積步驟和蝕刻步驟之後，應用N2 吹掃步驟。N2 吹掃步驟包括在N2 吹掃步驟之前將HFC氣體泵出反應腔室的抽真空步驟以及在N2 吹掃步驟之後將N2 泵出反應腔室的抽真空步驟。
理想的循環ALE製程係基於自限制反應，這意指反應物僅與基底上可用的表面位點反應，同時保持底層完整。ALE製程條件可以藉由追蹤關於反應物流速和暴露時間的自限制性質來優化。在每個步驟結束時使用恒定的N2 吹掃以從系統中消除過多的蝕刻劑，以避免任何協同反應。
參照圖 2 ，在所揭露的ALE製程的一個循環中，在步驟1中，由HFC氣體和Ar的氣體混合物形成的電漿蝕刻氣體在反應腔室中SiN層的表面上沈積聚合物薄層。然後在步驟2中藉由純惰性氣體（例如Ar）電漿來蝕刻或除去聚合物薄層。在每個步驟之後，反應腔室都會經歷泵送/N2 吹掃/泵送製程，該製程包括將反應腔室抽至真空，將N2 填充入反應腔室中以進行吹掃並將反應腔室再次抽至真空，然後進行下一步驟。
所揭露的循環ALE方法可以包括使用HFC氣體（具有式Cx Hy Fz ，其中x = 2-5，y > z，係飽和或不飽和的直鏈或環狀的）以選擇性地電漿蝕刻SiN。HFC電漿與SiN相互作用，形成富含C的聚合物（C : F > 1），該聚合物沈積在形成聚合物層的SiN層的頂部上。所揭露的HFC氣體可以用於在電漿腔室中與惰性氣體混合以選擇性地蝕刻聚合物層以及還有SiN層的單原子層。因此，形成具有改進的輪廓控制的SiN間隔物，如高選擇性、最小化的底腳、有限的氟形成以及SiN間隔物的光滑表面。惰性氣體可以是Ar、Kr和Xe。較佳的是，Ar。
用於在SiN層上形成聚合物層的所揭露的HFC氣體可包括以下HFC氣體，即氟乙烷C2 H5 F（CAS#353-36-6）和1-氟丙烷C3 H7 F（CAS#460-13-9）。使用該等HFC氣體在電漿腔室中與惰性氣體混合，以在SiN層上沈積聚合物層。在聚合物層與SiN層之間形成中間層以改性SiN層的表面。然後，惰性氣體（如Ar）的電漿也選擇性地除去聚合物層和中間層。這相當於除去SiN層的單原子層。以這種方式，形成具有改進的輪廓控制的SiN間隔物，如高選擇性、最小化的底腳、有限的氟形成以及SiN間隔物的光滑表面。惰性氣體可以是Ar、Kr和Xe，較佳的是Ar。
藉由除去關鍵雜質N2 、COx 、SOx 、H2 O等，所揭露的HFC氣體以大於99% v/v的純度、較佳的是以大於99.9% v/v的純度提供。
所揭露的HFC氣體含有按體積計小於1%的痕量氣體雜質，其中按體積計小於150 ppm的雜質氣體，如N2 和/或H2 O和/或CO2 ，包含在所述痕量氣態雜質中。較佳的是，電漿蝕刻氣體中的水含量係按重量計小於20 ppmw。可藉由蒸餾和/或使氣體或液體穿過合適的吸附劑（如4Å分子篩）產生經純化的產物。
所揭露的循環ALE方法包括提供其中設置有基底的電漿加工腔室。電漿加工腔室可以是進行蝕刻方法的器件內的任何附件或腔室，如並且但不限於用於電漿蝕刻的任何腔室或附件，如反應性離子蝕刻（RIE）、具有單頻或多頻RF源的電容耦合電漿（CCP）、電感耦合電漿（ICP）、電子迴旋共振（ECR）、微波電漿反應器、遠程電漿反應器、脈衝電漿反應器、或其他類型的能夠選擇性地除去含矽膜的一部分或產生活性物質的蝕刻系統。較佳的腔室係CCP腔室。
熟悉該項技術者將認識到，不同的電漿反應腔室設計提供不同的電子溫度控制。合適的可商購的電漿反應腔室包括但不限於以商標eMAXTM 出售的應用材料公司磁增強的反應性離子蝕刻器或以商標2300® FlexTM 出售的拉姆研究公司（Lam Research）雙重CCP反應性離子蝕刻器介電蝕刻產品家族。以這樣的電漿反應腔室中的RF功率可以被脈衝化以控制電漿特性，並且從而進一步改進蝕刻性能（選擇性和損傷）。
可以將含氧氣體引入反應腔室中以消除高聚合物沈積或減少高聚合物沈積的厚度。含氧氣體包括但不限於氧化劑如O2 、O3 、CO、CO2 、NO、NO2 、N2 O、SO2 、COS、H2 O及其組合。已知向電漿化學過程中添加氧氣或含氧氣體增加電漿物質的F/C比並減少聚合物形成（參見，例如授予Hung等人的US 6387287）。所揭露的HFC氣體和含氧氣體可在引入反應腔室之前混合在一起。
可替代地，向腔室中連續地引入含氧氣體並且向腔室中以脈衝形式引入所揭露的HFC氣體。含氧氣體占引入腔室中的混合物的在按體積計大約0.01%與按體積計大約99.99%之間。
在所揭露的循環ALE方法中，電漿製程時間可以從0.01 s至10000 s變化。較佳的是從1 s至30 s。N2 吹掃時間可以從1 s至10000 s變化。較佳的是10 s至60 s。
使反應腔室內的溫度和壓力保持在適用於含矽膜與經活化的蝕刻氣體反應的條件下。例如，根據蝕刻參數需要，可使腔室中的壓力保持在大約1毫托與大約50托之間、較佳的是在大約1毫托與大約10托之間、更較佳的是在大約300毫托與大約1托之間。同樣地，腔室中的基底溫度可以在大約-110°C與大約2000°C之間、較佳的是在大約-70°C與大約1500°C之間、更較佳的是在大約-20°C與大約1000°C之間、甚至更較佳的是在大約25°C與大約700°C之間、甚至更較佳的是在大約25°C與大約500°C之間、並且甚至更較佳的是在大約25°C與大約50°C之間的範圍內。腔室壁溫度可以取決於製程要求在從大約25°C至大約100°C的範圍內。
在一個實施方式中，將所揭露的HFC氣體引入反應腔室中，該反應腔室包括具有在其上形成的具有覆蓋的SiN層的結構（如閘極堆疊）的基底。可以以在從大約1 sccm至大約10 slm範圍內的流速將氣體引入腔室中。較佳的是1 sccm至100 sccm。可以以在從大約1 sccm至大約10 slm範圍內的流速將惰性氣體引入腔室中。較佳的是10 sccm至200 sccm。熟悉該項技術者將認識到，流速可以隨工具不同而不同。
所揭露的循環蝕刻方法進一步包括以下步驟：i) 將圖案化基底定位在電漿加工腔室或反應腔室中的基底固持器上，該圖案化基底具有覆蓋基底上的至少一個結構的SiN層，在此該結構可以是閘極堆疊；基底可以含有一個或多個含Si層。ii) 將HFC氣體或HFC氣體和惰性氣體的混合物引入該反應腔室中以在其中生成電漿，一旦生成該電漿，該電漿使改性該SiN層表面的聚合物層沈積在該SiN層上，該HFC氣體具有式Cx Hy Fz ，其中x = 2-5，y > z，該HFC氣體係飽和或不飽和的直鏈或環狀的HFC，該惰性氣體係N2 、Ar、Kr、Xe，較佳的是Ar；iii) 將該HFC氣體或該HFC氣體和該惰性氣體的混合物泵出該反應腔室直至該反應腔室達到高真空；iv) 用N2 吹掃該反應腔室；v) 再次將該反應腔室抽至高真空；即，將N2 泵出該反應腔室直至該反應腔室達到該高真空；vi) 將該惰性氣體引入該反應腔室以生成惰性氣體的電漿；vii) 使沈積在該SiN層上的該聚合物層暴露於該惰性氣體的電漿，該惰性氣體的電漿藉由離子轟擊除去沈積在該蝕刻正面上的該SiN層上的該聚合物層以及該蝕刻正面上的該SiN層的改性表面；vii) 將該反應腔室抽至高真空；即，將該惰性氣體泵出該反應腔室直至該反應腔室達到該高真空；viii) 用N2 吹掃該反應腔室；ix) 將該反應腔室抽至高真空；以及x) 重複步驟ii) 至ix) 直至該蝕刻正面上的該SiN層被選擇性地除去，從而形成基本上豎直式直的SiN間隔物，該間隔物包括在該閘極堆疊的側壁上的該SiN層。在此可以應用過蝕刻配方，例如，可以應用從50%過蝕刻至200%過蝕刻。
在理想情況下，離子轟擊製程僅除去蝕刻正面上的聚合物層和SiN層的改性表面，即在柱形物頂部和溝槽底部上的SiN層和SiN層的改性表面，並且保持側壁上的SiN層不變。實際上，由於小的偏差和/或結構具有彎曲的底部，側壁上的SiN層的厚度可能會稍微改變。所揭露的循環蝕刻方法提供了在閘極堆疊的側壁上的SiN層的至少大部分未被除去。較佳的是，除去閘極堆疊的側壁上的SiN層的厚度的小於10%，尤其是靠近結構底部的SiN層。更較佳的是，除去閘極堆疊的側壁上的SiN層的厚度的小於5%。甚至更有可能，除去閘極堆疊的側壁上的SiN層的厚度的小於1%。甚至更較佳的是，閘極堆疊的側壁上的SiN層的厚度沒有可測量的減小產生。
與常規的SiN間隔物蝕刻製程相比，根據下面的實例，所揭露的使用本文中揭露的HFC氣體的循環ALE製程可以使間隔物的底部邊緣處的SiN底腳減少了超過70%，同時維持化學完整性，不引起下面的材料上顯著的表面粗糙度或化學污染（例如，F殘留物）。更具體地，在使用C2 H5 F的循環ALE製程的情況下，在溝槽底部和側壁上沒有產生氟化物殘留物。在此，沒有氟化物殘留物意指小於大約0.05%、較佳的是小於0.03%的氟化物殘留物留在溝槽底部和側壁上。使用所揭露的HFC氣體的所揭露的循環ALE製程還產生SiN間隔物的光滑表面。實例
提供以下非限制性實例以進一步說明本發明的實施方式。然而，該等實例不旨在包括所有實例，並且不旨在限制本文所述發明的範圍。
以下實例係用CCP電漿腔室進行的，其中每個步驟具有可變的條件。電漿功率、壓力、氣體流速、反應時間等都得到了非常好的控制。壓力在從300毫托至1托的範圍內。溫度範圍從25°C至50°C。CH3 F或C2 H5 F或C3 H7 F的氣體流速從1 sccm至10 sccm變化。稀有氣體的流速從10 sccm至200 sccm變化。使用的稀有氣體係Ar。RF電漿功率在從50 W至100 W的範圍內。電漿製程時間或反應時間在從1 s至30 s變化。N2 吹掃時間從10 s至60 s變化。藉由除去關鍵雜質如N2 、COx 、Cx Hy Fz 、SOx 、H2 O等，CH3 F或C2 H5 F或C3 H7 F的希望的純度為 > 99.9%。
以下實例中使用的樣品係如在圖 1a 中示出的圖案化間隔物晶圓，其中基底係Si基底。
橢圓儀係J.A.Woollam公司M-2000。用於對圖案化結構進行成像的SEM（掃描電子顯微鏡）係JOEL JSM-7500 SEM。用於表徵表面的XPS係Kratos XPS - Supra模型。用於檢查表面的AFM（原子力顯微鏡）係Park NX10 AFM。用在200 kV下以明視野（BF）TEM模式和高解析度（HR）TEM模式運行的FEI Tecnai Osiris FEG/TEM進行TEM（透射電子顯微鏡）以對圖案化結構進行成像。在Bruker Quantax EDS系統上獲取EDS（電子擴散光譜）。實例 1 CH3 F 循環 ALE 製程
CH3 F循環ALE製程在優化的ALE條件下進行。參照圖 2 ，蝕刻氣體係CH3 F。在RF功率為75 W、壓力為300毫托、Ar氣體流速為100 sccm、CH3 F流速為5 sccm的情況下進行沈積步驟（步驟1）（使用CH3 F），並且該沈積步驟的反應時間為4秒。在RF功率為50 W、壓力為500毫托、Ar氣體流速為100 sccm、無CH3 F以及反應時間為30秒的情況下進行除去步驟（步驟2）。步驟1與步驟2（並且反之亦然）之間的泵送/N2 吹掃/泵送製程的時間為90秒。圖 3 示出了CH3 F的蝕刻厚度相對於ALE循環。隨著ALE循環的增加，SiN蝕刻厚度越來越深，SiN對p-Si、SiO和SiON的選擇性越來越高，並且SiN對SiCN的選擇性可能保持不變。表 1 列出了在不同ALE循環情況下使用CH3 F的每個循環的SiN的蝕刻厚度。 [表 1. ]在不同ALE循環情況下每個循環的SiN的蝕刻厚度
ALE循環 15 30 45 60
每個循環的蝕刻厚度（nm） CH3 F 4.9 4.5 4.2 4.7
C2 H5 F 1.49 1.47 1.36 1.37
C3 H7 F 2.0 2.1 2.3 2.4
實例 2 C2 H5 F 循環 ALE 製程
C2 H5 F循環ALE製程在優化的ALE條件下進行。參照圖 2 ，蝕刻氣體係C2 H5 F。在RF功率為75 W、壓力為300毫托、Ar氣體流速為100 sccm、C2 H5 F流速為5 sccm的情況下進行沈積步驟（步驟1）（使用C2 H5 F），並且該沈積步驟的反應時間為4秒。在RF功率為50 W、壓力為500毫托、Ar氣體流速為100 sccm、無C2 H5 F以及反應時間為35秒的情況下進行除去步驟（步驟2）。步驟1與步驟2（並且反之亦然）之間的泵送/N2 吹掃/泵送製程的時間為90秒。圖 4 示出了C2 H5 F的蝕刻厚度相對於ALE循環。隨著ALE循環的增加，SiN蝕刻厚度線性增加，並且不發生對p-Si、SiO、SiON和SiCN的蝕刻。C2 H5 F循環ALE製程的結果示出，SiN對p-Si、SiO、SiON和SiCN非常高的選擇性，幾乎是無限選擇性。
與使用CH3 F的循環ALE製程相比，C2 H5 F氣體示出SiN對p-Si、SiO、SiON和SiCN更高的蝕刻選擇性以及更低的蝕刻速率，使得每個循環獲得較少的蝕刻量。表 1 列出了在不同ALE循環情況下使用C2 H5 F的每個循環的SiN的蝕刻厚度。實例 3 C3 H7 F 循環 ALE 製程
C3 H7 F循環ALE製程在優化的ALE條件下進行。參照圖 2 ，蝕刻氣體係C3 H7 F。在RF功率為75 W、壓力為300毫托、Ar氣體流速為100 sccm、C3 H7 F流速為5 sccm的情況下進行沈積步驟（步驟1）（使用C3 H7 F），並且該沈積步驟的反應時間為4秒。在RF功率為50 W、壓力為500毫托、Ar氣體流速為100 sccm、無C3 H7 F以及反應時間為40秒的情況下進行除去步驟（步驟2）。步驟1與步驟2（並且反之亦然）之間的泵送/N2 吹掃/泵送製程的時間為150秒。圖 5 示出了C3 H7 F的蝕刻厚度相對於ALE循環。蝕刻厚度量隨ALE循環次數線性增加，其中蝕刻速率為2.0-2.4 nm/循環。在優化條件下，還可以獲得SiN超過其他材料的無限蝕刻選擇性。表 1 列出了在不同ALE循環情況下使用C3 H7 F的每個循環的SiN的蝕刻厚度。實例 4 使用 CH3 F 和 C2 H5 F 的 SiN 間隔物圖案化晶圓循環 ALE 的 SEM
參照圖 1a ，在蝕刻之前SiN間隔物圖案化晶圓的尺寸如下：「a」係34 nm；「b」係34 nm；並且「c」係34 nm。基底102 係Si基底。蝕刻後所關注的關鍵因素為：對Si基底的損傷、側壁沈積、間隔物與基底之間拐角處的底腳、SiN層和基底或蝕刻正面上的氟化物殘留物、SiN層和基底或蝕刻正面上的表面粗糙度等。表 2 列出了使用不同循環ALE模式如50%蝕刻、100%蝕刻、100%過蝕刻和200%過蝕刻使用CH3 F和C2 H5 F的SiN間隔物在循環ALE之後蝕刻正面的厚度。應注意到，使用C2 H5 F的ALE 100%蝕刻和ALE 100%過蝕刻提供了優化的結果，這證明在間隔物底部處形成較小底腳至沒有底腳。 [表 2. ]使用CH3 F和C2 H5 F使用不同循環ALE模式的SEM結果。
  循環ALE模式 b（nm） c（nm）
CH3 F 50%蝕刻 20 13.1
100%蝕刻 0至5 0
100%過蝕刻 0 -14.1
200%過蝕刻 0 -26.7至-27.7
C2 H5 F 50%蝕刻 17.8至18.3 16.4
100%蝕刻 0-5 0
100%過蝕刻 0 -3.75至-4.22
200%過蝕刻 0 -14.1
實例 5 使用 C2 H5 F 的 SiN 間隔物圖案化晶圓循環 ALE 的 TEM
用TEM進一步測試了實例4中示出的使用C2 H5 F的ALE 100%蝕刻和100%過蝕刻。
參照圖 1a ，在蝕刻之前SiN間隔物圖案化晶圓的尺寸如下：「a」係34 nm；「b」係34 nm；並且「c」係34 nm。基底102 係Si基底。在FEI Strata 400雙束FIB/SEM上使用原位聚焦離子束（FIB）提取（lift out）技術製備TEM就緒樣品。在研磨之前，將樣品用保護碳和e-Pt/I-Pt蓋住。TEM薄片厚度為約100 nm。用在200 kV下以明視野（BF）TEM模式和高解析度（HR）TEM模式運行的FEI Tecnai Osiris FEG/TEM對樣品進行成像。表 3 列出了使用C2 H5 F的循環ALE的TEM結果。
在ALE-100%蝕刻的情況下，未發生過蝕刻，柱形物頂部上的SiN未被完全蝕刻，側壁上的SiN層的左方（L）和右方（R）厚度（「a2 」，約為靠近基底的閘極堆疊的總高度的1/3）分別為32.6 nm和32.3 nm，並且左底腳和右底腳（「d」）為6.6 nm和8.2 nm。側壁上SiN層的厚度（「a2 」）減小了約5%。相比之下，在ALE-100%過蝕刻的情況下，柱形物頂部上的SiN被完全蝕刻，側壁上的SiN層的左方和右方厚度（「a2 」）分別為30.4和31.1 nm，並且左底腳和右底腳為6.0 nm和3.9 nm。側壁上SiN層的厚度（「a2 」）減小了約9.5%。因此，閘極堆疊的側壁上的SiN層的厚度的小於10%被除去。側壁上的SiN層的厚度（a2 ）的減小可能是由於與基底相鄰的結構或閘極堆疊的彎曲，該彎曲使得與該結構或閘極堆疊相鄰的SiN層的內側彎曲。側壁上的SiN層的厚度（a2 ）的減小也可能由於小的偏差。
Si凹槽係指被蝕刻的Si基底的厚度的量。在背離SiN側壁的底部邊緣朝左和右方向10 nm處測量Si凹槽。在ALE-100%蝕刻的情況下，未發生過蝕刻，並且左和右Si凹槽分別為1.446 nm和1.285 nm。相比之下，在ALE-100%過蝕刻的情況下，左和右Si凹槽分別為4.096 nm和4.194 nm。
在使用C2 H5 F在100%蝕刻和100%過蝕刻的情況下進行ALE之後，SiN間隔物的表面粗糙度包括柱形物頂部的表面粗糙度（T）和溝槽底部的表面粗糙度（B）。表 3 還包括表面粗糙度結果。在ALE 100%蝕刻的情況下，2-3個原子層水平（a.l.）的SiN層仍留在柱形物頂部上（正值），這意指柱形物頂部上的SiN層未被完全除去。在這種情況下，SiN層與柱形物頂部之間的介面係光滑且平坦的，這相當於沒有蝕刻情況下的表面粗糙度。在ALE-100%蝕刻的情況下，蝕刻的溝槽底部還示出2-3個原子層水平的SiN層留在溝槽底部上。在ALE-100%過蝕刻的情況下，柱形物頂部和溝槽底部均蝕刻了2-3個原子層水平（負值）。 [表 3. ]使用C2 H5 F使用不同循環ALE模式的TEM結果
ALE模式 「a2 」（nm） 「d」（nm） Si凹槽（nm） 表面粗糙度（a.l.）
L R L R L R T B
100%蝕刻 32.6 32.3 6.6 8.2 1.446 1.285 2至3 2至3
100%過蝕刻 30.4 31.1 6 3.9 4.096 4.194 -2至-3 -2至-3
實例 6 使用 C2 H5 F 的 SiN 間隔物圖案化晶圓循環 ALE 的 EDS
圖 6a 分別示出使用C2 H5 F在100%蝕刻側壁和100%過蝕刻側壁的情況下在ALE之後SiN間隔物的EDS映射 - 側壁的水平掃描。在100%蝕刻的情況下，未發生過蝕刻並且在側壁上沒有F殘留物。在100%過蝕刻的情況下，側壁上也沒有F殘留物。
圖 6b 分別示出使用C2 H5 F在100%蝕刻側壁和100%過蝕刻側壁的情況下在循環ALE之後SiN間隔物的EDS線掃描（使用原子的） - 間隔物底部的豎直掃描。在100%蝕刻的情況下，側壁上沒有F殘留物。在100%過蝕刻的情況下，側壁上也沒有F殘留物。實例 7 使用 C2 H5 F 的循環 ALE 對比連續蝕刻
表 4 係連續蝕刻與循環ALE的對比。在連續蝕刻製程的情況下，結果示出Si凹槽為2.9 nm；聚合物層在側壁上形成；並且底腳在左拐角處為16.2 nm並且在右拐角處為15.3 nm。然而，在循環ALE製程的情況下，結果示出Si凹槽為4.1至4.2 nm；最小化的聚合物層在側壁上形成；並且底腳在左方為6.0 nm並且在右方形成3.9 nm。與連續蝕刻相比，循環ALE製程減少了大約75%的底腳。因此，與在連續蝕刻製程情況下的那些相比，在循環ALE製程的情況下使用C2 H5 F蝕刻SiN間隔物，Si凹槽和表面粗糙度都得到了改進並且形成了較小底腳至沒有底腳。在此，較小底腳至沒有底腳可以藉由「d」 ≤ 大約6 nm來定義。 [表 4. ]連續蝕刻與循環ALE的對比
蝕刻模式 左方「d」（nm） 右方「d」（nm） Si凹槽（nm） 側壁上的聚合物層
連續蝕刻 16.2 15.3 2.9 是
ALE 100%過蝕刻 6 3.9 4.1至4.2 最小化的
圖 7 示出了使用C2 H5 F的SiN間隔物的連續蝕刻：EDS映射（左圖）和EDS線掃描（右圖）。顯然，在連續蝕刻的情況下，F殘留物存在於側壁（約22至36 m）和溝槽底部（約36至58 nm）。然而，F殘留物未在圖 6a 和圖6b 中示出。
表 5 列出了在循環ALE和連續蝕刻後，分別在溝槽底部和側壁上停留的氟化物殘留物的測量的百分比。循環ALE製程模式幾乎沒有氟化物留在溝槽底部和側壁，然而連續蝕刻方法在溝槽底部和側壁上產生了氟化物殘留物。
因此，使用C2 H5 F的循環ALE製程模式在蝕刻正面表面和側壁上未產生氟化物殘留物和減少的蝕刻劑殘留物。使用C2 H5 F的循環ALE製程模式產生最小化的SiN底腳並且對SiN間隔物的頂部產生較少損傷至沒有損傷。 [表 5. ]氟化物殘留物
  ALE 100%蝕刻 ALE 100%過蝕刻 連續蝕刻
溝槽底部 0.03% 0.018% 3.35%
側壁 0.021% 0.014% 7.26%
實例 8 使用 C2 H5 F 的循環 ALE SiN 平面晶圓的表面粗糙度
表面粗糙度 - 在使用C2 H5 F的循環ALE之前和之後，藉由AFM測量平面晶圓上SiN薄膜的RMS。在使用C2 H5 F的循環ALE之前，RMS（均方根）= 2.9 nm。在使用C2 H5 F的循環ALE之後，RMS = 1.1 nm。因此，在使用C2 H5 F的循環ALE之後獲得了較小的RMS，這示出使用C2 H5 F的ALE的改進的表面平滑效果。
總而言之，使用所揭露的HFC（如C2 H5 F、C3 H7 F）的所揭露的SiN間隔物的循環ALE可以使SiN底腳最小化（例如，與連續蝕刻相比，將底腳減小大約75%），在柱形物頂部、溝槽底部和側壁上沒有產生F殘留物，在循環ALE製程之後沒有化學污染並且沒有表面粗糙度的退化。使用所揭露的HFC（如C2 H5 F、C3 H7 F）的所揭露的SiN間隔物的循環ALE改進了用於在半導體應用中以高選擇性蝕刻在含Si基底上形成的SiN間隔物的蝕刻輪廓控制。
應當理解，由熟悉該項技術者可在如所附申請專利範圍中所表述的本發明的原則和範圍內做出本文已經描述且闡明以解釋本發明的本質的細節、材料、步驟和零件佈置上的許多附加的改變。因此，本發明不意圖限於上面給出的實例和/或附圖中的特定實施方式。
儘管已示出且描述了本發明的實施方式，但熟悉該項技術者可在不脫離本發明的精神或傳授內容的情況下對其進行修改。本文所述的實施方式僅具例示性而非限制性。組成和方法的許多變化和修改係可能的且在本發明的範圍內。因此，保護範圍不限於本文所描述的實施方式，而僅受隨後的申請專利範圍所限定，其範圍應包括該等申請專利範圍的主題的所有等效物。
圖 1a 10:SiN覆蓋的結構 20:SiN覆蓋的結構 102:基底 104:SiN層 106:結構 a1:靠近柱形物頂部的SiN層的厚度 a2:靠近基底的SiN層的厚度 b:結構頂部上的SiN層的厚度 c:基底頂部上的SiN層的厚度圖 1b 20:SiN覆蓋的結構 22:SiN覆蓋的結構 202:基底 204:SiN層 206:結構圖 1c 30:SiN覆蓋的結構 32:SiN覆蓋的結構 302:基底 304:SiN層 306:結構 308:底腳 d:底腳大小
為了進一步理解本發明的本質和目的，應結合附圖來參考以下詳細說明，在附圖中相似元件被給予相同或類似的附圖標記，並且其中： [圖 1a ]係本領域中用於在下面的基底上產生SiN間隔物所形成的示例性圖案之截面側視圖； [圖 1b ]係本領域中在下面的基底上的示例性SiN間隔物之截面側視圖，其具有理想的SiN間隔物的蝕刻結果； [圖 1c ]係本領域中在下面的基底上的示例性SiN間隔物之截面側視圖，其使用在間隔物底部處產生底腳的實際間隔物蝕刻製程； [圖 2 ]係所揭露的循環ALE製程的每個循環之製程流程； [圖 3 ]係使用CH3 F的蝕刻厚度相對於ALE循環之圖； [圖 4 ]係使用C2 H5 F的蝕刻厚度相對於ALE循環之圖； [圖 5 ]係使用C3 H7 F的蝕刻厚度相對於ALE循環之圖； [圖 6a ]係使用C2 H5 F分別在100%蝕刻側壁和100%過蝕刻側壁的情況下在ALE之後SiN間隔物的EDS映射 - 側壁的水平掃描； [圖 6b ]分別示出使用C2 H5 F在100%蝕刻側壁和100%過蝕刻側壁的情況下在ALE之後SiN間隔物的EDS線掃描（使用原子的） - 間隔物底部的豎直掃描；並且 [圖 7 ]係使用C2 H5 F的SiN間隔物的連續蝕刻：EDS映射（左圖）和EDS線掃描（右圖）。

Claims (20)

  1. 一種用於形成豎直式直的SiN閘極間隔物的循環蝕刻方法，該方法包括以下步驟： i) 使覆蓋含矽基底上的閘極堆疊的SiN層在反應腔室中暴露於選自由C2 H5 F和C3 H7 F組成的組的氫氟碳化物（HFC）的電漿，以形成沈積在該SiN層上的改性該SiN層表面的聚合物層； ii) 使沈積在該SiN層上的該聚合物層暴露於惰性氣體的電漿，該惰性氣體的電漿除去沈積在該SiN層上的該聚合物層和蝕刻正面上的該SiN層的改性表面；以及 iii) 重複步驟i) 和ii) 直至該蝕刻正面上的該SiN層被選擇性地除去，從而形成基本上豎直式直的SiN間隔物，該間隔物包括在該閘極堆疊的側壁上的該SiN層。
  2. 如申請專利範圍第1項所述之循環蝕刻方法，該方法在步驟i) 之後進一步包括以下步驟： 將該反應腔室抽至真空； 用N2 吹掃該反應腔室； 將該反應腔室抽至該真空；以及 將該惰性氣體引入該反應腔室中以生成該惰性氣體的電漿。
  3. 如申請專利範圍第2項所述之循環蝕刻方法，該方法在步驟ii) 之後進一步包括以下步驟： 將該反應腔室抽至真空； 用N2 吹掃該反應腔室； 將該反應腔室抽至該真空；以及 將C2 H5 F或C3 H7 F氣體引入該反應腔室中以生成C2 H5 F或C3 H7 F的電漿。
  4. 如申請專利範圍第1至3項中任一項所述之循環蝕刻方法，其中，在該重複步驟中，該閘極堆疊的側壁上的該SiN層的厚度（a2 ）的小於10%被除去。
  5. 如申請專利範圍第1至3項中任一項所述之循環蝕刻方法，其中，該惰性氣體係Ar。
  6. 如申請專利範圍第1至3項中任一項所述之循環蝕刻方法，其中，C2 H5 F和C3 H7 F選擇性地蝕刻該SiN層超過該閘極堆疊。
  7. 如申請專利範圍第1至3項中任一項所述之循環蝕刻方法，其中，在該豎直式直的SiN間隔物與該基底之間的每個拐角處形成的底腳大小（d）係6.0 nm或更小。
  8. 如申請專利範圍第1至3項中任一項所述之循環蝕刻方法，其中，在該豎直式直的SiN間隔物和該蝕刻正面上沒有留下氟化物殘留物。
  9. 如申請專利範圍第1至3項中任一項所述之循環蝕刻方法，其中，在步驟ii) 中除去該聚合物層的步驟係離子轟擊製程。
  10. 一種循環蝕刻方法，該方法包括以下步驟： i) 使覆蓋基底上的結構的SiN層在反應腔室中暴露於氫氟碳化物（HFC）的電漿，以形成沈積在該SiN層上的改性該SiN層表面的聚合物層，該HFC具有式Cx Hy Fz ，其中x = 2-5，y > z，該HFC係飽和或不飽和的直鏈或環狀的HFC； ii) 使沈積在該SiN層上的該聚合物層暴露於惰性氣體的電漿，該惰性氣體的電漿除去沈積在該SiN層上的該聚合物層和蝕刻正面上的該SiN層的改性表面；以及 iii) 重複步驟i) 和ii) 直至該蝕刻正面上的該SiN層被選擇性地除去，從而形成基本上豎直式直的SiN間隔物，該間隔物包括在該結構的側壁上的該SiN層。
  11. 如申請專利範圍第10項所述之循環蝕刻方法，該方法在步驟i) 之後進一步包括以下步驟： 將該反應腔室抽至真空； 用N2 吹掃該反應腔室； 將該反應腔室抽至該真空；以及 將該惰性氣體引入該反應腔室中以生成該惰性氣體的電漿。
  12. 如申請專利範圍第11項所述之循環蝕刻方法，該方法在步驟ii) 之後進一步包括以下步驟： 將該反應腔室抽至真空； 用N2 吹掃該反應腔室； 將該反應腔室抽至該真空；以及 將該HFC引入該反應腔室中以生成該HFC的電漿。
  13. 如申請專利範圍第10至12項中任一項所述之循環蝕刻方法，其中，在該重複步驟中，該結構的側壁上的該SiN層的厚度（a2 ）的小於10%被除去。
  14. 如申請專利範圍第10至12項中任一項所述之循環蝕刻方法，其中，該惰性氣體選自N2 、Ar、Kr或Xe。
  15. 如申請專利範圍第10至12項中任一項所述之循環蝕刻方法，其中，該HFC係C2 H5 F。
  16. 如申請專利範圍第10至12項中任一項所述之循環蝕刻方法，其中，該HFC係C3 H7 F。
  17. 如申請專利範圍第10至12項中任一項所述之循環蝕刻方法，其中，該HFC選擇性地蝕刻該SiN層超過該結構。
  18. 如申請專利範圍第10至12項中任一項所述之循環蝕刻方法，其中，在該豎直式直的SiN間隔物與該基底之間的每個拐角處形成的底腳大小（d）係6.0 nm或更小。
  19. 如申請專利範圍第10至12項中任一項所述之循環蝕刻方法，其中，在該豎直式直的SiN間隔物和該蝕刻正面上沒有留下氟化物殘留物。
  20. 如申請專利範圍第10至12項中任一項所述之循環蝕刻方法，其中，在步驟ii) 中除去該聚合物層的步驟係離子轟擊製程。
TW109102842A 2019-02-01 2020-01-30 在選擇性地蝕刻氮化矽間隔物期間改進輪廓控制之方法 TWI749453B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/265,782 2019-02-01
US16/265,782 US10629451B1 (en) 2019-02-01 2019-02-01 Method to improve profile control during selective etching of silicon nitride spacers

Publications (2)

Publication Number Publication Date
TW202036665A true TW202036665A (zh) 2020-10-01
TWI749453B TWI749453B (zh) 2021-12-11

Family

ID=70285024

Family Applications (4)

Application Number Title Priority Date Filing Date
TW112138540A TWI844483B (zh) 2019-02-01 2020-01-30 在選擇性地蝕刻氮化矽間隔物期間改進輪廓控制之方法
TW112114080A TWI822631B (zh) 2019-02-01 2020-01-30 在選擇性地蝕刻氮化矽間隔物期間改進輪廓控制之方法
TW110143224A TWI797841B (zh) 2019-02-01 2020-01-30 在選擇性地蝕刻氮化矽間隔物期間改進輪廓控制之方法
TW109102842A TWI749453B (zh) 2019-02-01 2020-01-30 在選擇性地蝕刻氮化矽間隔物期間改進輪廓控制之方法

Family Applications Before (3)

Application Number Title Priority Date Filing Date
TW112138540A TWI844483B (zh) 2019-02-01 2020-01-30 在選擇性地蝕刻氮化矽間隔物期間改進輪廓控制之方法
TW112114080A TWI822631B (zh) 2019-02-01 2020-01-30 在選擇性地蝕刻氮化矽間隔物期間改進輪廓控制之方法
TW110143224A TWI797841B (zh) 2019-02-01 2020-01-30 在選擇性地蝕刻氮化矽間隔物期間改進輪廓控制之方法

Country Status (5)

Country Link
US (4) US10629451B1 (zh)
JP (2) JP7241894B2 (zh)
KR (4) KR20230135156A (zh)
TW (4) TWI844483B (zh)
WO (1) WO2020160437A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10629451B1 (en) * 2019-02-01 2020-04-21 American Air Liquide, Inc. Method to improve profile control during selective etching of silicon nitride spacers
CN113140458B (zh) * 2020-01-17 2024-03-01 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US11915933B2 (en) 2020-09-18 2024-02-27 Changxin Memory Technologies, Inc. Manufacturing method of semiconductor structure
US20240128089A1 (en) * 2022-10-18 2024-04-18 Tokyo Electron Limited Method to selectively etch silicon nitride to silicon oxide using water crystallization

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100327346B1 (ko) * 1999-07-20 2002-03-06 윤종용 선택적 폴리머 증착을 이용한 플라즈마 식각방법 및 이를이용한 콘택홀 형성방법
TW486733B (en) 1999-12-28 2002-05-11 Toshiba Corp Dry etching method and manufacturing method of semiconductor device for realizing high selective etching
US6916746B1 (en) * 2003-04-09 2005-07-12 Lam Research Corporation Method for plasma etching using periodic modulation of gas chemistry
US7476610B2 (en) * 2006-11-10 2009-01-13 Lam Research Corporation Removable spacer
JP5416590B2 (ja) * 2007-10-05 2014-02-12 積水化学工業株式会社 シリコンのエッチング方法
KR20110002017A (ko) 2008-03-31 2011-01-06 제온 코포레이션 플라즈마 에칭 방법
TW201007885A (en) * 2008-07-18 2010-02-16 Nec Electronics Corp Manufacturing method of semiconductor device, and semiconductor device
US8501630B2 (en) 2010-09-28 2013-08-06 Tokyo Electron Limited Selective etch process for silicon nitride
US8765613B2 (en) 2011-10-26 2014-07-01 International Business Machines Corporation High selectivity nitride etch process
US9190316B2 (en) 2011-10-26 2015-11-17 Globalfoundries U.S. 2 Llc Low energy etch process for nitrogen-containing dielectric layer
US9257293B2 (en) 2013-03-14 2016-02-09 Applied Materials, Inc. Methods of forming silicon nitride spacers
US9177871B2 (en) * 2013-12-30 2015-11-03 Globalfoundries Inc. Balancing asymmetric spacers
US9287279B2 (en) * 2014-03-26 2016-03-15 Taiwan Semiconductor Manufacturing Co., Ltd. Silicon nitride (SiN) encapsulating layer for silicon nanocrystal memory storage
US9711365B2 (en) * 2014-05-02 2017-07-18 International Business Machines Corporation Etch rate enhancement for a silicon etch process through etch chamber pretreatment
US9773683B2 (en) 2014-06-09 2017-09-26 American Air Liquide, Inc. Atomic layer or cyclic plasma etching chemistries and processes
US9318343B2 (en) 2014-06-11 2016-04-19 Tokyo Electron Limited Method to improve etch selectivity during silicon nitride spacer etch
US10217681B1 (en) * 2014-08-06 2019-02-26 American Air Liquide, Inc. Gases for low damage selective silicon nitride etching
US20180277387A1 (en) * 2014-08-06 2018-09-27 American Air Liquide, Inc. Gases for low damage selective silicon nitride etching
US9627533B2 (en) * 2015-02-05 2017-04-18 International Business Machines Corporation High selectivity nitride removal process based on selective polymer deposition
US9478433B1 (en) 2015-03-30 2016-10-25 Applied Materials, Inc. Cyclic spacer etching process with improved profile control
JP6516542B2 (ja) * 2015-04-20 2019-05-22 東京エレクトロン株式会社 被エッチング層をエッチングする方法
US9484202B1 (en) * 2015-06-03 2016-11-01 Applied Materials, Inc. Apparatus and methods for spacer deposition and selective removal in an advanced patterning process
KR101731792B1 (ko) * 2015-10-08 2017-05-02 주식회사 테스 실리콘나이트라이드막의 건식식각방법
JP6613207B2 (ja) * 2015-11-13 2019-11-27 東京エレクトロン株式会社 被処理体をエッチングする方法
TWI722132B (zh) * 2016-03-13 2021-03-21 美商應用材料股份有限公司 用於間隔墊應用之氮化矽薄膜的選擇性沉積
JP6606464B2 (ja) * 2016-05-20 2019-11-13 東京エレクトロン株式会社 エッチング方法
US10373828B2 (en) * 2016-05-29 2019-08-06 Tokyo Electron Limited Method of sidewall image transfer
US10381235B2 (en) * 2016-05-29 2019-08-13 Tokyo Electron Limited Method of selective silicon nitride etching
KR20190038945A (ko) 2016-08-29 2019-04-09 도쿄엘렉트론가부시키가이샤 실리콘 질화물의 준원자 층 에칭 방법
US10037890B2 (en) * 2016-10-11 2018-07-31 Lam Research Corporation Method for selectively etching with reduced aspect ratio dependence
US10607850B2 (en) * 2016-12-30 2020-03-31 American Air Liquide, Inc. Iodine-containing compounds for etching semiconductor structures
US10134600B2 (en) * 2017-02-06 2018-11-20 Lam Research Corporation Dielectric contact etch
US10079154B1 (en) * 2017-03-20 2018-09-18 Lam Research Corporation Atomic layer etching of silicon nitride
FR3065576B1 (fr) * 2017-04-25 2020-01-24 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de gravure d'une couche a base de sin
CN109962041B (zh) * 2017-12-26 2023-10-24 意法半导体有限公司 具有光保护的环境光传感器
US10658316B2 (en) * 2018-10-02 2020-05-19 Globalfoundries Singapore Pte. Ltd. Bond pad reliability of semiconductor devices
US10629451B1 (en) * 2019-02-01 2020-04-21 American Air Liquide, Inc. Method to improve profile control during selective etching of silicon nitride spacers

Also Published As

Publication number Publication date
US10629451B1 (en) 2020-04-21
KR20240074902A (ko) 2024-05-28
US20230026743A1 (en) 2023-01-26
TWI797841B (zh) 2023-04-01
US11469110B2 (en) 2022-10-11
US11837474B2 (en) 2023-12-05
TW202331802A (zh) 2023-08-01
US20200251346A1 (en) 2020-08-06
TW202403840A (zh) 2024-01-16
TW202211297A (zh) 2022-03-16
KR20240074901A (ko) 2024-05-28
TWI749453B (zh) 2021-12-11
KR20230135156A (ko) 2023-09-22
US20240112920A1 (en) 2024-04-04
TWI844483B (zh) 2024-06-01
JP2022524928A (ja) 2022-05-11
JP7241894B2 (ja) 2023-03-17
WO2020160437A1 (en) 2020-08-06
JP2023065655A (ja) 2023-05-12
TWI822631B (zh) 2023-11-11
KR102580483B1 (ko) 2023-09-19
KR20210110750A (ko) 2021-09-08

Similar Documents

Publication Publication Date Title
JP6527214B2 (ja) エッチング耐性ポリマー層を堆積させる方法及びパターンエッチング構造の製造方法
TWI749453B (zh) 在選擇性地蝕刻氮化矽間隔物期間改進輪廓控制之方法
US20050121750A1 (en) Microelectronic device having disposable spacer
JP2023531687A (ja) 半導体構造エッチング用ヨウ素含有フルオロカーボン及びハイドロフルオロカーボン化合物
TWI846218B (zh) 用於蝕刻半導體結構的含氧和碘的氫氟烴化合物
TWI838915B (zh) 使用含矽氫氟烴之蝕刻方法
US20240290627A1 (en) Etching method using oxygen-containing hydrofluorocarbon
US20240290628A1 (en) Etching method using oxygen-containing hydrofluorocarbon
JP2024538795A (ja) シリコン含有ハイドロフルオロカーボンを使用したエッチング方法