JP7241894B2 - 窒化ケイ素スペーサーの選択的エッチング中の形状制御を改善する方法 - Google Patents

窒化ケイ素スペーサーの選択的エッチング中の形状制御を改善する方法 Download PDF

Info

Publication number
JP7241894B2
JP7241894B2 JP2021544933A JP2021544933A JP7241894B2 JP 7241894 B2 JP7241894 B2 JP 7241894B2 JP 2021544933 A JP2021544933 A JP 2021544933A JP 2021544933 A JP2021544933 A JP 2021544933A JP 7241894 B2 JP7241894 B2 JP 7241894B2
Authority
JP
Japan
Prior art keywords
sin
reaction chamber
layer
plasma
etching method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021544933A
Other languages
English (en)
Other versions
JP2022524928A (ja
Inventor
クオ、シャンユウ
ロイヤー、ジェームズ
アール． ペレム、ヴェンカタスワラ
スタフォード、ネイサン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LAir Liquide SA pour lEtude et lExploitation des Procedes Georges Claude
Original Assignee
LAir Liquide SA pour lEtude et lExploitation des Procedes Georges Claude
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LAir Liquide SA pour lEtude et lExploitation des Procedes Georges Claude filed Critical LAir Liquide SA pour lEtude et lExploitation des Procedes Georges Claude
Publication of JP2022524928A publication Critical patent/JP2022524928A/ja
Priority to JP2023034832A priority Critical patent/JP2023065655A/ja
Application granted granted Critical
Publication of JP7241894B2 publication Critical patent/JP7241894B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

関連出願の相互参照
本出願は、２０１９年２月１日に出願された米国特許出願第１６／２６５，７８２号の利益を主張し、あらゆる目的のためにその全体が参照により本明細書に組み込まれる。
半導体用途におけるスペーサーパターニングのためのサイクル原子層エッチング（ＡＬＥ）方法が開示される。特に、ハイドロフルオロカーボン（ＨＦＣ）ガスを使用して垂直方向に真っ直ぐな窒化ケイ素（ＳｉＮ）スペーサーを形成するためのサイクルＡＬＥプロセスが開示される。本開示のＨＦＣガスは、ＳｉＮを選択的にプラズマエッチングするために、飽和又は不飽和の、直鎖又は環状の式ＣｘＨｙＦｚ（式中、ｘ＝２～５、ｙ＞ｚである）を有する。
半導体デバイスの継続的なダウンスケーリングは、半導体製造プロセスにますます多くの課題をもたらしている。１４ｎｍ未満のテクノロジーノードでは、最も重要なステップの１つはスペーサーエッチングである。これには、ケイ素やケイ素酸化物などの露光された材料を損傷したり消費したりせずに完全に異方性のエッチング（限界寸法（ＣＤ）ロスなし）を行うことが求められる。これは、通常、フルオロカーボンベースの化学物質を使用したプラズマエッチングによって行われる。しかしながら、最先端テクノロジーノードに関連するアスペクト比の増加に伴い、従来のエッチングプロセスでは、形状制御（例えばフーチング及び表面粗さ）、無傷の下層、ＣＤ制御などのエッチング仕様にもはや到達させることができない。
産業界では、ＳｉＮエッチングに使用される標準的なエッチングプロセスは、酸化剤及び／又は希ガスと組み合わされたＨＦＣ、例えば酸化剤（例えばＯ２）、希ガス（例えばＡｒ又はＨｅ）、及び場合によってはＦ又はＯを含有する追加のガス（例えばＣＨ４、ＣＦ４）と組み合わされたＣＨ３Ｆである。しかしながら、エッチングの選択性と、形状制御と、下層への損傷との間のトレードオフを管理することは困難である。ＳｉＮエッチングについでのこれまでの特許は、異なるＨＦＣを使用してＳｉＮスペーサーを選択的にエッチングすることについて特許請求しているが、形状制御に関する定量化可能な情報はなかった。
Ｃｈａｎｇらの米国特許出願公開第２０１３０１０５９１６Ａ１号明細書には、ＨＦＣプラズマを使用してＳｉＮｘの異方性エッチングを行って様々な厚さのＳｉＮｘ、ＳｉＯ２、及びＳｉ上にＨＦＣポリマーを形成することを含む、高選択性窒化物エッチングプロセスが開示されている。このプロセスは飽和又は不飽和の、直鎖又は環状の式ＣｘＨｙＦｚ（式中、ｘ＝３～６、ｙ＞ｚである）を有するＨＦＣを使用する、ＳｉＮｘの選択的エッチングである。しかしながら、Ｃｈａｎｇらは、フーチング制御などの形状制御についての考察は開示していない。Ｃｈａｎｇらが開示しているエッチングプロセスはサイクルプロセスではない。
Ｓｕｚｕｋｉらの米国特許出願公開第２０１１００６８０８６Ａ１号明細書には、ＣｘＨｙＦｚ（式中、ｘ＝３～５、ｙ＞ｚである）の飽和分子のみの直鎖又は環状のＨＦＣを使用してターゲットをプラズマエッチングすることを含む、平坦なウェハー上でのプラズマエッチング方法が開示されている。より具体的には、Ｓｕｚｕｋｉらは、半導体構造を含むパターン化されたウェハーではなく、平坦なウェハー上でプラズマ条件下で特定のＨＦＣを利用することによる、ＳｉＮｘのＳｉＯ２への選択的エッチングを開示している。実施例に示されているように、Ｓｕｚｕｋｉらは、２，２－ジフルオロ－ｎ－ブタンを使用して、ＳｉＮ平坦ウェハーとＳｉＯ平坦ウェハーをエッチングした。
Ｍｅｔｚらの米国特許第８，５０１，６３０号明細書又は米国特許出願公開第２０１２００７７３４７Ａ１号明細書には、基板を選択的にエッチングするためのプラズマエッチング方法が開示されている。プラズマエッチングプロセスは、Ｃ、Ｈ、及びＦを含むプロセスガスと、酸素を含まない添加剤ガスとを有するプロセス組成物を使用する。プロセスガスは、ＣＨ３Ｆ、ＣＨＦ３、ＣＨ２Ｆ２、又はこれらの２つ以上の任意の組み合わせを含む。Ｍｅｔｚらが開示したプラズマエッチングプロセスは、サイクルプロセスではない。
Ｋａｊｉｗａｒａの米国特許出願公開第２００１０００５６３４Ａ１号明細書には、エッチングガスとしてＣＨ２Ｆ２を使用して、ＳｉＯ２上でＳｉＮの高選択的エッチングを行うことによってコンタクトホールを形成するためのドライエッチング方法が開示されている。
Ｂｒｉｎｋらの米国特許出願公開第２０１３０１０５９９６号明細書には、下から上に、基板上に形成された窒素含有誘電体層と、配線レベルの誘電体材料層と、ハードマスク層とを含むスタックに含まれる窒素含有誘電体層のための低エネルギーエッチングプロセスが開示されている。窒素含有誘電体層は、ＣｘＨｙＦｚ（ｘ＝３～６、ｙ＞ｚ）を有するＨＦＣを使用してプラズマエッチングされた。Ｂｒｉｎｋらは、Ｓｉ又はＳｉＯ２への選択性については言及していない。
Ｐｏｓｓｅｍｅらの米国特許出願公開第２０１４０２７３２９２Ａ１号明細書には、露光したケイ素含有層の上のＳｉＮ層と、基板の上に配置された少なくとも部分的に形成されたゲートスタックとを堆積するステップ；実質的にフッ素を含まない水素又はヘリウムを含有するプラズマにＳｉＮ層を曝露することによってＳｉＮ層の一部を改質するステップ；及びウェット洗浄プロセスを行うことによりＳｉＮ層の改質部分を除去してＳｉＮスペーサーを形成するステップ；を含む、ＳｉＮスペーサーを形成する方法が開示されている。一実施形態では、Ｐｏｓｓｅｍｅらは、ＣＨ２Ｆ２やＣＨ４やＣＨＦ３などのＨＦＣ含有ガスを使用してＳｉＮ層をエッチングしたことを開示している。
Ｇｕｐｔａらの米国特許出願公開第２０１５０２７０１４０Ａ１号明細書には、Ｓｉ、Ｔｉ、Ｔａ、Ｗ、Ａｌ、Ｐｄ、Ｉｒ、Ｃｏ、Ｆｅ、Ｂ、Ｃｕ、Ｎｉ、Ｐｔ、Ｒｕ、Ｍｎ、Ｍｇ、Ｃｒ、Ａｕ、これらの合金、これらの酸化物、これらの窒化物、及びこれらの組み合わせを含む膜をエッチングするための原子層又はサイクルプラズマエッチングの化学及びプロセスが開示されている。例には、Ｃｌ２とエタノール（ＥｔＯＨ）とを使用したＦｅ及びＰｄのエッチング、Ｃｌ２とアセチルアセトネート（Ａｃａｃ）を使用したＮｉ、Ｃｏ、Ｐｄ、又はＦｅのエッチングが含まれる。
Ｚｈｏｕらの米国特許出願公開第２０１６０２９３４３８Ａ１号明細書には、形状制御が改善されたサイクルスペーサーエッチングプロセスが開示されているが、この方法は、ＨＦＣガスではなくＮＦ３／ＮＨ３プラズマに基づいている。
Ｓｈｅｒｐａらの国際公開第２０１８／０４４７１３Ａ１号パンフレットには、Ｈと任意選択的な希ガスとを含有するプロセスガス（Ｈ２、又はＨ２とＡｒ）の第１のステップ；Ｎと、Ｆと、Ｏと、任意選択的な希ガス元素とを含むプロセスガス（ＮＦ３、Ｏ２、及びＡｒ）の第２のステップ；を含むＳｉＮの準原子層エッチングの方法が開示されている。
Ｒａｎｊａｎらの米国特許第９３１８３４３Ｂ２号明細書には、ＣｘＨｙＦｚ（ｘ、ｙ、及びｚはゼロ以外である）で表されるＨＦＣガスを含むプロセスガスを使用する、ＳｉＮスペーサー及びシリコン（多結晶シリコンなど）のエッチング及び酸化のサイクルプロセスを含む、ＳｉＮスペーサーエッチング中のエッチング選択性を改善する方法が開示されている。Ｒｅｎｊａｎらに開示されているＨＦＣはＣＨ３Ｆである。Ｒａｎｊａｎらは、スペーサーのフーチングや表面粗さなどの、スペーサーの形状については言及していない。
ケイ素含有スペーサーをエッチングするためのそれらの用途は、フーチングが少ないか全くない、フッ化物の形成が少ないか全くない、エッチング後のスペーサー表面が滑らかである、などのエッチング形状の要件を満たさなければならないため、ＳｉＮスペーサーなどのケイ素含有スペーサーをエッチングするための形状制御を改善するために適用可能な新しい今までにないエッチング構成要素を発見することは課題である。そのため、これらの要件を満たすためにそのようなエッチング構成要素を提供することが求められている。
ｉ）反応チャンバー内の基板上の構造を被覆しているＳｉＮ層をハイドロフルオロカーボン（ＨＦＣ）のプラズマに曝露して、ＳｉＮ層表面を改質するＳｉＮ層上に堆積されたポリマー層を形成するステップであって、ＨＦＣが式ＣｘＨｙＦｚ（式中、ｘ＝２～５、ｙ＞ｚである）を有し、且つ飽和又は不飽和の、直鎖又は環状のＨＦＣであるステップ；ｉｉ）ＳｉＮ層上に堆積されたポリマー層を不活性ガスのプラズマに曝露し、エッチフロントのＳｉＮ層上に堆積されたポリマー層とＳｉＮ層の改質された表面とを不活性ガスのプラズマによって除去するステップ；及びｉｉｉ）エッチフロントを被覆しているＳｉＮ層が除去され、それによって構造の側壁を被覆しているＳｉＮ層を有する垂直方向に真っ直ぐなＳｉＮスペーサーが形成されるまで、ｉ）とｉｉ）のステップを繰り返すステップ；を含む、サイクルエッチング方法が開示される。
ｉ）反応チャンバー内の基板上の構造を被覆しているＳｉＮ層をハイドロフルオロカーボン（ＨＦＣ）のプラズマに曝露して、ＳｉＮ層表面を改質するＳｉＮ層上に堆積されたポリマー層を形成するステップであって、ＨＦＣが式ＣｘＨｙＦｚ（式中、ｘ＝２～５、ｙ＞ｚである）を有し、且つ飽和又は不飽和の、直鎖又は環状のＨＦＣであるステップ；ｉｉ）ＳｉＮ層上に堆積されたポリマー層を不活性ガスのプラズマに曝露し、エッチフロントのＳｉＮ層上に堆積されたポリマー層とＳｉＮ層の改質された表面とを不活性ガスのプラズマによって除去するステップ；及びｉｉｉ）エッチフロントを被覆しているＳｉＮ層が除去され、それによって構造の側壁を被覆しているＳｉＮ層を有する垂直方向に真っ直ぐなＳｉＮスペーサーが形成されるまで、ｉ）とｉｉ）のステップを繰り返すステップ；を含む、垂直方向に真っ直ぐなＳｉＮスペーサーを形成するためのサイクルエッチング方法も開示される。
ｉ）反応チャンバー内の基板上のゲートスタックを被覆しているＳｉＮ層を、Ｃ２Ｈ５Ｆ及びＣ３Ｈ７Ｆからなる群から選択されるハイドロフルオロカーボン（ＨＦＣ）のプラズマに曝露して、ＳｉＮ層表面を改質するＳｉＮ層上に堆積されたポリマー層を形成するステップ；ｉｉ）ＳｉＮ層上に堆積されたポリマー層を不活性ガスのプラズマに曝露し、ＳｉＮ層上に堆積されたポリマー層とエッチフロントのＳｉＮ層の改質された表面とを不活性ガスのプラズマによって除去するステップ；及びｉｉｉ）エッチフロントを被覆しているＳｉＮ層が除去され、それによってゲートスタックの側壁を被覆しているＳｉＮ層を有する垂直方向に真っ直ぐなＳｉＮゲートスペーサーが形成されるまで、ｉ）とｉｉ）のステップを繰り返すステップ；を含む、垂直方向に真っ直ぐなＳｉＮゲートスペーサーを形成するためのサイクルエッチング方法も開示される。
開示される方法のいずれかは、以下の態様のうちの１つ以上を含み得る：
・ｉ）のステップの後に、
反応チャンバーをポンプで排気して真空にするステップ、
反応チャンバーをＮ２でパージするステップ、
反応チャンバーをポンプで排気して真空にするステップ、及び
不活性ガスを反応チャンバーに導入して不活性ガスのプラズマを生成するステップ、
を更に含む；
・ｉｉ）のステップの後に、
反応チャンバーをポンプで排気して真空にするステップ、
反応チャンバーをＮ２でパージするステップ、
反応チャンバーをポンプで排気して真空にするステップ、及び
ＨＦＣを反応チャンバーに導入してＨＦＣのプラズマを生成するステップ、
を更に含む；
・ＳｉＮ層をＨＦＣと不活性ガスとの混合ガスのプラズマに曝露させる；
・ゲートスタックの側壁のＳｉＮ層の少なくとも大部分が除去されない；
・ゲートスタックの側壁のＳｉＮ層の厚さの１０％未満が除去される；
・ゲートスタックの側壁のＳｉＮ層の厚さの５％未満が除去される；
・ゲートスタックの側壁のＳｉＮ層の厚さの１％未満が除去される；
・ゲートスタックの側壁のＳｉＮ層の厚さの測定可能な減少がない；
・不活性ガスがＮ２、Ａｒ、Ｋｒ、又はＸｅから選択される；
・不活性ガスがＡｒである；
・ＨＦＣがＣ２Ｈ５Ｆである；
・ＨＦＣがＣ３Ｈ７Ｆである；
・基板がケイ素含有材料を含む；
・基板がシリコンである；
・構造がゲートスタックである；
・ＨＦＣプラズマがＳｉＮと相互作用してＣを多く含むポリマーを形成する（Ｃ：Ｆ＞１）；
・Ｃを多く含むポリマーがＳｉＮ層の上に堆積されたポリマー層である；
・ＨＦＣが構造上のＳｉＮ層を選択的にエッチングする；
・ＨＦＣが基板上のＳｉＮ層を選択的にエッチングする；
・構造に対するＳｉＮの無限の選択性；
・ゲートスタックに対するＳｉＮの無限の選択性；
・ｐ－Ｓｉ、ＳｉＯ、ＳｉＯＮ、及びＳｉＣＮに対するＳｉＮの無限の選択性；
・ＡＬＥオーバーエッチングレシピが適用される；
・ＡＬＥオーバーエッチングレシピが、約１０％のＡＬＥオーバーエッチングから約２００％のＡＬＥオーバーエッチングまでの範囲である；
・ＡＬＥオーバーエッチングレシピが、約５０％のＡＬＥオーバーエッチングから約２００％のＡＬＥオーバーエッチングまでの範囲である；
・ＨＦＣガスを約１ｓｃｃｍ～約１０ｓｌｍの範囲の流量で反応チャンバーに導入する；
・ＨＦＣガスを約１ｓｃｃｍ～約１００ｓｃｃｍの範囲の流量で反応チャンバーに導入する；
・不活性ガスを約１ｓｃｃｍ～約１０ｓｌｍの範囲の流量で反応チャンバーに導入する；
・不活性ガスを約１０ｓｃｃｍ～約２００ｓｃｃｍの範囲の流量で反応チャンバーに導入する；
・反応チャンバーが約１ｍＴｏｒｒ～約５０Ｔｏｒｒの範囲の圧力を有する；
・反応チャンバーが約１ｍＴｏｒｒ～約１０Ｔｏｒｒの範囲の圧力を有する；
・反応チャンバーが約３００ｍＴｏｒｒ～約１Ｔｏｒｒの範囲の圧力を有する；
・チャンバー内の基板温度が約－１１０℃～約２０００℃の範囲である；
・チャンバー内の基板温度が約－２０℃～約１０００℃の範囲である；
・チャンバー内の基板温度が約２５℃～約７００℃の範囲である；
・チャンバー内の基板温度が約２５℃～約５００℃の範囲である；
・チャンバー内の基板温度が約２５℃～約５０℃の範囲である；
・反応チャンバーの壁の温度が約２５℃～約１００℃の範囲である；
・プラズマ処理時間が０．０１秒から１００００秒まで変化する；
・プラズマ処理時間が１秒から３０秒まで変化する；
・Ｎ２パージ時間が１秒から１００００秒まで変化する；
・Ｎ２パージ時間が１０秒から６０秒まで変化する；
・ＳｉＮスペーサーと基板との間の各コーナーにフーチングがほとんど全く形成されない；
・ＳｉＮ層及び基板の近傍に残っている余分な材料が少ないか全くない；
・垂直方向に真っ直ぐなＳｉＮスペーサー及びエッチフロントにフッ化物の残留物が残っていない；
・サイクルエッチング後の垂直方向に真っ直ぐなＳｉＮスペーサーの表面及びエッチフロントの表面の表面粗さが、サイクルエッチング前と比較して改善されている；
・イオン衝撃プロセスでポリマー層を除去する；
・酸素含有ガスを添加するステップを更に含む；並びに
・酸素含有ガスがＯ２、Ｏ３、ＣＯ、ＣＯ２、ＮＯ、ＮＯ２、Ｎ２Ｏ、ＳＯ２、ＣＯＳ、Ｈ２Ｏ、及びこれらの組み合わせからなる群から選択される。
式ＣｘＨｙＦｚ（式中、ｘ＝２～５、ｙ＞ｚである）を有するＨＦＣエッチングガスも開示される。本開示のＨＦＣエッチングガスは、以下の態様のうちの１つ以上を含む：
・ＨＦＣが飽和又は不飽和の、直鎖又は環状のＨＦＣである；
・約９９体積％より高い純度を有する；
・約９９．９体積％より高い純度を有する；
・微量ガス不純物を１体積％未満含む；
・微量ガス不純物が水を含む；
・微量ガス不純物がＣＯ２を含む；
・微量ガス不純物がＮ２を含む；及び
・ＨＦＣエッチングガスの含水率が２０ｐｐｍｗ未満である。
表記法及び命名法
以下の詳細な説明及び特許請求の範囲は、当該技術分野で一般によく知られている複数の略語、記号、及び用語を利用しており、以下を含む：
本明細書で使用される不定冠詞「ａ」又は「ａｎ」は、１つ又は複数を意味する。
本明細書で使用される、文章中又は特許請求の範囲中の「約」又は「ほぼ」又は「およそ」は、記載された値の±１０％を意味する。
本明細書で使用される、文章中又は特許請求の範囲中の「室温」は、約２０℃～約２５℃を意味する。
「ウェハー」又は「パターン化されたウェハー」という用語は、基板上にケイ素含有膜のスタックを有し、且つパターンエッチングのために形成されたケイ素含有膜のスタック上にパターン化されたハードマスク層を有するウェハーを指す。
「基板」という用語は、その上でプロセスが行われる１つ以上の材料を指す。基板は、その上でプロセスが行われる１つ以上の材料を有するウェハーを指す場合がある。基板は、半導体、太陽光発電、フラットパネル、又はＬＣＤ－ＴＦＴデバイスの製造に使用される任意の適切なウェハーであってよい。基板は、その前の製造ステップからその上に既に堆積された異なる材料の１つ以上の層も有し得る。例えば、ウェハーは、シリコン層（例えば結晶性、アモルファス、多孔性など）、ケイ素含有層（例えばＳｉＯ２、ＳｉＮ、ＳｉＯＮ、ＳｉＣＯＨなど）、金属含有層（例えば銅、コバルト、ルテニウム、タングステン、白金、パラジウム、ニッケル、ルテニウム、金など）、又はこれらの組み合わせを含み得る。更に、基板は平坦であってもパターン化されていてもよい。基板は、有機物でパターン化されたフォトレジスト膜であってもよい。基板は、ＭＥＭＳ、３Ｄ ＮＡＮＤ、ＭＩＭ、ＤＲＡＭ、又はＦｅＲａｍデバイス用途で誘電体材料として使用される酸化物の層（例えばＺｒＯ２ベースの材料、ＨｆＯ２ベースの材料、ＴｉＯ２ベースの材料、希土類酸化物ベースの材料、三元酸化物ベースの材料など）又は電極として使用される窒化物ベースの膜（例えばＴａＮ、ＴｉＮ、ＮｂＮ）を含み得る。当業者は、本明細書で使用される「膜」又は「層」という用語が、表面上に配置されているか広がっている何らかの材料の厚さを指し、その表面はトレンチ又はラインであってよいことを認識するであろう。本明細書及び特許請求の範囲全体を通して、ウェハー及びその上の関連する層は、基板と呼ばれる。
「パターンエッチング」又は「パターン化されたエッチング」という用語は、パターン化されたハードマスク層の下のケイ素含有膜のスタックなどの非平坦構造をエッチングすることを指す。
本明細書で使用される「エッチ」又は「エッチング」という用語は、等方性エッチングプロセス及び／又は異方性エッチングプロセスを指す。等方性エッチングプロセスは、エッチング化合物と基板との間の化学反応を含み、基板上の材料の一部が除去されることになる。このタイプのエッチングプロセスには、ケミカルドライエッチング、気相ケミカルエッチング、サーマルドライエッチングなどが含まれる。等方性エッチングプロセスは、基板に横方向又は水平方向のエッチング形状を生成する。等方性エッチングプロセスは、基板にあらかじめ形成されたアパーチャの側壁にリセス又は水平方向のリセスを生成する。異方性エッチングプロセスは、基板の表面に対して垂直な材料のみを除去し、マスクパターンの正確な転写を行う。ドライエッチングプロセスは、プラズマエッチングプロセスであってよい。プラズマは、原子又は分子のかなりの割合がイオン化されている任意のガスである。プラズマは、リアクター内に配置された、小さな距離隔てられた２つの金属電極から本質的に構成されるＣＣＰシステムによって生成された容量結合プラズマ（ＣＣＰ）であってよい。典型的なＣＣＰシステムは、単一のラジオ周波数（ＲＦ）電源によって駆動される。２つの電極のうちの１つは電源に接続され、もう１つは接地される。電極間に電界が発生すると、原子がイオン化して電子を放出する。ガス中の電子はＲＦ場によって加速され、衝突によってガスを直接的又は間接的にイオン化して、二次電子を生成することができる。プラズマは、電磁誘導によって、すなわち時間変化する磁場によって生成される電流によりエネルギーが供給されるＩＣＰシステムによって生成される誘導結合プラズマ（ＩＣＰ）又は変圧器結合プラズマ（ＴＣＰ）であってもよい。ＩＣＰ放電は、１０１５ｃｍ－３のオーダーの比較的高い電子密度である。その結果、ＩＣＰ放電は、高密度プラズマ（ＨＤＰ）が必要とされる幅広い用途を有する。ＩＣＰ放電のもう１つの利点は、電極が完全に反応チャンバーの外側にあるため、汚染が比較的少ないことである。プラズマエッチングプロセスは、基板に垂直なエッチング形状を生成する。プラズマエッチングプロセスは、基板に垂直なアパーチャ、トレンチ、チャネルホール、ゲートトレンチ、階段状コンタクト、コンデンサホール、コンタクトホールなどを生成する。
「１００％エッチング」という用語は、ＡＬＥプロセスがその厚さを完全に通って材料をエッチングすることを意味する。「オーバーエッチング」という用語は、材料を通り抜けてエッチングした後であってもＡＬＥプロセスが継続されることを意味する。例えば、本開示の方法において、１つのＡＬＥレシピがＳｉＮ層に対して１ｎｍ／サイクルのエッチング速度を有し、且つＳｉＮ層が１０ｎｍの厚さを有する場合には、１０ｎｍの厚さのＳｉＮを通り抜けて完全にエッチングするために１０サイクルが必要とされる。これは１００％エッチングを意味する。ＳｉＮ層をエッチングするためにエッチングサイクルが１０サイクルより多く設定される場合には、ＡＬＥは「オーバーエッチング」である。例えば、ＳｉＮ層をエッチングするために１５回のエッチングサイクルが設定される場合には、エッチングプロセスは５０％のオーバーエッチングである。ＳｉＮ層をエッチングするために２０回のエッチングサイクルが設定される場合には、エッチングプロセスは１００％のオーバーエッチングである。
「堆積（ｄｅｐｏｓｉｔ又はｄｅｐｏｓｉｔｉｏｎ）」という用語は、原子又は分子レベルの材料が、気体状態（蒸気）から薄層としての固体状態にウェハー表面又は基板上で堆積される一連のプロセスを指す。化学反応は、反応するガスのプラズマの生成後に生じるプロセスに関与する。プラズマは、２つの電極間のラジオ周波数（ＲＦ）（交流（ＡＣ））又は直流（ＤＣ）放電によって通常形成される上述したＣＣＰであってよく、その間の空間は反応ガスで満たされる。堆積方法には、原子層堆積（ＡＬＤ）及び化学蒸着（ＣＶＤ）が含まれ得る。
「マスク」という用語は、エッチングに抵抗する層を指す。ハードマスク層は、エッチングされる層の上に配置することができる。
「アスペクト比」という用語は、トレンチの幅（又はアパーチャの直径）に対するトレンチ（又はアパーチャ）の高さの比を指す。
「選択性」という用語は、ある材料のエッチング速度と別の材料のエッチング速度との比を意味する。「選択的エッチング」又は「選択的にエッチングする」という用語は、ある材料を別の材料よりも多くエッチングすること、言い換えると２つの材料間で１：１より多い又は少ないエッチング選択性を有することを意味する。
なお、本明細書では、「膜」及び「層」という用語は交換可能に使用することができる。膜は、層に対応するか層に関連する場合あり、層は膜を指す場合があることが理解される。更に、当業者は、本明細書で使用される「膜」又は「層」という用語が、表面上に配置されているか表面上に広がるなんらかの材料の厚さを指し、表面がウェハー全体ほどの大きさからトレンチやラインほどの小ささまでの範囲であってよいことを理解するであろう。
また、本明細書において、「エッチング化合物」及び「エッチングガス」という用語は、エッチング化合物が室温且つ周囲圧力下で気体状態にある場合、交換可能に使用することができる。エッチング化合物は、エッチングガスに対応するかエッチングガスに関連する場合があり、エッチングガスはエッチング化合物を指す場合があることが理解される。
元素の周期表からの元素の標準的な略語が本明細書で使用される。元素はこれらの略語で呼ばれる場合があることを理解する必要がある（例えばＳｉはケイ素を指し、Ｎは窒素を指し、Ｏは酸素を指し、Ｃは炭素を指し、Ｈは水素を指し、Ｆはフッ素を指すなど）。
開示されている特定の分子を識別するために、Ｃｈｅｍｉｃａｌ Ａｂｓｔｒａｃｔ Ｓｅｒｖｉｃｅによって割り当てられた固有のＣＡＳ登録番号（すなわち「ＣＡＳ」）が示される。
なお、ＳｉＮ及びＳｉＯなどのケイ素含有膜は、それらの適切な化学量論を考慮せずに本明細書及び特許請求の範囲全体に記載されていることに留意されたい。ケイ素含有膜は、結晶Ｓｉ、ポリシリコン（ｐ－Ｓｉ又は多結晶シリコン）、又はアモルファスシリコンなどの純粋なケイ素（Ｓｉ）層；窒化ケイ素（ＳｉｋＮｌ）層；又は酸化ケイ素（ＳｉｎＯｍ）層；又はこれらの混合物を含むことができ、ｋ、ｌ、ｍ、及びｎは、包括的に０．１～６の範囲である。好ましくは、窒化ケイ素は、ｋ及びＩがそれぞれ０．５～１．５の範囲であるＳｉｋＮｌである。より好ましくは、窒化ケイ素はＳｉ３Ｎ４である。本明細書では、以降の説明におけるＳｉＮは、ＳｉｋＮｌ含有層を表すために使用される場合がある。好ましくは、酸化ケイ素は、ｎが０．５～１．５の範囲であり、且つｍが１．５～３．５の範囲であるＳｉｎＯｍである。より好ましくは、酸化ケイ素はＳｉＯ２である。本明細書では、以降の説明におけるＳｉＯは、ＳｉｎＯｍ含有層を表すために使用される場合がある。ケイ素含有膜は、ＳｉＯＣＨの式を有するＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．のＢｌａｃｋ Ｄｉａｍｏｎｄ ＩＩ又はＩＩＩ材料などの有機ベース若しくは酸化ケイ素ベースのｌｏｗ－ｋ誘電体材料のような酸化ケイ素ベースの誘電体材料とすることもできる。ケイ素含有膜は、ａ、ｂ、ｃが０．１～６の範囲であるＳｉａＯｂＮｃも含み得る。ケイ素含有膜は、Ｂ、Ｃ、Ｐ、Ａｓ、及び／又はＧｅなどのドーパントも含み得る。
範囲は、本明細書において、約ある特定の値から、及び／又は約別の特定の値までとして表現される場合がある。そのような範囲が表現される場合、別の実施形態は、前記範囲内の全ての組み合わせと共に、ある特定の値から、及び／又は別の特定の値までのものであることが理解されるべきである。
本明細書における「一実施形態」又は「ある実施形態」への言及は、実施形態に関連して記載されている特定の特徴、構造、又は特性が、本発明の少なくとも１つの実施形態に含まれ得ることを意味する。本明細書の様々な場所における「一実施形態では」という語句の出現は、必ずしも全てが同じ実施形態を指すわけではなく、また別の又は代替の実施形態は、必ずしも他の実施形態と相互に排他的ではない。同じことが「実施」という用語にも当てはまる。
本発明の性質及び目的を更に理解するために、添付の図面と併せて以下の詳細な説明を参照する必要がある。添付の図面の中では、同様の要素には同じ又は類似した参照番号が付されている。
図１ａは、当該技術分野において下にある基板上にＳｉＮスペーサーを生成するために形成される例示的なパターンの側断面図を示す。図１ｂは、下にある基板上の例示的なＳｉＮスペーサーの側断面図であり、当該技術分野におけるＳｉＮスペーサーの理想的なエッチング結果を示す。 図１ｃは、当該技術分野におけるスペーサーの底部にフーチングが生じる実際のスペーサーエッチングプロセスによる、下にある基板上の例示的なＳｉＮスペーサーの側断面図を示す。 図２は、本開示のサイクルＡＬＥプロセスのサイクルあたりのプロセスフローを示す。 図３は、ＣＨ３Ｆを使用したエッチング厚さ対ＡＬＥサイクルのグラフである。 図４は、Ｃ２Ｈ５Ｆを使用したエッチング厚さ対ＡＬＥサイクルのグラフである。 図５は、Ｃ３Ｈ７Ｆを使用したエッチング厚さ対ＡＬＥサイクルのグラフである。 図６ａは、それぞれＣ２Ｈ５Ｆを使用した１００％のエッチング側壁及び１００％のオーバーエッチング側壁を有するＡＬＥ後のＳｉＮスペーサーのＥＤＳマッピングを示す－側壁の水平スキャン。 図６ｂは、それぞれＣ２Ｈ５Ｆを使用した１００％のエッチング側壁及び１００％のオーバーエッチング側壁を有するＡＬＥ後のＳｉＮスペーサーの原子を使用したＥＤＳラインスキャンを示す－スペーサー底部の垂直スキャン。 図７は、Ｃ２Ｈ５Ｆを使用したＳｉＮスペーサーの連続エッチングを示す：ＥＤＳマッピング（左図）及びＥＤＳラインスキャン（右図）。
半導体用途において高い選択性でＳｉ含有基板上に窒化ケイ素（ＳｉＮ）スペーサーを形成するための形状制御を改善するための方法が開示される。開示される方法は、ＨＦＣのプラズマ及び希ガスのプラズマを使用するサイクル原子層エッチング（ＡＬＥ）プロセスを利用して、ＳｉＮ層及び／又は下にあるＳｉ含有層（例えば基板）で被覆されている構造上のＳｉＮ層を選択的にエッチングする。本明細書において、構造はゲート又はゲートスタックであってよい。
本開示の方法は、ＳｉＮスペーサーを形成するための大幅に改善された形状制御を有する。形成されるＳｉＮスペーサーの重要な特徴には、ポリ－Ｓｉ（又はＳｉ）やＳｉＯ２などの下にあるＳｉ含有層に対するＳｉＮの高い選択性が含まれる。形成されるＳｉＮスペーサーの重要な特徴には、オーバーエッチングレシピを使用した場合であっても下にあるＳｉ含有層への化学的損傷がないこと、ＳｉＮ層と基板とに近接する過剰な材料が少ないか全くないこと、スペーサーのボトムエッジにフーチングが少ないか全くないこと、スペーサーの側壁にＦ残留物が残っていないことなども含まれる。
半導体用途では、スペーサーは、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）においてゲート接点とソース及びドレイン接点とを分離するために、ＣＶＤ又はＡＬＤによってゲート又はゲートスタックなどの構造上に堆積される材料の層である。材料はＳｉＮなどであってよい。スペーサーは、ゲートスタックの側壁を不動態化する。開示される方法は、ゲートスペーサー、自己整合ダブルパターニング（ＳＡＤＰ）スペーサーや自己整合四重パターニング（ＳＡＱＰ）スペーサーを有するパターニングスペーサーなどを含む、半導体用途における任意のタイプのスペーサーに適用することができる。本明細書において、ゲートスタックは、デジタルスイッチ、ランダムアクセスメモリ（ＲＡＭ）、増幅器、電界効果トランジスタに基づくバイオセンサー（ＢｉｏＦＥＴ）、ＤＮＡ電界効果トランジスタ（ＤＮＡＦＥＴ）、強誘電体、磁気、電解などであってよい。より具体的には、ゲートスタックは、３Ｄ ＮＡＮＤやＮＯＲなどのフラッシュメモリ、シリコン－酸化物－窒化物－酸化物－シリコン（ＳＯＮＯＳ）、グローバルひずみとローカルひずみとを含むひずみ界面、強誘電体ゲートスタック、電解界面などを含む高ｋゲートスタックであってもよい。
図１ａ～図１ｃは、下にある基板上への例示的なＳｉＮスペーサーの形成の例示的な側断面図を示している。図１ａは、ＳｉＮスペーサーを製造するために形成されたトレンチパターンを示しているが、これに限定されない。基板１０２の頂部にＳｉＮで被覆された構造１０及び１２が形成された。基板１０２の頂部に複数のＳｉＮで被覆された構造を形成できるが、２つの構造１０及び２０のみが示されている。基板１０２は、Ｓｉ、ポリ－Ｓｉ、ＳｉＯ２などのＳｉ含有材料から構成されるＦｉｎＦＥＴ（フィン型電界効果トランジスタ）基板であってよい。数字１０４は、基板１０２上の構造１０６を被覆するＳｉＮの層を表す。当該技術分野ではピラーとも呼ばれる構造１０６は、ＳｉＮ層１０４によって被覆されたゲートスタックであってよい。理想的な状況では、エッチフロントである構造１０６の頂部又はピラーの頂部と、基板１０２の頂部又はトレンチの底部とを水平に被覆しているＳｉＮ層は除去される必要があり、底部のコーナーにフーチングがほとんど又は全くない垂直方向に真っ直ぐで均一なＳｉＮ側壁が構造１０６上に得られる必要がある。本明細書において、「ａ１」及び「ａ２」は、構造又はゲートスタックの異なる高さにおける側壁１０４上のＳｉＮ層の厚さを表す。「ａ１」の高さは、例えばピラーの頂部の下側の構造１０６の高さ全体の約３分の１の高さで、ピラーの頂部に近い高さとすることができ、「ａ２」は、基板１０２の上側の構造１０６の高さ全体の約３分の１の高さで、基板１０２に近い高さとすることができる。ＳｉＮ層１０４の下の構造１０６は、基板１０２（図示せず）に隣接する底部で湾曲し得ることから、「ａ２」の値は、垂直方向に真っ直ぐなＳｉＮスペーサーを有する「ａ１」の値よりも小さい場合がある。「ｂ」及び「ｃ」は、それぞれ、構造１０６の頂部及び基板１０２の頂部のＳｉＮ層の厚さを表す。本明細書において、「ｂ」及び「ｃ」はエッチフロントの厚さである。更に、「ｃ」は、ＳｉＮ層を除去した後の基板１０２の除去厚さを表すこともできる。この場合、「ｃ」負の値であってもよい。図１ｂに示されているように、構造２０６上の垂直方向に真っ直ぐ且つ均一なＳｉＮ側壁２０４の被覆が形成され、構造２０６の頂部と基板２０２の頂部とを水平に被覆しているエッチフロントのＳｉＮ層が除去される、理想的なＳｉＮスペーサーのエッチング結果が表されている。しかしながら、実際のスペーサーエッチングプロセスは、図１ｃに示されているように、過剰な材料がＳｉＮ層及び基板の近傍に残り、スペーサーの底部にフーチング３０８を生成することが多い。本明細書において、基板３０２に隣接するフーチング３０８の水平方向の長さ「ｄ」は、フーチングのサイズを表すために定義される。
Ｓｉ含有基板上に形成されたＳｉＮスペーサーのエッチング形状を制御するための本開示のサイクルＡＬＥプロセスは、ＳｉＮスペーサーを製造する際のフーチングの欠陥を克服する。Ｓｉ含有基板上に形成されるＳｉＮスペーサーのエッチング形状を制御するための本開示のサイクルＡＬＥプロセスは、ＳｉＮスペーサーを製造する際に先細になることなく垂直方向に真っ直ぐなスペーサーも生成する。本開示のサイクルＡＬＥプロセスは、１つのＡＬＥサイクルにおいて、表面改質ステップ又は堆積ステップと表面除去ステップ又はエッチングステップとを含む。表面改質ステップ中に、反応チャンバー内で、ＳｉＮ層（図１ａを参照、ＳｉＮ層１０４）の表面を改質するポリマーの薄層が、ＳｉＮ層の表面上に堆積される。ポリマーの薄層は、ＨＦＣガスのプラズマ、又はＨＦＣガスと不活性ガス（Ｎ２、Ａｒ、Ｋｒ、Ｘｅなど、好ましくはＡｒ）とのガス混合物のプラズマによって形成される。ＨＦＣガスは、ＳｉＮ層の表面で材料ＳｉＮと反応し、Ｃを多く含むポリマー（Ｃ：Ｆ＞１）であるポリマーの薄層を形成し、これはＳｉＮ層表面の改質表面層とも呼ばれ、ここでポリマーの薄層とＳｉＮ層の表面との間の中間層に化学結合が形成される。表面除去ステップでは、改質された表面層は、改質表面層をスパッタリングするための高エネルギーイオン衝撃により、高揮発性であり且つチャンバーからポンプで送り出すことができる純粋な不活性ガス（例えばＡｒ）のプラズマによってエッチング又は除去される。表面除去ステップの後、表面改質ステップが繰り返され、サイクルＡＬＥプロセスが形成される。サイクルＡＬＥでは、ＡＬＥオーバーエッチングレシピを適用して、構造又はゲートスタックに対するＳｉＮの無限の選択性により、エッチフロントのＳｉＮ層を更に除去することができる。ＡＬＥオーバーエッチングレシピは、約１０％のＡＬＥオーバーエッチングから約２００％のＡＬＥオーバーエッチングまで、好ましくは約５０％のＡＬＥオーバーエッチングから約２００％のＡＬＥオーバーエッチングまでの範囲であってよい。これらのプロセスはサイクルすることができ、材料の段階的な除去を可能にし、これによりパターン忠実度が高められ、ＳｉＮスペーサーのフーチングが最小限に抑えられる。表面改質ステップと表面除去ステップとの間、又は堆積ステップとエッチングステップの後に、Ｎ２パージステップが適用される。Ｎ２パージステップは、Ｎ２パージステップの前にＨＦＣガスを反応チャンバーからポンプで出すための真空ポンプステップと、Ｎ２パージステップの後にＮ２を反応チャンバーからポンプで出すための真空ポンプステップとを含む。
理想的なサイクルＡＬＥプロセスは、自己律速型反応に基づく。これは、反応物が、底部の層を無傷に保ちながら、基板上の利用可能な表面部位とのみ反応することを意味する。ＡＬＥプロセス条件は、反応物の流量と曝露時間に関する自己律速的な性質を追跡することによって最適化することができる。相乗反応を回避するために、各ステップの終わりに一定のＮ２パージが使用されて系から過剰なエッチャントが排除された。
図２を参照すると、本開示のＡＬＥプロセスの１つのサイクルにおいて、ＨＦＣガスとＡｒとのガス混合物から形成されたプラズマエッチングガスは、ステップ１の反応チャンバー内のＳｉＮ層の表面上にポリマーの薄層を堆積する。次いで、ステップ２で、ポリマーの薄層が純粋な不活性ガス（例えばＡｒ）のプラズマによってエッチング又は除去される。各ステップの後、反応チャンバーは、反応チャンバーをポンプで真空にし、パージのために反応チャンバーにＮ２を充填し、そして次のステップに進む前に再度反応チャンバーをポンプで真空にすることを含む、ポンプ／Ｎ２パージ／ポンププロセスを受ける。
本開示のサイクルＡＬＥ方法は、ＳｉＮを選択的にプラズマエッチングするために、式ＣｘＨｙＦｚ（ｘ＝２～５、ｙ＞ｚ）を有する飽和又は不飽和の、直鎖又は環状のＨＦＣガスを使用することを含み得る。ＨＦＣプラズマは、ＳｉＮと相互作用してＣを多く含むポリマー（Ｃ：Ｆ＞１）を形成し、これがＳｉＮ層の上に堆積されてポリマー層を形成する。本開示のＨＦＣガスは、プラズマチャンバー内で不活性ガスと混合して、ポリマー層だけでなくＳｉＮ層の単一原子層も選択的にエッチングするために使用することができる。したがって、ＳｉＮスペーサーは、高い選択性、最小化されたフーチング、限定的なフッ素生成、及びＳｉＮスペーサーの平滑な表面などの改善された形状制御を伴い形成される。不活性ガスは、Ａｒ、Ｋｒ、及びＸｅであってよい。好ましくはＡｒである。
ＳｉＮ層上にポリマー層を形成するための本開示のＨＦＣガスは、以下のＨＦＣガス、すなわち、フルオロエタンＣ２Ｈ５Ｆ（ＣＡＳ＃３５３－３６－６）及び１－フルオロプロパンＣ３Ｈ７Ｆ（ＣＡＳ＃４６０－１３－９）を含み得る。これらのＨＦＣガスは、プラズマチャンバー内で不活性ガスと混合してＳｉＮ層上にポリマー層を堆積させるために使用される。ＳｉＮ層の表面を改質するために、ポリマー層とＳｉＮ層との間に中間層が形成れる。次いで、Ａｒなどの不活性ガスのプラズマがポリマー層だけでなく中間層も選択的に除去する。これは、ＳｉＮ層の単一の原子層を除去することに相当する。このようにして、ＳｉＮスペーサーは、高い選択性、最小化されたフーチング、限定的なフッ素生成、及びＳｉＮスペーサーの平滑な表面などの改善された形状制御を伴い形成される。不活性ガスは、Ａｒ、Ｋｒ、及びＸｅであってよい。好ましくはＡｒである。
本開示のＨＦＣガスは、主要な不純物であるＮ２、ＣＯｘ、ＳＯｘ、Ｈ２Ｏなどを除去することにより、９９％ｖ／ｖを超える純度で、好ましくは９９．９％ｖ／ｖを超える純度で供給される。
本開示のＨＦＣガスは、１体積％未満の微量ガス不純物を含み、体積基準で１５０ｐｐｍ未満のＮ２及び／又はＨ２Ｏ及び／又はＣＯ２などの不純物ガスが前記微量ガス不純物の中に含まれる。好ましくは、プラズマエッチングガスの含水量は、重量基準で２０ｐｐｍｗ未満である。蒸留により、及び／又はガス若しくは液体を４Åのモレキュラーシーブなどの適切な吸着剤に通すことにより、精製された生成物を製造することができる。
本開示のサイクルＡＬＥ方法は、その中に配置された基板を有するプラズマ処理チャンバーを準備することを含む。プラズマ処理チャンバーは、限定するものではないが、反応性イオンエッチング（ＲＩＥ）、単一又は複数の周波数のＲＦ源を用いた容量結合プラズマ（ＣＣＰ）、誘導結合プラズマ（ＩＣＰ）、電子サイクロトロン共鳴（ＥＣＲ）、マイクロ波プラズマ反応器、遠隔プラズマ反応器、パルスプラズマ反応器、又はケイ素含有膜の一部を選択的に除去できるか活性種を生成できる他のタイプのエッチングシステムなどの、プラズマエッチングに使用される任意のチャンバー又はエンクロージャなどの、エッチング方法が行われるデバイス内の任意のエンクロージャ又はチャンバーであってよい。好ましいチャンバーはＣＣＰチャンバーである。
当業者は、異なるプラズマ反応チャンバー設計が異なる電子温度制御を提供することを認識するであろう。適切な市販のプラズマ反応チャンバーとしては、限定するものではないが、商標ｅＭＡＸ（商標）として販売されているＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓの磁気増強反応性イオンエッチャー、又は商標２３００（登録商標）Ｆｌｅｘ（商標）として販売されているＬａｍ ＲｅｓｅａｒｃｈデュアルＣＣＰ反応性イオンエッチャー誘電体エッチング製品の群が挙げられる。これらにおけるＲＦ出力は、プラズマ特性を制御するためにパルス化されてもよく、それによってエッチング性能（選択性及び損傷）が更に改善される。
ポリマー堆積を排除するため、又はポリマー堆積の厚さを減らすために、酸素含有ガスを反応チャンバーに導入することができる。酸素含有ガスとしては、限定するものではないが、Ｏ２、Ｏ３、ＣＯ、ＣＯ２、ＮＯ、ＮＯ２、Ｎ２Ｏ、ＳＯ２、ＣＯＳ、Ｈ２Ｏ、及びこれらの組み合わせなどの酸化剤が挙げられる。プラズマ化学物質への酸素又は酸素含有ガスの添加は、プラズマ種のＦ／Ｃ比を増加させ、ポリマー形成を減少させることが知られている（例えばＨｕｎｇらの米国特許第６３８７２８７号明細書を参照）。本開示のＨＦＣガス及び酸素含有ガスは、反応チャンバーに導入する前に一緒に混合することができる。
或いは、酸素含有ガスは連続的にチャンバーに導入され、本開示のＨＦＣガスはパルスでチャンバーに導入される。酸素含有ガスは、チャンバーに導入される混合物の約０．０１体積％～約９９．９９体積％を占める。
本開示のサイクルＡＬＥ方法において、プラズマ処理時間は、０．０１秒から１００００秒まで変化し得る。好ましくは１秒～３０秒である。Ｎ２パージ時間は１秒から１００００秒まで変化し得る。好ましくは１０秒から６０秒である。
反応チャンバー内の温度及び圧力は、ケイ素含有膜が活性化されたエッチングガスと反応するのに適した条件に保持される。例えば、チャンバー内の圧力は、エッチングパラメータによって要求される通りに、約１ｍＴｏｒｒ～約５０Ｔｏｒｒ、好ましくは約１ｍＴｏｒｒ～約１０Ｔｏｒｒ、より好ましくは約３００ｍＴｏｒｒ～約１Ｔｏｒｒに保持することができる。同様に、チャンバー内の基板温度は、約－１１０℃～約２０００℃、好ましくは約－７０℃～約１５００℃、より好ましくは約－２０℃～約１０００℃、更に好ましくは約２５℃～約７００℃、更に好ましくは約２５℃～約５００℃、更に好ましくは約２５℃～約５０℃の範囲とすることができる。チャンバー壁の温度は、処理要件に応じて約２５℃～約１００℃の範囲とすることができる。
一実施形態では、本開示のＨＦＣガスは、被覆されたＳｉＮ層が上に形成されたゲートスタックなどの構造を有する基板が入っている反応チャンバーに導入される。ガスは、約１ｓｃｃｍ～約１０ｓｌｍの範囲の流量でチャンバーに導入することができる。好ましくは１ｓｃｃｍ～１００ｓｃｃｍである。不活性ガスは、約１ｓｃｃｍ～約１０ｓｌｍの範囲の流量でチャンバーに導入することができる。好ましくは１０ｓｃｃｍ～２００ｓｃｃｍである。当業者は、流量がツールごとに異なってよいことを認識するであろう。
本開示のサイクルエッチング方法は、ｉ）プラズマ処理チャンバー又は反応チャンバー内の基板ホルダー上にパターン化された基板を配置するステップであって、パターン化された基板が基板上の少なくとも１つの構造を被覆するＳｉＮ層を有し、ここでの構造がゲートスタックであってよく、基板がＳｉ含有層を含み得るステップ；ｉｉ）ＨＦＣガス又はＨＦＣガスと不活性ガスとの混合物を反応チャンバーに導入して中にプラズマを生成するステップであって、プラズマが生成すると、プラズマがＳｉＮ層上にＳｉＮ表面を改質するポリマー層を堆積し、ＨＦＣガスが式ＣｘＨｙＦｚ（ｘ＝２～５、ｙ＞ｚ）を有する飽和又は不飽和の、直鎖又は環状のＨＦＣガスであり、不活性ガスが、Ｎ２、Ａｒ、Ｋｒ、Ｘｅ、好ましくはＡｒであるステップ；ｉｉｉ）反応チャンバーが高真空に到達するまで、ＨＦＣガス又はＨＦＣガスと不活性ガスとの混合物を反応チャンバーからポンプで排出するステップ；ｉｖ）反応チャンバーをＮ２でパージするステップ；ｖ）反応チャンバーをポンプで排気して再度高真空にするステップ、すなわち反応チャンバーが高真空に到達するまで、Ｎ２を反応チャンバーからポンプで排出するステップ；ｖｉ）不活性ガスを反応チャンバーに導入して不活性ガスのプラズマを生成するステップ；ｖｉｉ）ＳｉＮ層上に堆積されたポリマー層を不活性ガスのプラズマに曝露するステップであって、不活性ガスのプラズマが、エッチフロントのＳｉＮ層上に堆積されたポリマー層及びエッチフロントのＳｉＮ層の改質された表面をイオン衝撃により除去するステップ；ｖｉｉ）反応チャンバーをポンプで排気して高真空にするステップ、すなわち反応チャンバーが高真空に到達するまで、不活性ガスを反応チャンバーからポンプで排出するステップ；ｖｉｉｉ）反応チャンバーをＮ２でパージするステップ；ｉｘ）反応チャンバーをポンプで排気して高真空にするステップ；及びｘ）エッチフロントのＳｉＮ層が選択的に除去されるまでｉｉ）からｉｘ）のステップを繰り返し、それにより、ゲートスタックの側壁にＳｉＮ層を含む実質的に垂直方向に真っ直ぐなＳｉＮスペーサーを形成するステップ；を更に含む。ここではオーバーエッチングレシピを適用することができ、例えば５０％のオーバーエッチングから２００％のオーバーエッチングまでを適用することができる。
理想的な場合には、イオン衝撃プロセスは、エッチフロントのポリマー層及びＳｉＮ層の改質された表面、すなわちピラーの頂部及びトレンチの底部のＳｉＮ層及びＳｉＮ層の改質された表面のみを除去し、側壁のＳｉＮ層は変化しないままである。実際には、側壁のＳｉＮ層の厚さは、わずかな偏差及び／又は湾曲した底部を持つ構造に起因してわずかに変化し得る。本開示のサイクルエッチング方法は、ゲートスタックの側壁上のＳｉＮ層の少なくとも大部分が除去されないことを提供する。好ましくは、ゲートスタックの側壁上のＳｉＮ層の厚さの１０％未満、特に構造の底部に近いＳｉＮ層が除去される。より好ましくは、ゲートスタックの側壁上のＳｉＮ層の厚さの５％未満が除去される。更に好ましくは、ゲートスタックの側壁上のＳｉＮ層の厚さの１％未満が除去される。更に好ましくは、ゲートスタックの側壁上のＳｉＮ層の厚さの測定可能な減少は生じない。
従来のＳｉＮスペーサーエッチングプロセスと比較して、本明細書に開示のＨＦＣガスを使用する本開示のサイクルＡＬＥプロセスは、下にある材料に著しい表面粗さ又は化学汚染（例えばＦ残留物）を生じさせることなしに、化学的完全性を維持しながら、以下の実施例から、スペーサーのボトムエッジでＳｉＮフーチングを７０％より多く低減することができる。より具体的には、Ｃ２Ｈ５Ｆを使用するサイクルＡＬＥプロセスでは、トレンチの底部と側壁でフッ化物残留物が生成されない。ここで、フッ化物残留物がないということは、トレンチの底部及び側壁に残っているフッ化物残留物が約０．０５％未満、好ましくは０．０３％未満であることを意味する。本開示のＨＦＣガスを使用する本開示のサイクルＡＬＥプロセスは、ＳｉＮスペーサーの滑らかな表面も生成する。
以降の非限定的な実施例は、本発明の実施形態を更に説明するために提供される。しかしながら、これらの実施例は、全てを網羅することを意図するものではなく、また本明細書に開示の発明の範囲を限定することを意図するものではない。
以下の実施例は、各ステップについて可変条件でＣＣＰプラズマチャンバーを用いて行った。プラズマ出力、圧力、ガス流量、反応時間などは非常によく制御された。圧力範囲は３００ｍＴｏｒｒ～１Ｔｏｒｒであった。温度範囲は２５℃～５０℃であった。ＣＨ３Ｆ又はＣ２Ｈ５Ｆ又はＣ３Ｈ７Ｆのガス流量は１ｓｃｃｍ～１０ｓｃｃｍで変化させた。希ガスの流量は１０ｓｃｃｍ～２００ｓｃｃｍで変化させた。使用した希ガスはＡｒであった。ＲＦプラズマ出力は５０Ｗ～１００Ｗの範囲であった。プラズマ処理時間又は反応時間は１秒～３０秒で変化させた。Ｎ２パージ時間は１０秒～６０秒で変化させた。Ｎ２、ＣＯｘ、ＣｘＨｙＦｚ、ＳＯｘ、Ｈ２Ｏなどの主要な不純物を除去することにより、ＣＨ３Ｆ又はＣ２Ｈ５Ｆ又はＣ３Ｈ７Ｆの望ましい純度は＞９９．９％であった。
以下の実施例で使用したサンプルは、図１ａに示されているようなパターン化されたスペーサーウェハーであり、基板はＳｉ基板であった。
エリプソメーター（Ｅｌｌｉｓｏｍｅｔｅｒ）は、Ｊ．Ａ．Ｗｏｌｏｌａｍ Ｃｏ．Ｍ－２０００であった。パターン化された構造を画像化するためのＳＥＭ（走査型電子顕微鏡）は、ＪＯＥＬ ＪＳＭ－７５００ＳＥＭであった。表面を特性評価するためのＸＰＳは、Ｋｒａｔｏｓ ＸＰＳ－Ｓｕｐｒａ Ｍｏｄｅｌであった。表面を調べるためのＡＦＭ（原子間力顕微鏡）はＰａｒｋ ＮＸ１０ ＡＦＭであった。パターン化された構造を画像化するためのＴＥＭ（透過型電子顕微鏡）は、明視野（ＢＦ）ＴＥＭモード及び高解像度（ＨＲ）ＴＥＭモードで２００ｋＶで作動するＦＥＩ Ｔｅｃｎａｉ Ｏｓｉｒｉｓ ＦＥＧ／ＴＥＭを用いて行った。ＥＤＳ（電子拡散スペクトル）は、Ｂｒｕｋｅｒ ＱｕａｎｔａｘＥＤＳシステム上で取得した。
実施例１ ＣＨ３ＦサイクルＡＬＥプロセス
ＣＨ３ＦサイクルＡＬＥプロセスは、最適化されたＡＬＥ条件下で行った。図２を参照すると、エッチングガスはＣＨ３Ｆであった。ＣＨ３Ｆを用いた堆積ステップ（ステップ１）は、ＲＦ出力７５Ｗ、圧力３００ｍＴｏｒｒ、Ａｒガス流量１００ｓｃｃｍ、ＣＨ３Ｆ流量５ｓｃｃｍで行った。堆積ステップの反応時間は４秒であった。除去ステップ（ステップ２）は、ＲＦ出力５０Ｗ、圧力５００ｍＴｏｒｒ、Ａｒガス流量１００ｓｃｃｍ、ＣＨ３Ｆなし、反応時間３０秒で行った。ステップ１とステップ２の間のポンプ／Ｎ２パージ／ポンププロセス及びその逆の時間は９０秒であった。図３は、ＣＨ３ＦについてのＡＬＥサイクルに対するエッチングされた厚さを示している。ＡＬＥサイクルの増加に伴い、ＳｉＮのエッチング厚さは深くなり、ＳｉＮのｐ－Ｓｉ、ＳｉＯ、及びＳｉＯＮに対する選択性は高くなり、ＳｉＮのＳｉＣＮに対する選択性は変化しないままにすることができる。様々なＡＬＥサイクルでＣＨ３Ｆを使用した１サイクルあたりのＳｉＮのエッチング厚さが表１に記載されている。
Figure 0007241894000001
実施例２ Ｃ２Ｈ５ＦサイクルＡＬＥプロセス
Ｃ２Ｈ５ＦサイクルＡＬＥプロセスは、最適化されたＡＬＥ条件下で行った。図２を参照すると、エッチングガスはＣ２Ｈ５Ｆであった。Ｃ２Ｈ５Ｆを用いた堆積ステップ（ステップ１）は、ＲＦ出力７５Ｗ、圧力３００ｍＴｏｒｒ、Ａｒガス流量１００ｓｃｃｍ、Ｃ２Ｈ５Ｆ流量５ｓｃｃｍで行った。堆積ステップの反応時間は４秒であった。除去ステップ（ステップ２）は、ＲＦ出力５０Ｗ、圧力５００ｍＴｏｒｒ、Ａｒガス流量１００ｓｃｃｍ、Ｃ２Ｈ５Ｆなし、反応時間３５秒で行った。ステップ１とステップ２の間ポンプ／Ｎ２パージ／ポンププロセス及びその逆の時間は９０秒であった。図４はＣ２Ｈ５ＦについてのＡＬＥサイクルに対するエッチングされた厚さを示している。ＡＬＥサイクルの増加に伴い、ＳｉＮのエッチング厚さは直線的に増加し、ｐ－Ｓｉ、ＳｉＯ、及びＳｉＯＮへのエッチングは生じなかった。Ｃ２Ｈ５ＦサイクルＡＬＥプロセスの結果は、ｐ－Ｓｉ、ＳｉＯ、ＳｉＯＮ、及びＳｉＣＮに対するＳｉＮの非常に高い選択性、ほぼ無限の選択性を示している。
ＣＨ３Ｆを使用するサイクルＡＬＥプロセスと比較すると、Ｃ２Ｈ５Ｆガスは、ｐ－Ｓｉ、ＳｉＯ、ＳｉＯＮ、及びＳｉＣＮに対するＳｉＮのより高いエッチング選択性、より低いエッチング速度を示し、その結果、より少ない１サイクルあたりのエッチング量が得られる。様々なＡＬＥサイクルでＣ２Ｈ５Ｆを使用した１サイクルあたりのＳｉＮのエッチング厚さが表１に記載されている。
実施例３ Ｃ３Ｈ７ＦサイクルＡＬＥプロセス
Ｃ３Ｈ７ＦサイクルＡＬＥプロセスは、最適化されたＡＬＥ条件下で行った。図２を参照すると、エッチングガスはＣ３Ｈ７Ｆであった。Ｃ３Ｈ７Ｆを用いた堆積ステップ（ステップ１）は、ＲＦ出力７５Ｗ、圧力３００ｍＴｏｒｒ、Ａｒガス流量１００ｓｃｃｍ、Ｃ３Ｈ７Ｆ流量５ｓｃｃｍで行った。堆積ステップの反応時間は４秒であった。除去ステップ（ステップ２）は、ＲＦ出力５０Ｗ、圧力５００ｍＴｏｒｒ、Ａｒガス流量１００ｓｃｃｍ、Ｃ３Ｈ７Ｆなし、反応時間４０秒で行った。ステップ１とステップ２の間、及びその逆のポンプ／Ｎ２パージ／ポンププロセスの時間は１５０秒であった。図５はＣ３Ｈ７ＦについてのＡＬＥサイクルに対するエッチングされた厚さを示している。エッチングされた厚さの量は、２．０～２．４ｎｍ／サイクルのエッチング速度で、ＡＬＥサイクル数と共に直線的に増加した。他の材料に対するＳｉＮの無限のエッチング選択性も、最適化された条件下で得ることができる。様々なＡＬＥサイクルでＣ３Ｈ７Ｆを使用したサイクルあたりのＳｉＮのエッチング厚さが表１に記載されている。
実施例４ ＣＨ３Ｆ及びＣ２Ｈ５Ｆを使用したＳｉＮスペーサーパターン化ウェハーのサイクルＡＬＥのＳＥＭ
図１ａに関し、エッチング前のＳｉＮスペーサーパターン化ウェハーの寸法は以下の通りである：「ａ」は３４ｎｍであり；「ｂ」は３４ｎｍであり；「ｃ」は３４ｎｍである。基板１０２はＳｉ基板である。エッチング後に懸念される主な要因は、Ｓｉ基板への損傷、側壁の堆積、スペーサーと基板との間のコーナーにおけるフーチング、ＳｉＮ層及び基板又はエッチフロントのフッ化物残留物、ＳｉＮ層と基板又エッチフロントの表面粗さなどである。表２に、５０％エッチング、１００％エッチング、１００％オーバーエッチング、及び２００％オーバーエッチングなどの、様々なサイクルＡＬＥモードでＣＨ３Ｆ及びＣ２Ｈ５Ｆを用いたＳｉＮスペーサーのサイクルＡＬＥ後のエッチフロントの厚さが記載されている。Ｃ２Ｈ５Ｆを用いたＡＬＥ１００％エッチング及びＡＬＥ１００％オーバーエッチングが最適化された結果が示されており、スペーサーの底部に形成されるフーチングが少ないか、全くないことが示されていることに着目される。
Figure 0007241894000002
実施例５ Ｃ２Ｈ５Ｆを使用したＳｉＮスペーサーパターン化ウェハーのサイクルＡＬＥのＴＥＭ
実施例４で示したＣ２Ｈ５Ｆを用いたＡＬＥ１００％エッチング及び１００％オーバーエッチングを、ＴＥＭで更に試験した。
図１ａに関し、エッチング前のＳｉＮスペーサーパターン化ウェハーの寸法は以下の通りである：「ａ」は３４ｎｍであり；「ｂ」は３４ｎｍであり；「ｃ」は３４ｎｍである。基板１０２はＳｉ基板である。ＴＥＭ用のサンプルは、ＦＥＩ Ｓｔｒａｔａ４００デュアルビームＦＩＢ／ＳＥＭでのｉｎ ｓｉｔｕ集束イオンビーム（ＦＩＢ）リフトアウト技術を使用して準備した。サンプルは、粉砕前に保護カーボンとｅ－Ｐｔ／Ｉ－Ｐｔとでキャップした。ＴＥＭラメラの厚さは約１００ｎｍであった。サンプルは、２００ｋＶで作動するＦＥＩ Ｔｅｃｎａｉ Ｏｓｉｒｉｓ ＦＥＧ／ＴＥＭを用いて、明視野（ＢＦ）ＴＥＭモードと高解像度（ＨＲ）ＴＥＭモードで画像化した。Ｃ２Ｈ５Ｆを使用したサイクルＡＬＥのＴＥＭ結果は表３に記載されている。
ＡＬＥ－１００％エッチングでは、オーバーエッチングは発生せず、ピラー頂部のＳｉＮは完全にはエッチングされず、側壁のＳｉＮ層の左（Ｌ）及び右（Ｒ）の厚さ（「ａ２」、基板に近いゲートスタックの高さ全体の約３分の１）はそれぞれ３２．６ｎｍと３２．３ｎｍであり、左右のフーチング（「ｄ」）は６．６ｎｍ及び８．２ｎｍであった。側壁のＳｉＮ層の厚さ（「ａ２」）は約５％減少した。対照的に、ＡＬＥ－１００％オーバーエッチングでは、ピラー頂部のＳｉＮが完全にエッチングされ、側壁のＳｉＮ層の左右の厚さ（「ａ２」）はそれぞれ３０．４及び３１．１ｎｍであり、左右のフーチングは６．０ｎｍ及び３．９ｎｍであった。側壁上のＳｉＮ層の厚さ（「ａ２」）は約９．５％減少した。したがって、ゲートスタックの側壁上のＳｉＮ層の厚さの１０％未満が除去される。側壁上のＳｉＮ層の厚さ（ａ２）の減少は、構造又はゲートスタックに隣接するＳｉＮ層の内側を湾曲させる、基板に隣接する構造又はゲートスタックの湾曲に起因する可能性がある。側壁上のＳｉＮ層の厚さ（ａ２）の減少も、小さな偏差に起因し得る。
Ｓｉリセスは、エッチングされたＳｉ基板の厚さの量を意味する。Ｓｉリセスは、ＳｉＮ側壁のボトムエッジから左右の方向に１０ｎｍ離れて測定した。ＡＬＥ－１００％エッチングでは、オーバーエッチングは生じず、左右のＳｉリセスはそれぞれ１．４４６ｎｍ及び１．２８５ｎｍであった。対照的に、ＡＬＥ－１００％オーバーエッチングでは、左右のＳｉリセスはそれぞれ４．０９６ｎｍ及び４．１９４ｎｍであった。
Ｃ２Ｈ５Ｆを使用する１００％エッチング及び１００％オーバーエッチングでのＡＬＥ後のＳｉＮスペーサーの表面粗さは、ピラー頂部の表面粗さ（Ｔ）及びトレンチ底部の表面粗さ（Ｂ）を含む。表３には、表面粗さの結果も含まれている。ＡＬＥ１００％エッチングでは、２～３原子層レベル（ａ．ｌ．）のＳｉＮ層がピラー頂部に残ったままであった（正の値）。これは、ピラー頂部のＳｉＮ層が完全に除去されなかったことを意味する。この場合、ＳｉＮ層とピラー頂部との間の界面は滑らか且つ平坦であり、エッチングなしの表面粗さに相当する。ＡＬＥ－１００％エッチングでエッチングされたトレンチ底部も、トレンチ底部に２～３原子層レベルのＳｉＮ層が残ったままであったことを示している。ＡＬＥ－１００％オーバーエッチングでは、ピラー頂部とトレンチ底部が全て２～３原子層レベルでエッチングされた（負の値）。
Figure 0007241894000003
実施例６ Ｃ２Ｈ５Ｆを使用したＳｉＮスペーサーパターン化ウェハーのサイクルＡＬＥのＥＤＳ
図６ａは、Ｃ２Ｈ５Ｆを使用したそれぞれ１００％のエッチング側壁及び１００％のオーバーエッチング側壁を有するＡＬＥ後のＳｉＮスペーサーのＥＤＳマッピングを示している（側壁の水平スキャン）。１００％エッチングでは、オーバーエッチングは生じず、側壁にＦ残留物が生じない。１００％オーバーエッチングでも、側壁にＦ残留物は生じない。
図６ｂは、Ｃ２Ｈ５Ｆを使用したそれぞれ１００％のエッチング側壁及び１００％のオーバーエッチング側壁を有するサイクルＡＬＥ後のＳｉＮスペーサーの原子を使用するＥＤＳラインスキャンを示している（スペーサー底部の垂直スキャン）。１００％エッチングでは、側壁にＦ残留物が生じない。１００％オーバーエッチングでも、側壁にＦ残留物は生じない。
実施例７ Ｃ２Ｈ５Ｆを使用したサイクルＡＬＥｖｓ連続エッチング
表４は、連続エッチングとサイクルＡＬＥの比較である。結果から、連続エッチングプロセスでは、Ｓｉリセスが２．９ｎｍであり；側壁にポリマー層が形成され；フーチングが左コーナーで１６．２ｎｍ、右コーナーで１５．３ｎｍであることが示されている。一方で、サイクルＡＬＥプロセスでは、結果から、Ｓｉリセスが４．１～４．２ｎｍであり；最小限のポリマー層が側壁に形成され；フーチングが左で６．０ｎｍであり、右で３．９ｎｍ形成されたことが示されている。連続エッチングと比較して、サイクルＡＬＥプロセスはフーチングを約７５％低減させる。このように、サイクルＡＬＥプロセスでは、Ｓｉリセスと表面粗さが全て改善され、Ｃ２Ｈ５Ｆを使用してＳｉＮスペーサーをエッチングする連続エッチングプロセスと比較して、フーチングがほとんど又は全く形成されない。本明細書では、フーチングがほとんど又は全くないことは、「ｄ」≦約６ｎｍによって定義することができる。
Figure 0007241894000004
図７は、Ｃ２Ｈ５Ｆを使用したＳｉＮスペーサーの連続エッチングを示している：ＥＤＳマッピング（左図）及びＥＤＳラインスキャン（右図）。連続エッチングでは、明らかにＦ残留物が側壁（約２２～３６ｎｍ）とトレンチ底部（約３６～５８ｎｍ）に存在していた。その一方で、図６ａ及び図６ｂにはＦ残留物は示されていなかった。
表５には、それぞれ、サイクルＡＬＥ及び連続エッチング後にトレンチ底部及び側壁に残っているフッ化物残留物の測定されたパーセント割合が記載されている。サイクルＡＬＥプロセスモードでは、トレンチ底部と側壁にフッ化物がほとんど残っていなかった一方で、連続エッチング法では、トレンチ底部と側壁にフッ化物残留物が生成した。
このように、Ｃ２Ｈ５Ｆを用いたサイクルＡＬＥプロセスモードは、フッ化物残留物を生成せず、エッチフロント及び側壁の表面の残留エッチャントを低減する。Ｃ２Ｈ５Ｆを用いたサイクルＡＬＥプロセスモードでは、ＳｉＮフーチングが最小限に抑えられ、ＳｉＮスペーサー頂部への損傷がほとんど又は全くない。
Figure 0007241894000005
実施例８ サイクルＡＬＥにＣ２Ｈ５Ｆを使用したＳｉＮ平坦ウェハーの表面粗さ
表面粗さ－平坦ウェハー上のＳｉＮの薄膜のＲＭＳを、Ｃ２Ｈ５Ｆを用いたサイクルＡＬＥの前後にＡＦＭによって測定した。Ｃ２Ｈ５Ｆを用いたサイクルＡＬＥの前はＲＭＳ（二乗平均平方根）＝２．９ｎｍである。Ｃ２Ｈ５Ｆを用いたサイクルＡＬＥの後はＲＭＳ＝１．１ｎｍである。このように、Ｃ２Ｈ５Ｆを用いたサイクルＡＬＥの後に、より小さいＲＭＳが達成された。これは、Ｃ２Ｈ５Ｆを用いたＡＬＥの改善された表面平滑化効果を示している。
まとめると、Ｃ２Ｈ５ＦやＣ３Ｈ７Ｆなどの本開示のＨＦＣを使用するＳｉＮスペーサーの本開示のサイクルＡＬＥは、ＳｉＮフーチングを最小限にすることができ（例えば連続エッチングと比較してフーチングを約７５％低減）、ピラー頂部、トレンチ底部、及び側壁にＦ残留物を生成せず、サイクルＡＬＥプロセス後の化学汚染及び表面粗さの低下がない。Ｃ２Ｈ５ＦやＣ３Ｈ７Ｆなどの本開示のＨＦＣを使用するＳｉＮスペーサーの本開示のサイクルＡＬＥは、半導体用途においてＳｉ含有基板上に形成されるＳｉＮスペーサーをエッチングするためのエッチング形状制御を高い選択性で改善する。
本発明の性質を説明するために本明細書で説明及び図示されたパーツの詳細、材料、ステップ、及び配置における多くの追加の変更が、添付の特許請求の範囲に記載されている本発明の原理及び範囲内で当業者によって行われ得ることは理解されるであろう。したがって、本発明は、上で示した実施例及び／又は添付の図面における具体的な実施形態に限定されることを意図するものではない。
本発明の実施形態が示され説明されてきたが、その修正は、本発明の趣旨又は教示から逸脱することなしに当業者によって行われ得る。本明細書に記載の実施形態は例示にすぎず、限定するものではない。組成物及び方法の多くの変形及び修正が可能であり、それらは本発明の範囲内である。したがって、保護の範囲は、本明細書に記載の実施形態に限定されず、以降の特許請求の範囲によってのみ制限され、その範囲は、特許請求の範囲の主題の全ての均等物を含むものとする。

Claims (20)

  1. 垂直方向に真っ直ぐなＳｉＮゲートスペーサーを形成するためのサイクルエッチング法であって、
    ｉ）反応チャンバー内のケイ素含有基板上のゲートスタックを被覆しているＳｉＮ層を、Ｃ２Ｈ５ＦとＣ３Ｈ７Ｆとからなる群から選択されるヒドロフルオロカーボン（ＨＦＣ）のプラズマに曝露して、前記ＳｉＮ層の表面を改質する前記ＳｉＮ層上に堆積されたポリマー層を形成するステップ；
    ｉｉ）前記ＳｉＮ層上に堆積された前記ポリマー層を不活性ガスのプラズマに曝露し、前記不活性ガスの前記プラズマが、エッチフロントの前記ＳｉＮ層上に堆積された前記ポリマー層及び前記ＳｉＮ層の前記改質表面を除去するステップ；並びに
    ｉｉｉ）前記エッチフロントの前記ＳｉＮ層が選択的に除去されるまでｉ）及びｉｉ）のステップを繰り返し、それにより、前記ゲートスタックの側壁に前記ＳｉＮ層を含む実質的に垂直方向に真っ直ぐなＳｉＮスペーサーを形成するステップ；
    を含む方法。
  2. 前記ｉ）のステップの後に、
    前記反応チャンバーをポンプで排気して真空にするステップ；
    前記反応チャンバーをＮ２でパージするステップ；
    前記反応チャンバーをポンプで排気して真空にするステップ；及び
    前記不活性ガスを前記反応チャンバーに導入して前記不活性ガスの前記プラズマを生成するステップ；
    を更に含む、請求項１に記載のサイクルエッチング方法。
  3. 前記ｉｉ）のステップの後に、
    前記反応チャンバーをポンプで排気して真空にするステップ；
    前記反応チャンバーをＮ２でパージするステップ；
    前記反応チャンバーをポンプで排気して真空にするステップ；及び
    Ｃ２Ｈ５Ｆガス又はＣ３Ｈ７Ｆガスを前記反応チャンバーに導入してＣ２Ｈ５Ｆ又は
    Ｃ３Ｈ７Ｆのプラズマを生成するステップ、
    を更に含む、請求項２に記載のサイクルエッチング方法。
  4. 前記繰り返しステップにおいて、前記ゲートスタックの前記側壁上の前記ＳｉＮ層の厚さ（ａ２）の１０％未満が除去される、請求項１～３のいずれか一項に記載のサイクルエッチング方法。
  5. 前記不活性ガスがＡｒである、請求項１～３のいずれか一項に記載のサイクルエッチング方法。
  6. Ｃ２Ｈ５Ｆ及びＣ３Ｈ７Ｆが前記ゲートスタック上の前記ＳｉＮ層を選択的にエッチングする、請求項１～３のいずれか一項に記載のサイクルエッチング方法。
  7. 前記垂直方向に真っ直ぐなＳｉＮスペーサーと前記基板との間の各コーナーに形成されたフーチング（ｄ）が６．０ｎｍ以下の大きさである、請求項１～３のいずれか一項に記載のサイクルエッチング方法。
  8. 前記垂直方向に真っ直ぐなＳｉＮスペーサー及び前記エッチフロントにフッ化物残留物が残らない、請求項１～３のいずれか一項に記載のサイクルエッチング方法。
  9. 前記ステップｉｉ）において前記ポリマー層を除去するステップがイオン衝撃プロセスである、請求項１～３のいずれか一項に記載のサイクルエッチング方法。
  10. ｉ）反応チャンバー内の基板上の構造を被覆しているＳｉＮ層をハイドロフルオロカーボン（ＨＦＣ）のプラズマに曝露して、ＳｉＮ層表面を改質するＳｉＮ層上に堆積されたポリマー層を形成するステップであって、前記ＨＦＣが、式ＣｘＨｙＦｚ（式中、ｘ＝２～５、ｙ＞ｚである）を有し、且つ飽和又は不飽和の、直鎖又は環状のＨＦＣであるステップ；
    ｉｉ）前記ＳｉＮ層上に堆積された前記ポリマー層を不活性ガスのプラズマに曝露し、エッチフロントの前記ＳｉＮ層上に堆積された前記ポリマー層と前記ＳｉＮ層の前記改質された表面とを前記不活性ガスの前記プラズマによって除去するステップ；及び
    ｉｉｉ）エッチフロントのＳｉＮ層が選択的に除去され、それによって前記構造の側壁上の前記ＳｉＮ層を含む実質的に垂直方向に真っ直ぐなＳｉＮスペーサーが形成されるまで、ｉ）とｉｉ）のステップを繰り返すステップ；
    を含む、サイクルエッチング方法。
  11. 前記ｉ）のステップの後に、
    前記反応チャンバーをポンプで排気して真空にするステップ；
    前記反応チャンバーをＮ２でパージするステップ；
    前記反応チャンバーをポンプで排気して真空にするステップ；及び
    不活性ガスを前記反応チャンバーに導入して前記不活性ガスの前記プラズマを生成するステップ；
    を更に含む、請求項１０に記載のサイクルエッチング方法。
  12. 前記ｉｉ）のステップの後に、
    前記反応チャンバーをポンプで排気して真空にするステップ；
    前記反応チャンバーをＮ２でパージするステップ；
    前記反応チャンバーをポンプで排気して真空にするステップ；及び
    前記ＨＦＣを前記反応チャンバーに導入して前記ＨＦＣのプラズマを生成するステップ、
    を更に含む、請求項１１に記載のサイクルエッチング方法。
  13. 前記繰り返しステップにおいて、前記構造の前記側壁上の前記ＳｉＮ層の厚さ（ａ２）の１０％未満が除去される、請求項１０～１２のいずれか一項に記載のサイクルエッチング方法。
  14. 前記不活性ガスがＮ２、Ａｒ、Ｋｒ、又はＸｅから選択される、請求項１０～１２のいずれか一項に記載のサイクルエッチング方法。
  15. 前記ＨＦＣがＣ２Ｈ５Ｆである、請求項１０～１２のいずれか一項に記載のサイクルエッチング方法。
  16. 前記ＨＦＣがＣ３Ｈ７Ｆである、請求項１０～１２のいずれか一項に記載のサイクルエッチング方法。
  17. 前記ＨＦＣが前記構造上の前記ＳｉＮ層を選択的にエッチングする、請求項１０～１２のいずれか一項に記載のサイクルエッチング方法。
  18. 前記垂直方向に真っ直ぐなＳｉＮスペーサーと前記基板との間の各コーナーに形成されたフーチング（ｄ）が６．０ｎｍ以下の大きさである、請求項１０～１２のいずれか一項に記載のサイクルエッチング方法。
  19. 前記垂直方向に真っ直ぐなＳｉＮスペーサー及び前記エッチフロントにフッ化物残留物が残らない、請求項１０～１２のいずれか一項に記載のサイクルエッチング方法。
  20. 前記ステップｉｉ）において前記ポリマー層を除去するステップがイオン衝撃プロセスである、請求項１０～１２のいずれか一項に記載のサイクルエッチング方法。
JP2021544933A 2019-02-01 2020-01-31 窒化ケイ素スペーサーの選択的エッチング中の形状制御を改善する方法 Active JP7241894B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023034832A JP2023065655A (ja) 2019-02-01 2023-03-07 窒化ケイ素スペーサーの選択的エッチング中の形状制御を改善する方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/265,782 US10629451B1 (en) 2019-02-01 2019-02-01 Method to improve profile control during selective etching of silicon nitride spacers
US16/265,782 2019-02-01
PCT/US2020/016158 WO2020160437A1 (en) 2019-02-01 2020-01-31 Method to improve profile control during selectively etching of silicon nitride spacers

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023034832A Division JP2023065655A (ja) 2019-02-01 2023-03-07 窒化ケイ素スペーサーの選択的エッチング中の形状制御を改善する方法

Publications (2)

Publication Number Publication Date
JP2022524928A JP2022524928A (ja) 2022-05-11
JP7241894B2 true JP7241894B2 (ja) 2023-03-17

Family

ID=70285024

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2021544933A Active JP7241894B2 (ja) 2019-02-01 2020-01-31 窒化ケイ素スペーサーの選択的エッチング中の形状制御を改善する方法
JP2023034832A Pending JP2023065655A (ja) 2019-02-01 2023-03-07 窒化ケイ素スペーサーの選択的エッチング中の形状制御を改善する方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023034832A Pending JP2023065655A (ja) 2019-02-01 2023-03-07 窒化ケイ素スペーサーの選択的エッチング中の形状制御を改善する方法

Country Status (5)

Country Link
US (4) US10629451B1 (ja)
JP (2) JP7241894B2 (ja)
KR (2) KR20230135156A (ja)
TW (3) TWI822631B (ja)
WO (1) WO2020160437A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10629451B1 (en) * 2019-02-01 2020-04-21 American Air Liquide, Inc. Method to improve profile control during selective etching of silicon nitride spacers
CN113140458B (zh) * 2020-01-17 2024-03-01 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US11915933B2 (en) 2020-09-18 2024-02-27 Changxin Memory Technologies, Inc. Manufacturing method of semiconductor structure
US20240128089A1 (en) * 2022-10-18 2024-04-18 Tokyo Electron Limited Method to selectively etch silicon nitride to silicon oxide using water crystallization

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068462A (ja) 1999-07-20 2001-03-16 Samsung Electronics Co Ltd 選択的ポリマー蒸着を用いたプラズマエッチング方法及びこれを用いたコンタクトホール形成方法
JP2010509776A (ja) 2006-11-10 2010-03-25 ラム リサーチ コーポレーション 除去可能なスペーサ
US20150187660A1 (en) 2013-12-30 2015-07-02 Globalfoundries Inc. Balancing asymmetric spacers
US20160233335A1 (en) 2015-02-05 2016-08-11 International Business Machines Corporation High selectivity nitride removal process based on selective polymer deposition
JP2017516318A (ja) 2014-05-02 2017-06-15 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ エッチプロセス装置の運転方法
US20180102253A1 (en) 2016-10-11 2018-04-12 Lam Research Corporation Method for selectively etching with reduced aspect ratio dependence

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW486733B (en) 1999-12-28 2002-05-11 Toshiba Corp Dry etching method and manufacturing method of semiconductor device for realizing high selective etching
US6916746B1 (en) * 2003-04-09 2005-07-12 Lam Research Corporation Method for plasma etching using periodic modulation of gas chemistry
CN101816064B (zh) * 2007-10-05 2013-02-27 积水化学工业株式会社 硅的蚀刻方法
US20110068086A1 (en) 2008-03-31 2011-03-24 Zeon Corporation Plasma etching method
TW201007885A (en) * 2008-07-18 2010-02-16 Nec Electronics Corp Manufacturing method of semiconductor device, and semiconductor device
US8501630B2 (en) 2010-09-28 2013-08-06 Tokyo Electron Limited Selective etch process for silicon nitride
US8765613B2 (en) 2011-10-26 2014-07-01 International Business Machines Corporation High selectivity nitride etch process
US9190316B2 (en) 2011-10-26 2015-11-17 Globalfoundries U.S. 2 Llc Low energy etch process for nitrogen-containing dielectric layer
US9257293B2 (en) 2013-03-14 2016-02-09 Applied Materials, Inc. Methods of forming silicon nitride spacers
US9287279B2 (en) * 2014-03-26 2016-03-15 Taiwan Semiconductor Manufacturing Co., Ltd. Silicon nitride (SiN) encapsulating layer for silicon nanocrystal memory storage
US9773683B2 (en) 2014-06-09 2017-09-26 American Air Liquide, Inc. Atomic layer or cyclic plasma etching chemistries and processes
US9318343B2 (en) 2014-06-11 2016-04-19 Tokyo Electron Limited Method to improve etch selectivity during silicon nitride spacer etch
US20180277387A1 (en) * 2014-08-06 2018-09-27 American Air Liquide, Inc. Gases for low damage selective silicon nitride etching
US10217681B1 (en) * 2014-08-06 2019-02-26 American Air Liquide, Inc. Gases for low damage selective silicon nitride etching
US9478433B1 (en) 2015-03-30 2016-10-25 Applied Materials, Inc. Cyclic spacer etching process with improved profile control
JP6516542B2 (ja) * 2015-04-20 2019-05-22 東京エレクトロン株式会社 被エッチング層をエッチングする方法
US9484202B1 (en) * 2015-06-03 2016-11-01 Applied Materials, Inc. Apparatus and methods for spacer deposition and selective removal in an advanced patterning process
KR101731792B1 (ko) * 2015-10-08 2017-05-02 주식회사 테스 실리콘나이트라이드막의 건식식각방법
JP6613207B2 (ja) * 2015-11-13 2019-11-27 東京エレクトロン株式会社 被処理体をエッチングする方法
WO2017160647A1 (en) * 2016-03-13 2017-09-21 Applied Materials, Inc. Selective deposition of silicon nitride films for spacer applications
JP6606464B2 (ja) * 2016-05-20 2019-11-13 東京エレクトロン株式会社 エッチング方法
US10373828B2 (en) * 2016-05-29 2019-08-06 Tokyo Electron Limited Method of sidewall image transfer
JP7008918B2 (ja) * 2016-05-29 2022-01-25 東京エレクトロン株式会社 選択的窒化シリコンエッチングの方法
KR20190038945A (ko) 2016-08-29 2019-04-09 도쿄엘렉트론가부시키가이샤 실리콘 질화물의 준원자 층 에칭 방법
US10079154B1 (en) * 2017-03-20 2018-09-18 Lam Research Corporation Atomic layer etching of silicon nitride
FR3065576B1 (fr) * 2017-04-25 2020-01-24 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de gravure d'une couche a base de sin
CN109962041B (zh) * 2017-12-26 2023-10-24 意法半导体有限公司 具有光保护的环境光传感器
US10658316B2 (en) * 2018-10-02 2020-05-19 Globalfoundries Singapore Pte. Ltd. Bond pad reliability of semiconductor devices
US10629451B1 (en) * 2019-02-01 2020-04-21 American Air Liquide, Inc. Method to improve profile control during selective etching of silicon nitride spacers

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068462A (ja) 1999-07-20 2001-03-16 Samsung Electronics Co Ltd 選択的ポリマー蒸着を用いたプラズマエッチング方法及びこれを用いたコンタクトホール形成方法
JP2010509776A (ja) 2006-11-10 2010-03-25 ラム リサーチ コーポレーション 除去可能なスペーサ
US20150187660A1 (en) 2013-12-30 2015-07-02 Globalfoundries Inc. Balancing asymmetric spacers
JP2017516318A (ja) 2014-05-02 2017-06-15 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ エッチプロセス装置の運転方法
US20160233335A1 (en) 2015-02-05 2016-08-11 International Business Machines Corporation High selectivity nitride removal process based on selective polymer deposition
US20180102253A1 (en) 2016-10-11 2018-04-12 Lam Research Corporation Method for selectively etching with reduced aspect ratio dependence

Also Published As

Publication number Publication date
TW202211297A (zh) 2022-03-16
TW202403840A (zh) 2024-01-16
US11469110B2 (en) 2022-10-11
KR20210110750A (ko) 2021-09-08
KR102580483B1 (ko) 2023-09-19
TWI822631B (zh) 2023-11-11
TW202331802A (zh) 2023-08-01
US20240112920A1 (en) 2024-04-04
US11837474B2 (en) 2023-12-05
TWI749453B (zh) 2021-12-11
WO2020160437A1 (en) 2020-08-06
KR20230135156A (ko) 2023-09-22
US10629451B1 (en) 2020-04-21
US20200251346A1 (en) 2020-08-06
JP2023065655A (ja) 2023-05-12
TWI797841B (zh) 2023-04-01
JP2022524928A (ja) 2022-05-11
TW202036665A (zh) 2020-10-01
US20230026743A1 (en) 2023-01-26

Similar Documents

Publication Publication Date Title
JP7470834B2 (ja) 半導体構造エッチング用ヨウ素含有化合物
JP7241894B2 (ja) 窒化ケイ素スペーサーの選択的エッチング中の形状制御を改善する方法
JP6527214B2 (ja) エッチング耐性ポリマー層を堆積させる方法及びパターンエッチング構造の製造方法
CN107924842B (zh) 用于蚀刻半导体结构的含氮化合物
WO2018126202A1 (en) Methods for minimizing sidewall damage during low k etch processes
JP2023531687A (ja) 半導体構造エッチング用ヨウ素含有フルオロカーボン及びハイドロフルオロカーボン化合物
CN110571150B (zh) 高深宽比开口的刻蚀方法及半导体器件
KR20240074901A (ko) 질화규소 스페이서의 선택성 에칭 동안 프로파일 제어를 개선시키는 방법
KR20240074902A (ko) 질화규소 스페이서의 선택성 에칭 동안 프로파일 제어를 개선시키는 방법
TWI838915B (zh) 使用含矽氫氟烴之蝕刻方法
US20240162042A1 (en) Etching methods with alternating non-plasma and plasma etching processes
WO2023069410A1 (en) Etching methods using silicon-containing hydrofluorocarbons
KR20240074888A (ko) 규소-함유 히드로플루오로카본을 사용한 에칭 방법
TW202331840A (zh) 用於蝕刻半導體結構的含氧和碘的氫氟烴化合物
CN117242547A (zh) 含碳材料的循环等离子体刻蚀
Um et al. The etching characteristics of Al2O3 thin films in an inductively coupled plasma

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210928

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20211001

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20211004

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230307

R150 Certificate of patent or registration of utility model

Ref document number: 7241894

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150