KR960015486B1 - 플라즈마 장치를 이용한 비아(Via)콘택홀 형성방법 - Google Patents
플라즈마 장치를 이용한 비아(Via)콘택홀 형성방법 Download PDFInfo
- Publication number
- KR960015486B1 KR960015486B1 KR1019930013690A KR930013690A KR960015486B1 KR 960015486 B1 KR960015486 B1 KR 960015486B1 KR 1019930013690 A KR1019930013690 A KR 1019930013690A KR 930013690 A KR930013690 A KR 930013690A KR 960015486 B1 KR960015486 B1 KR 960015486B1
- Authority
- KR
- South Korea
- Prior art keywords
- contact hole
- polymer
- gas
- frequency electrode
- chf
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 28
- 229920000642 polymer Polymers 0.000 claims abstract description 36
- 239000002184 metal Substances 0.000 claims abstract description 26
- 229910052751 metal Inorganic materials 0.000 claims abstract description 26
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 9
- 239000004065 semiconductor Substances 0.000 claims abstract description 3
- 239000000758 substrate Substances 0.000 claims abstract description 3
- 238000005530 etching Methods 0.000 abstract description 10
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 abstract 3
- 239000010408 film Substances 0.000 description 30
- 239000007789 gas Substances 0.000 description 29
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000000151 deposition Methods 0.000 description 6
- 239000006227 byproduct Substances 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 238000005215 recombination Methods 0.000 description 3
- 230000006798 recombination Effects 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229920006254 polymer film Polymers 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
내용없음
Description
제1도(a)-(c)는 종래의 비아-콘택홀 형성공정 단면도.
제2도는 제1도에 의한 비아-콘택홀 형성후 콘택금속 증착 단면도.
제3도(a)-(d)는 본 발명의 비아-콘택홀 형성공정 단면도.
제4도는 제3도에 의한 비아-콘택홀 형성후 콘택금속 증착 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체기판 2 : 금속패턴
3 : 제1절연막 4 : SOG
5 : 제2절연막 6 : 감광막
7 : 비아-콘택홀 8a : 1차 폴리머
8b : 2차 폴리머 8c : 3차 폴리머
9 : 콘택금속
본 발명은 플라즈마 장치를 이용한 비아(Via)콘택홀 형성에 관한 것으로, 특히 SOG(Spin On Glass)를 금속간 절연물로 사용할때 SOG의 언더컷(under cut)을 방지하는데 적당하도록 한 플라즈마 장치를 이용한 비아(Via)콘택홀 형성방법에 관한 것이다.
이하에서 첨부된 도면을 참조하여 종래 기술의 실시예를 설명하면 다음과 같다.
제1도(a)-(c)는 종래의 기술을 설명하기 위한 비아 콘택홀 형성공정도를 나타낸 것으로써, 제1도(a)와 같이 반도체기판(1)상에, 금속패턴(예로서, 게이트전극 또는 소오스/드레인전극)(2), 제1절연막(LP 또는 PECVD산화막)(3), SOG(Spiln On Glass)(4), 제2절연막(5), 감광막(6)을 차례로 형성한 후, 비아-콘택홀형성을 위해 감광막(6)중 금속패턴(2) 상측 일정폭을 제거하여 패터닝한 상태에서 상기 패터닝 공정을 거친 샘플(Sample)을 플라즈마 식각장치의 고주파 전극위에 장착하고, 반응가스로서 CHF3+O2, CF4+H2, CF4+C2H4, Ar+CHF3+CF4, C2F6, C2F6+C2H4가스 등을 반응가스로 이용하여, 고주파 전극에 전원을 인가하면 전장의 발생에 의해 감광막(6)으로 마스킹되지 않은 절연막(3,4,5)이 식각되면서, 제1도(b)와 같이 비아-콘택홀(7)이 형성되는데 이때 식각되는 층간절연막(3,4,5)과 감광막(6)의 측면에 폴리머(Polymer)(8)가 형성된다.
그런데 제1도(c)와 같이 비아-콘택홀의 터포러지(Topology)차이 및 로딩효과(Loading Effect)차이 때문에 오버에치(Over Etch)를 100%정도 행하는데, 제1도(b)와 같은 초기 에치시 사용된 가스를 그대로 사용하게 되므로, 폴리머(8) 두께가 얇은 SOG(4)막의 측병벽에서 SOG(4)막의 측면으로의 식각이 진행되어 언더컷(하부식각) 현상이 발생된다.
따라서 제2도와 같이 비아-콘택홀(7) 형성후, 감광막(5)을 제거하고, 비아-콘택홀(7)에 콘택금속(9)을 형성하기 위해 스퍼터링(Sputtering)법으로 금속을 증착하면 언더컷이 발생한 SOG(4) 측면에서 콘택금속(9)이 끊어져 콘택이 제대로 형성되지 않는다.
상기와 같이 형성되는 비아-콘택홀 형성 메카니즘은 먼저 비아-콘택홀의 초기 에치시 비아-콘택홀의 측벽에 약 700-1000Å 두께의 폴리머가 형성되는데, 이때 SOG(4)막의 측벽에는 에치도중에 SOG(4)막으로부터 방출되는 가스(수분)에 의해 폴리머가 수백 Å정도(200-300Å)로 얇게 형성된다.
따라서 비아-콘택홀의 2차 에치시 Ar+CHF3+CF4의 혼합가스중에서 CF4가스(등방성 에치가스)에 의해 폴리머(8)의 두께가 얇은 SOG(4)의 측벽에서 제1도(c)와 같이 SOG(4)막의 측면 에치가 일어나 언더컷 현상이 발생된다.
그리고, 1차 에치시 비아-콘택홀 측벽의 폴리머(8)는 에치가스의 방전에 의한 CFx기(radical)와 에치시 부산물의 재결합에 의해 일어난다.
따라서 이와 같은 종래의 비아-콘택홀 형성방식은 2차 에치시 SOG막의 언더컷 발생으로, 콘택형성을 위한 금속스퍼터링 공정시 SOG막의 측벽에 금속이 증착되지 않아, 금속이 단선되므로 소자의 수율저하 및 신뢰성을 저하시키는 문제점이 있다.
본 발명은 이와 같은 종래 기술의 문제점을 해결하기 위해 안출된 것으로, 비아-콘택홀 형성시 SOG막의 언더컷 현상을 방지하는 비아-콘택홀 형성방법을 제공함에 그 목적이 있다.
이와 같은 목적을 실현하기 위한 본 발명은 비아-콘택홀 형성을 위한 초기 에치 공정후, 고주파전원을 공급하지 않고 CHF3가스만을 주입하여 제2폴리머막을 제1폴리머막상에 형성시키고, 오버에치 공정을 수행함이 특징이다.
제3도(a)-(d)는 본 발명을 설명하기 위한 비아-콘택홀 형성공정 단면도를 나타낸 것으로써, 먼저 제3도(a)와 같이 반도체기판(1)상에 금속패턴(예로서 게이트, 소오스/드래인전극)(2)이 형성되고 금속패턴(2)상에 제1절연막(SiO2)(3), SOG(4), 제2절연막(SiO2)(5)이 형성된 후, 제2절연막(5)상에 금속패턴(2)의 상측 일정폭이 패턴된 감광막(6)이 형성된 샘플(Sample)에 비아 콘택홀을 형성하는 공정에 있어서, 상기 제3도(a)의 샘플을 플라즈마 장치(LPCVD 또는 PECVD)의 고주파 전극에 장착하고, Ar+CHF3+CF4가스를 반응로에 주입하면서 고주파 전극에 전원을 인가하면, 제3도(b)와 같이 감광막(6)으로 마스킹되지 않은 층간절연막(3,4,5)이 에치되면서 측벽에는 에치가스의 방전에 의한 CFx기와 에치부산물의 재결합에 의해 1차 폴리머(8a)가 700-1000Å 두께로 형성된다.
단, 이때 SOG(4)측면에는 온도가열에 의한 SOG(4)의 수분방출에 의해 1차 폴리머(8a)의 점착 특성이 저하되므로 200-300Å의 두께로 형성된다.
이어, 고주파 전극에 인가되는 전원을 차단하고, 반응로에 CHF3가스만을 주입하여 감광막(6) 및 금속패턴(2) 표면과 비아 콘택홀(7) 측벽에 200-300Å 두께의 2차 폴리머(8b)를 제3도(c)와 같이 형성시킨다.
그 다음, 반응로에 CHF3+Ar 가스를 1 : 10-20의 비율로 주입하고, 고주파 전극에 전원을 인가하여 오버-에치(Over Etch)공정을 실시한다.
이때, CHF3가스(폴리머 증착가스)에 의한 폴리머증착과 Ar 가스에 의한 금속패턴(2)의 스퍼터링 에치에 의해 비아-콘택홀(7)의 측벽에 제3도(d)와 같이 3차 폴리머(8c)가 형성된다.
상기 제3도의 공정 진행후, 감광막(6)을 제거하고 제4도와 같이 비아-콘택홀(7)에 콘택금속(9)을 형성하면 SOG(4)가 언더컷 되지 않았으므로 금속(9)이 단선되어 콘택이 이루어지지 않는 문제점이 해결된다.
이와 같은 비아-콘택홀의 형성 메카니즘을 설명하면 다음과 같다.
에칭 반응가스로서 Ar+CHF3+CF 가스를 사용하고 초기 에치시 완료된 상태에서 감광막(6) 및 제1,2절연막(3,5)의 측벽에는 700-1000Å 두께의 1차 폴리머(8a)가 형성되나, SOG(4)는 에치진행중 SOG막으로부터 수분 방출에 의해, 폴리머의 점착 특성이 저하되어 1차 폴리머(8a)가 200-300Å 정도의 얇은 두께로 형성된다.
이때 1차 폴리머(8a)는 에치가스의 기(Radical)인 CFx인 에치 부산물과의 재결합에 의해 생성되어진다.
상기와 같은 비아-콘택홀(7)을 형성하기 위한 초기 에치 공정후 고주파 전극에 전원을 공급하지 않고, CHF3가스만을 사용하여 금속패턴(2) 표면, 감광막(6) 표면, 비아-콘택홀(7) 측벽에 200Å정도 두께의 2차 폴리머(8b)를 증착시키는데 이때 폴리머의 형성은 CHF3가스에 의한 폴리머 증착시간으로 두께를 조절한다.
CHF3가스에 의한 2차 폴리머(8b) 증착(SOG 보호용)이 완료된 상태에서, 반응로의 주입가스를 CHF3+Ar 가스로 바꾸고, 고주파 전극에 고주파 전원을 인가하여 오버 에치를 실시하는데, 이때 비아-콘택홀(7)의 측벽에는 1000Å정도 두께의 3차 폴리머(8c)가 형성되고, 금속패턴(2) 표면에는 Ar 가스의 스퍼터링 및 반응가스의 이온들의 방향성 에치로 2차 폴리머(8b)가 제거되면서 에치가 진행된다.
이때, 3차 폴리머(8c) CHF3가스에 의해 3차 폴리머(8c) 형성과 Ar 가스에 의한 금속패턴(2) 표면의 스퍼터링 에칭과 동시에 진행되어 가스의 기(Radical)와 에치 부산물(SiF4, Al, Si, Cu, Mo 등)과의 재결합에 의해 형성된다.
상기와 같은 본 기술은, 초기 에치와 오버에치 사이에 CHF3가스에 의한 2차 폴리머를(SOG 보호용)를 형성하고, 오버 에치시 Ar+CHF3가스에 의해 3차 폴리머를 형성시키면서 에치를 진행하므로 CF4가스에 의한 SOG(4)의 측벽 에치를 감소시켜, SOG(4)의 언더컷을 방지함으로써 콘택금속 형성시 금속이 끊어지는 것을 방지하여 소자의 신뢰성 향상 및 다층 배선공정 수율을 증대시키는 효과가 있다.
Claims (4)
- 반도체기판(1)상에 금속패턴(2), 제1절연막(3), SOG(4), 제2절연막(5)이 차례로 형성되고, 제2절연막(5)상에 금속패턴(2)의 상측 일정폭이 패턴된 감광막(6)이 형성된 샘플에 비아-콘택홀을 형성하는 방식에 있어서, 상기 샘플을 플라즈마 장치의 고주파 전극에 장착하고 반응로에 Ar+CHF3+CF4가스를 주입하면서 고주파 전극에 전원을 인가하여 에칭되는 비아-콘택홀(7)의 측벽에 제1폴리머(8a)를 형성하면서 초기에칭하는 제1단계 공정, 제1단계 공정후, 고주파 전극의 전원을 차단하고, CHF3가스를 일정시간 동안 주입하여 제2폴리머(8b)를 노출된 전표면에 형성하면서 제2단계 공정, 제2단계 공정후, 다시 고주파 전극에 전원을 인가하고, CHF3+Ar 가스를 주입하여 비아 콘택홀(7)의 측벽에 제3폴리머(8c)를 형성하면서 오버-에치하는 제3단계 공정으로 이루어짐을 특징으로 하는 플라즈마 장치를 이용한 비아(Via)콘택홀 형성 방법.
- 제1항에 있어서, 3단계 공정에서 Ar과 CHF3의 가스비를 10-20 : 1로 함을 특징으로 하는 플라즈마 장치를 이용한 비아(Via)콘택홀 형성 방법.
- 제1항에 있어서, 제1, 2절연막(3, 5)은 산화막으로 형성함을 특징으로 하는 플라즈마 장치를 이용한 비아(Via)콘택홀 형성 방법.
- 제1항에 있어서, 제2폴리머(8b)는 200-300Å의 두께로 형성함을 특징으로 하는 플라즈마 장치를 이용한 비아(Via)콘택홀 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930013690A KR960015486B1 (ko) | 1993-07-20 | 1993-07-20 | 플라즈마 장치를 이용한 비아(Via)콘택홀 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930013690A KR960015486B1 (ko) | 1993-07-20 | 1993-07-20 | 플라즈마 장치를 이용한 비아(Via)콘택홀 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950004409A KR950004409A (ko) | 1995-02-18 |
| KR960015486B1 true KR960015486B1 (ko) | 1996-11-14 |
Family
ID=19359621
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930013690A KR960015486B1 (ko) | 1993-07-20 | 1993-07-20 | 플라즈마 장치를 이용한 비아(Via)콘택홀 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960015486B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100413042B1 (ko) * | 1995-12-19 | 2004-03-12 | 주식회사 하이닉스반도체 | 반도체소자의미세콘택홀형성방법 |
| KR100454926B1 (ko) * | 1997-01-14 | 2005-04-13 | 삼성전자주식회사 | 교환기의유지보수프로그램설치방법 |
| KR100510740B1 (ko) * | 2000-12-21 | 2005-08-30 | 주식회사 하이닉스반도체 | 반도체 소자의 금속 배선 제조 방법 |
-
1993
- 1993-07-20 KR KR1019930013690A patent/KR960015486B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950004409A (ko) | 1995-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4624740A (en) | Tailoring of via-hole sidewall slope | |
| JPH1197414A (ja) | 酸化シリコン系絶縁膜のプラズマエッチング方法 | |
| KR960015486B1 (ko) | 플라즈마 장치를 이용한 비아(Via)콘택홀 형성방법 | |
| US6828250B1 (en) | Process for etching vias in organosilicate glass materials without causing RIE lag | |
| US5509995A (en) | Process for anisotropically etching semiconductor material | |
| KR100226793B1 (ko) | 반도체 소자의 제조방법 | |
| KR100282416B1 (ko) | 반도체소자의제조방법 | |
| KR100480233B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR20000061225A (ko) | 반도체소자의 트렌치 형성방법 | |
| JP2865517B2 (ja) | Ｔｉ／ＴｉＮ／Ｗ膜のドライエッチング方法 | |
| KR0144429B1 (ko) | 반도체 소자 제조용 반응성 이온 식각 장비 및 이를 이용한 반응성 이온 식각방법 | |
| KR0146174B1 (ko) | 반도체 소자의 콘택 형성방법 | |
| KR100239709B1 (ko) | 콘택플러그를 형성하기 위한 내열금속 에치백 공정 | |
| KR100668726B1 (ko) | 반도체 소자의 비트라인 콘택 형성방법 | |
| KR100431818B1 (ko) | 반도체소자의 자기정렬적인 콘택 형성방법 | |
| KR100248345B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100236077B1 (ko) | 반도체 소자 제조방법 | |
| KR100559027B1 (ko) | 반도체 소자의 폴리사이드 배선 형성 방법 | |
| KR100221585B1 (ko) | 반도체 소자의 비아홀 형성방법 | |
| KR100575078B1 (ko) | 반도체 소자의 제조방법 | |
| KR100407983B1 (ko) | 백금식각방법 | |
| JPH0590420A (ja) | 接続孔の形成方法 | |
| KR100234907B1 (ko) | 반도체 소자 제조방법 | |
| KR100290231B1 (ko) | 반도체소자의콘택형성방법 | |
| KR19990047250A (ko) | 반도체장치의 절연막 식각방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20091028 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |