KR0144429B1 - 반도체 소자 제조용 반응성 이온 식각 장비 및 이를 이용한 반응성 이온 식각방법 - Google Patents

반도체 소자 제조용 반응성 이온 식각 장비 및 이를 이용한 반응성 이온 식각방법

Info

Publication number
KR0144429B1
KR0144429B1 KR1019940020118A KR19940020118A KR0144429B1 KR 0144429 B1 KR0144429 B1 KR 0144429B1 KR 1019940020118 A KR1019940020118 A KR 1019940020118A KR 19940020118 A KR19940020118 A KR 19940020118A KR 0144429 B1 KR0144429 B1 KR 0144429B1
Authority
KR
South Korea
Prior art keywords
ion etching
reactive ion
electrode plate
chamber
lower electrode
Prior art date
Application number
KR1019940020118A
Other languages
English (en)
Other versions
KR960009027A (ko
Inventor
박상훈
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019940020118A priority Critical patent/KR0144429B1/ko
Publication of KR960009027A publication Critical patent/KR960009027A/ko
Application granted granted Critical
Publication of KR0144429B1 publication Critical patent/KR0144429B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자 제조용 반응성 이온 식각장비 및 이를 이용한 반응성 이온 식각방법에 관한 것으로, 강한 폴라즈마 에너지에 의해 생성된 폴리머로 인하여 발생되는 감광막 마스크의 임계치수와 형성되는 패턴의 임계치수 차이를 방지하기 위해 챔버 내의 상부 전극판 및 하부 전극판에 저주파 및 고주파 발진기를 각각 접속시키고, 소정의 개스를 공급하여 플라즈마(plasma)를 생성시키므로써, 반응성 이온 식각(RIE) 래그 형상을 제거시키고, 소자의 수율, 특성 및 신뢰성을 향상시킬 수 있는 반도체 소자 제조용 반응성 이온 식각장비 및 이를 이용한 반응성 이온 식각방법에 관한 것이다.

Description

반도체 소자 제조용 반응성 이온 식각 장비 및 이를 이용한 반응성 이온 식각방법.
도1은 종래 반도체 소자 제조용 반응성 이온 식각 장비의 구조도.
도2는 도1의 식각장비에 의해 식각된 소자의 단면도.
도3은 본 발명에 따른 반도체소자 제종용 반응성 이온 식각장비의 구조도.
도4는 도3의 식각장비에 의해 식각된 소자의 단면도.
*도면의 주요부분에 대한 부호의 설명
1:기판 2:절연막
3:산화막 4:폴리머
10:챔버 11A:상부 전극판
11B:하부 전극판 12:고주파 발진기
13:웨이퍼 20:저주파 발진기
본 발명은 반도체 소자 제조용 반응성 이온 식각(Reactive Ion Etch ; RIE)장비 및 이를 이용한 반응성 이온 식각방법에 관한 것으로, 특히 상부 전극판에는 저주파 발진기가 접속되고 하부 전극판에는 고주파 발진기가 접속된 챔버를 사용하여 절연 산화막의 식각 공정시 상부 및 하부 전극판에 각각 저주파 및 고주파를 인가하고 소정의 개스를 공급하여 플라즈마(plasma)를 생성시키므로써, 감광막 패턴의 임계치수(Critical Demension)와 반응성 이온 식각 공정으로 형성되는 소정 패턴의 임계치수를 동일한 크기로 형성시킬 수 있는 반도체 소자 제조용 반응성 이온 식각 장비 및 이를 이용한 반응성 이온 식각방법에 관한 것이다.
도1은 종래 반도체 소자 제조용 반응성 이온 식각 장비의 구조도이다.
챔버(10)내에 상부 및 하부 전극판(11A 및 11B)이 각각 설치되고, 상기 상부 및 하부 전극판(11A 및 11B)사이에는 웨이퍼(13)가 놓이게 된다. 또한, 상기 상부 전극판(11A)은 접지되고, 하부 전극판(11B)은 일단부가 접지된 고주파 발진기(12)에 연결된다.
상술한 바와 같이 구성된 종래의 반응성 이온 식각장비를 이용하여 소정의 절연용 산화막을 패턴화 하고자 할때, 상기 상부 및 하부 전극판(11A 및 11B)간에 웨이퍼(13)를 위치시키고 반응성 이온 식각공정을 실시하게 된다.
즉, 도2에 도시된 바와 같이 소정의 기판(1)상에 형성된 산화막(2)을 패터닝하기 위해 감광막(3)을 도포하고 패터닝한 상태의 웨이퍼(13)를 상기 반응성 이온 식각 장비내에 위치시킨후, 하부 전극판(11B)에 13.56MHz의 고주파을 인가하여 식각공정을 진행하게 된다. 이때, 산화막(2)이 식각되는 동안에 감광막(3)이 강한 플라즈마 에너지(Energy)에 의해 과도하게 흘러내려 산화막(2)의 측벽에 폴리머(polymer)(4)를 생성시키게 된다. 그러므로, 감광막(3) 패턴의 임계치수보다 식각된후의 산화막(2) 패턴의 임계치수가 작아지게 되며, 또한 반은성 이온 식각(RIE)래그(lag)현상에 의해 상대적으로 홀(hole)크기가 작은 부위에 과소 식각이 발생하여 소자의 제조 수율에 영향을 미친다.
따라서, 본 발명은 상부 전극판에는 저주파 발진기가 접속되고 하부 전극판에는 고주파 발진기가 접속된 챔버를 사용하여 절연 산화막의 식각 공정시 상부 및 하부 전극판에 각각 저주파 및 고주파를 인가하고 소정의 개스를 공급하여 플라즈마(plasma)를 생성시키므로써, 상기한 단점을 해소할 수 있는 반도체 소자 제조용 반응성 이온 식각장비 및 이를 이용한 반응성 이온 식각방법을 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명에 따른 반응성 이온 식각장비는 웨이퍼가 장착되는 챔버와, 상기 챔버 내에 상하로 일정간격 이격되어 설치된 상부 및 하부 전극판과, 상기 하부 전극판 및 접지간에 접속되는 고주파 발진기와, 상기 상부 전극판 및 접지간에 접속되는 저주파 발진기를 포함하여 구성된 것을 특징으로 한다.
상술한 목적을 달성하기 위한 본 발명에 따른 반응성 이온 식각방법은 패턴화된 감광막을 식각장벽층으로 하여 산화막을 식각하기 위해 웨이퍼를 챔버의 상부 및 하부 전극판사이에 위치시키는 단계와, 상기 상부 및 하부 전극판에 각각 고주파 및 저주파를 인가하는 단계와, 상기 챔버내의 온도를 소정 온도로 유지한 상태에서 소정의 개스를 공급하여 산화막을 식각하는 단계를 포한하여 이루어진 것을 특징으로 한다.
본 발명은 상부 및 하부 전극판에 상호 다른 주파수를 인가하므로 인하여 등방성 식각 특성이 가미되어 반응성 이온 식각 래그(RIE lag)현상이 제거된다.
즉, 본원 발명의 반응성 이온 식각 장비를 이용하여 형성되는 반도체 소자의 패턴은 감광막 패턴의 임계치수와 동일한 임계치수를 갖게 된다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도3은 본 발명에 따른 반도체 소자 제조용 반응성 이온 식각장비의 구조도이고, 도4는 도3의 장비를 이용한 반응성 이온 식각방법을 설명하기 위한 소자의 단면도이다.
먼저, 도3을 참조하여 본 발명의 반응성 이온 식각장비를 설명하면 다음과 같다.
챔버(10)내에 상부 전극판 및 하부 전극판(11A 및 11B)이 각각 설치되는데, 상기 상부 전극판(11A)은 일단부가 접지된 저주파 발진기(20)에 연결되고, 상기 하부 전극판(11B)은 일단부가 접지된 고주파 발진기(12)에 연결된다.
상술한 바와 같이 구성된 본 발명의 반응성 이온 식각장비를 이용하여 소정의 절연용 산화막을 패턴화 하고자 할때, 상기 상부 및 하부 전극판(11A 및 11B)간에 웨이퍼(13)를 위치시키고, 반응성 이온 식각공정을 실시하게 된다. 즉, 도4에 도시된 바와 같이 소정의 기판(1)상에 형성된 산화막(2)을 패터닝하기 위해 감광막(3)을 도포하고 패터닝한 상태의 웨이퍼(13)를 상기 반응성 이온 식각장비 내에 위치시킨후 식각공정을 진행하게 된다. 이때, 감광막(3) 패턴의 임계치수와 식각된 후의 산화막(2)패턴의ㅡ 임계치수가 동일하게 된다.
도4에 도시된 바와 같은 산화막(2) 패턴을 형성하기 위한 공정을 보다 상세히 설명하면 다음과 같다.
챔버(10)내의 상부 및 하부 전극판(11A 및 11B)사이에 웨이퍼(13)를 위치시킨후 고주파 발진기(12)로부터 출력되는 주파수를 하부 전극판(11B)에 인가시키고, 동시에 저주파 발진기(20)로부터 출력되는 주파수를 상부 전극판(11A)에 인가시킨다. 챔버(10)내의 각 전극판(11A 및 11B)으로 고주파 및 저주파가 공급되는 상태에서 CHF3, 및 O2개스를 공급한다. 이때, 챔버(10)내의 온도를 -20 내지 +40℃정도로 유지시킨다. 상기한 조건하에서 반응성 이온 식각이 이루어지는데, 패턴화된 감광막(3)을 식각 장벽층으로 하여 산화막(2)이 비등방성 식각되면서 저주파의 영향으로 등방성 식각 특성이 가미된 상태가 되어, 결국 산화막(2)의 패턴 형상(pattern profile)이 수직 단면을 갖게 된다. 그러므로, 감광막(3) 패턴의 임계치수와 식각된 후의 산화막(2) 패턴의 임계치수가 동일하게 된다. 또한, 식각된 후의 산화막(2) 측벽에는 폴리머(4)가 발생되긴 하지만 산화막(2) 패턴의 임계치수에는 큰 영향을 미치지 않게 된다.
상기 고주파 발진기(12)로부터 출력되는 주파수는 13.56MHz이고, 저주파발진기(20)로부터 출력되는 주파수는 100∼500KHz인데, 상부 전극판(11A)에 공급되는 저주파는 하부 전극판(11B)에 공급되는 고주파에 비하여 출력비(power ratio)가 50%이하, 20내지 50%가 되도록 한다.
상술한 바와같이 본 발명에 의하면 상부 전극판에는 저주파 발진기가 접속되고 하부 전극판에는 고주파 발진기가 접속된 챔버를 사용하여 절연 산화막의 식각 공정시 상부 및 하부 전극판에 각각 저누파 및 고주파를 인가하고 소정의 개스를 공급하여 플라즈마를 생성시키므로써, 저주파에 의한 등방성 식각 특성으로 반응성 이온 식각 래그 현상을 제거할 수 있고, 수직 단면을 갖는 감광막 마스크의 임계치수와 동일한 크기의 패턴을 형성시킬수 있어 소자의 제조 수율, 특성 및 신뢰성을 향상시킬 수 있는 탁월한 효과가 있다.

Claims (6)

  1. 웨이퍼가 장착되는 챔버와, 상기 챔버 내에 상하로 일정간격 이격되어 설치된 상부 및 하부 전극판과, 상기 하부 전극판 및 접지간에 접속된 고주파 발진기와, 상기 상부 전극판 및 접지간에 접속된 저주파 발진기를 포함하여 구성된 것을 특징으로 하는 반도체 소자 제조용 반응성 이온 식각장비.
  2. 반도체 소자의 반응성 이온 식각방법에 있어서, 패턴화된 감광막을 식각장벽층으로하여 산화막을 식각하기 위해 웨이퍼를 챔버의 상부 전극판 및 하부 전극판 사이에 위치시키는 단계와, 상기 상부 전극판 및 하부 전극판에 각각 저주파 및 고주파의 다른 주파수를 인가하는 단계와, 상기 챔버 내의 온도를 소정 온도로 유지한 상태에서 소정의 개스를 공급하여 상기 산화막을 식각하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자 제조용 반응성 이온 식각방법.
  3. 제2항에 있어서, 상기 상부 전극판에는 상기 저주파 발진기에 의해 100내지500KHz의 저주파가 인가되며, 상기 하부 전극판에는 상기 고주파 발진기에 의해 13.56MHz의 고주파가 인가되는 것을 특징으로 하는 반도체 소자 제조용 반응성 이온 식각방법.
  4. 제2항에 있어서, 상기 상부 전극판으로 인가되는 저주파는 상기 하부 전극판으로 인가되는 고주파에 비하여 20 내지 50%의 출력비가 되도록 하는 것을 특징으로 하는 반도체 소자 제조용 반응성 이온 식각방법.
  5. 제2항에 있어서, 상기 챔버내로 공급되는 개스는 CHF3및 O2개스이고, 상기 챔버내의 온도는 -20 내지 +40℃인 것을 특징으로 하는 반도체 소자 제조용 반응성 이온 식각방법.
  6. 제2항에 있어서, 상기 산화막은 상부 전극판판에 인가되는 저주파의 영향으로 등방성 식각특성이 가미된 비등방성 식각으로 식각되어지는 것을 특징으로 하는 반도체 소자 제조용 반응성 이온 식각방법.
KR1019940020118A 1994-08-16 1994-08-16 반도체 소자 제조용 반응성 이온 식각 장비 및 이를 이용한 반응성 이온 식각방법 KR0144429B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940020118A KR0144429B1 (ko) 1994-08-16 1994-08-16 반도체 소자 제조용 반응성 이온 식각 장비 및 이를 이용한 반응성 이온 식각방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940020118A KR0144429B1 (ko) 1994-08-16 1994-08-16 반도체 소자 제조용 반응성 이온 식각 장비 및 이를 이용한 반응성 이온 식각방법

Publications (2)

Publication Number Publication Date
KR960009027A KR960009027A (ko) 1996-03-22
KR0144429B1 true KR0144429B1 (ko) 1998-08-17

Family

ID=19390399

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940020118A KR0144429B1 (ko) 1994-08-16 1994-08-16 반도체 소자 제조용 반응성 이온 식각 장비 및 이를 이용한 반응성 이온 식각방법

Country Status (1)

Country Link
KR (1) KR0144429B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008063836A1 (en) * 2006-11-21 2008-05-29 Lam Research Corporation Reducing twisting in ultra-high aspect ratio dielectric etch

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008063836A1 (en) * 2006-11-21 2008-05-29 Lam Research Corporation Reducing twisting in ultra-high aspect ratio dielectric etch
US8741165B2 (en) 2006-11-21 2014-06-03 Lam Research Corporation Reducing twisting in ultra-high aspect ratio dielectric etch
CN101542691B (zh) * 2006-11-21 2014-06-25 朗姆研究公司 在超高纵横比电介质刻蚀中减少扭曲
KR101423354B1 (ko) * 2006-11-21 2014-07-24 램 리써치 코포레이션 초-고 종횡비 유전체 에칭에서의 트위스팅 감소

Also Published As

Publication number Publication date
KR960009027A (ko) 1996-03-22

Similar Documents

Publication Publication Date Title
EP0049272B1 (en) Fabrication of microminiature devices using plasma etching of silicon with fluorine-containing gaseous compounds
US5611888A (en) Plasma etching of semiconductors
US20120208369A1 (en) Method of Etching Features in Silicon Nitride Films
KR20010063852A (ko) 반도체소자의 자기정렬적인 콘택 형성방법
KR20010042983A (ko) 고 종횡비 개구를 형성하는 방법
US20040077178A1 (en) Method for laterally etching a semiconductor structure
US6410451B2 (en) Techniques for improving etching in a plasma processing chamber
US6008131A (en) Bottom rounding in shallow trench etching using a highly isotropic etching step
US6593244B1 (en) Process for etching conductors at high etch rates
KR0144429B1 (ko) 반도체 소자 제조용 반응성 이온 식각 장비 및 이를 이용한 반응성 이온 식각방법
KR100265847B1 (ko) 반도체장치의전하저장전극형성방법
KR960015486B1 (ko) 플라즈마 장치를 이용한 비아(Via)콘택홀 형성방법
KR20000061225A (ko) 반도체소자의 트렌치 형성방법
KR0139072B1 (ko) 접촉구멍에 플러그를 형성하는 공정을 갖는 반도체 장치 제조방법
KR100458087B1 (ko) 반도체장치제조방법
KR100290875B1 (ko) 폴리머필림형성에의한이방성에치방법
KR100317310B1 (ko) 반도체소자의콘택홀형성방법
KR100236077B1 (ko) 반도체 소자 제조방법
KR100265829B1 (ko) 반도체 소자의 와인글라스형 콘택홀 형성방법
KR100239711B1 (ko) 반도체소자의 콘택홀 형성방법
JPH0964017A (ja) 半導体製造装置および半導体装置の製造方法
KR19990047250A (ko) 반도체장치의 절연막 식각방법
KR19990031661A (ko) 반도체 기판 식각방법
KR100535027B1 (ko) 전자 사이클로트론 공명장치를 이용한 반도체 소자의트렌치 형성 방법
KR0140730B1 (ko) 반도체 소자의 미세콘택 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
O035 Opposition [patent]: request for opposition
O132 Decision on opposition [patent]
O064 Revocation of registration by opposition: final registration of opposition [patent]
LAPS Lapse due to unpaid annual fee