KR950006980B1 - 미세 패턴 형성을 위한 삼층 감광막 제조방법 - Google Patents

Abstract

내용 없음.

Description

미세 패턴 형성을 위한 삼층 감광막 제조방법

제1도는 본 발명에 따른 삼층 감광막 형성도.

* 도면의 주요부분에 대한 부호의 설명

1 : 반도체 기판 2 : 폴리실리콘막

3 : 하층 감광막 4 : SOF(spin on glass)막

5 : 상층 감광막

본 발명은 미세 패턴을 형성하기 위한 삼층 감광막 제조방법에 관한 것으로, 특히 하층 감광막의 증착 및 베이크(bake) 방법 그리고 이 하층 감광막을 이용한 금속 및 폴리실리콘 식각후 발생되는 패턴의 임계 크기의 변화 및 식각 부산물 생성을 방지하는 삼층 감광막 제조방법에 관한 것이다.

일반적으로, 삼층 감광막 구조는 패턴하고자 하는 물질 상부에 하층 감광막, SOG(spin on glass)막, 상층 감광막을 차례로 증착하고 이 SOG막은 패턴할 하층 감광막의 식각시 마스크 역할을 하는데, 패턴하고자 하는 물질이 금속이나 폴리실리콘인 경우 상기 하층 감광막 식각후 비등방성 식각으로 상기 잔류된 하층 감광막상에 존재하는 상기의 SOG막의 제거공정이 필요하다.

그리고, 상술한 삼층 감광막 공정기술은 평탄화된 증착층 위에서 얇은 두께의 마스크 물질과 묽은 농도의 현상액을 이용하므로 단층 감광막 공정에 비해 해상도와 빛의 촛점 깊이가 향상되고 포토레지스트의 두께차에 의해 유발되는 빛의 강도차가 극히 적어 감광막 현상차이가 발생하는 벌크효과(bulk effect)가 제거되므로 0.4㎛ 이하의 미세 패턴 형성에서는 필수적으로 요구된다.

종래의 기술 방법에 있어서는, SOG막 제거시에는 기존의 산화막 식각 가스인 CHF₃나 CF₄그리고 불소(F) 계통의 폴리머 형성 가스를 사용하여 왔다.

그러나 상기 기존의 SOG막 제거는 하층 감광막 측벽에 식각 부산물이 재증착되어 하층 감광막 폭이 넓어지고, 하층 감광막 아래의 금속이나 폴리실리콘 식각후 임계 크기 조절 및 재증착된 측벽막 제거가 어려운 문제점으로 대두되어 왔다.

따라서, 상기 문제점을 해결하기 위해 안출된 본 발명은, SOG막 제거공정에서 발생되는 하층 감광막 측벽 부산물 형성을 억제하여 패턴한 하층 감광막 아래의 물질을 식각하는데 있어 임계 조절 및 측벽막 제거를 용이하게 하는 삼층 감광막 제조방법을 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위한 본 발명은, 반도체 기판상에 식각될 폴리실리콘막을 층착시켜 표면처리하고 오븐에서 구운후에 상기 증착한 폴리실리콘막상에 하층 감광막을 도포하고 트랙(track)에서 경화시키는 제1공정, 상기 제1공정 후에 중간층 SOG막과 상층 감광막을 순서적으로 도포하고 상기 상층 감광막을 선택 식각한 후에 상기 SOG막, 상기 하층 감광막을 차례로 패턴에 맞추어 선택 식각하는 제2공정, 상기 제2공정 후에 잔유된 상기 상층 감광막을 완전히 식각하고 상기 잔유된 SOG막을 비등방성 식각인 다음에 상기 하층 감광막을 RIE(reactive ion etching) 장비로 O₂와 Ar 가스 조합을 이용하여 식각 챔버(chamber)의 압력을 5mtorr 이할 유지시켜 식각하는 제3공정, 및 상기 제3공정 후에 BOE(buffer oxied etchant)용액을 사용하여 상기 SOG막(4)을 습식 식각하는 제4공정을 구비하는 것을 특징으로 한다.

이하, 첨부된 도면 제1도를 참조하여 본 발명에 따른 일실시예를 자세히 설명하면 제1도는 본 발명에 따른 삼층 감광막 형성도로서, 1은 반도체 기판, 2는 폴리실리콘막, 3은 하층 감광막, 4는 SOG막, 5는 상층 감광막을 각각 나타낸다.

먼저, 반도체 기판(1) 상의 폴리실리콘막 또는 증착시킨 금속 표면을 HMDS(Hexamethyl disilizane) 처리하고 오븐에서 150℃ 이하로 구운후에, 상기 증착인 폴리실리콘막(2) 상부에 1 내지 2㎛ 두께의 하층 감광막을 도포하고 90 내지 400℃로 트랙(track)에서 30초 내지 3분간 경화시킨다. 그 다음에 중간층으로서 SOG막(4)을 0.1 내지 0.3㎛ 두께로 증착하고 90 내지 400℃로 트랙에서 30초 내지 3분간 구운후 상층 감광막(5)을 0.1내지 0.3㎛로 도포하고 트랙에서 30초 내지 3분간 구워 패턴을 형성한다(제1a도).

상기 상층 감광막(5) 도포 및 선택 식각 후에 상기 SOG막(4), 상기 하층 감광막(3)을 차례로 패턴에 맞추어 선택 식각한다. 그리고 잔류된 상기 상층 식각부(5)를 완전히 식각하고 상기 잔유된 SOG막을 비등방성 식각한 다음에 상기 하층 감광막(3)을 RIEP(reactive ion etching) 장비로 O₂, Ar 및 N₂가스 조합을 이용하여 식각 챔버(chamber)의 압력을 5m torr 이하로 유지시켜 식각 한다(제1b도).

끝으로, BOE(buffer oxide etchant) 용액을 사용하여 상기 SOG막(4)을 습식 식각한다. 그런데 이때 하층 감광막(3) 아래의 물질이 폴리실리콘막인 경우 상기 BOE 종류에는 상관없으나, 금속인 경우에는 NH₄F와 HF 비율이 50대 1이상인 BOE용액을 사용한다(제1c도).

따라서 상기와 같은 절차에 의해 수행되는 본 발명은 하층 감광막의 이탈을 방지하여 소자의 고집적도 형성에 대한 공정상의 안정성을 확보해주는 효과가 있다.

Claims (4)

1. 미세 패턴을 형성하기 위한 삼층 감광막 제조방법에 있어서, 반도체 기판(1) 상에 식각될 폴리실리콘막(2)을 증착시켜 표면 처리하고 오븐에서 구운후에 상기 증착한 폴리실리콘막(2) 상부에 하층 감광막(3)을 도포하고 트랙(track)에서 경화시키는 제1공정, 상기 제1공정 후에 중간층 SOG막(4), 상층 감광막(5)을 순서적으로 도포하고 상기 상층 감광막(5)을 선택 식각한 후에 상기 SOG막(4), 상기 하층 감광막(3)을 차례로 패턴에 맞추어 선택 식각하는 제2공정, 상기 제2공정 후에 잔유된 상기 상층 감광막(5)을 완전히 식각하고 상기 잔유된 SOG막(4)을 비등방성 식각인 다음에 상기 하층 감광막(3)을 RIE(reactive ion etching) 장비로 O₂와 Ar 및 N₂가스 조합을 이용하여 식각 챔버(chamber)의 압력을 5m torr이하로 유지시켜 식각하는 제3공정, 및 상기 제3공정 후에 BOE(buffer oxide etchant) 용액을 사용하여 상기 SOG막(4)을 습식 식각하는 제4공정을 구비하는 것을 특징으로 하는 삼층 감광막 제조방법.
2. 제1항에 있어서, 상기 제1공정이 하층 감광막(3)과 상기 제2공정의 상층 감광막(5)의 두께는 각각 1 내지 2㎛와 0.1~3㎛이고, 상기 두감광막(3,5)을 트랙에서 30초 내지 3분간 90 내지 400℃에서 굽는 것을 특징으로 하는 삼층 감광막 제조방법.
3. 제1항에 있어서, 상기 제2공정의 SOG막(4)은 0.1 내지 0.3㎛의 두께로 증착되어 90 내지 400℃로 트랙에서 30초 내지 3분간 굽는 것을 특징으로 하는 삼층 감광막 제조 방법.
4. 제1항에 있어서, 상기 제3공정의 상기 SOG막(4)의 습식식각은 상기 하층 감광막(3) 아래의 물질이 금속 경우 NH₄F와 HF 비율이 50대 1이상인 BOE용액을 사용하는 것을 특징으로 하는 삼층 감광막 제조방법.