KR940001326A - 미세 패턴 형성을 위한 삼층 감광막 제조방법 - Google Patents
미세 패턴 형성을 위한 삼층 감광막 제조방법 Download PDFInfo
- Publication number
- KR940001326A KR940001326A KR1019920009725A KR920009725A KR940001326A KR 940001326 A KR940001326 A KR 940001326A KR 1019920009725 A KR1019920009725 A KR 1019920009725A KR 920009725 A KR920009725 A KR 920009725A KR 940001326 A KR940001326 A KR 940001326A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- photoresist film
- manufacturing
- etching
- layer
- Prior art date
Links
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
본 발명은 메세 패턴을 형성하기 위한 삼층 감광막 제조방법에 관한 것으로, 허층 감광막의 증착 및 베이크(bake)방법, 그리고 이 하층 감광막을 이용한 금속 및 폴리실리콘 식각후 발생되는 패턴의 임계 크기와 변화 및 SOG(spin on glass)막 제거공정에서 발생되는 하층 감광막 측벽 부산물 형성을 억제하여 하층 감광막 아래의 물질을 미세패턴하기에 용이한 삼층 감광막 제조방법에 관한 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 삼층 감광막 형성도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체 기판 2 : 폴리실리콘막
3 : 하층 감광막 4 : SOF(spin on glass)막
5 : 상층 감광막
Claims (4)
- 미세 패턴을 형성하기 위한 삼층 감광막 제조방법에 있어서, 반도체 기판(1) 상에 식각될 폴리실리콘막(2)을 증착시켜 표면 처리하고 오븐에서 구운후에 상기 증착한 폴리실리콘막(2) 상부에 하층 감광막(3)을 도포하고 트랙(track)에서 경화시키는 제1공정, 상기 제1공정 후에 중간층 SOG막(4), 상층 감광막(5)을 순서적으로 도포하고 상기 상층 감광막(5)을 선택 식각한 후에 상기 SOG막(4), 상기 하층 감광막(3)을 차례로 패턴에 맞추어 선택 식각하는 제2공정, 상기 제2공정 후에 잔유된 상기 상층 감광막(5)을 완전히 식각하고 상기 잔유된 SOG막(4)을 비등방성 식각인 다음에 상기 하층 감광막(3)을 RIE(reactive ion etching) 장비로 O2와 Ar 및 N2가스 조합을 이용하여 식각 챔버(chamber)의 압력을 5m torr이하로 유지시켜 식각하는 제3공정, 및 상기 제3공정 후에 BOE(buffer oxide etchant) 용액을 사용하여 상기 SOG막(4)을 습식 식각하는 제4공정을 구비하는 것을 특징으로 하는 삼층 감광막 제조방법.
- 제1항에 있어서, 상기 제1공정이 하층 감광막(3)과 상기 제2공정의 상층 감광막(5)의 두께는 각각 1 내지 2㎛와 0.1~3㎛이고, 상기 두감광막(3,5)을 트랙에서 30초 내지 3분간 90 내지 400℃에서 굽는 것을 특징으로 하는 삼층 감광막 제조방법.
- 제1항에 있어서, 상기 제2공정의 SOG막(4)은 0.1 내지 0.3㎛의 두께로 증착되어 90 내지 400℃로 트랙에서 30초 내지 3분간 굽는 것을 특징으로 하는 삼층 감광막 제조 방법.
- 제1항에 있어서, 상기 제3공정의 상기 SOG막(4)의 습식식각은 상기 하층 감광막(3) 아래의 물질이 금속 경우 NH4F와 HF 비율이 50대 1이상인 BOE용액을 사용하는 것을 특징으로 하는 삼층 감광막 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920009725A KR950006980B1 (ko) | 1992-06-05 | 1992-06-05 | 미세 패턴 형성을 위한 삼층 감광막 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920009725A KR950006980B1 (ko) | 1992-06-05 | 1992-06-05 | 미세 패턴 형성을 위한 삼층 감광막 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR940001326A true KR940001326A (ko) | 1994-01-11 |
KR950006980B1 KR950006980B1 (ko) | 1995-06-26 |
Family
ID=19334206
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019920009725A KR950006980B1 (ko) | 1992-06-05 | 1992-06-05 | 미세 패턴 형성을 위한 삼층 감광막 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR950006980B1 (ko) |
-
1992
- 1992-06-05 KR KR1019920009725A patent/KR950006980B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR950006980B1 (ko) | 1995-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS62291940A (ja) | 半導体装置の製造方法 | |
KR20070013971A (ko) | 반도체장치의 제조방법 | |
US4624740A (en) | Tailoring of via-hole sidewall slope | |
KR940001326A (ko) | 미세 패턴 형성을 위한 삼층 감광막 제조방법 | |
US20020009863A1 (en) | Method of etching a wafer layer using multiple layers of the same photoresistant material and structure formed thereby | |
JPH0458167B2 (ko) | ||
JPH07326621A (ja) | 半導体素子の微細パターン形成方法 | |
JPH0964020A (ja) | トレンチの形成方法 | |
KR910010644A (ko) | 콘택홀의 패턴 형성 방법 | |
US6451451B2 (en) | Mask, and method and apparatus for making it | |
JPS63157444A (ja) | 選択酸化膜の製造方法 | |
KR100640974B1 (ko) | 반도체 소자의 제조방법 | |
KR100256810B1 (ko) | 반도체소자의 콘택홀 형성방법 | |
JPH0265256A (ja) | 半導体装置の製造方法 | |
KR960005555B1 (ko) | 반도체 소자 격리막 제조방법 | |
JP2002368213A (ja) | 半導体装置の製造方法 | |
KR970016779A (ko) | 2 레벨 공정에 의해 금속 마스크를 제조하기 위한 드라이 에칭 마스크로서의 스펀온 유리층 | |
KR980006092A (ko) | 반도체 소자의 소자분리막 제조방법 | |
US6890860B1 (en) | Method for etching and/or patterning a silicon-containing layer | |
JPH0212822A (ja) | 完全にまたは部分的に埋められたフィールド酸化物層を有する半導体デバイスの製造方法 | |
KR0141965B1 (ko) | 금속층 경사에칭방법 | |
KR19990055881A (ko) | 반도체 소자의 배선 형성 방법 | |
KR970018126A (ko) | 미세 패턴 형성 방법 | |
JPH08181280A (ja) | 半導体装置の製造方法 | |
JPH0594975A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20090526 Year of fee payment: 15 |
|
LAPS | Lapse due to unpaid annual fee |