JPH08181280A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH08181280A JPH08181280A JP32267694A JP32267694A JPH08181280A JP H08181280 A JPH08181280 A JP H08181280A JP 32267694 A JP32267694 A JP 32267694A JP 32267694 A JP32267694 A JP 32267694A JP H08181280 A JPH08181280 A JP H08181280A
- Authority
- JP
- Japan
- Prior art keywords
- silicon film
- polycrystalline silicon
- gas
- film
- polymer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】容量部電極形成用の多結晶シリコン膜の表面を
エッチングして表面積を拡大し、容量素子の静電容量を
増大させる。 【構成】多結晶シリコン膜３の表面をＣＦ4 −Ｏ2 ガス
プラズマ４で照射し、その際にＣＦ4 から分離され多結
晶シリコン膜３の表面に付着するＣＦ2 ポリマー５をマ
スクとして多結晶シリコン膜３の表面をエッチングする
ことで凹凸を形成し、表面積を増やす。次に、ＣＦ2 ポ
リマー５をＯ2 ガスプラズマ６により除去する。
エッチングして表面積を拡大し、容量素子の静電容量を
増大させる。 【構成】多結晶シリコン膜３の表面をＣＦ4 −Ｏ2 ガス
プラズマ４で照射し、その際にＣＦ4 から分離され多結
晶シリコン膜３の表面に付着するＣＦ2 ポリマー５をマ
スクとして多結晶シリコン膜３の表面をエッチングする
ことで凹凸を形成し、表面積を増やす。次に、ＣＦ2 ポ
リマー５をＯ2 ガスプラズマ６により除去する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に容量素子を有する半導体装置の製造方法に関
する。
関し、特に容量素子を有する半導体装置の製造方法に関
する。
【０００２】
【従来の技術】ＬＳＩの高積化に伴い、素子面積は年々
縮小されている。しかし、１トランジスタ１キャパシタ
で構成されるＤＲＡＭでは、情報の蓄積部であるキャパ
シタ面積の縮小は情報の記憶機能を低下させることにな
る。そこで、面積を縮小してもキャパシタの容量を減少
させないために容量電極の表面積を増大させる方法が検
討されている。
縮小されている。しかし、１トランジスタ１キャパシタ
で構成されるＤＲＡＭでは、情報の蓄積部であるキャパ
シタ面積の縮小は情報の記憶機能を低下させることにな
る。そこで、面積を縮小してもキャパシタの容量を減少
させないために容量電極の表面積を増大させる方法が検
討されている。
【０００３】例えば、特開平１−１１９０４９号公報に
記載されているように、多結晶シリコン膜を形成し、こ
の上にレジストと塗布ガラスを混合させたものを塗布し
て電熱炉でベーキングし、その後フッ酸水溶液に浸漬さ
せ、表面に島状に残したレジスト膜をマスクとしてプラ
ズマを照射しエッチングすることにより、多結晶シリコ
ン膜の表面に凹凸を形成して表面積を増加させる方法が
知られている。
記載されているように、多結晶シリコン膜を形成し、こ
の上にレジストと塗布ガラスを混合させたものを塗布し
て電熱炉でベーキングし、その後フッ酸水溶液に浸漬さ
せ、表面に島状に残したレジスト膜をマスクとしてプラ
ズマを照射しエッチングすることにより、多結晶シリコ
ン膜の表面に凹凸を形成して表面積を増加させる方法が
知られている。
【０００４】又、特開平４−２５２０１８号公報に記載
されているように、アモルファスシリコン膜を形成した
後に引き続き真空中でその表面にプラズマ水素を照射
し、アモルファスシリコン膜の表面を水素原子で終端さ
せた後、一且大気中に取り出しその後、真空中に戻して
加熱することにより、表面に半円球のグレインを持つ多
結晶シリコン膜が形成されることを利用し、表面積を増
大させる方法がある。
されているように、アモルファスシリコン膜を形成した
後に引き続き真空中でその表面にプラズマ水素を照射
し、アモルファスシリコン膜の表面を水素原子で終端さ
せた後、一且大気中に取り出しその後、真空中に戻して
加熱することにより、表面に半円球のグレインを持つ多
結晶シリコン膜が形成されることを利用し、表面積を増
大させる方法がある。
【０００５】
【発明が解決しようとする課題】この従来の半導体装置
の製造方法の第１の例では、容量電極形成用の多結晶シ
リコン膜の表面に凹凸を形成するために、レジスト膜の
塗布、ベーク，フッ酸処理、プラズマエッチング処理，
剥離という多くの工程を経なければならず、第２の例で
は、アモルファスシリコン膜を形成した後引続き真空中
でアモルファスシリコン膜の表面に水素プラズマを照射
し、しかる後一且大気中で長時間（約１０時間）放置し
再度真空中に戻して熱処理するという面倒な処理を必要
とするという制約がある。
の製造方法の第１の例では、容量電極形成用の多結晶シ
リコン膜の表面に凹凸を形成するために、レジスト膜の
塗布、ベーク，フッ酸処理、プラズマエッチング処理，
剥離という多くの工程を経なければならず、第２の例で
は、アモルファスシリコン膜を形成した後引続き真空中
でアモルファスシリコン膜の表面に水素プラズマを照射
し、しかる後一且大気中で長時間（約１０時間）放置し
再度真空中に戻して熱処理するという面倒な処理を必要
とするという制約がある。
【０００６】本発明の目的は、少ない工程数と簡単な方
法で表面積の大きい容量電極を有する半導体装置の製造
方法を提供することにある。
法で表面積の大きい容量電極を有する半導体装置の製造
方法を提供することにある。
【０００７】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板上に形成した絶縁膜の上に多結晶
シリコン膜を堆積する工程と、前記多結晶シリコン膜の
表面をＣx Ｆy −Ｏ2系ガスによるプラズマで照射しそ
の際に前記多結晶シリコン膜の表面に付着するＣＦ2 を
主成分とするポリマーをマスクとして前記多結晶シリコ
ン膜の表面をエッチングして凹凸を形成する工程と、前
記ポリマーを除去した後前記多結晶シリコン膜をパター
ニングして容量部電極を形成する工程とを含んで構成さ
れる。
造方法は、半導体基板上に形成した絶縁膜の上に多結晶
シリコン膜を堆積する工程と、前記多結晶シリコン膜の
表面をＣx Ｆy −Ｏ2系ガスによるプラズマで照射しそ
の際に前記多結晶シリコン膜の表面に付着するＣＦ2 を
主成分とするポリマーをマスクとして前記多結晶シリコ
ン膜の表面をエッチングして凹凸を形成する工程と、前
記ポリマーを除去した後前記多結晶シリコン膜をパター
ニングして容量部電極を形成する工程とを含んで構成さ
れる。
【０００８】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００９】図１（ａ）〜（ｅ）は本発明の一実施例を
説明するための工程順に示した断面図である。
説明するための工程順に示した断面図である。
【００１０】まず、図１（ａ）に示すように、シリコン
基板の上に絶縁膜として酸化シリコン膜２を形成し、酸
化シリコン膜２の上に多結晶シリコン膜３を堆積する。
基板の上に絶縁膜として酸化シリコン膜２を形成し、酸
化シリコン膜２の上に多結晶シリコン膜３を堆積する。
【００１１】次に、図１（ｂ）に示すように、多結晶シ
リコン膜３の表面をＣＦ4 −Ｏ2 ガスプラズマで照射し
てエッチングする。このとき、ＣＦ4 −Ｏ2 ガスのＣＦ
4 はプラズマ中で下記のようなイオン分子に分離され
る。
リコン膜３の表面をＣＦ4 −Ｏ2 ガスプラズマで照射し
てエッチングする。このとき、ＣＦ4 −Ｏ2 ガスのＣＦ
4 はプラズマ中で下記のようなイオン分子に分離され
る。
【００１２】ＣＦ4 →Ｆ* ，Ｆ- ，Ｆ+ ，ＣＦ3 + ，Ｃ
Ｆ3 2+，ＣＦ3 * ，ＣＦ2 + ，…，ｅ- プラズマ中でこれらの分子のうち主としてＣＦ2 ポリマ
ー５が多結晶シリコン膜３の表面に点状に付着してその
部分の多結晶シリコン膜３の表面をエッチングガスから
マスクするため、多結晶シリコン膜３の表面は不均一に
エッチングされ、１０〜５０ｎｍ程度の微細な凹凸が形
成される。
Ｆ3 2+，ＣＦ3 * ，ＣＦ2 + ，…，ｅ- プラズマ中でこれらの分子のうち主としてＣＦ2 ポリマ
ー５が多結晶シリコン膜３の表面に点状に付着してその
部分の多結晶シリコン膜３の表面をエッチングガスから
マスクするため、多結晶シリコン膜３の表面は不均一に
エッチングされ、１０〜５０ｎｍ程度の微細な凹凸が形
成される。
【００１３】このときのエッチング条件は、枚葉式平行
平板型ドライエッチャーで電極間隔１．０ｃｍ，ＣＦ4
ガス流量７０ＳＣＣＭ，Ｏ2 ガス流量３０ＳＣＣＭ，高
周波電力８００Ｗ，圧力０．８Ｔｏｒｒであった。
平板型ドライエッチャーで電極間隔１．０ｃｍ，ＣＦ4
ガス流量７０ＳＣＣＭ，Ｏ2 ガス流量３０ＳＣＣＭ，高
周波電力８００Ｗ，圧力０．８Ｔｏｒｒであった。
【００１４】次に、図１（ｃ）に示すように、多結晶シ
リコン膜３の上のＣＦ2 ポリマー５を、Ｏ2 ガスプラズ
マ６でエッチングして除去する。このときのエッチング
条件は電極間隔３．０ｃｍ，Ｏ2 ガス流量１００ＳＣＣ
Ｍ，高周波電力２００Ｗ圧力０．８Ｔｏｒｒであった。
リコン膜３の上のＣＦ2 ポリマー５を、Ｏ2 ガスプラズ
マ６でエッチングして除去する。このときのエッチング
条件は電極間隔３．０ｃｍ，Ｏ2 ガス流量１００ＳＣＣ
Ｍ，高周波電力２００Ｗ圧力０．８Ｔｏｒｒであった。
【００１５】次に、図１（ｄ）に示すように、多結晶シ
リコン膜３を選択的にエッチングして下層の容量部電極
７を形成した後、容量部電極７を含む表面に厚さ６ｎｍ
の窒化シリコン膜等の容量絶縁膜８を形成する。
リコン膜３を選択的にエッチングして下層の容量部電極
７を形成した後、容量部電極７を含む表面に厚さ６ｎｍ
の窒化シリコン膜等の容量絶縁膜８を形成する。
【００１６】次に、図１（ｅ）に示すように、容量絶縁
膜８の上に多結晶シリコン膜を堆積してパターニング
し、上層の容量部電極９を形成する。
膜８の上に多結晶シリコン膜を堆積してパターニング
し、上層の容量部電極９を形成する。
【００１７】なお、本実施例で説明したＣＦ4 −Ｏ2 ガ
スによるプラズマエッチングの条件として電極間隔が
０．６〜１．５ｃｍ，ＣＦ4 ガスとＯ2 ガスとの流量比
は３／７〜７／３，高周波電力は５００〜１０００Ｗ，
圧力０．２〜２．０Ｔｏｒｒの範囲内であれば良く、ま
た、エッチングガスとして、ＣＦ4 −Ｏ2 の代りにＣＨ
Ｆ3 −Ｏ2 ，Ｃ2 Ｆ6 −Ｏ2 ガスを使用しても良い。
スによるプラズマエッチングの条件として電極間隔が
０．６〜１．５ｃｍ，ＣＦ4 ガスとＯ2 ガスとの流量比
は３／７〜７／３，高周波電力は５００〜１０００Ｗ，
圧力０．２〜２．０Ｔｏｒｒの範囲内であれば良く、ま
た、エッチングガスとして、ＣＦ4 −Ｏ2 の代りにＣＨ
Ｆ3 −Ｏ2 ，Ｃ2 Ｆ6 −Ｏ2 ガスを使用しても良い。
【００１８】また、Ｏ2 ガスによるエッチング条件につ
いても電極間隔は０．６〜５．０ｃｍ，Ｏ2 流量１０〜
１０００ＳＣＣＭ，高周波電力１００〜１０００Ｗ，圧
力０．２〜２．０Ｔｏｒｒの範囲内であれば良い。
いても電極間隔は０．６〜５．０ｃｍ，Ｏ2 流量１０〜
１０００ＳＣＣＭ，高周波電力１００〜１０００Ｗ，圧
力０．２〜２．０Ｔｏｒｒの範囲内であれば良い。
【００１９】
【発明の効果】以上説明したように本発明は、従来の方
法に比べて少ない工程数で容量電極形成用の多結晶シリ
コン膜の表面に凹凸を形成して容量素子の静電容量を容
易に増大させることができるという効果を有する。
法に比べて少ない工程数で容量電極形成用の多結晶シリ
コン膜の表面に凹凸を形成して容量素子の静電容量を容
易に増大させることができるという効果を有する。
【図１】本発明の一実施例を説明するための工程順に示
した断面図。
した断面図。
１ シリコン基板 ２ 酸化シリコン膜 ３ 多結晶シリコン膜 ４ ＣＦ4 −Ｏ2 ガスプラズマ ５ ＣＦ2 ポリマー ６ Ｏ2 ガスプラズマ ７，９ 容量部電極 ８ 容量絶縁膜
Claims (2)
- 【請求項１】 半導体基板上に形成した絶縁膜の上に多
結晶シリコン膜を堆積する工程と、前記多結晶シリコン
膜の表面をＣx Ｆy −Ｏ2 系ガスによるプラズマで照射
しその際に前記多結晶シリコン膜の表面に付着するＣＦ
2 を主成分とするポリマーをマスクとして前記多結晶シ
リコン膜の表面をエッチングして凹凸を形成する工程
と、前記ポリマーを除去した後前記多結晶シリコン膜を
パターニングして容量部電極を形成する工程とを含むこ
とを特徴とする半導体装置の製造方法。 - 【請求項２】 Ｃx Ｆy −Ｏ2 系ガスがＣＦ4 −Ｏ2 又
はＣＨＦ3 −Ｏ2 あるいはＣ2 Ｆ6 −Ｏ2 ガスのいずれ
かである請求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6322676A JP2633489B2 (ja) | 1994-12-26 | 1994-12-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6322676A JP2633489B2 (ja) | 1994-12-26 | 1994-12-26 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08181280A true JPH08181280A (ja) | 1996-07-12 |
| JP2633489B2 JP2633489B2 (ja) | 1997-07-23 |
Family
ID=18146372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6322676A Expired - Fee Related JP2633489B2 (ja) | 1994-12-26 | 1994-12-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2633489B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100281978B1 (ko) * | 1998-02-23 | 2001-03-02 | 황철주 | 반도체소자의제조방법 |
| KR20020052482A (ko) * | 2000-12-26 | 2002-07-04 | 박종섭 | 반도체소자의 캐패시터 형성방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04273473A (ja) * | 1991-02-28 | 1992-09-29 | Oki Electric Ind Co Ltd | 導電体層形成方法 |
-
1994
- 1994-12-26 JP JP6322676A patent/JP2633489B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04273473A (ja) * | 1991-02-28 | 1992-09-29 | Oki Electric Ind Co Ltd | 導電体層形成方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100281978B1 (ko) * | 1998-02-23 | 2001-03-02 | 황철주 | 반도체소자의제조방법 |
| KR20020052482A (ko) * | 2000-12-26 | 2002-07-04 | 박종섭 | 반도체소자의 캐패시터 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2633489B2 (ja) | 1997-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2727981B2 (ja) | 凸凹アモルファスシリコン膜および凸凹ポリシリコン膜の形成方法 | |
| JPH02244507A (ja) | インジウムすず酸化物薄層のエッチング方法及び透明電気導電パターンの形成方法 | |
| JP2633489B2 (ja) | 半導体装置の製造方法 | |
| JP2002110654A (ja) | 半導体装置の製造方法 | |
| JPH0313744B2 (ja) | ||
| JPH11111695A (ja) | 白金薄膜パターンの形成方法及び半導体装置の製造方法 | |
| JPS59167021A (ja) | 半導体装置の製造方法 | |
| JPH05121371A (ja) | 半導体装置の製造方法 | |
| US7358197B2 (en) | Method for avoiding polysilicon film over etch abnormal | |
| JP3865323B2 (ja) | エッチング方法及び半導体装置の製造方法 | |
| JP2000306882A (ja) | 凹槽に薄膜を沈積させる際のステップカバレージを改善する方法及び半導体素子の製造への適用 | |
| JP4051546B2 (ja) | キャパシタの形成方法 | |
| JP2595883B2 (ja) | 半導体装置の製造方法 | |
| JPS6258663A (ja) | 半導体装置の製造方法 | |
| JPH0265256A (ja) | 半導体装置の製造方法 | |
| JP2979795B2 (ja) | 半導体装置の製造方法 | |
| JP3260397B2 (ja) | 凹凸形状を有する多結晶Ｓｉのエッチバック方法 | |
| JP2002026020A (ja) | 半導体装置の製造方法 | |
| JPS6347947A (ja) | 半導体装置の製造方法 | |
| JPS5812330A (ja) | 半導体装置の製造方法 | |
| JPH07211778A (ja) | 半導体装置及びその製造方法 | |
| JPH06151711A (ja) | 半導体装置の製造方法 | |
| JP2007194245A (ja) | 半導体装置およびその製造方法 | |
| JPH11177031A (ja) | キャパシタ下部電極のブリッジを予防するｈｓｇキャパシタ形成方法 | |
| JPH05267245A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970212 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |