JP2000306882A - 凹槽に薄膜を沈積させる際のステップカバレージを改善する方法及び半導体素子の製造への適用 - Google Patents
凹槽に薄膜を沈積させる際のステップカバレージを改善する方法及び半導体素子の製造への適用Info
- Publication number
- JP2000306882A JP2000306882A JP11282498A JP28249899A JP2000306882A JP 2000306882 A JP2000306882 A JP 2000306882A JP 11282498 A JP11282498 A JP 11282498A JP 28249899 A JP28249899 A JP 28249899A JP 2000306882 A JP2000306882 A JP 2000306882A
- Authority
- JP
- Japan
- Prior art keywords
- opening
- silicon nitride
- etching
- semiconductor substrate
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 36
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title description 15
- 238000000427 thin-film deposition Methods 0.000 title description 3
- 238000005530 etching Methods 0.000 claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 239000010409 thin film Substances 0.000 claims abstract description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 71
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 45
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 45
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 20
- 238000000151 deposition Methods 0.000 claims description 18
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 18
- 239000007788 liquid Substances 0.000 claims description 14
- 239000003990 capacitor Substances 0.000 claims description 12
- 238000010438 heat treatment Methods 0.000 claims description 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 21
- 229910052710 silicon Inorganic materials 0.000 abstract description 21
- 239000010703 silicon Substances 0.000 abstract description 21
- 150000004767 nitrides Chemical class 0.000 abstract 3
- 235000012239 silicon dioxide Nutrition 0.000 description 31
- 239000000377 silicon dioxide Substances 0.000 description 31
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 24
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 23
- 239000007789 gas Substances 0.000 description 13
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 8
- 238000004140 cleaning Methods 0.000 description 7
- 239000012071 phase Substances 0.000 description 7
- 238000009826 distribution Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 4
- 235000011187 glycerol Nutrition 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 公知技術の問題点を解決し、凹槽に薄膜を沈
積させる際のステップカバレージを改善する方法を提供
すること。 【解決手段】（１）半導体基板を用意する工程と、
（２）前記半導体基板上に酸化シリコン層及び窒化シリ
コン層を形成し、前記酸化シリコン層及び窒化シリコン
層に開口を形成する工程と、（３）前記開口を通して前
期半導体基板をエッチングし、凹槽を形成する工程と、
（４）ＨＦ蒸気を使用して前記窒化シリコン及び酸化シ
リコン層に等方性エッチングを実施し、前記開口の幅が
前記凹槽の開口の幅より大きくなるようにする工程と、
を含有する、凹槽に薄膜を沈積させる際のステップカバ
レージを改善する方法を新たに見出した。
積させる際のステップカバレージを改善する方法を提供
すること。 【解決手段】（１）半導体基板を用意する工程と、
（２）前記半導体基板上に酸化シリコン層及び窒化シリ
コン層を形成し、前記酸化シリコン層及び窒化シリコン
層に開口を形成する工程と、（３）前記開口を通して前
期半導体基板をエッチングし、凹槽を形成する工程と、
（４）ＨＦ蒸気を使用して前記窒化シリコン及び酸化シ
リコン層に等方性エッチングを実施し、前記開口の幅が
前記凹槽の開口の幅より大きくなるようにする工程と、
を含有する、凹槽に薄膜を沈積させる際のステップカバ
レージを改善する方法を新たに見出した。
Description
【０００１】
【発明の属する技術分野】本発明は、凹槽に薄膜を沈積
させる際のステップカバレージを改善する方法に関する
もので、特に、該方法をＤＲＡＭの凹槽型コンデンサの
製造へ応用することに関するものである。
させる際のステップカバレージを改善する方法に関する
もので、特に、該方法をＤＲＡＭの凹槽型コンデンサの
製造へ応用することに関するものである。
【０００２】
【従来の技術】凹槽は、半導体回路の製造工程で常用さ
れる構造であり、集積回路の高度集積化及び寸法の縮小
に伴い、凹槽内に薄膜を沈積させる際に、如何にしてス
テップカバレージのレベルアップを図るかが要求されて
いる。以下に、凹槽に薄膜を沈積させるための公知技術
を簡単に紹介する。
れる構造であり、集積回路の高度集積化及び寸法の縮小
に伴い、凹槽内に薄膜を沈積させる際に、如何にしてス
テップカバレージのレベルアップを図るかが要求されて
いる。以下に、凹槽に薄膜を沈積させるための公知技術
を簡単に紹介する。
【０００３】凹槽に薄膜を沈積させる公知技術では、一
般に先ず、シリコン基板（半導体基板）１０を用意し、
ついで前記シリコン基板１０上に二酸化シリコン層１２
及び窒化シリコン層１４を順に形成する。ここで、前記
窒化シリコン層１４は、凹槽をエッチングするさいのハ
ードマスクの役割を果たし、前記二酸化シリコン層１２
は、前記窒化シリコン層１４が前記シリコン基板１０上
に沈積する際の、応力を低減させる作用を有する。つい
で、前記窒化シリコン層１４上にパターンを有したフォ
トレジストを形成した後、該フォトレジストをマスクと
した異方性エッチングを実施し、前記窒化シリコン層１
４及び二酸化シリコン層１２に開口１６を形成する。次
に、こうしてパターンをエッチングされた前記窒化シリ
コン層１４及び二酸化シリコン層１２をマスクとした異
方性エッチングを実施し、前記開口１６を通じて前記シ
リコン基板１０をエッチングし、前記シリコン基板１０
内に凹槽１８を形成する。あとは、各工程における実際
の必要に応じ、前記凹槽１８内に薄膜１９を沈積させれ
ばよい。
般に先ず、シリコン基板（半導体基板）１０を用意し、
ついで前記シリコン基板１０上に二酸化シリコン層１２
及び窒化シリコン層１４を順に形成する。ここで、前記
窒化シリコン層１４は、凹槽をエッチングするさいのハ
ードマスクの役割を果たし、前記二酸化シリコン層１２
は、前記窒化シリコン層１４が前記シリコン基板１０上
に沈積する際の、応力を低減させる作用を有する。つい
で、前記窒化シリコン層１４上にパターンを有したフォ
トレジストを形成した後、該フォトレジストをマスクと
した異方性エッチングを実施し、前記窒化シリコン層１
４及び二酸化シリコン層１２に開口１６を形成する。次
に、こうしてパターンをエッチングされた前記窒化シリ
コン層１４及び二酸化シリコン層１２をマスクとした異
方性エッチングを実施し、前記開口１６を通じて前記シ
リコン基板１０をエッチングし、前記シリコン基板１０
内に凹槽１８を形成する。あとは、各工程における実際
の必要に応じ、前記凹槽１８内に薄膜１９を沈積させれ
ばよい。
【０００４】
【発明が解決しようとする課題】しかしながら、異方性
エッチングを実施した場合、シリコン基板が等方性エッ
チングされるのを防ぐことができない。このため、前記
凹槽１８の形成後、前記窒化シリコン層１４及び二酸化
シリコン層１２が、前記凹槽１８の開口上に図２のよう
な軒構造を形成することがよく見られる。即ち、前記凹
槽１８の半径が前記開口１６の半径よりも大きい状態で
あり、これは薄膜１９の沈積を阻害し、図３のように薄
膜沈積のステップカバレージを低下させる原因となる。
エッチングを実施した場合、シリコン基板が等方性エッ
チングされるのを防ぐことができない。このため、前記
凹槽１８の形成後、前記窒化シリコン層１４及び二酸化
シリコン層１２が、前記凹槽１８の開口上に図２のよう
な軒構造を形成することがよく見られる。即ち、前記凹
槽１８の半径が前記開口１６の半径よりも大きい状態で
あり、これは薄膜１９の沈積を阻害し、図３のように薄
膜沈積のステップカバレージを低下させる原因となる。
【０００５】これらの問題点を解決するため、幾つかの
公知の方法では、薄膜を沈積させるに先立ち、液体フッ
化水素（以下ＨＦと簡略）とグリセリンの混合液で窒化
シリコン及び二酸化シリコンを処理することにより、窒
化シリコンの後退量が二酸化シリコンよりも大きくなる
ようにし、これにより階段状のマスクを形成し、以って
薄膜沈積時におけるステップカバレージを有効に改善し
ている。しかしながら、液体ＨＦとグリセリンの混合液
を使用したエッチングには、クリーン度が劣る、及び使
用量が多い等の欠点があり、素子の性能ダウン、及び生
産コストの増大等の問題を生じる。
公知の方法では、薄膜を沈積させるに先立ち、液体フッ
化水素（以下ＨＦと簡略）とグリセリンの混合液で窒化
シリコン及び二酸化シリコンを処理することにより、窒
化シリコンの後退量が二酸化シリコンよりも大きくなる
ようにし、これにより階段状のマスクを形成し、以って
薄膜沈積時におけるステップカバレージを有効に改善し
ている。しかしながら、液体ＨＦとグリセリンの混合液
を使用したエッチングには、クリーン度が劣る、及び使
用量が多い等の欠点があり、素子の性能ダウン、及び生
産コストの増大等の問題を生じる。
【０００６】以上より、本発明は、上述した公知技術の
問題点を解決し、凹槽に薄膜を沈積させる際のステップ
カバレージを改善する方法を提供することを目的とす
る。
問題点を解決し、凹槽に薄膜を沈積させる際のステップ
カバレージを改善する方法を提供することを目的とす
る。
【０００７】
【課題を解決するための手段】この方法は、半導体基板
に適用されるもので、該半導体基板はその上に酸化シリ
コン層及び窒化シリコン層を有し、該酸化シリコン層及
び窒化シリコン層は開口を有し、前記半導体基板は前記
開口を通じてエッチングされ凹槽を形成する。この方法
はまた、ＨＦ蒸気を使用して前記窒化シリコン及び二酸
化シリコン層に等方性エッチングを実施し、前記開口の
幅が前記凹槽の開口の幅より大きくなるようにする。窒
化シリコンに対するエッチング速度が二酸化シリコンに
対するエッチング速度よりも速くなるように条件を設定
し、前記窒化シリコンの後退量を二酸化シリコンのそれ
よりも大きくすることによって階段状の構造を形成し、
以って薄膜を沈積させる際のステップカバレージを改善
することができる。
に適用されるもので、該半導体基板はその上に酸化シリ
コン層及び窒化シリコン層を有し、該酸化シリコン層及
び窒化シリコン層は開口を有し、前記半導体基板は前記
開口を通じてエッチングされ凹槽を形成する。この方法
はまた、ＨＦ蒸気を使用して前記窒化シリコン及び二酸
化シリコン層に等方性エッチングを実施し、前記開口の
幅が前記凹槽の開口の幅より大きくなるようにする。窒
化シリコンに対するエッチング速度が二酸化シリコンに
対するエッチング速度よりも速くなるように条件を設定
し、前記窒化シリコンの後退量を二酸化シリコンのそれ
よりも大きくすることによって階段状の構造を形成し、
以って薄膜を沈積させる際のステップカバレージを改善
することができる。
【０００８】本発明はさらに、上述した方法を応用し、
ＤＲＡＭの凹槽型コンデンサを形成する方法を提供す
る。この方法は、半導体基板に適用されるもので、該半
導体基板はその上に二酸化シリコン層及び窒化シリコン
層を有し、該二酸化シリコン層及び窒化シリコン層は開
口を有しており、（１）前記開口を通じて前記半導体基
板をエッチングし、凹糟を形成する工程と、（２）前記
窒化シリコン層及び二酸化シリコン層に対し、ＨＦ蒸気
による等方性エッチングを実施し、前記開口の半径が前
記凹槽の開口の半径よりも大きくなるようにする工程
と、（３）前記凹槽内に、凹槽型トランジスタの下層電
極を形成する工程と、（４）前記下層電極上に誘電体層
を形成する工程と、（５）前記誘電体層上に、前記凹槽
型コンデンサの上層電極を形成する工程と、を含有す
る。
ＤＲＡＭの凹槽型コンデンサを形成する方法を提供す
る。この方法は、半導体基板に適用されるもので、該半
導体基板はその上に二酸化シリコン層及び窒化シリコン
層を有し、該二酸化シリコン層及び窒化シリコン層は開
口を有しており、（１）前記開口を通じて前記半導体基
板をエッチングし、凹糟を形成する工程と、（２）前記
窒化シリコン層及び二酸化シリコン層に対し、ＨＦ蒸気
による等方性エッチングを実施し、前記開口の半径が前
記凹槽の開口の半径よりも大きくなるようにする工程
と、（３）前記凹槽内に、凹槽型トランジスタの下層電
極を形成する工程と、（４）前記下層電極上に誘電体層
を形成する工程と、（５）前記誘電体層上に、前記凹槽
型コンデンサの上層電極を形成する工程と、を含有す
る。
【０００９】ここで、前記ＨＦ蒸気は、液体ＨＦで一杯
に満たされた通路に窒素キャリヤを通すことにより得ら
れ、且つ又、該液体ＨＦの温度は２２〜２４℃であるこ
とが好ましい。
に満たされた通路に窒素キャリヤを通すことにより得ら
れ、且つ又、該液体ＨＦの温度は２２〜２４℃であるこ
とが好ましい。
【００１０】ここで、前記半導体基板は、加熱プレート
上に設置した状態でエッチングされ、且つ又、該加熱プ
レートの温度は４０〜８０℃であることが好ましい。
上に設置した状態でエッチングされ、且つ又、該加熱プ
レートの温度は４０〜８０℃であることが好ましい。
【００１１】この方法は主に、ＨＦ蒸気でエッチング処
理を施すことにより、凹槽の開口部にある窒化シリコン
及び二酸化シリコンを後退させ、窒化シリコンの後退量
が二酸化シリコンのそれよりも大きくなるようにし、以
って凹槽の開口部に階段状の構造を形成するものであ
る。したがってこの方法は、薄膜沈積時のステップカバ
レージを有効に改善し、また同時に半導体素子の生産効
率をアップさせることもでき、且つ又、ＤＲＡＭの凹槽
型コンデンサの製造に応用することも可能である。
理を施すことにより、凹槽の開口部にある窒化シリコン
及び二酸化シリコンを後退させ、窒化シリコンの後退量
が二酸化シリコンのそれよりも大きくなるようにし、以
って凹槽の開口部に階段状の構造を形成するものであ
る。したがってこの方法は、薄膜沈積時のステップカバ
レージを有効に改善し、また同時に半導体素子の生産効
率をアップさせることもでき、且つ又、ＤＲＡＭの凹槽
型コンデンサの製造に応用することも可能である。
【００１２】
【発明の実施の形態】本発明の上述及びその他の目的、
特徴、及び長所をいっそう明瞭にするため、以下に好ま
しい実施の形態を挙げ、図を参照にしつつさらに詳しく
説明する。
特徴、及び長所をいっそう明瞭にするため、以下に好ま
しい実施の形態を挙げ、図を参照にしつつさらに詳しく
説明する。
【００１３】本発明による、凹槽への薄膜沈積時のステ
ップカバレージを改善する方法は、窒化シリコンのハー
ドマスクを使用してシリコン基板内に凹槽を形成する全
ての工程に応用することができる。本実施の形態では、
ＤＲＡＭの凹槽型コンデンサの製造を例にとる。
ップカバレージを改善する方法は、窒化シリコンのハー
ドマスクを使用してシリコン基板内に凹槽を形成する全
ての工程に応用することができる。本実施の形態では、
ＤＲＡＭの凹槽型コンデンサの製造を例にとる。
【００１４】先ず、図４に示されるように、シリコン基
板（半導体基板）２０を用意した。ここでは、結晶方位
が<１００>のｐ形シリコン基板を例にとる。ついで、前
記基板２０上に、二酸化シリコン層２２及び窒化シリコ
ン層２４を順に形成した。ここで、前記二酸化シリコン
層２２は緩衝層であり、前記窒化シリコン層２４が前記
シリコン基板２０上に沈積する際の界面応力を低減する
役割を果たす。また、前記窒化シリコン層２４は、凹槽
をエッチングする際のハードマスクとして使用される。
板（半導体基板）２０を用意した。ここでは、結晶方位
が<１００>のｐ形シリコン基板を例にとる。ついで、前
記基板２０上に、二酸化シリコン層２２及び窒化シリコ
ン層２４を順に形成した。ここで、前記二酸化シリコン
層２２は緩衝層であり、前記窒化シリコン層２４が前記
シリコン基板２０上に沈積する際の界面応力を低減する
役割を果たす。また、前記窒化シリコン層２４は、凹槽
をエッチングする際のハードマスクとして使用される。
【００１５】次に、前記窒化シリコン層２４上にパター
ン付きのフォトレジストを形成した後、該フォトレジス
トをマスクとした異方性エッチングを実施し、前記窒化
シリコン層２４及び二酸化シリコン層２２を前記シリコ
ン基板２０に到達するまでエッチングし、第１の開口２
６を形成した。
ン付きのフォトレジストを形成した後、該フォトレジス
トをマスクとした異方性エッチングを実施し、前記窒化
シリコン層２４及び二酸化シリコン層２２を前記シリコ
ン基板２０に到達するまでエッチングし、第１の開口２
６を形成した。
【００１６】ついで、図５に示されるように、パターン
をエッチングされた前記窒化シリコン層２４及び二酸化
シリコン層２２をマスクとした異方性エッチングを実施
し、前記第１の開口２６を通じて前記シリコン基板２０
をエッチングすることにより、前記シリコン基板２０内
に凹槽２８を形成した。この異方性エッチングとして
は、例えばＣＦ４等フッ素の含有ガスをプラズマとした
反応性イオンエッチングを採用することが可能である。
をエッチングされた前記窒化シリコン層２４及び二酸化
シリコン層２２をマスクとした異方性エッチングを実施
し、前記第１の開口２６を通じて前記シリコン基板２０
をエッチングすることにより、前記シリコン基板２０内
に凹槽２８を形成した。この異方性エッチングとして
は、例えばＣＦ４等フッ素の含有ガスをプラズマとした
反応性イオンエッチングを採用することが可能である。
【００１７】しかしながら、ここで異方性エッチングを
実施すると、前記シリコン基板２０が等方性エッチング
されるのを防ぐことができない。その結果、前記凹槽２
８の開口部に、前記窒化シリコン層２４及び二酸化シリ
コン層２２よりなる軒構造が形成され、図５に示される
ように、前記凹槽２８の開口部の半径が前記第１の開口
２６のそれよりも大きく形成された。
実施すると、前記シリコン基板２０が等方性エッチング
されるのを防ぐことができない。その結果、前記凹槽２
８の開口部に、前記窒化シリコン層２４及び二酸化シリ
コン層２２よりなる軒構造が形成され、図５に示される
ように、前記凹槽２８の開口部の半径が前記第１の開口
２６のそれよりも大きく形成された。
【００１８】ついで、図６に示されるように、前記窒化
シリコン層２２及び二酸化シリコン層２４に等方性エッ
チングを実施した。このとき、窒化シリコンに対するエ
ッチングの選択幅の方が二酸化シリコンに対するそれよ
りも大きいようなエッチングガスを選択することによ
り、このエッチング工程で前記軒構造を除去すると同時
に、前記窒化シリコンを前記二酸化シリコンよりも大き
く横向きにエッチングし、図６のような階段状の構造、
及び前記第１の開口２６を拡大した第２の開口３０を形
成することができた。この階段状の構造には、薄膜の沈
積が軒構造に邪魔されるという、公知技術に見られるよ
うな欠点がないため、続いて凹槽に薄膜を沈積させる際
のステップカバレージを向上させることが可能である。
本実施の形態では、フッ化水素（ＨＦ）ガスを使用して
前記エッチングを実施した。
シリコン層２２及び二酸化シリコン層２４に等方性エッ
チングを実施した。このとき、窒化シリコンに対するエ
ッチングの選択幅の方が二酸化シリコンに対するそれよ
りも大きいようなエッチングガスを選択することによ
り、このエッチング工程で前記軒構造を除去すると同時
に、前記窒化シリコンを前記二酸化シリコンよりも大き
く横向きにエッチングし、図６のような階段状の構造、
及び前記第１の開口２６を拡大した第２の開口３０を形
成することができた。この階段状の構造には、薄膜の沈
積が軒構造に邪魔されるという、公知技術に見られるよ
うな欠点がないため、続いて凹槽に薄膜を沈積させる際
のステップカバレージを向上させることが可能である。
本実施の形態では、フッ化水素（ＨＦ）ガスを使用して
前記エッチングを実施した。
【００１９】続いて、凹槽型コンデンサを形成した。先
ず、図７に示されるように、前記凹槽２８から導電性不
純物をイオン注入し、凹槽型コンデンサの下層電極３２
を形成した後、ＣＶＤ法により、誘電体層３４、並びに
凹槽型コンデンサの上層電極となる導電性不純物混入済
みのポリシリコン層３６を順に沈積させ、凹槽型コンデ
ンサの構造を完成させた。前記凹槽２８の開口部にある
前記窒化シリコン２２及び二酸化シリコン２４は、いず
れもＨＦ蒸気により適当なエッチング処理を施され、後
退して階段状の構造を形成しているため、前記誘電体層
３４、並びに導電性不純物混入済みの前記ポリシリコン
層３６を沈積させる際の、ステップカバレージを向上さ
せることができた。
ず、図７に示されるように、前記凹槽２８から導電性不
純物をイオン注入し、凹槽型コンデンサの下層電極３２
を形成した後、ＣＶＤ法により、誘電体層３４、並びに
凹槽型コンデンサの上層電極となる導電性不純物混入済
みのポリシリコン層３６を順に沈積させ、凹槽型コンデ
ンサの構造を完成させた。前記凹槽２８の開口部にある
前記窒化シリコン２２及び二酸化シリコン２４は、いず
れもＨＦ蒸気により適当なエッチング処理を施され、後
退して階段状の構造を形成しているため、前記誘電体層
３４、並びに導電性不純物混入済みの前記ポリシリコン
層３６を沈積させる際の、ステップカバレージを向上さ
せることができた。
【００２０】図８は、本発明で使用するエッチングシス
テムを描いた断面図で、図中符号４０で表わされてい
る。該エッチングシステム４０は、チップ４３を加熱す
ることのできる加熱プレート４２を内部に有した気相チ
ャンバー（vapor phase chamber）４１と、前記気相チ
ャンバー４１の端部に位置し、且つ窒素ガスキャリヤを
提供する第１の窒素ガス源４５を有するエッチングガス
供給部４４と、洗浄用の窒素ガスを提供する第２の窒素
ガス源４６と、第１のチャネル４７と、ＨＦのエッチン
グ液で一杯に満たされた第２のチャネル４８と、第３の
チャネル４９と、並びに第４のチャネル５０を主に含有
し、前記第１のチャネル４７と第２のチャネル４８は互
いに繋がっている。前記エッチングシステム４０はま
た、前記気相チャンバー４１及びエッチングガス供給部
４４の間に、窒素ガスキャリヤとＨＦ蒸気を通過させる
ことができるような分布プレート（distribution plat
e）５１を有する。
テムを描いた断面図で、図中符号４０で表わされてい
る。該エッチングシステム４０は、チップ４３を加熱す
ることのできる加熱プレート４２を内部に有した気相チ
ャンバー（vapor phase chamber）４１と、前記気相チ
ャンバー４１の端部に位置し、且つ窒素ガスキャリヤを
提供する第１の窒素ガス源４５を有するエッチングガス
供給部４４と、洗浄用の窒素ガスを提供する第２の窒素
ガス源４６と、第１のチャネル４７と、ＨＦのエッチン
グ液で一杯に満たされた第２のチャネル４８と、第３の
チャネル４９と、並びに第４のチャネル５０を主に含有
し、前記第１のチャネル４７と第２のチャネル４８は互
いに繋がっている。前記エッチングシステム４０はま
た、前記気相チャンバー４１及びエッチングガス供給部
４４の間に、窒素ガスキャリヤとＨＦ蒸気を通過させる
ことができるような分布プレート（distribution plat
e）５１を有する。
【００２１】次に、前記エッチングシステム４０の操作
手順を詳しく説明する。ただし、エッチング時の安定性
を確保するため、前記シリコン基板２０を含有したチッ
プ４３をエッチングシステムに送り込んだ後、前記気相
チャンバー４１を先ず洗浄する必要がある。前記エッチ
ングシステム４０の操作手順は、次のとおりである。先
ず、第２の窒素ガス源４６を開き、第３のチャネル４
９、第４のチャネル５０、及び分布プレート５１を経て
前記気相チャンバー４１に洗浄用の窒素ガスを送り込ん
でエッチング前の洗浄を行い、残留したＨＦ蒸気或いは
水蒸気等が反応に影響を及ぼさないようにする。
手順を詳しく説明する。ただし、エッチング時の安定性
を確保するため、前記シリコン基板２０を含有したチッ
プ４３をエッチングシステムに送り込んだ後、前記気相
チャンバー４１を先ず洗浄する必要がある。前記エッチ
ングシステム４０の操作手順は、次のとおりである。先
ず、第２の窒素ガス源４６を開き、第３のチャネル４
９、第４のチャネル５０、及び分布プレート５１を経て
前記気相チャンバー４１に洗浄用の窒素ガスを送り込ん
でエッチング前の洗浄を行い、残留したＨＦ蒸気或いは
水蒸気等が反応に影響を及ぼさないようにする。
【００２２】前記気相チャンバー４１を洗浄後、ついで
ＨＦ蒸気によるエッチング工程を実施する。先ず、前記
第１の窒素ガス源４５を開き、窒素ガスキャリヤを放出
する。放出された窒素ガスキャリヤは、前記第１のチャ
ネル４７を通り、前記第２のチャネル４８内にあるＨＦ
蒸気を運び出す。こうして、窒素ガスキャリヤに運び出
されたＨＦ蒸気は、さらに前記第３のチャネル４９、第
４のチャネル５０、及び分布プレート５１を順に通過し
て前記気相チャンバー４１内に送り込まれ、チップのエ
ッチングを行う。エッチングが終了したら、今度は前記
第２の窒素ガス源４６を開き、洗浄用の窒素ガスを、前
記第３のチャネル４９、第４のチャネル５０、及び分布
プレート５１を通して前記気相チャンバー４１に送り込
み、エッチング後の洗浄処理を実施し、ＨＦが半導体チ
ップに残留するのを防ぐ。
ＨＦ蒸気によるエッチング工程を実施する。先ず、前記
第１の窒素ガス源４５を開き、窒素ガスキャリヤを放出
する。放出された窒素ガスキャリヤは、前記第１のチャ
ネル４７を通り、前記第２のチャネル４８内にあるＨＦ
蒸気を運び出す。こうして、窒素ガスキャリヤに運び出
されたＨＦ蒸気は、さらに前記第３のチャネル４９、第
４のチャネル５０、及び分布プレート５１を順に通過し
て前記気相チャンバー４１内に送り込まれ、チップのエ
ッチングを行う。エッチングが終了したら、今度は前記
第２の窒素ガス源４６を開き、洗浄用の窒素ガスを、前
記第３のチャネル４９、第４のチャネル５０、及び分布
プレート５１を通して前記気相チャンバー４１に送り込
み、エッチング後の洗浄処理を実施し、ＨＦが半導体チ
ップに残留するのを防ぐ。
【００２３】上記エッチング時において、前記第２のチ
ャネル４８中の液体ＨＦの温度及び濃度を２２．５℃及
び約３９．５％に、前記加熱プレート４２の温度を７０
℃に、窒素ガスの流速を２０Ｌ／ｍｉｎに、それぞれ条
件設定した。この条件のもとでは、窒化シリコンに対す
るエッチング速度は約１５±５Å／ｍｉｎで、二酸化シ
リコンに対するエッチング速度は５Å／ｍｉｎよりも低
いため、この時窒化シリコン対二酸化シリコンのエッチ
ング選択比は３より僅かに大きい程度である。したがっ
て、この条件のもとで一定時間エッチングすれば、前記
凹槽開口部の窒化シリコン及び二酸化シリコンを適度に
後退させ、且つ窒化シリコンの後退量を二酸化シリコン
のそれよりも大きくして階段状の構造を形成し、薄膜沈
積におけるステップカバレージを改善することができ
る。このエッチング工程では、主に液体ＨＦの温度によ
りエッチング選択比が決定され、このうち、液体ＨＦの
設定温度が２２〜２４℃の範囲においては、いずれも高
いエッチング選択比（＞３）が得られる。
ャネル４８中の液体ＨＦの温度及び濃度を２２．５℃及
び約３９．５％に、前記加熱プレート４２の温度を７０
℃に、窒素ガスの流速を２０Ｌ／ｍｉｎに、それぞれ条
件設定した。この条件のもとでは、窒化シリコンに対す
るエッチング速度は約１５±５Å／ｍｉｎで、二酸化シ
リコンに対するエッチング速度は５Å／ｍｉｎよりも低
いため、この時窒化シリコン対二酸化シリコンのエッチ
ング選択比は３より僅かに大きい程度である。したがっ
て、この条件のもとで一定時間エッチングすれば、前記
凹槽開口部の窒化シリコン及び二酸化シリコンを適度に
後退させ、且つ窒化シリコンの後退量を二酸化シリコン
のそれよりも大きくして階段状の構造を形成し、薄膜沈
積におけるステップカバレージを改善することができ
る。このエッチング工程では、主に液体ＨＦの温度によ
りエッチング選択比が決定され、このうち、液体ＨＦの
設定温度が２２〜２４℃の範囲においては、いずれも高
いエッチング選択比（＞３）が得られる。
【００２４】本発明に使用できる物質材料は、実施の形
態で取り上げたものに限られず、適当な性質を有した各
種物質及び形成方法により置き換えることが可能であ
る。本発明で実施可能な構造もまた、実施の形態で取り
上げたものに限られない。
態で取り上げたものに限られず、適当な性質を有した各
種物質及び形成方法により置き換えることが可能であ
る。本発明で実施可能な構造もまた、実施の形態で取り
上げたものに限られない。
【００２５】以上に好ましい実施の形態を開示したが、
これらは決して本発明の範囲を限定するものではなく、
当該技術を熟知した者ならば誰でも、本発明の精神と領
域を脱しない範囲内で様々な変更を加えることができ
る。従って、本発明の範囲は特許請求の範囲で指定した
内容を基準とする。
これらは決して本発明の範囲を限定するものではなく、
当該技術を熟知した者ならば誰でも、本発明の精神と領
域を脱しない範囲内で様々な変更を加えることができ
る。従って、本発明の範囲は特許請求の範囲で指定した
内容を基準とする。
【００２６】
【発明の効果】以上より、本発明による薄膜沈積時のス
テップカバレージを改善する方法は、次のような長所を
有する。 （１）凹槽に薄膜を沈積させるに先立ち、凹槽開口部の
窒化シリコン及び二酸化シリコンにＨＦ蒸気によるエッ
チング処理を施すことにより、窒化シリコンの後退量を
二酸化シリコンのそれよりも大きくし、階段状構造を形
成するため、続いて薄膜を沈積させる際のステップカバ
レージを有効に改善することができる。 （２）ＨＦ蒸気の洗浄度が高く、しかも公知の液体ＨＦ
とグリセリンの混合エッチング液に比べ、非常に少ない
使用量ですむため、生産コストの削減を図ることができ
る。
テップカバレージを改善する方法は、次のような長所を
有する。 （１）凹槽に薄膜を沈積させるに先立ち、凹槽開口部の
窒化シリコン及び二酸化シリコンにＨＦ蒸気によるエッ
チング処理を施すことにより、窒化シリコンの後退量を
二酸化シリコンのそれよりも大きくし、階段状構造を形
成するため、続いて薄膜を沈積させる際のステップカバ
レージを有効に改善することができる。 （２）ＨＦ蒸気の洗浄度が高く、しかも公知の液体ＨＦ
とグリセリンの混合エッチング液に比べ、非常に少ない
使用量ですむため、生産コストの削減を図ることができ
る。
【図１】公知の凹槽製造工程を説明するための断面図で
ある。
ある。
【図２】公知の凹槽製造工程を説明するための断面図で
ある。
ある。
【図３】公知の凹槽製造工程を説明するための断面図で
ある。
ある。
【図４】本発明の好ましい実施の形態における凹槽製造
工程を説明するための断面図である。
工程を説明するための断面図である。
【図５】本発明の好ましい実施の形態における凹槽製造
工程を説明するための断面図である。
工程を説明するための断面図である。
【図６】本発明の好ましい実施の形態における凹槽製造
工程を説明するための断面図である。
工程を説明するための断面図である。
【図７】本発明の好ましい実施の形態における凹槽製造
工程を説明するための断面図である。
工程を説明するための断面図である。
【図８】本発明で使用するエッチングシステムの断面図
である。
である。
１０、２０ シリコン基板（半導体基板） １２、２２ 二酸化シリコン層 １４、２４ 窒化シリコン層 １６、２６ 第１の開口 １８、２８ 凹槽 ３０ 第２の開口 ３２ 下層電極 ３４ 誘電層 ３６ 上層電極 ４０ エッチングシステム ４１ 気相チャンバー ４３ チップ ４２ 加熱プレート ４４ エッチングガス供給部 ４５ 第１の窒素ガス源 ４６ 第２の窒素ガス源 ４７ 第１のチャネル ４８ 第２のチャネル ４９ 第３のチャネル ５０ 第４のチャネル ５１ 分布プレート
Claims (10)
- 【請求項１】 （１）半導体基板を用意する工程と、
（２）前記半導体基板上に酸化シリコン層及び窒化シリ
コン層を形成し、前記酸化シリコン層及び窒化シリコン
層に開口を形成する工程と、（３）前記開口を通して前
記半導体基板をエッチングし、凹槽を形成する工程と、
（４）ＨＦ蒸気を使用して前記窒化シリコン層及び酸化
シリコン層に等方性エッチングを実施し、前記開口の幅
が前記凹槽の開口の幅より大きくなるようにする工程
と、を含有する、凹槽に薄膜を沈積させる際のステップ
カバレージを改善する方法。 - 【請求項２】 前記ＨＦ蒸気は、液体ＨＦで一杯に満た
された通路に窒素ガスキャリヤを通すことにより得られ
る、請求項１に記載の方法。 - 【請求項３】 前記液体ＨＦの温度は約２２〜２４℃で
ある、請求項２に記載の方法。 - 【請求項４】 前記半導体基板は加熱プレート上でエッ
チングされる、請求項１に記載の方法。 - 【請求項５】 前記加熱プレートの温度は約４０〜８０
℃である、請求項４に記載の方法。 - 【請求項６】 （１）半導体基板を用意する工程と、
（２）前記半導体基板上に、酸化シリコン層及び窒化シ
リコン層を順に形成する工程と、（３）前記酸化シリコ
ン層及び窒化シリコン層に、前記半導体基板に通じる開
口を形成する工程と、（４）前記酸化シリコン層及び窒
化シリコン層をマスクとし、前記開口を通して前記半導
体基板をエッチングし、凹槽を形成する工程と、（５）
前記酸化シリコン層及び窒化シリコン層に対し、ＨＦ蒸
気による等方性エッチングを実施し、前記開口の幅が前
記凹槽の開口の幅よりも広くなるようにする工程と、
（６）前記凹槽内に、凹槽型コンデンサの下層電極を形
成する工程と、（７）前記下層電極上に誘電体層を形成
する工程と、（８）前記凹槽内に、前記凹槽型コンデン
サの上層電極を形成する工程と、を含有する、ＤＲＡＭ
の凹槽型コンデンサを形成する方法。 - 【請求項７】 前記ＨＦ蒸気は、液体ＨＦで一杯に満た
された通路に窒素ガスキャリヤを通すことにより得られ
る、請求項６に記載の方法。 - 【請求項８】 前記液体ＨＦの温度は約２２〜２４℃で
ある、請求項７に記載の方法。 - 【請求項９】 前記半導体基板は加熱プレート上でエッ
チングされる、請求項６に記載の方法。 - 【請求項１０】 前記加熱プレートの温度は約４０〜８
０℃である、請求項９に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW088106286A TW410400B (en) | 1999-04-20 | 1999-04-20 | Method for improving step coverage of trench film deposition and its applications |
| TW88106286 | 1999-04-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000306882A true JP2000306882A (ja) | 2000-11-02 |
| JP3296551B2 JP3296551B2 (ja) | 2002-07-02 |
Family
ID=21640368
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28249899A Expired - Lifetime JP3296551B2 (ja) | 1999-04-20 | 1999-10-04 | 凹槽に薄膜を沈積させる際のステップカバレージを改善する方法及び半導体素子の製造への適用 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20010051408A1 (ja) |
| JP (1) | JP3296551B2 (ja) |
| TW (1) | TW410400B (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10229188A1 (de) * | 2002-06-28 | 2004-01-29 | Infineon Technologies Ag | Verfahren zur Herstellung von Kontakten zu Teilen eines in einem Halbleitersubstrat integrierten Bauelementes |
| US6844960B2 (en) * | 2002-09-24 | 2005-01-18 | Eastman Kodak Company | Microelectromechanical device with continuously variable displacement |
| KR100852207B1 (ko) * | 2007-06-04 | 2008-08-13 | 삼성전자주식회사 | 절연막 제거방법 및 금속 배선 형성방법 |
| KR100955935B1 (ko) * | 2007-12-21 | 2010-05-03 | 주식회사 하이닉스반도체 | 반도체 소자의 소자분리막 형성방법 |
| US7843064B2 (en) * | 2007-12-21 | 2010-11-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and process for the formation of TSVs |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5760434A (en) * | 1996-05-07 | 1998-06-02 | Micron Technology, Inc. | Increased interior volume for integrated memory cell |
-
1999
- 1999-04-20 TW TW088106286A patent/TW410400B/zh not_active IP Right Cessation
- 1999-10-04 JP JP28249899A patent/JP3296551B2/ja not_active Expired - Lifetime
- 1999-10-05 US US09/412,830 patent/US20010051408A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20010051408A1 (en) | 2001-12-13 |
| TW410400B (en) | 2000-11-01 |
| JP3296551B2 (ja) | 2002-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3759895B2 (ja) | エッチング方法 | |
| JPS6323337A (ja) | 半導体基板の平坦化方法 | |
| JP2002110647A (ja) | 半導体集積回路装置の製造方法 | |
| TW200823998A (en) | Self-aligned contact etch with high sensitivity to nitride shoulder | |
| KR100255405B1 (ko) | 드라이에칭방법 | |
| US6235653B1 (en) | Ar-based si-rich oxynitride film for dual damascene and/or contact etch stop layer | |
| JP4184851B2 (ja) | プラズマ処理方法 | |
| JPH11243084A (ja) | 酸化膜エッチング方法 | |
| JP3296551B2 (ja) | 凹槽に薄膜を沈積させる際のステップカバレージを改善する方法及び半導体素子の製造への適用 | |
| US5968278A (en) | High aspect ratio contact | |
| US6803307B1 (en) | Method of avoiding enlargement of top critical dimension in contact holes using spacers | |
| JPH0594974A (ja) | ドライエツチング方法 | |
| JP2001127039A (ja) | 半導体装置の製造方法 | |
| JPH06283477A (ja) | 半導体装置の製造方法 | |
| JP2001250817A (ja) | ドライエッチング方法及び半導体装置の製造方法 | |
| JP2005136097A (ja) | 半導体装置の製造方法 | |
| JPH09321024A (ja) | 半導体装置の製造方法 | |
| JPH11330045A (ja) | 酸化膜及びシリコン層の積層膜のエッチング方法 | |
| JPH09293727A (ja) | 半導体装置の製造方法 | |
| JPS59167021A (ja) | 半導体装置の製造方法 | |
| US6943120B1 (en) | Method to improve via or contact hole profile using an in-situ polymer deposition and strip procedure | |
| JP2001257261A (ja) | 半導体装置の製造方法 | |
| US6667208B2 (en) | Method for manufacturing a capacitor lower electrode over a transistor and a bit line corresponding to a cell area of a semiconductor device | |
| JPH0661190A (ja) | ドライエッチング方法 | |
| JP2001332510A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3296551 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090412 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100412 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100412 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110412 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120412 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130412 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130412 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140412 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |