KR960002762B1 - 미세 패턴 형성 방법 - Google Patents
미세 패턴 형성 방법 Download PDFInfo
- Publication number
- KR960002762B1 KR960002762B1 KR1019920024640A KR920024640A KR960002762B1 KR 960002762 B1 KR960002762 B1 KR 960002762B1 KR 1019920024640 A KR1019920024640 A KR 1019920024640A KR 920024640 A KR920024640 A KR 920024640A KR 960002762 B1 KR960002762 B1 KR 960002762B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- pattern
- forming
- photoresist
- insulating film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 17
- 238000000059 patterning Methods 0.000 title 1
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 20
- 238000000151 deposition Methods 0.000 claims abstract description 5
- 238000005530 etching Methods 0.000 claims abstract description 3
- 239000000463 material Substances 0.000 claims description 3
- 230000007261 regionalization Effects 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 4
- 229920000642 polymer Polymers 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
내용 없음.
Description
제1도는 종래의 패턴 형성 공정단면도.
제2도는 본 발명의 미세 패턴 형성 공정단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 서브층 2,4 : 감광막
3,5 : 절연막
본 발명은 64M급 이상의 초고집적 디바이스 셀(Device Cell) 제조방법에 관한 것으로, 특히 0.4㎛ 이하의 패턴형성에 적당하도록한 미세 패턴 형성 방법에 관한 것이다.
일반적으로 디바이스가 고집적화 함에 따라 디자인 룰(Design Rule)이 감소하고 단차가 증가하면서 싱글 레이어 래지스트(Single Layer Resist, SLR) 리토 그래피(Lithograph) 기술은 한계에 부딪치게 되었다.
이의 해결책으로 사용하게 된 멀티 레이어 레지스트(Multi Layer Resist, MLR) 리토그래피 기술은 하층(Bottom Layer) 레지스트로서, 평탄화를 시켜 싱글레이어 레지스트(SLR)에서 패턴 형성시 문제시되는 벌크 효과(Bulk effect), 나칭(Notching) 등을 최소화하여 0.5㎛ 이하의 패턴형성을 가능하게 하였다.
이와 같은 종래의 멀티레이어 레지스트(MLR) 미세 패턴 방법을 첨부된 도면을 참조하여 설명하면 다음과 같다.
제1도는 종래의 MLR 미세 패턴 형성 공정단면도로써, 제1a도와 같이 패턴을 형성하고자 할 서브층(에치될 메탈, 절연막, 반도체층 등)(1)위에 평탄화할 수 있도록 두껍게 바텀감광막(2)을 형성하고 그위에 산화막 또는 SOG 등의 절연막(3)을 증착한 후 상부에 감광막(2a)을 증착하고 노광 및 현상하여 패턴마스크를 형성한다.
제1b도와 같이 마스크 패턴된 감광막(2a)을 이용하여 절연막(3)을 식각하고 제1c도와 같이 절연막(3)을 마스크로 이용하여 바텀감광막(2)을 식각한다.
그리고, 제1d도와 같이 절연막(3)이 산화막일 경우 BHF용액 등으로 절연막(3)을 제거하여 최종적인 마스크 패턴을 형성한다.
그러나, 이상에서 설명한 종래의 미세 패턴 형성 방법에 있어서는 디자인 룰 0.4㎛ 이하의 미세 패턴 형성에는 불가능하고 바텀감광막(2) 식각시에 폴리머(Polymer)발생 및 단차에 따른 패턴 형성이 불균형하게 되는 등의 문제점이 있다.
본 발명은 이와 같은 문제점을 해결하기 위하여 안출한 것으로 0.4㎛ 이하의 미세 패턴 형성이 가능하도록 하는데 그 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명은 종래의 감광막측벽에 산화막을 부착시켜 미세 패턴을 형성한 후 두번째 감광막을 코팅(Coation)하고 에치백한 상태에서 SOG와 같은 물질을 이용하여 에치백한 후 첫번째 감광막과 측벽산화막 및 산화막을 제거하여 미세 패턴을 형성하는 방법이다.
상기와 같은 본 발명의 미세 패턴 형성 방법을 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.
제2도는 본 발명의 미세 패턴 형성 공정단면도로써, 제2a도와 같이 패턴을 형성할 서브층(1)위에 제1감광막(2)을 증착하고 패턴을 정의하고자 하는 폭(d)을 정의하여 폭(d)양쪽에 제1감광막(2)이 남도록 노광 및 현상한 다음 전면에 산화막 등의 제1절연막(3)을 증착하고 에치백하여 감광막(2)측벽에 측벽 제1절연막(3)을 형성한다.
제2b도와 같이 제2감광막(4)을 평탄화를 이루도록 두껍게 증착하고 제2c도와 같이 제2감광막(4)을 에치백하여 제1감광막(2) 사이에만 남도록 패터닝한다음, 다시 평탄화를 이루도록 SOG 등의 제2절연막(5)을 증착한다.
제2d도와 같이 제1감광막(2)의 표면이 들어나도록 제2절연막(5)을 에치백하고 제2e도와 같이 제1감광막(2)과 제1절연막(3), 제2절연막(5)을 차례로 제거하여 최종적인 미세 패턴을 형성한다.
이때의 최종적인 미세 패턴폭(d')은 맨처음 패턴을 정의한 폭(d)보다 측벽 제1절연막(3) 두께의 2배정도 더 얇은 미세한 패턴이 된다.
이상에서 설명한 바와 같은 본 발명의 미세 패턴 형성 방법에 있어서는 디자인 룰 0.4㎛ 이하의 미세 패턴 형성이 가능하고, 폴리머 및 디팩트(defact)발생이 감소되며, 단차에 따른 패턴 불균형이 제거되는 등의 효과가 있다.
Claims (3)
- 패턴을 형성하고자 하는 서브층(2)에 제1감광막(2)을 증착하는 공정과, 패턴 마스크를 사용하여 패턴 형성영역의 제1감광막(2)을 제거하는 공정과, 제1감광막(2)측벽에 측벽 제1절연막(3)을 형성하는 공정과, 제2감광막(4)을 제1감광막(2) 사이에 제1감광막(2)보다 낮게 형성하는 공정과, 제2절연막(5)을 두껍게 증착하고 제1감광막(2)이 들어날때까지 에치백하는 공정과, 제1감광막(2)과 제1, 제2절연막(3,5)을 순차적으로 제거하여 제2감광막(4)으로 미세 패턴을 형성하는 공정으로 포함하여 이루어짐을 특징으로 하는 미세 패턴 형성 방법.
- 제1항에 있어서, 제1, 제2절연막(3)을 제1, 제2감광막(2)과, 식각 선택비가 큰 물질로 형성함을 특징으로 하는 미세 패턴 형성 방법.
- 제1항에 있어서, 제2절연막(5)은 평탄화가 용이한 물질로 형성함을 특징으로 하는 미세 패턴 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920024640A KR960002762B1 (ko) | 1992-12-17 | 1992-12-17 | 미세 패턴 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920024640A KR960002762B1 (ko) | 1992-12-17 | 1992-12-17 | 미세 패턴 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940016516A KR940016516A (ko) | 1994-07-23 |
| KR960002762B1 true KR960002762B1 (ko) | 1996-02-26 |
Family
ID=19345909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920024640A KR960002762B1 (ko) | 1992-12-17 | 1992-12-17 | 미세 패턴 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960002762B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100909764B1 (ko) * | 2007-10-31 | 2009-07-29 | 주식회사 하이닉스반도체 | 반도체 소자의 형성 방법 |
-
1992
- 1992-12-17 KR KR1019920024640A patent/KR960002762B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100909764B1 (ko) * | 2007-10-31 | 2009-07-29 | 주식회사 하이닉스반도체 | 반도체 소자의 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR940016516A (ko) | 1994-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5593813A (en) | Method for forming submicroscopic patterns | |
| US4202914A (en) | Method of depositing thin films of small dimensions utilizing silicon nitride lift-off mask | |
| US5300379A (en) | Method of fabrication of inverted phase-shifted reticle | |
| GB2269915A (en) | Inverted phase shifted reticule | |
| GB2291207A (en) | Method for forming deep resist patterns | |
| US4758305A (en) | Contact etch method | |
| US6509137B1 (en) | Multilayer photoresist process in photolithography | |
| US5437947A (en) | Phase shifting mask and method of manufacturing the same | |
| CN109585279B (zh) | 一种自对准双层图形的形成方法 | |
| JPH06216024A (ja) | 金属パターン膜の形成方法 | |
| KR930001956B1 (ko) | 미세패턴의 형성방법 | |
| KR960002762B1 (ko) | 미세 패턴 형성 방법 | |
| US5376227A (en) | Multilevel resist process | |
| US5658695A (en) | Method for fabricating phase shift mask comprising the use of a second photoshield layer as a sidewall | |
| CN111640657B (zh) | 半导体器件及其形成方法 | |
| KR19990031075A (ko) | 반도체 장치의 콘택홀 형성 방법 | |
| KR100946026B1 (ko) | 반도체 소자의 패턴 형성방법 | |
| CN112951718A (zh) | 半导体结构及其形成方法 | |
| KR100367744B1 (ko) | 반도체소자의 미세패턴 형성방법 | |
| US12002682B2 (en) | Tip-to-tip graphic preparation method | |
| CN111640668B (zh) | 半导体器件及其形成方法 | |
| US20230005751A1 (en) | Tip-to-tip graphic preparation method | |
| KR950010853B1 (ko) | 반도체장치의 역 콘택 제조 방법 | |
| KR960004085B1 (ko) | 금속 비아 콘택홀 형성방법 | |
| KR100653989B1 (ko) | 반도체 소자의 패턴 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050124 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |