KR970067652A - 반도체소자의 배선막 식각방법 - Google Patents
반도체소자의 배선막 식각방법 Download PDFInfo
- Publication number
- KR970067652A KR970067652A KR1019960006566A KR19960006566A KR970067652A KR 970067652 A KR970067652 A KR 970067652A KR 1019960006566 A KR1019960006566 A KR 1019960006566A KR 19960006566 A KR19960006566 A KR 19960006566A KR 970067652 A KR970067652 A KR 970067652A
- Authority
- KR
- South Korea
- Prior art keywords
- conductive layer
- gas
- film
- etching
- hbr
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 반도체소자의 배선막 식각방법에 관한 것으로, 배선막용 도전층 식각시에 건식각에 형성되는 펀치스로우(punch through) 방지에 적당하도록 한 것이다.
본 발명에 따른 반도체소자의 배선막 식각방법은 반도체기판위의 하층막위에 형성되는 도전층을 선택적으로 제거하는 방법에 있어서, 상기 하층막과 반도체기판의 노출된 표면위에 도전층을 증착하는 단계; 상기 도전층 위에 절연막을 증착하여 표면을 평탄화시키는 단계; CF4가스를 이용하여 상기 절연막 전체와 상기 도전층을 선택적으로 제거하는 단계; HBr/Cl2/He+O2가스를 이용하여 상기 도전층을 선택적으로 제거하여 패터닝하는 단계; HBr/SF6/He+O2가스를 이용하여 상기 패터닝된 도전층부분을 제외한 나머지 잔류하는 도전층부분을 제거하는 단계를 포함하여 이루어진다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 일반적인 반도체소자의 배선막 레이아웃도.
Claims (6)
- 반도체기판위의 하층막위에 형성되는 도전층을 선택적으로 제거하는 방법에 있어서, 상기 하층막과 반도체기판의 노출된 표면위에 도전층을 증착하는 단계; 상기 도전층 위에 절연막을 증착하여 표면을 평탄화시키는 단계; CF4가스를 이용하여 상기 절연막 전체와 상기 도전층을 선택적으로 제거하는 단계; HBr/Cl2/He+O2가스를 이용하여 상기 도전층을 선택적으로 제거하여 패터닝하는 단계; HBr/SF6/He+O2가스를 이용하여 상기 패터닝된 도전층 부분을 제외한 나머지 잔류하는 도전층부분을 제거하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체소자의 배선막 식각방법.
- 제1항에 있어서, 상기 도전층은 다결정 실리콘을 사용하는 것을 특징으로 하는 반도체소자의 배선막 식각방법.
- 제1항에 있어서, CF4가스를 이용하는 경우에 절연막과 도전층은 1:1 식각선택비를 갖는 것을 특징으로 하는 반도체소자의 배선막 식각방법.
- 제1항에 있어서, HBr/Cl2/He+O2가스를 이용하는 경우에 상기 도전층과 하층막은 100:1 이상의 식각선택비를 갖는 것을 특징으로 하는 반도체소자의 배선막 식각방법.
- 제1항에 있어서, 상기 HBr/Cl2/He+O2가스를 이용하여 상기 도전층을 제거하는 경우에 상기 도전층을 상기 하층막 높이까지만 남도록 제거하는 것을 특징으로 하는 반도체소자의 배선막 식각방법.
- 제1항에 있어서, 상기 HBr/Cl2/He+O2가스를 이용하여 상기 도전층을 제거하는 경우에 상기 하층막들사이에 잔류하는 도전층부분을 제거하는 것을 특징으로 하는 반도체소자의 배선막 식각방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960006566A KR970067652A (ko) | 1996-03-12 | 1996-03-12 | 반도체소자의 배선막 식각방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960006566A KR970067652A (ko) | 1996-03-12 | 1996-03-12 | 반도체소자의 배선막 식각방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR970067652A true KR970067652A (ko) | 1997-10-13 |
Family
ID=66215538
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960006566A KR970067652A (ko) | 1996-03-12 | 1996-03-12 | 반도체소자의 배선막 식각방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR970067652A (ko) |
-
1996
- 1996-03-12 KR KR1019960006566A patent/KR970067652A/ko not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970052489A (ko) | 반도체소자의 배선구조와 그 형성방법 | |
KR970067652A (ko) | 반도체소자의 배선막 식각방법 | |
KR970051844A (ko) | 반도체 장치의 얼라인 키 패턴 형성방법 | |
KR970003488A (ko) | 반도체 소자의 금속배선 형성방법 | |
KR950034673A (ko) | 로우-케이 유전체를 사용하는 트랜지스터 분리 방법 및 장치 | |
KR970052386A (ko) | 반도체 장치의 금속 배선 형성 방법 | |
KR970067646A (ko) | 반도체 소자의 콘택홀 형성방법 | |
KR970077456A (ko) | 반도체 소자의 콘택 홀 형성 방법 | |
KR970023731A (ko) | 반도체 장치의 콘택홀 형성 방법 | |
KR970024012A (ko) | 반도체 배선 형성방법(Method of Forming Interconnection Layer in Semiconductor Device) | |
KR970077192A (ko) | 반도체장치의 비트라인 형성방법 | |
KR970030777A (ko) | 반도체 장치의 캐패시터 제조방법 | |
KR970003466A (ko) | 반도체소자의 콘택홀 형성방법 | |
KR970018216A (ko) | 반도체 장치의 평탄화 방법 | |
KR970077692A (ko) | 반도체장치의 게이트 형성방법 | |
KR970077071A (ko) | 반도체 소자의 금속층 형성방법 | |
KR970030404A (ko) | 반도체 장치의 층간절연막 평탄화 방법 | |
KR970023630A (ko) | 반도체 소자 제조방법 | |
KR940016470A (ko) | 경사면을 갖는 콘택홀 형성방법 | |
KR940004836A (ko) | 반도체소자의 콘택홀 형성방법 | |
KR970071128A (ko) | 반도체 장치의 고전도성막 패턴형성방법 | |
KR970072134A (ko) | 반도체 장치의 실리콘 나이트라이드막 에칭 방법 | |
KR940001268A (ko) | 반도체 소자의 자기정렬 콘택형성방법 | |
KR920020694A (ko) | 반도체장치의 다층배선 형성방법 | |
KR970016758A (ko) | 중합체(polymer)를 이용한 미세패턴 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |