KR970077071A - 반도체 소자의 금속층 형성방법 - Google Patents

반도체 소자의 금속층 형성방법 Download PDF

Info

Publication number
KR970077071A
KR970077071A KR1019960017133A KR19960017133A KR970077071A KR 970077071 A KR970077071 A KR 970077071A KR 1019960017133 A KR1019960017133 A KR 1019960017133A KR 19960017133 A KR19960017133 A KR 19960017133A KR 970077071 A KR970077071 A KR 970077071A
Authority
KR
South Korea
Prior art keywords
metal
metal layer
forming
interlayer insulating
layer
Prior art date
Application number
KR1019960017133A
Other languages
English (en)
Other versions
KR100223283B1 (ko
Inventor
진병주
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019960017133A priority Critical patent/KR100223283B1/ko
Publication of KR970077071A publication Critical patent/KR970077071A/ko
Application granted granted Critical
Publication of KR100223283B1 publication Critical patent/KR100223283B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 금속층 형성방법을 제공하는 것으로, 제1금속층 및 제2금속층의 접속될 부분에 하나 이상의 돌출부를 갖는 BPSG막을 형성한 후 제1금속층, 제1금속층간 절연막, SOG막 및 제2금속층간 절연막을 순차적으로 형성하고, 돌출된 제1금속층이 표면이 노출되도록 제1 및 제2금속층간 절연막을 순차적으로 식각하므로써 비아 콘택홀을 형성하지 않고 금속층간 접속을 하므로써 금속간의 접촉저항 및 단차완화를 향상시킬 수 있는 효과가 있다.

Description

반도체소자의 금속층 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A 내지 제2E도는 본 발명에 따른 반도체 소자의 금속층 형성방법을 설명하기 위한 소자의 단면도.

Claims (4)

  1. 반도체 소자의 금속층 형성방법에 있어서, 실리콘기판상에 절연막 및 하나 이상의 돌출부를 갖는 BPSG막을 순차적으로 형성하는 단계와, 상기 단계로부터 상기 BPSG막상에 제1금속층을 패터닝한 후 그 전체 상부면에 제1금속층간 절연막을 형성하는 단계와, 상기 단계로부터 상기 제1금속층간 절연막의 낮은 부분에만 상기 제1금속층의 높은 부분보다 낮은 정도로 SOG막을 형성한 후 상기 SOG막 및 노출된 상기 제1금속층간 절연막상에 제2금속층간 절연막을 형성하는 단계와, 상기 단계로부터 돌출된 상기 제1금속층이 노출되도록 상기 제2금속층간 절연막 및 제1금속층간 절연막을 순차적으로 식각하는 단계와, 상기 단계로부터 상기 실리콘기판의 전체 상부면에 제2금속층을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 금속층 형성방법.
  2. 제1항에 있어서, 상기 BPSG막의 각 돌출부는 상기 제1 및 제2금속층이 접속되도록 형성되는 것을 특징으로 하는 반도체 소자의 금속층 형성방법.
  3. 제1항에 있어서, 상기 식각공정은 제2금속층간 절연막상에 감광막을 평평하게 형성한 후 제1 및 제2금속층간 절연막과 감광막이 1:1의 식각비를 갖는 식각액을 이용하여 전면식각하는 것을 특징으로 하는 반도체소자의 금속층 형성방법.
  4. 제1항에 있어서, 상기 제1금속층은 알루미늄으로 이루어지는 것을 특징으로 하는 반도체소자의 금속층 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960017133A 1996-05-21 1996-05-21 반도체 소자의 금속층 형성방법 KR100223283B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960017133A KR100223283B1 (ko) 1996-05-21 1996-05-21 반도체 소자의 금속층 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960017133A KR100223283B1 (ko) 1996-05-21 1996-05-21 반도체 소자의 금속층 형성방법

Publications (2)

Publication Number Publication Date
KR970077071A true KR970077071A (ko) 1997-12-12
KR100223283B1 KR100223283B1 (ko) 1999-10-15

Family

ID=19459296

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960017133A KR100223283B1 (ko) 1996-05-21 1996-05-21 반도체 소자의 금속층 형성방법

Country Status (1)

Country Link
KR (1) KR100223283B1 (ko)

Also Published As

Publication number Publication date
KR100223283B1 (ko) 1999-10-15

Similar Documents

Publication Publication Date Title
KR970052489A (ko) 반도체소자의 배선구조와 그 형성방법
KR970067640A (ko) 반도체 소자의 금속층 형성 방법
KR970051844A (ko) 반도체 장치의 얼라인 키 패턴 형성방법
KR970077071A (ko) 반도체 소자의 금속층 형성방법
KR970052439A (ko) 반도체 소자의 콘택 홀 형성 방법
KR970018216A (ko) 반도체 장치의 평탄화 방법
KR970077457A (ko) 반도체소자 제조방법
KR970067929A (ko) 반도체 소자의 금속층 형성방법
KR970067646A (ko) 반도체 소자의 콘택홀 형성방법
KR960030327A (ko) 반도체 소자의 콘택홀 형성방법
KR970052386A (ko) 반도체 장치의 금속 배선 형성 방법
KR970052249A (ko) 반도체소자의 콘택홀 제조방법
KR940012572A (ko) 반도체 장치에서의 콘택트 형성방법
KR980005543A (ko) 반도체 소자의 금속 배선 형성방법
KR970054047A (ko) 실린더형 커패시터를 갖는 반도체 장치의 제조방법
KR980005585A (ko) 반도체 소자의 금속층 형성방법
KR980005466A (ko) 반도체 장치의 금속배선 형성방법
KR950015587A (ko) 반도체 소자의 콘택홀 형성방법
KR940010366A (ko) 반도체 소자의 콘택홀 제조방법
KR970077518A (ko) 반도체 소자의 접촉부 제조 공정
KR970052188A (ko) 반도체 소자의 금속 배선 형성 방법
KR970052372A (ko) 반도체 장치의 금속배선 형성방법
KR970030404A (ko) 반도체 장치의 층간절연막 평탄화 방법
KR960005957A (ko) 다층배선 형성방법
KR950021096A (ko) 반도체 소자의 콘택홀 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070622

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee