KR970077518A - 반도체 소자의 접촉부 제조 공정 - Google Patents

반도체 소자의 접촉부 제조 공정 Download PDF

Info

Publication number
KR970077518A
KR970077518A KR1019960015370A KR19960015370A KR970077518A KR 970077518 A KR970077518 A KR 970077518A KR 1019960015370 A KR1019960015370 A KR 1019960015370A KR 19960015370 A KR19960015370 A KR 19960015370A KR 970077518 A KR970077518 A KR 970077518A
Authority
KR
South Korea
Prior art keywords
photoresist pattern
insulating film
contact portion
manufacturing
forming
Prior art date
Application number
KR1019960015370A
Other languages
English (en)
Other versions
KR0182176B1 (ko
Inventor
심상철
김응수
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960015370A priority Critical patent/KR0182176B1/ko
Publication of KR970077518A publication Critical patent/KR970077518A/ko
Application granted granted Critical
Publication of KR0182176B1 publication Critical patent/KR0182176B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

이 발명은 금속 접촉부(Metal Contact Hall) 제조 공정에서 접촉부의 폭은 좁게 형성하면서도 접촉부 상부에 증착하는 금속막의 스텝 커버리지는 향상시키는 반도체 소자의 접촉부 제조 공정에 관한 것이다.
이 발명의 구성은, 반도체 기판의 특정 부위에 이온 주입된 전도 영역을 형성시킨 후 기판 전면에 절연막을 증착하고, 절연막 상부에 접촉부 제조를 위한 제1감광막 패턴을 형성하는 단계와, 제1감광막 패턴에 의해 노출된 절연막의 일부를 식각한 후에 잔류 감광막 패턴을 제거하는 단계와, 기판 전면에 제2감광막을 도포한 후 제2감광막 패턴을 형성하고, 제2감광막 패턴의 측벽은 제1감광막 패턴에 의해 절연막이 1차 식각된 부위 내부에 위치하는 단계와, 제2감광막 패턴에 노출된 접촉부 제조 부위의 절연막의 일부를 습식 등방성 식각 방식으로 2차 식각한 후, 잔류한 절연막을 건식 이방성 식각방식으로 3차 식각하여 전도 영역을 노출시켜 접촉부를 형성하는 단계와, 금속막을 증착시키는 단계로 이루어진다.
이 발명의 효과는, 접촉부에서 습식 식각되는 폭은 감소시키는 반면에 깊이가 증가하고, 상대적으로 건식 식각되는 깊이는 감소하기 때문에 접촉부 창에 증착되는 금속막의 스텝 커버리지를 크게 증가시키고, 따라서 금속 배선의 신뢰성도 향상시킬 수 있는 반도체 소자의 접촉부 제조공정을 제공할 수 있다.

Description

반도체 소자의 접촉부 제조 공정
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도 A)내지 E)는 이 발명의 실시예에 따른 반도체 소자의 접촉부 제조 공정을 도시하고 있다.

Claims (4)

  1. 반도체 기판의 특정부위에 이온 주입된 전도 영역을 형성시킨 후 기판 전면에 절연막을 증착하고, 상기의 절연막 상에 접촉부 제조를 위한 제1감광막 패턴을 형성하는 단계와, 상기의 제1감광막 패턴에 의해 노출된 절연막의 일부를 습식 등방성 식각방식으로 식각한 후에 잔류 감광막 패턴을 제거하는 단계와, 상기의 기판전면에 제2감광막을 도포한 후 제2감광막 패턴을 형성하고, 제2감광막 패턴의 측벽은 접촉부 제조를 위해 제1감광막 패턴에 의해 절연막이 1차 식각된 부위 내부에 위치하게 하는 단계와, 상기의 제2감광막 패턴에 노출된 접촉부 제조 부위의 절연막의 일부를 습식 등방성 식각 방식으로 2차 식각한 후, 잔류한 절연막을 건식 이방성 식각 방식으로 3차 식각하여 전도 영역을 노출시켜 접촉부를 형성하는 단계와, 상기의 접촉부 형성이 완료된 후에, 잔류한 제2감광막을 제거하고, 기판 전면에 알루미늄 등의 금속막을 증착시키는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 접촉부 제조 공정.
  2. 제1항에 있어서, 상기의 제2감광막 패턴의 측벽은, 상기의 제1감광막 패턴에 의해 절연막이 1차 식각된 접촉부 내부에 위치하는 것을 특징으로 하는 반도체 소자의 접촉부 제조 공정.
  3. 제1항에 있어서, 상기의 제2감광막 패턴을 이용하여 습식 등방성 식각되는 부위의 폭은, 상기의 제1감광막 패턴에 의해 습식 등방성 식각된 부위의 폭을 초과하지 않는 것을 특징으로 하는 반도체 소자의 접촉부 제조 공정.
  4. 제1항에 있어서, 상기의 2차 습식 등방성 식각은, 상기의 제2감광막 패턴에 의해 노출된 절연막을 완전히 식각하여 전도영역을 노출시키는 것을 특징으로 하는 반도체 소자의 접촉부 제조 공정.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960015370A 1996-05-10 1996-05-10 반도체 소자의 접촉부 제조 공정 KR0182176B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960015370A KR0182176B1 (ko) 1996-05-10 1996-05-10 반도체 소자의 접촉부 제조 공정

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960015370A KR0182176B1 (ko) 1996-05-10 1996-05-10 반도체 소자의 접촉부 제조 공정

Publications (2)

Publication Number Publication Date
KR970077518A true KR970077518A (ko) 1997-12-12
KR0182176B1 KR0182176B1 (ko) 1999-04-15

Family

ID=19458249

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960015370A KR0182176B1 (ko) 1996-05-10 1996-05-10 반도체 소자의 접촉부 제조 공정

Country Status (1)

Country Link
KR (1) KR0182176B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102320013B1 (ko) 2018-03-12 2021-11-02 주식회사 엘지에너지솔루션 이차전지용 실링장치

Also Published As

Publication number Publication date
KR0182176B1 (ko) 1999-04-15

Similar Documents

Publication Publication Date Title
KR970067640A (ko) 반도체 소자의 금속층 형성 방법
KR970077518A (ko) 반도체 소자의 접촉부 제조 공정
KR970077457A (ko) 반도체소자 제조방법
KR950021063A (ko) 반도체 소자의 스텝 커버리지(Step coverage) 향상방법
KR980005899A (ko) 포토레지스트의 스트리핑방법
KR100244404B1 (ko) 반도체소자의 콘택홀 형성방법
KR100192374B1 (ko) 반도체 소자 식각 방법
KR980005550A (ko) 반도체 소자의 콘택홀 형성 방법
KR970067638A (ko) 반도체장치의 콘택홀 형성방법
KR930005241B1 (ko) 반도체 장치의 개구 형성방법
KR100328824B1 (ko) 커패시터 제조방법
KR980005543A (ko) 반도체 소자의 금속 배선 형성방법
KR970003482A (ko) 반도체 소자의 콘택홀 형성방법
KR960002565A (ko) 콘택홀 형성방법
KR960030327A (ko) 반도체 소자의 콘택홀 형성방법
KR950015783A (ko) 반도체 메모리장치 및 그 제조방법
KR970077071A (ko) 반도체 소자의 금속층 형성방법
KR970067646A (ko) 반도체 소자의 콘택홀 형성방법
KR970052224A (ko) 반도체 장치의 접촉장 형성방법
KR970052317A (ko) 반도체 장치의 미세 접촉창 형성 방법
KR970052418A (ko) 접촉창 형성 방법
KR940002664A (ko) 감광막 패턴 형성방법
KR20020030337A (ko) 반도체 장치의 얕은 트랜치형 분리구조 제조방법
KR970030404A (ko) 반도체 장치의 층간절연막 평탄화 방법
KR970053509A (ko) 반도체 소자의 다중 금속층 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051109

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee