CN113658995B - 显示基板、触控显示面板及显示装置 - Google Patents

Abstract

一种显示基板、触控显示面板及显示装置。该显示基板包括衬底基板、依次层叠的第一绝缘层、第一导电层、第二绝缘层和第二导电层。该第一绝缘层包括第一凹陷结构，该第一导电层包括第一导电结构，该第一导电结构包括靠近该衬底基板的底表面、远离该衬底基板的顶表面以及位于该底表面和该顶表面之间的第一侧表面；该第二绝缘层包括第一过孔，该第二导电层包括第二导电结构，该第一过孔在该衬底基板上的正投影与该第一凹陷结构在该衬底基板上的正投影至少部分重叠；该第一过孔暴露该第一导电结构的第一侧表面的至少部分，该第二导电结构与该第一导电结构的第一侧表面的至少部分接触。该显示基板可以有效提高显示性能。

Description

显示基板、触控显示面板及显示装置

技术领域

本公开的实施例涉及一种显示基板及显示装置。

背景技术

有机发光二极管（Organic Light Emitting Diode, OLED）显示器具有主动发光、对比度高、响应速度快、轻薄等诸多优点，成为主要的新一代显示器之一。随着高分辨率产品的快速发展，对显示器的显示基板的结构设计，例如像素和信号线的排布等都提出了更高的要求。

发明内容

本公开至少一实施例提供一种显示基板，包括衬底基板以及依次设置于所述衬底基板上的第一绝缘层、第一导电层、第二绝缘层和第二导电层。所述第一绝缘层包括第一凹陷结构，所述第一导电层包括第一导电结构，所述第一导电结构包括靠近所述衬底基板的底表面、远离所述衬底基板的顶表面以及位于所述底表面和所述顶表面之间的第一侧表面；所述第二绝缘层包括第一过孔，所述第二导电层包括第二导电结构，所述第二导电结构通过第一过孔与所述第一导电结构接触，所述第一过孔在所述衬底基板上的正投影与所述第一凹陷结构在所述衬底基板上的正投影至少部分重叠；所述第一过孔暴露所述第一导电结构的第一侧表面的至少部分，所述第二导电结构与所述第一导电结构的第一侧表面的所述至少部分接触。

在一些示例中，所述第一绝缘层包括第一凹陷结构；所述第二导电结构包括第一突出部，所述第一突出部在所述衬底基板上的正投影位于所述第一凹陷结构在所述衬底基板上的正投影内；所述第一突出部与所述第一导电结构的第一侧表面的至少部分接触。

在一些示例中，所述第一导电结构的所述第一侧表面包括突出曲面，所述第二导电结构包覆所述突出曲面的至少部分。

在一些示例中，所述第一凹陷结构在所述衬底基板上的正投影与所述第一过孔在所述衬底基板上的正投影至少部分重叠。

在一些示例中，所述第一导电结构还包括位于所述底表面和所述顶表面之间的第二侧表面，所述第一侧表面与所述第二侧表面相对，所述第一侧表面在垂直于所述衬底基板的方向上的尺寸大于所述第二侧表面在垂直于所述衬底基板的方向上的尺寸。

在一些示例中，所述第一侧表面包括位于所述第一绝缘层远离所述衬底基板一侧的第一侧表面部分；所述第一侧表面部分未被所述第二导电结构覆盖的部分沿垂直于所述衬底基板的方向上的尺寸大于所述第二侧表面沿垂直于所述衬底基板的方向上的尺寸。

在一些示例中，所述第一导电结构的顶表面与所述第一侧表面直接连接的至少部分与所述第二导电层分离。

在一些示例中，所述显示基板具有第一截面，所述第一凹陷结构在所述第一截面内并沿参考方向的尺寸为b，所述参考方向与所述衬底基板的板面平行；在所述第一截面内，所述第一过孔与所述第一凹陷结构的重叠区域沿所述参考方向的尺寸为c，所述第一导电结构的第一侧表面被所述第二导电结构覆盖的部分在垂直于衬底基板的方向上的尺寸为d；所述第一导电结构包括位于所述第一绝缘层的远离所述衬底基板一侧且与所述第二导电结构接触的接触部在垂直于所述衬底基板方向的尺寸为e；c/b大于0.1；d/e大于0.3。

在一些示例中，c/b大于0.15，d/e小于0.8。

在一些示例中，c/b小于0.19，d/e小于0.5。

在一些示例中，在所述第一截面内，所述第一凹陷结构的最大深度为i，所述第一凹陷结构在所述第一截面内的一个侧边与所述衬底基板的板面所成的夹角为j，所述第二导电结构与所述第一导电结构接触的部分在垂直于所述衬底基板方向上的厚度为k；d/e <0.0273*i*sin(j)/k。

在一些示例中，c/b<0.0102*i*sin(j)/k。

在一些示例中，所述第一侧表面在垂直于所述衬底基板的方向上的尺寸为n，所述第二侧表面在垂直于所述衬底基板的方向上的尺寸为e，0.1*(n/e)/sin(j)>(d/n)。

在一些示例中，0.08*(n/e)/sin(j)>d/n。

在一些示例中，所述接触部包括朝向所述第一凹陷结构的第二突出部，所述第二突出部在所述衬底基板上的正投影位于所述第一凹陷结构在所述衬底基板上的正投影内；在所述第一截面内，所述第二突出部在垂直于所述衬底基板的方向上的尺寸大于所述第一导电层位于所述第一凹陷结构的侧表面的部分在垂直于所述第一凹陷结构的所述侧表面的方向上的尺寸。

在一些示例中，第一绝缘层还包括与第一凹陷结构间隔的第二凹陷结构，所述第一导电结构还包括位于所述底表面和所述顶表面之间的第二侧表面，所述第一侧表面与所述第二侧表面相对，所述第二侧表面在所述衬底基板上的正投影与所述第二凹陷结构在所述衬底基板上的正投影至少部分重叠；所述第一过孔还暴露所述第二侧表面的至少部分，所述第二导电结构包覆所述第一导电结构的第二侧表面的至少部分。

在一些示例中，在垂直于所述衬底基板的方向上，所述第一导电结构的第一侧表面被所述第二导电结构覆盖的部分的尺寸与所述第二侧表面被所述第二导电结构覆盖的部分的尺寸不同。

在一些示例中，所述第一过孔在所述衬底基板上的正投影与所述第一凹陷结构在所述衬底基板上的正投影的重叠尺寸和所述第一过孔在所述衬底基板上的正投影与所述第二凹陷结构在所述衬底基板上的正投影的重叠尺寸不同。

本公开至少一实施例还提供一种显示基板，包括：衬底基板、依次设置于所述衬底基板上的第一绝缘层、第一导电层、第二绝缘层和第二导电层以及多个子像素，所述多个子像素位于所述衬底基板上并沿第一方向和第二方向排列为多个像素行和多个像素列，所述第一方向与所述第二方向不同。所述第一导电层包括彼此间隔的第一导电结构、第一信号线和第二信号线，所述第一信号线和所述第二信号线沿所述第二方向延伸；所述第二导电层包括第二导电结构；所述第一导电结构包括靠近所述衬底基板的底表面、远离所述衬底基板的顶表面以及位于所述底表面和所述顶表面之间的第一侧表面；所述第二绝缘层包括第一过孔，所述第二导电结构通过所述第一过孔与所述第一导电结构接触；所述第二导电结构包括第一突出部，所述第一过孔暴露所述第一导电结构的第一侧表面的至少部分，所述第一突出部与所述第一导电结构的第一侧表面的所述至少部分接触；所述第一突出部在所述衬底基板上的正投影位于所述第一信号线在所述衬底基板上的正投影与所述第二信号线在所述衬底基板上的正投影之间。

在一些示例中，所述第一导电结构包括朝向所述第一凹陷结构的第二突出部，所述第二突出部在所述衬底基板上的正投影位于所述第一凹陷结构在所述衬底基板上的正投影内。

在一些示例中，所述第一突出部在所述衬底基板上的正投影与所述第一信号线在所述衬底基板上的正投影在所述第一方向上的距离为l，所述第二信号线在所述衬底基板上的正投影与所述第一信号线在所述衬底基板上的正投影在所述第一方向上的距离m，所述显示基板包括垂直于所述衬底基板的第一截面，在所述第一截面内，所述第一导电结构位于所述第一绝缘层的远离所述衬底基板一侧的部分在垂直于所述衬底基板的方向上的尺寸为e，所述第一侧表面被所述第一突出部包覆的部分在垂直于所述衬底基板的方向上的尺寸为d，l/m>0.9(d/e)。

在一些示例中，l/m>1.2*(d/e)。

在一些示例中，所述第二绝缘层包括多个过孔，所述多个过孔沿所述第一方向和所述第二方向排列为多个过孔行和多个过孔列，所述多个过孔包括多个所述第一过孔；所述多个过孔行包括第一过孔行，在所述第一过孔行中，每隔1个过孔存在3个连续的所述第一过孔。

在一些示例中，所述多个过孔列包括第一过孔列，在所述第一过孔列中，每个过孔都是所述第一过孔，或者每隔1个过孔存在一个所述第一过孔。

在一些示例中，所述多个像素列包括在所述第一方向上相邻的第一像素列和第二像素列，所述第一信号线与所述第一像素列的子像素连接以提供第一信号，所述第二信号线与所述第二像素列的子像素连接以提供第二信号，所述第一像素列的发光元件靠近所述衬底基板一侧的电极在所述衬底基板上的正投影分别与所述第一信号线在所述衬底基板上的正投影及所述第二信号线在所述衬底基板上的正投影至少部分重叠。

在一些示例中，所述第二导电结构配置为发光元件的第一电极；所述显示基板还包括位于所述第二导电层远离所述衬底基板一侧的像素界定层，所述像素界定层包括多个像素开口区，所述多个像素开口区与所述多个子像素一一对应，所述多个像素开口区在所述衬底基板上的正投影与所述第一突出部在所述衬底基板上的正投影分离。

在一些示例中，所述像素界定层具有不均一的厚度，所述第一过孔在所述衬底基板上的正投影与所述像素界定层的最大厚度的部分在所述衬底基板上的正投影分离。

在一些示例中，所述像素界定层包括多个凸起部，所述多个凸起部位于所述多个像素开口区之间；所述多个凸起部包括围绕同一像素开口区设置的第一凸起部、第二凸起部和第三凸起部，所述第一凸起部、所述第二凸起部和所述第三凸起部在所述衬底基板上的正投影的中心的连线构成一个三角形。

在一些示例中，所述第一凸起部位于相邻的四个像素开口区之间，所述第二凸起部和所述第三凸起部分别位于相邻的两个像素开口区之间；所述第一凸起部在所述衬底基板上的正投影的面积分别大于所述第二凸起部在所述衬底基板上的正投影的面积以及所述第三凸起部在所述衬底基板上的正投影的面积。

在一些示例中，所述显示基板还包括位于所述第一导电层靠近所述衬底基板一侧的第三导电层，所述第三导电层包括屏蔽电极和第一电容电极，所述屏蔽电极为T形，包括沿所述第一方向延伸的第一遮挡部和沿所述第二方向延伸的第二遮挡部，所述第一遮挡部与第二遮挡部连接的位置位于所述第二遮挡部在第二方向的中间位置；所述第二遮挡部与所述第一电容电极连接。

在一些示例中，所述第一导电层包括沿所述第二方向延伸的第一复位电压线，所述第三导电层包括沿所述第一方向延伸的第二复位电压线，所述第一复位电压线与所述第二复位电压线电连接；所述显示基板还包括位于所述第三导电层靠近所述衬底基板一侧的半导体层，所述半导体层包括连接部；所述连接部将所述第一复位电压线与子像素中的复位晶体管的第一极电连接；所述连接部在所述衬底基板上的正投影与所述第一复位电压线在所述衬底基板上的正投影以及所述复位晶体管的第一极在所述衬底基板的正投影均交叠。

在一些示例中，所述多个像素列包括第三像素列，所述第三像素列包括另一第一导电结构，所述第一导电层还包括沿所述第二方向延伸的第三信号线和第四信号线，所述第三信号线和所述第四信号线彼此电连接；所述显示基板还包括位于所述第一导电层靠近所述衬底基板一侧的半导体层，所述另一第一导电结构与所述半导体层电连接，且所述另一第一导电结构在所述衬底基板上的正投影与所述第二导电层在所述衬底基板上的正投影分离。

本公开至少一实施例还提供一种显示基板，包括：衬底基板、依次设置于所述衬底基板上的第一绝缘层、第一导电层、第二绝缘层和第二导电层、位于所述第二导电层远离所述衬底基板一侧的像素电极，所述像素电极配置为发光元件的第一电极；所述第一绝缘层包括第一凹陷结构，所述第一导电层包括第一导电结构，所述第二导电层包括第二导电结构，所述像素电极与所述第二导电结构电连接；所述第一导电结构包括靠近所述衬底基板的底表面、远离所述衬底基板的顶表面以及位于所述底表面和所述顶表面之间的第一侧表面；所述第二绝缘层包括第一过孔，所述第二导电结构通过所述第一过孔与所述第一导电结构接触，所述第一过孔在所述衬底基板上的正投影与所述第一凹陷结构在所述衬底基板上的正投影至少部分重叠；所述第二导电结构包括第一突出部，所述第一过孔暴露所述第一导电结构的第一侧表面的至少部分，所述第一突出部与所述第一导电结构的第一侧表面的所述至少部分接触。

在一些示例中，所述显示基板具有第一截面，所述第一凹陷结构在所述第一截面内并沿所述参考方向的尺寸为b，所述参考方向与所述衬底基板的板面平行；在所述第一截面内，所述第一过孔与所述第一凹陷结构的重叠区域沿所述参考方向的尺寸为c，所述第一导电结构的第一侧表面被所述第二导电结构覆盖的部分在垂直于所述衬底基板的方向上的尺寸为d，所述第一导电层位于所述第一绝缘层的远离所述衬底基板一侧的部分在垂直于所述衬底基板方向的尺寸为e；c/b大于0.1；d/e大于0.3。

在一些示例中，在所述第一截面内，所述第一凹陷结构的最大深度为i，所述第一凹陷结构在所述第一截面内的一个侧边与所述衬底基板的板面所成的夹角为j，所述第二导电结构的位于所述第一导电结构远离所述衬底基板一侧且与所述第一导电结构接触的部分在垂直于所述衬底基板方向上的尺寸为k；d/e >2.1*i*sin(j)/k。

在一些示例中，d/e>2.5*i*sin(j)/k。

在一些示例中，c/b大于0.28。

在一些示例中，所述第一侧表面在垂直于所述衬底基板的方向上的尺寸为n，d/n大于0.6。

在一些示例中，所述第一突出部的平均厚度小于所述第二导电结构的与所述第一导电结构的顶表面接触的部分的平均厚度。

在一些示例中，所述显示基板还包括多个子像素，所述多个子像素位于所述衬底基板上并沿第一方向和第二方向排列为多个像素行和多个像素列，所述第一方向与所述第二方向不同；所述第一导电层还包括多个连接电极，所述多个连接电极与所述多个子像素一一对应连接以提供电源电压；所述多个子像素包括第一子像素，所述显示基板还包括沿所述第二方向延伸的复位电压线，所述复位电压线与所述第一子像素连接以提供复位电压，所述第一突出部在所述衬底基板上的正投影位于所述第一子像素对应连接的连接电极在所述衬底基板上的正投影和所述复位电压线在所述衬底基板上的正投影之间。

在一些示例中，沿所述第一方向，所述第一突出部与所述复位电压线的距离小于所述第一突出部与所述连接电极的距离。

在一些示例中，所述连接电极包括主体部和沿所述第一方向延伸的延伸部，所述延伸部在所述第二方向的尺寸小于所述主体部在所述第二方向上的尺寸；在所述第二方向上，所述第一导电结构与所述连接电极的延伸部至少部分重叠。

在一些示例中，所述第二导电层包括多个电源电极，所述多个电源电极与所述多个连接电极一一对应连接以提供所述电源电压，每个像素列对应的电源电极彼此连接为一体的结构，从而形成沿所述第二方向延伸的多条电源线。

在一些示例中，所述第二导电层还包括沿所述第二方向延伸的多条数据线，所述多条数据线分别与所述多个像素列一一对应连接以提供数据信号；所述多条数据线划分为多个数据线组，每个数据线组包括两条数据线；每相邻两个像素列之间设置有一个数据线组，相邻的数据线组之间间隔有两条电源线。

在一些示例中，所述显示基板还包括沿所述第二方向延伸的多条复位电压线，所述多条复位电压线包括在所述第一方向上交替设置的第一复位电压线和第二复位电压线，所述第一复位电压线和所述第二复位电压线分别配置为提供第一复位电压和第二复位电压；相邻的第一复位电压线和第二复位线之间间隔有两个像素列。

在一些示例中，所述多条复位电压线位于所述第一导电层，相邻的数据线组之间的两条电源线之间提供一条第一复位电压线或第二复位电压线；所述多条复位电压线中的任一条在所述衬底基板上的正投影与所述多条电源线中的任一条在所述衬底基板上的正投影分离。

在一些示例中，所述多条复位电压线位于所述第二导电层，并与多个数据线组一一对应设置，每条复位电压线位于对应的数据线组中的两条数据线之间。

在一些示例中，相邻的数据线组之间的两条电源线彼此连接为一体的结构，使得所述两条电源线中在所述第一方向上相邻的两个电源电极彼此连接为一体的电源电极组；所述显示基板包括多个第二导电结构，所述多个第二导电结构与所述多个电源电极一一对应设置；所述电源电极组包括镂空区，所述镂空区设置有两个第二导电结构。

在一些示例中，所述第二导电层还包括连接线，所述连接线沿所述第二方向延伸，将所述镂空区分离为两个镂空子区；所述两个第二导电结构分别设置在所述两个镂空子区内，并分别位于所述连接线的两侧。

在一些示例中，所述显示基板还包括位于所述第一导电层靠近所述衬底基板一侧的第三导电层、位于所述第三导电层和所述第一导电层之间的第四导电层以及位于所述第三导电层和所述第四导电层之间的半导体层；所述子像素包括复位晶体管，所述复位晶体管配置为对所述发光元件的第一电极进行复位，所述复位晶体管包括位于所述半导体层中的有源层；所述显示基板包括分别位于所述第三导电层的第一复位控制线和位于所述第四导电层的第二复位控制线，所述第一复位控制线和所述第二复位控制线分别配置为对所述复位晶体管进行栅压控制，且所述第一复位控制线与所述第二复位控制线在所述衬底基板上的正投影至少部分重叠。

本公开至少一实施例还提供一种触控显示面板，包括以上任一实施例提供的显示基板、以及与所述显示基板层叠设置的触控结构。所述第二导电结构包括第一突出部，所述第一突出部与所述第一导电结构的第一侧表面的至少部分接触；所述触控结构包括触控电极。在垂直于衬底基板的方向上，所述触控电极在所述衬底基板上的正投影与所述第一突出部在所述衬底基板上的正投影分离。

本公开至少一实施例还提供一种显示装置，包括以上任一实施例提供的显示基板或触控显示面板。

附图说明

为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。

图1为一种显示基板的示意图；

图2为本公开至少一实施例提供的显示基板的示意图之一；

图3为本公开至少一实施例提供的显示基板的示意图之二；

图4为本公开至少一实施例提供的显示基板的示意图之三；

图5A为本公开至少一实施例提供的像素电路的示意图；

图5B为图5A所示像素电路的一种具体实现示例的电路图；

图5C为本公开至少一实施例提供的像素电路的时序信号图；

图6A为本公开至少一实施例提供的显示基板的示意图之四；

图6B为图6A沿剖面线A-A’的剖视图；

图7为本公开至少一实施例提供的显示基板的示意图之五；

图8A为本公开至少一实施例提供的显示基板的示意图之六；

图8B为本公开至少一实施例提供的显示基板的示意图之七；

图8C为本公开至少一实施例提供的显示基板的示意图之八；

图9A为本公开至少一实施例提供的显示基板的示意图之九；

图9B为本公开至少一实施例提供的显示基板的示意图之十；

图9C为本公开至少一实施例提供的显示基板的示意图之十一；

图9D为本公开至少一实施例提供的显示基板的示意图之十二；

图10A为本公开至少一实施例提供的显示基板的示意图之十三；

图10B为本公开至少一实施例提供的显示基板的示意图之十四；

图10C为本公开至少一实施例提供的显示基板的示意图之十五；

图11为本公开至少一实施例提供的显示基板的示意图之十六；

图12A为本公开至少一实施例提供的显示基板的示意图之十七；

图12B为本公开至少一实施例提供的显示基板的示意图之十八；

图12C为本公开至少一实施例提供的显示基板的示意图之十九；

图13A为本公开至少一实施例提供的显示基板的示意图之二十；

图13B为图13A沿剖面线B-B’的剖视图；

图14为本公开至少一实施例提供的显示基板的示意图之二十一；

图15为本公开至少一实施例提供的显示基板的示意图之二十二；

图16A为本公开至少一实施例提供的显示基板的示意图之二十三；

图16B为本公开至少一实施例提供的显示基板的示意图之二十四；

图16C为本公开至少一实施例提供的显示基板的示意图之二十五；

图17A为本公开至少一实施例提供的显示基板的示意图之二十六；

图17B为本公开至少一实施例提供的显示基板的示意图之二十七；

图18A为本公开至少一实施例提供的显示基板的示意图之二十八；

图18B为本公开至少一实施例提供的显示基板的示意图之二十九；

图18C为本公开至少一实施例提供的显示基板的示意图之三十；

图19A为本公开至少一实施例提供的显示基板的示意图之三十一；

图19B为本公开至少一实施例提供的显示基板的示意图之三十二；

图19C为本公开至少一实施例提供的显示基板的示意图之三十三；

图20为本公开至少一实施例提供的显示面板的示意图；

图21为本公开至少一实施例提供的触控显示面板的示意图；以及

图22为本公开至少一实施例提供的显示装置的示意图。

具体实施方式

为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。

除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

图1为一种显示基板的结构示意图。如图1所示，该显示基板包括依次设置于衬底基板（未示出）上的第一绝缘层301’、第一导电层201’、第二绝缘层302’和第二导电层202’。该第二绝缘层302’中形成有过孔V1’，该第二导电层202’通过该过孔V1’与该第一导电层201’电连接。

如图1所示，该第二导电层202’ 只与第一导电层201’的上表面搭接，搭接面积有限，接触电阻较大，不利于电信号的快速传递。

本公开至少一实施例提供一种显示基板，包括衬底基板、依次设置于所述衬底基板上的第一绝缘层、第一导电层、第二绝缘层和第二导电层。所述第一绝缘层包括第一凹陷结构，所述第一导电层包括第一导电结构，所述第一导电结构包括靠近所述衬底基板的底表面、远离所述衬底基板的顶表面以及位于所述底表面和所述顶表面之间的第一侧表面；所述第二绝缘层包括第一过孔，所述第二导电层包括第二导电结构，所述第二导电结构通过第一过孔与所述第一导电结构接触，所述第一过孔在所述衬底基板上的正投影与所述第一凹陷结构在所述衬底基板上的正投影至少部分重叠；所述第一过孔暴露所述第一导电结构的第一侧表面的至少部分，所述第二导电结构与所述第一导电结构的第一侧表面的所述至少部分接触。

本公开至少一实施例提供的显示基板通过设置第一过孔暴露所述第一导电结构的第一侧表面的至少部分，使得第二导电结构除了与第一导电结构的上表面接触外，还与第一导电结构的第一侧表面接触，有效提高了第一导电结构和第二导电结构的接触面积，不仅降低了接触电阻，提高了电信号的传输效率，还可以对该第一导电结构的侧表面起到保护作用，例如保护该侧表面不被水汽侵蚀；此外，该设置还提高了第二导电结构在纵向（垂直于衬底基板的方向）上的截面积，不仅可以有效屏蔽第一导电结构对其基板中的其它导电结构的干扰，还可以降低位于该第二导电结构两侧的信号线之间的互相干扰。

本公开至少一实施例还提供一种显示基板，包括衬底基板、依次设置于所述衬底基板上的第一绝缘层、第一导电层、第二绝缘层和第二导电层。所述显示基板还包括多个子像素，所述多个子像素位于所述衬底基板上并沿第一方向和第二方向排列为多个像素行和多个像素列，所述第一方向与所述第二方向不同。所述第一导电层包括彼此间隔的第一导电结构、第一信号线和第二信号线，所述第一信号线和所述第二信号线沿所述第二方向延伸；所述第二导电层包括第二导电结构；所述第一导电结构包括靠近所述衬底基板的底表面、远离所述衬底基板的顶表面以及位于所述底表面和所述顶表面之间的第一侧表面；所述第二绝缘层包括第一过孔，所述第二导电结构通过所述第一过孔与所述第一导电结构接触；所述第二导电结构包括第一突出部，所述第一过孔暴露所述第一导电结构的第一侧表面的至少部分，所述第一突出部与所述第一导电结构的第一侧表面的所述至少部分接触；所述第一突出部在所述衬底基板上的正投影位于所述第一信号线在所述衬底基板上的正投影与所述第二信号线在所述衬底基板上的正投影之间。

本公开至少一实施例提供的显示基板通过将第二导电结构的第一突出部设置为与第一导电结构的第一侧表面接触，不仅提高了第一导电结构与第二导电结构的接触面积，降低了二者的接触电阻，还有效提高了该第二导电结构的纵向截面积，可以有效屏蔽第一导电结构对其基板中的其它导电结构的干扰，同时将该第一突出部设置在第一信号线与第二信号线之间，还可以降低第一信号线与第二信号线之间的互相干扰。

本公开至少一实施例还提供一种显示基板，包括衬底基板、依次设置于所述衬底基板上的第一绝缘层、第一导电层、第二绝缘层和第二导电层、以及位于所述第二导电层远离所述衬底基板一侧的像素电极，所述像素电极配置为发光元件的第一电极，所述像素电极与所述第二导电结构电连接。所述第一绝缘层包括第一凹陷结构，所述第一导电层包括第一导电结构，所述第二导电层包括第二导电结构；所述第一导电结构包括靠近所述衬底基板的底表面、远离所述衬底基板的顶表面以及位于所述底表面和所述顶表面之间的第一侧表面；所述第二绝缘层包括第一过孔，所述第二导电结构通过所述第一过孔与所述第一导电结构接触，所述第一过孔在所述衬底基板上的正投影与所述第一凹陷结构在所述衬底基板上的正投影至少部分重叠；所述第二导电结构包括第一突出部，所述第一过孔暴露所述第一导电结构的第一侧表面的至少部分，所述第一突出部与所述第一导电结构的第一侧表面的所述至少部分接触。

本公开至少一实施例提供的显示基板通过将将第二导电结构的第一突出部设置为与第一导电结构的第一侧表面接触，有效提高了第一导电结构和第二导电结构的接触面积，降低了接触电阻，提高了电信号的传输效率；此外，由于该设置还提高了第二导电结构在纵向（垂直于衬底基板的方向）上的截面积，不仅可以有效屏蔽第一导电结构对其基板中的其它导电结构的干扰，还可以降低位于该第二导电结构两侧的信号线之间的互相干扰。

图2为本公开至少一实施例提供的显示基板的示意图。如图2所示，该显示基板20包括衬底基板100、依次设置于所述衬底基板100上的第一绝缘层301、第一导电层201、第二绝缘层302和第二导电层202。虽然图2中示出了第一绝缘层101直接位于衬底基板100上，然而这并不作为对本公开的限制。在其它示例中，第一绝缘层101与衬底基板100之间也可以设置有其它膜层，例如其它绝缘层或导电层。

如图2所示，该第一绝缘层301包括凹陷结构G1（本公开第一凹陷结构的一个示例），该凹陷结构G1可以贯穿或者不贯穿该第一绝缘层301。例如，如图2所示，该凹陷结构G1可以是过孔；在另一些示例中，该凹陷结构G1还可以是凹槽。本公开对于该凹陷结构G1的具体结构不作限制。

该第一导电层201包括第一导电结构21，该第一导电结构21包括凹陷结构G2。例如，如图2所示，该凹陷结构G2因该第一导电结构21覆盖该凹陷结构G1而形成，该第一导电结构21填充入该第凹陷结构G1而形成该凹陷结构G2。在垂直于衬底基板100的方向上，凹陷结构G1与凹陷结构G2至少部分重叠。

该第一导电结构21包括靠近衬底基板100的底表面21a、远离衬底基板100的顶表面21b以及位于该底表面21a和顶表面21b之间的第一侧表面21c。该第一侧表面21c因该第一导电结构21向下凹陷而形成。如图2所示，该第一侧表面21c可以是该凹陷结构G2的一个侧壁，该第一侧表面21c与该第二导电结构22接触的部分位于该第一绝缘层301的上表面远离衬底基板的一侧。该第一侧表面21c与该顶表面21b位于该第一导电结构21的同侧并直接连接，该第一侧表面21c与该底表面21a分别位于该第一导电结构21的两侧。

该第二绝缘层302包括过孔V1（本公开第一过孔的一个示例），该第二导电层202包括第二导电结构22，该第二导电结构22通过过孔V1与第一导电结构21接触，该过孔V1在衬底基板上的正投影与该凹陷结构G1在衬底基板上的正投影至少部分重叠；该过孔V1暴露该第一导电结构21的第一侧表面21c的至少部分，该第二导电结构22与该第一导电结构21的第一侧表面21c的至少部分接触。

通过设置该过孔V1暴露该第一导电结构21的第一侧表面21c的至少部分，使得该第二导电结构22除了与该第一导电结构21的上表面21b接触外，还与第一导电结构21的第一侧表面21c接触，有效提高了第一导电结构21和第二导电结构22的接触面积，降低了接触电阻，提高了电信号的传输效率；此外，该设置还提高了第二导电结构22在纵向（垂直于衬底基板的方向）上的截面积，不仅可以有效屏蔽第一导电结构对其基板中的其它导电结构的干扰，还可以降低位于该第二导电结构两侧的信号线之间的互相干扰。

例如，如图2所示，凹陷结构G1在衬底基板上的正投影与过孔V1在衬底基板上的正投影至少部分重叠，使得第二绝缘层302与凹陷结构G1交叠的部分下凹，暴露出该第一导电结构21的第一侧表面21c，从而第二导电结构22不仅与该第一导电结构21的顶表面21b接触，还与其第一侧表面21c接触。

如图2所示，该第二导电结构22包括突出部220（本公开第一突出部的一个示例），该突出部220向下突出，也即朝向衬底基板100突出，该突出部220在衬底基板100上的正投影位于该凹陷结构G1在衬底基板上的正投影内；该突出部220与该第一导电结构21的第一侧表面21c的至少部分接触。该突出部220有效提高了该第二导电结构22在纵向上的截面积。

如图2所示，该第一导电结构21的第一侧表面21c包括突出曲面，该第二导电结构22的突出部220包覆该突出曲面的至少部分。

通过将该第一侧表面21c与该第二导电结构22接触的至少部分设置为突出的曲面，不仅可以进一步增大接触面积，还可以缓和该第二导电结构22与该第一侧表面21c搭接的部分的坡度，也即使得该突出部220不至于太陡峭而发生断裂。

例如，在图2所示的截面（本公开第一截面的一个示例）内，该突出曲面的切线与该第一导电结构21的顶表面21b的夹角大于70度，且从上到下逐渐变小。

如图2所示，该第一导电结构21包括位于第一绝缘层301远离衬底基板一侧且与第二导电结构22接触的接触部211，该接触部211例如可以看作该第一导电结构21在与该第二导电结构22接触范围内的纵向截段。

如图2所示，该接触部211包括朝向该凹陷结构G1的突出部210（本公开第二突出部的一个示例），该突出部210在衬底基板上的正投影位于该凹陷结构G1在衬底基板上的正投影内。例如，如图2所示，该突出部210为该接触部211靠近该凹陷结构G1的一个端部，且为该接触部211的顶表面相对于底表面朝向凹陷结构G1突出的部分。如图2所示，该突出部210的朝向凹陷结构G1的表面为该第一侧表面21c的一部分。

例如，如图2所示，沿平行于衬底基板板面的参考方向F，该突出部210的最大尺寸大于该第一导电结构21覆盖该凹陷结构G1的侧表面（侧壁）的部分的最大厚度。

如图2所示，该接触部211靠近凹陷结构G1的一个侧表面为该第一侧表面21c的一部分，也即为该第一侧表面21c位于该第一绝缘层301的上表面远离衬底基板的一侧的部分，该部分称作第一侧表面部分。该第一导电结构21还包括远离凹陷结构G1的第二侧表面21d；该第一侧表面部分在垂直于衬底基板的方向上的尺寸大于该第二侧表面21d在垂直于衬底基板的方向上的尺寸。如图2所示，该第二侧表面21d与第二导电结构22不接触。例如，该第一导电结构21的顶表面21b的与第二侧表面21连接的至少部分与该第二导电层202分离。

由于第一侧表面部分与第二导电结构22接触而第二侧表面21d与第二导电结构22不接触，将第一侧表面部分的纵向尺寸设置得较大有助于提高第二导结构22与该第一导电结构21的顶表面21b接触的部分的平坦度，从而提高后续制作工艺的良率。

在图2所示的截面内且沿参考方向F，突出部210的最大尺寸大于该第一导电层21覆盖该凹陷结构G1的侧表面的部分（也即凹陷结构G2位于凹陷结构G1内的侧壁）的最大厚度，该参考方向F与衬底基板的板面平行。这种设置便于该突出部220与突出部210的搭接。

例如，如图2所示，该显示基板20具有第一截面，也即图2所示的截面，该凹陷结构G1在该第一截面内并沿参考方向F的尺寸为b，在该第一截面内，该过孔V1与凹陷结构G1的重叠区域沿该参考方向F的尺寸为c。例如，如图2所示，在计算凹陷结构或过孔结构与其它结构的重叠区域时，取该凹陷结构或过孔结构在该第一截面内的最低点之间的距离为该凹陷结构或过孔结构的范围；以下各实施例与此相同，不再赘述。

该第一导电结构21的第一侧表面21c被第二导电结构22覆盖的部分在垂直于衬底基板100的方向上的尺寸为d，该第一导电结构21的接触部211在垂直于所述衬底基板方向的尺寸为e。

例如，该第一侧表面21c未被该第二导电结构22覆盖的部分沿垂直于所述衬底基板的方向上的尺寸（n-d）大于该第二侧表面21d在垂直于所述衬底基板的方向上的尺寸e。

例如，c/b大于0.1；d/e大于0.3。

该第一导电结构21的第一侧表面21c被该第二导电结构22包覆的尺寸与该第一侧表面21c的尺寸的比值r1和该过孔V1与凹陷结构G1的交叠尺寸与该凹陷结构G1尺寸的比值r2是正相关的关系，即过孔V1与凹陷结构G1的交叠比例r2越大，则第二导电结构22对第一导电结构21的第一侧表面21c的包覆尺寸越大。通过上述设置可以使得第二导电结构22对第一导电结构21的侧表面进行有效包覆，从而有效降低二者的接触电阻。

例如，第二导电层202与第一导电层201的材不同。例如，第二导电层202包括ITO/AG/ITO的叠层结构，第一导电层201包括TI/AL/TI的叠层结构。

例如，c/b大于0.15，d/e小于0.8。

例如，c/b小于0.19，d/e小于0.5。

例如，当该第二导电结构22配置为发光元件的像素电极（例如为阳极）时，由于该第二导电结构22的表面形成有发光材料，该发光材料的性能会受到该第二导电结构22表面平坦度的影响，该第二导电结构22的平坦度过低会降低发光元件的发光效率。在一定范围内使过孔V1与凹陷结构G1的交叠尺寸尽可能的小，可以有助于提高第二导电结构22的平坦度，从而提高显示基板的显示性能。

例如，如图2所示，在该第一截面内，凹陷结构G1的最大深度为i，该凹陷结构G1在该第一截面内的一个侧边与衬底基板的板面所成的夹角为j，该第二导电结构22与该第一导电结构21接触的部分在垂直于所述衬底基板方向上的尺寸为k。如图2所示，该凹陷结构G1在该第一截面内的形状为倒梯形。例如，该侧边为该凹陷结构G1靠近该突出部210一侧的侧边。

例如，d/e <0.0273*i*sin(j)/k。

例如，c/b<0.0102*i*sin(j)/k。

该第一侧表面21c被包覆的尺寸与凹陷结构G1深度、凹陷结构G1的底角正相关，与第二导电层202的厚度负相关，在一定范围内使d/e或c/b减小，可以使得过孔V1与凹陷结构G1的交叠减小，从而使得第二导结构22的向下的突出部220的尺寸减小，提高第二导电层22的平坦度。

例如，第一侧表面21c在垂直于衬底基板的方向上的尺寸为n，该第二侧表面部分在垂直于衬底基板100的方向上的尺寸为e。例如，0.1*(n/e)/sin(j)>(d/n)。

第一侧表面21c的尺寸相较于第二侧表面21d的尺寸的比值（n/e）越大，则需要覆盖的面积越大，即n/e 与d/n成正比；该凹陷结构G1的底角越大，则该凹陷结构G1的相应侧壁的坡度越大，水汽不容易存留在表面，越不需要覆盖，即sin(j)与d/n成反比。根据n/e和sin(j)的数值，调整d/n的数值，使得第一导电结构裸露的侧表面得到足够的保护，减少水汽的腐蚀，提高第一导电结构的工作寿命。

例如，0.08*(n/e)/sin(j)>d/n。

通过上述设置，可以使得第一侧表面21c被包覆的尺寸更小，从而提高第二导电结构22的平坦度。

在一个示例中， b=2.821um，c=0.599um，c/b=0.212，d=0.3339 um，e=0.5872 um，d/e=0.569。

在另一个示例中，b=2.816um，c=0.6465，c/b=0.2296， d=0.5603 um，e=0.8477，d/e=0.661 um。

图3为本公开另一些实施例提供的显示基板的示意图。如图3所示，第一绝缘层301还包括与凹陷结构G1间隔的凹陷结构G3（本公开第二凹陷结构的一个示例），该凹陷结构G2可以贯穿或者不贯穿该第一绝缘层301。例如，如图3所示，该凹陷结构G2可以是过孔；在另一些示例中，该凹陷结构G2还可以是凹槽。本公开对于该凹陷结构G2的具体结构不作限制。

如图3所示，例如，该第一导电结构21还包括凹陷结构G4。例如，该凹陷结构G4因该第一导电结构21覆盖该凹陷结构G3而形成，该第一导电结构21填充入该第凹陷结构G3而形成该凹陷结构G4。在垂直于衬底基板100的方向上，凹陷结构G3与凹陷结构G4至少部分重叠。

如图3所示，该第一导电结构21还包括位于其底表面21a和顶表面21b之间的第二侧表面21e，该第二侧表面21e与该第一侧表面21c相对。例如，该第二侧表面21e与该第一侧表面21c由该顶表面21b连接。

例如，该第二侧表面21e在衬底基板上的正投影与凹陷结构G3在衬底基板上的正投影至少部分重叠。该第一过孔V1还暴露第二侧表面21e的至少部分，该第二导电结构22还包覆该第一导电结构21的第二侧表面21e的至少部分。

该凹陷结构G1和凹陷结构G3分别位于该过孔V1的两侧，且均与该过孔V1在垂直于衬底基板的方向上至少部分重叠，使得第二绝缘层302下凹分别暴露出该第一侧表面21c和第二侧表面21e的一部分，也即该第一导电结构21在该过孔V1中呈向上凸起的形貌，该第二导电结构23与该第一导电结构的顶表面21b、第一侧表面21c和第二侧表面21e均接触，从而进一步提高了接触面积，降低了接触电阻并提高了屏蔽能力和保护能力。

例如，在图3所示的截面内，第一导电结构21的第一侧表面21c被第二导电结构22覆盖的部分的尺寸与其第二侧表面21e被该第二导电结构22覆盖的部分的尺寸不同。

例如，如图3所示，该过孔V1在衬底基板上的正投影与该凹陷结构G1在在衬底基板上的正投影的重叠面积和该过孔V1在衬底基板上的正投影与该凹陷结构G2在衬底基板上的正投影的重叠面积不同。

例如，如图3所示，在平行与衬底基板板面的参考方向F上，该过孔V1在衬底基板上的正投影与该凹陷结构G1在在衬底基板上的正投影的重叠尺寸c1和该过孔V1在衬底基板上的正投影与该凹陷结构G2在衬底基板上的正投影的重叠尺寸c2不同。

图4为本公开至少一实施例提供的显示基板的平面示意图，图2和图3所示的剖面结构例如可以为图4所示显示基板的剖面结构。

如图4所示，该显示基板20包括显示区110和显示区110外的非显示区103。例如，非显示区103位于显示区110的外围区域。该显示基板20包括位于显示区110中的多个子像素P。例如，该多个子像素成阵列排布，例如沿第一方向D1和第二方向D2排列多个像素行和多个像素列。该第一方向D1和第二方向D2不同，例如二者正交。例如，该像素行和像素列并不一定严格地沿直线延伸，也可以沿着曲线（例如折线）延伸，该曲线总体上分别沿着第一方向D1或第二方向D2延伸。

每个子像素包括驱动发光元件发光的像素电路，多个像素电路沿第一方向D1和第二方向D2排列为阵列。例如，子像素按照传统的RGB的方式构成像素单元以实现全彩显示，本公开对子像素的排列方式及其实现全彩显示的方式不作限制。

例如，如图4所示，该显示基板20还包括位于显示区110中的沿第一方向D1延伸的导线（例如栅线11）和沿第二方向D2延伸的多条导线（例如数据线12），该多条横向导线和多条纵向导线彼此交叉，在显示区110中定义出多个像素区，每个像素区中对应设置一个子像素100。图2中只是示意出了栅线11、数据线12以及子像100在显示基板中的大致的位置关系，具体可以根据实际需要进行设计。

该像素电路例如为2T1C（即两个晶体管和一个电容）像素电路、4T2C、5T1C、7T1C等nTmC（n、m为正整数）像素电路。并且不同的实施例中，该像素电路还可以进一步包括补偿子电路，该补偿子电路包括内部补偿子电路或外部补偿子电路，补偿子电路可以包括晶体管、电容等。例如，根据需要，该像素电路还可以进一步包括复位电路、发光控制子电路、检测电路等。例如，该显示基板还可以包括位于非显示区中的栅极驱动电路13和数据驱动电路14。该栅极驱动电路13通过栅线11与像素电路连接以提供各种扫描信号，该数据驱动电路14通过数据线12与像素电路连接以提供数据信号。图4中示出的栅极驱动电路13和数据驱动电路14，栅线11和数据线12在显示基板中的位置关系只是示例，实际的排布位置可以根据需要进行设计。

例如，显示基板20还可以包括控制电路（未示出）。例如，该控制电路配置为控制数据驱动电路14施加该数据信号，以及控制栅极驱动电路施加该扫描信号。该控制电路的一个示例为时序控制电路（T-con）。控制电路可以为各种形式，例如包括处理器和存储器，存储器包括可执行代码，处理器运行该可执行代码以执行上述检测方法。

例如，处理器可以是中央处理单元（CPU）或者具有数据处理能力和/或指令执行能力的其它形式的处理装置，例如可以包括微处理器、可编程逻辑控制器（PLC）等。

例如，存储装置可以包括一个或多个计算机程序产品，所述计算机程序产品可以包括各种形式的计算机可读存储介质，例如易失性存储器和/或非易失性存储器。易失性存储器例如可以包括随机存取存储器（RAM）和/或高速缓冲存储器（cache）等。非易失性存储器例如可以包括只读存储器（ROM）、硬盘、闪存等。在计算机可读存储介质上可以存储一个或多个计算机程序指令，处理器可以运行该程序指令期望的功能。在计算机可读存储介质中还可以存储各种应用程序和各种数据。

该像素电路可以包括驱动子电路、数据写入子电路、补偿子电路和存储子电路，根据需要还可以包括发光控制子电路、复位电路等。图5A示出了一种像素电路的示意图。

如图5A所示，该像素电路包括驱动子电路122、数据写入子电路126和补偿子电路128。

例如，该驱动子电路122包括控制端（也即控制电极）122a、第一端122b和第二端122c，且配置为与发光元件120连接并且配置为根据该控制电极上的电压控制用于驱动发光元件120的驱动电流。驱动子电路122的控制端122a和第一节点N1连接，驱动子电路122的第一端122b和第二节点N2连接，驱动子电路122的第二端122c和第三节点N3连接。

例如，数据写入子电路126与驱动子电路122连接并配置为响应于第一扫描信号将数据信号写入驱动子电路122的第一端122b。例如，如图5A所示，该数据电路126包括控制端126a、第一端126b和第二端126c，该控制端126a配置为接收第一扫描信号Ga1，第一端126b配置为接收数据信号Vd，第二端126c与驱动子电路122的第一端122b（也即第二节点N2）连接。该数据写入子电路126配置为响应于该第一扫描信号Ga1将该数据信号Vd写入驱动子电路122的第一端122b。例如，数据写入子电路126的第一端126b与数据线12连接以接收该数据信号Vd，控制端126a与作为扫描线的栅线11连接以接收该第一扫描信号Ga1。例如，在数据写入及补偿阶段，数据写入子电路126可以响应于第一扫描信号Ga1而开启，从而可以将数据信号写入驱动子电路122的第一端122b（第二节点N2），并将数据信号存储，以在例如发光阶段时可以根据该数据信号生成驱动发光元件120发光的驱动电流。

例如，补偿子电路128与驱动子电路122连接并配置为响应于第二扫描信号对驱动子电路122进行补偿，该第二扫描信号可以与第一扫描信号相同或者不同。例如，如图5A所示，该补偿子电路128包括控制端128a、第一端128b和第二端128c，补偿子电路128的控制端128a配置为接收第二扫描信号Ga2，补偿子电路128的第一端128b和第二端128c分别与驱动子电路122的第二端122c和控制端122a电连接，补偿子电路128配置为响应于该第二扫描信号Ga2对该驱动子电路122进行阈值补偿。

例如，该像素电路还包括存储子电路127、第一发光控制子电路123、第二发光控制子电路124及第一复位子电路125和第二复位子电路129。

例如，第一扫描信号Ga1可以与第二扫描信号Ga2相同。例如第一扫描信号Ga1可以与第二扫描信号Ga2连接到相同的信号输出端。例如，第一扫描信号Ga1可以与第二扫描信号Ga2通过相同的扫描线传输。

在另一些示例中，第一扫描信号Ga1也可以与第二扫描信号Ga2不同。例如，第一扫描信号Ga1可以与第二扫描信号Ga2连接到不同的信号输出端。例如，第一扫描信号Ga1可以与第二扫描信号Ga2分别通过不同的扫描线传输。

存储子电路127包括第一端（也称第一存储电极）127a和第二端（也称第二存储电极）127b，该存储子电路的第一端127a配置为接收第一电源电压VDD，存储子电路的第二端127b与驱动子电路的控制端122a电连接。例如，在数据写入及补偿阶段，补偿子电路128可以响应于该第二扫描信号Ga2而开启，从而可以将数据写入子电路126写入的数据信号存储在该存储子电路127中；同时，补偿子电路128可以将驱动子电路122的控制端122a和第二端122c电连接，从而可以使驱动子电路122的阈值电压的相关信息也相应地存储在该存储子电路中，从而例如在发光阶段可以利用存储的数据信号以及阈值电压对驱动子电路122进行控制，使得驱动子电路122的输出得到补偿。

例如，存储子电路127与驱动子电路122的控制端122a及第一电压端VDD电连接，配置为存储数据写入子电路126写入的数据信号。例如，在数据写入和补偿阶段，补偿子电路128可以响应于该第二扫描信号Ga2而开启，从而可以将数据写入子电路126写入的数据信号存储在该存储子电路127中。例如，同时在数据写入和补偿阶段，补偿子电路128可以将驱动子电路122的控制端122a和第二端122c电连接，从而可以使驱动子电路122的阈值电压的相关信息也相应地存储在该存储子电路中，从而例如在发光阶段可以利用存储的数据信号以及阈值电压对驱动子电路122进行控制，使得驱动子电路122的输出得到补偿。

例如，第一发光控制子电路123与驱动子电路122的第一端122b（第二节点N2）以及第一电压端VDD连接，且配置为响应于第一发光控制信号EM1将第一电压端VDD的第一电源电压施加至驱动子电路122的第一端122b。例如，如图5A所示，第一发光控制子电路123和第一发光控制端EM1、第一电压端VDD以及第二节点N2连接。

例如，第二发光控制子电路124和第二发光控制端EM2、发光元件120的第一端134以及驱动子电路122的第二端122c连接，且配置为响应于第二发光控制信号使得驱动电流可被施加至发光元件122。

例如，在发光阶段，第二发光控制子电路123响应于第二发光控制端EM2提供的第二发光控制信号EM2而开启，从而驱动子电路122可以通过第二发光控制子电路123与发光元件120电连接，从而驱动发光元件120在驱动电流控制下发光；而在非发光阶段，第二发光控制子电路123响应于第二发光控制信号EM2而截止，从而避免有电流流过发光元件120而使其发光，可以提高相应的显示装置的对比度。

又例如，在初始化阶段，第二发光控制子电路124也可以响应于第二发光控制信号而开启，从而可以结合复位电路以对驱动子电路122以及发光元件120进行复位操作。

例如，第二发光控制信号EM2可以与第一发光控制信号EM1相同，例如第二发光控制信号EM2可以与第一发光控制信号EM连接到相同的信号输出端，例如，第二发光控制信号EM2可以与第一发光控制信号EM通过相同的发光控制线传输。

在另一些示例中，第二发光控制信号EM2可以与第一发光控制信号EM1不同。例如，第二发光控制信号EM2可以与第一发光控制信号EM1分别连接到不同的信号输出端。例如，第二发光控制信号EM2可以与第一发光控制信号EM1分别通过不同的发光控制线传输。

例如，第一复位子电路125与第一复位电压端Vinit1以及驱动子电路122的控制端122a（第一节点N1）连接，且配置为响应于第一复位控制信号Rst1将第一复位电压Vinit1施加至驱动子电路122的控制端122a。

例如，第二复位子电路129与第二复位电压端Vinit2以及发光元件122的第一端122b（第四节点N4）连接，且配置为响应于第二复位控制信号Rst2将第二复位电压Vinit2施加至发光元件120的第一端134。例如，该第一复位电压Vinit1与该第二复位电压Vinit2可以是相同的电压信号或者不同的电压信号。例如，该第一复位电压端Vinit1和第二复位电压端Vinit2连接到同一个复位电压源端（例如位于非显示区）以接收相同的复位电压。

例如，第一复位子电路125和第二复位子电路129可以分别响应于第一复位控制信号Rst1和第二复位控制信号Rst2而开启，从而可以将分别将第二复位电压Vinit2施加至第一节点N1以及将第一复位电压Vinit1施加至发光元件120的第一端134，从而可以对驱动子电路122、补偿子电路128以及发光元件120进行复位操作，消除之前的发光阶段的影响。

例如，每行子像素的第二复位控制信号Rst2可以与该行子像素的第一扫描信号Ga1为相同的信号，二者可以通过同一栅线11传输。例如，每行子像素的第一复位控制信号Rst1可以与上一行子像素的第一扫描信号Ga1，二者可以通过同一栅线11传输。

例如，发光元件120包括第一端（也称作第一电极或像素电极）134和第二端（也称作第二电极）135，发光元件120的第一端134与第四节点连接，发光元件120的第二端135配置为与第二电压端VSS连接。例如，在一个示例中，如图5A所示，驱动子电路122的第二端122c可以通过第二发光控制子电路124连接至第四节点N4。本公开的实施例包括但不限于此情形。

需要注意的是，在本公开实施例的说明中，第一节点N1、第二节点N2、第三节点N3和第四节点N4并非一定表示实际存在的部件，而是表示电路图中相关电路连接的汇合点。

需要说明的是，在本公开的实施例的描述中，符号Vd既可以表示数据信号端又可以表示数据信号的电平，同样地，符号Ga1、Ga2既可以表示第一扫描信号、第二扫描信号，也可以表示第一扫描信号端和第二扫描信号端，Rst1、Rst2既可以表示复位控制端又可以表示复位控制信号，符号Vinit1、Vinit2既可以表示第一复位电压端和第二复位电压端又可以表示第一复位电压和第二复位电压，符号VDD既可以表示第一电压端又可以表示第一电源电压，符号VSS既可以表示第二电压端又可以表示第二电源电压。以下各实施例与此相同，不再赘述。

图5B为图5A所示的像素电路的一种具体实现示例的电路图。如图5B所示，该像素电路包括：第一至第七晶体管T1、T2、T3、T4、T5、T6、T7以及包括存储电容Cst。

例如，如图5B所示，驱动子电路122可以实现为第一晶体管T1（也即驱动晶体管）。第一晶体管T1的栅极作为驱动子电路122的控制端122a，和第一节点N1连接；第一晶体管T1的第一极作为驱动子电路122的第一端122b，和第二节点N2连接；第一晶体管T1的第二极作为驱动子电路122的第二端122c，和第三节点N3连接。

例如，如图5B所示，数据写入子电路126可以实现为第二晶体管T2。第二晶体管T2的栅极和第一扫描线（第一扫描信号端Ga1）连接以接收第一扫描信号，第二晶体管T2的第一极和数据线（数据信号端Vd）连接以接收数据信号，第二晶体管T2的第二极和驱动子电路122的第一端122b（第二节点N2）连接。

例如，如图5B所示，补偿子电路128可以实现为第三晶体管T3（也即补偿晶体管）。第三晶体管T3的栅极、第一极和第二极分别作为该补偿子电路的控制端128a、第一端128b和第二端128c。第三晶体管T3的栅极配置为和第二扫描线（第二扫描信号端Ga2）连接以接收第二扫描信号，第三晶体管T3的第一极和驱动子电路122的第二端122c（第三节点N3）连接，第三晶体管T3的第二极和驱动子电路122的控制端122a（第一节点N1）连接。

例如，如图5B所示，存储子电路127可以实现为存储电容Cst，该存储电容Cst包括第一电容电极Ca和第二电容电极Cb，该第一电容电极Ca和第一电压端VDD连接，该第二电容电极Cb和驱动子电路122的控制端122a连接。

例如，如图5B所示，第一发光控制子电路123可以实现为第四晶体管T4。第四晶体管T4的栅极和第一发光控制线（第一发光控制端EM1）连接以接收第一发光控制信号，第四晶体管T4的第一极和第一电压端VDD连接以接收第一电源电压，第四晶体管T4的第二极和驱动子电路122的第一端122b（第二节点N2）连接。

例如，发光元件120具体实现为发光二极管（LED），例如可以是有机发光二极管（OLED）、量子点发光二极管（QLED）或者无机发光二极管，例如可以是微型发光二极管（Micro LED）或者微型OLED。例如，发光元件120可以为顶发射结构、底发射结构或双面发射结。该发光元件120可以发红光、绿光、蓝光或白光等。本公开的实施例对发光元件的具体结构不作限制。

例如，该发光元件120包括第一电极134、第二电极135以及夹设于第一电极134和第二电极135之间的有机功能层，该有机功能层包括发光层，根据需要，该有机功能层还可以包括空穴注入层、空穴传输层、电子注入层、电子传输层等。

例如，发光元件120的第一电极134（也称像素电极，例如为阳极）和第四节点N4连接配置为通过第二发光控制子电路124连接到驱动子电路122的第二端122c，发光元件120的第二电极135（例如为阴极）配置为和第二电压端VSS连接以接收第二电源电压VSS，从驱动子电路122的第二端122c流入发光元件120的电路决定发光元件的亮度。例如第二电压端可以接地，即VSS可以为0V。例如，第二电压电源电压VSS可以为负电压。

例如，第二发光控制子电路124可以实现为第五晶体管T5。第五晶体管T5的栅极和第二发光控制线（第二发光控制端EM2）连接以接收第二发光控制信号，第五晶体管T5的第一极和驱动子电路122的第二端122c（第三节点N3）连接，第五晶体管T5的第二极和发光元件120的第一端134（第四节点N4）连接。

例如，第一复位子电路125可以实现为第六晶体管T6，第二复位子电路实现为第七晶体管T7。第六晶体管T6的栅极配置为和第一复位控制端Rst1连接以接收第一复位控制信号Rst1，第六晶体管T6的第一极和第一复位电压端Vinit1连接以接收第一复位电压Vinit1，第六晶体管T6的第二极配置为和第一节点N1连接。第七晶体管T7的栅极配置为和第二复位控制端Rst2连接以接收第二复位控制信号Rst2，第七晶体管T7的第一极和第二复位电压端Vinit2连接以接收第二复位电压Vinit2，第七晶体管T7的第二极配置为和第四节点N4连接。

需要说明的是，本公开的实施例中采用的晶体管均可以为薄膜晶体管或场效应晶体管或其他特性相同的开关器件，本公开的实施例中均以薄膜晶体管为例进行说明。这里采用的晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在结构上可以是没有区别的。在本公开的实施例中，为了区分晶体管除栅极之外的两极，直接描述了其中一极为第一极，另一极为第二极。

此外，按照晶体管的特性区分可以将晶体管分为N型和P型晶体管。当晶体管为P型晶体管时，开启电压为低电平电压（例如，0V、-5V、-10V或其他合适的电压），关闭电压为高电平电压（例如，5V、10V或其他合适的电压）；当晶体管为N型晶体管时，开启电压为高电平电压（例如，5V、10V或其他合适的电压），关闭电压为低电平电压（例如，0V、-5V、-10V或其他合适的电压）。例如，如图5B所示，该第一至第七晶体管T1-T7均为P型晶体管，例如为低温多晶硅薄膜晶体管。然而本公开实施例对晶体管的类型不作限制，当晶体管的类型发生改变时，相应地调整电路中的连接关系即可。

以下结合图5C所示的信号时序图，对图5B所示的像素电路的工作原理进行说明。如图5C所示，每一帧图像的显示过程包括三个阶段，分别为初始化阶段1、数据写入及补偿阶段2和发光阶段3。

如图5C所示，在本实施例中，第一扫描信号Ga1和第二扫描信号Ga2采用同一信号，第一发光控制信号EM1和第二发光控制信号EM2采用同一信号；且第二复位控制信号Rst2和第一扫描信号Ga1/第二扫描信号Ga2的波形相同，也即第二复位控制信号Rst2、第一扫描信号Ga1/第二扫描信号Ga2可以采用同一信号；本行子像素的第一复位信号Rst1与上一行子像素的第一扫描信号Ga1/第二扫描信号Ga2的波形相同，也即采用同一信号。然而，这并不作为对本公开的限制，在其它实施例中，可以采用不同的信号分别作为第一扫描信号Ga1、第二扫描信号Ga2、第一复位控制信号Rst1、第二复位控制信号Rst2，采用不同的信号分别作为第一发光控制信号EM1和第二发光控制信号EM2。

在初始化阶段1，输入第一复位控制信号Rst1以开启第六晶体管T6，将第一复位电压Vinit1施加至第一晶体管T1的栅极，从而对该第一节点N1复位。

在数据写入及补偿阶段2，输入第一扫描信号Ga1、第二扫描信号Ga2以及数据信号Vd，第二晶体管T2和第三晶体管T3开启，数据信号Vd由第二晶体管T2写入第二节点N2，并经过第一晶体管T1和第三晶体管T3对第一节点N1充电，直至第一节点N1的电位变化至Vd+Vth时第一晶体管T1截止，其中Vth为第一晶体管T1的阈值电压。该第一节点N1的电位存储于存储电容Cst中得以保持，也就是说将带有数据信号和阈值电压Vth的电压信息存储在了存储电容Cst中，以用于后续在发光阶段时，提供灰度显示数据和对第一晶体管T1自身的阈值电压进行补偿。

在数据写入及补偿阶段2，还可以输入第二复位控制信号Rst2以开启第七晶体管T7，将第二复位电压Vinit2施加至第四节点N4，从而对该第四节点N4复位。例如，对该第四节点N4的复位也可以在初始化阶段1进行，例如，第一复位控制信号Rst1和第二复位控制信号Rst2可以相同。本公开实施例对此不作限制。

在发光阶段3，输入第一发光控制信号EM1和第二发光控制信号EM2以开启第四晶体管T4、第五晶体管T5和第一晶体管T1，第五晶体管T5将驱动电流施加至OLED以使其发光。流经OLED的驱动电流I的值可以根据下述公式得出：

I=K (VGS - Vth)²=K [ (Vdata +Vth-VDD) - Vth ]²=K (Vdata - VDD)²，其中，K为第一晶体管的导电系数。

在上述公式中，Vth表示第一晶体管T1的阈值电压，VGS表示第一晶体管T1的栅极和源极（这里为第一极）之间的电压，K为与第一晶体管T1本身相关的一常数值。从上述I的计算公式可以看出，流经OLED的驱动电流I不再与第一晶体管T1的阈值电压Vth有关，由此可以实现对该像素电路的补偿，解决了驱动晶体管（在本公开的实施例中为第一晶体管T1）由于工艺制程及长时间的操作造成阈值电压漂移的问题，消除其对驱动电流I的影响，从而可以改善采用其的显示装置的显示效果。

以下以图5B所示像素电路为例、并结合图6A-6B、图7、图8A-图8C、图9A-9C和图10A对本公开至少一实施例提供的显示基板的结构进行示例性说明。

图6A为本公开至少一个实施例提供的显示基板20的示意图, 图6B为图6A沿剖面线A-A’的剖视图。需要说明的是，为了清楚起见，图6B省略了一些在剖面线处不存在直接电连接关系的结构；为了方便对照，图8B和9B中也示出了剖面线A-A’的位置。

如图6A所示，该显示基板20包括衬底基板100，多个子像素P位于该衬底基板100上。多个子像素P的像素电路布置为像素电路阵列，例如，该像素电路阵列的行方向为第一方向D1，列方向为第二方向D2。在一些实施例中，各子像素的像素电路可以具有完全相同的结构，即像素电路在行和列方向重复排列。

为了方便说明，图6A中示例性地示出了两行五列子像素。例如，如图6A所示，子像素的像素电路的排列规则与其上方的像素电极（也即发光元件的第一电极）的排列规则可以相同也可以不同，为了方便说明，这里子像素的排列的描述参照像素电路的排列规则，子像素的相对位置关系的描述参照该子像素的像素电路的相对位置，例如，相邻的子像素是指像素电路相邻的子像素。以下各实施例与此相同，不再赘述。

结合图6A-6B可知，半导体层102、绝缘层401、导电层501、绝缘层402、导电层502、绝缘层403、导电层503、绝缘层404、导电层504依次设置于衬底基板100上，从而形成如图6A所示的显示基板的结构。

图7对应于图6A示意出了半导体层102和导电层501，图8A和图8C示出了导电层502的图案，图8B在图7的基础上示出了该导电层502；图9A示出了导电层503，图9B在图8B的基础上示出了该导电层503；图10A示出了导电层504。

为了方便说明，在以下的描述中用Tng、Tns、Tnd、Tna分别表示第n晶体管Tn的栅极、第一极、第二极和沟道区，其中n为1-7。

需要说明的是，本公开中所称的“同层设置”是指两种（或两种以上）结构通过同一道沉积工艺形成并通过同一道构图工艺得以图案化而形成，而并不一定位于同一水平面；它们的材料可以相同或不同。本公开中的“一体的结构”是指两种（或两种以上）结构通过同一道沉积工艺形成并通过同一道构图工艺得以图案化而形成的彼此连接的结构，它们的材料可以相同或不同。

例如，如图7所示，该导电层501包括每个晶体管的栅极以及一些扫描线和控制线。该半导体层102包括第一到第七晶体管T1-T7的有源层T1a-T7a。如图7所示，该第一到第七晶体管T1-T7的有源层T1a-T7a彼此连接为一体的结构。例如，每一列子像素中的半导体层102为彼此连接的一体的结构，相邻两列子像素中的半导体层彼此间隔。

例如，如图7所示，该导电层501包括第一到第七晶体管T1-T7的栅极T1g-T7g。例如，该显示基板20采用自对准工艺，利用第一导电层201作为掩膜对该半导体层102进行导体化处理（例如掺杂处理），使得该半导体层102未被该第一导电层201覆盖的部分被导体化，从而各晶体管的有源层位于沟道区两侧的部分被导体化而形成分别该晶体管的第一极和第二极。

例如，如图7所示，第三晶体管T3和第六晶体管T6分别采用双栅结构，包括第一栅极和第二栅极，这样可以提高晶体管的栅控能力，降低漏电流。由于第三晶体管T3和第六晶体管T6都是与第一晶体管T1（也即驱动晶体管）的栅极（也即第一节点N1）直接连接的晶体管，因此，该第三晶体管T3和第六晶体管T6的稳定性直接影响着第一晶体管T1的栅极（N1节点）电压的稳定性。采用双栅结构提高第三晶体管T3和第六晶体管T6的栅控能力，有助于降低晶体管的漏电流从而有助于保持N1节点的电压，从而在补偿阶段，第一晶体管T1的阈值电压有助于得到充分补偿，进而提高发光阶段显示基板的显示均一性。

如图7所示，该第三晶体管T3包括第一栅极T3g1和第二栅极T3g2以及分别对应与该第一栅极g1和第二栅极T3g2的第一沟道区和第二沟道区，该第一沟道区和第二沟道区分别被第一栅极T3g1和第二栅极T3g2遮挡而未在图中示出。例如，该第一栅极T3g1位于控制该第三晶体管T3的扫描线220的主体部上，该第二栅极T3g2为从该扫描线220的主体部沿第二方向D2突出的突出部。该第三晶体管T3还包括位于该第一栅极T3g1和第二栅极T3g2的导电区T3c，该导电区T3c由该第一栅极T3g1和第二栅极T3g2之间被暴露的半导体层经导体化形成。该导电区T3c与该第三晶体管T3的第一极T3s被该第三晶体管T3的第一沟道区间隔，该导电区T3c与该第三晶体管T3的第二极T3d被该第三晶体管T3的第二沟道区间隔，该导电区T3c与该第三晶体管T3的第一沟道区、第二沟道区为一体的结构，例如均包括多晶硅材料。类似地，第六晶体管T6也包括位于第一栅极T6g1和第二栅极T2g之间的导电区T6c。

例如，该第一导电层201还包括彼此绝缘的多条扫描线210、多条复位控制线220和多条发光控制线230。这些信号线均可以作为图4所示的栅线11的示例。

扫描线210与对应一行子像素中的第二晶体管T2的栅极T2g电连接（或为一体的结构）以提供第一扫描信号Ga1，复位控制线220与对应一行子像素中的第六晶体管T6的栅极T6g电连接以提供第一复位控制信号Rst1，发光控制线230与对应一行子像素中的第四晶体管T4的的栅极T4g电连接以提供第一发光控制信号EM1。

例如，如图7所示，该扫描线210还与第三晶体管T3的栅极电连接以提供第二扫描信号Ga2，即第一扫描信号Ga1和第二扫描信号Ga2可以为同一信号；该发光控制线230还与第五晶体管T5的栅极T5g电连接以提供第二发光控制信号EM2，也即该第一发光控制信号EM1和第二发光控制信号EM2为同一信号。

例如，例如该第一栅极T3g1沿第一方向D1延伸，为扫描线210的一部分。该第二栅极T3g2沿第二方向D2延伸，为扫描线210沿第二方向D2延伸的延伸部。

例如，如图7所示，本行像素电路的第七晶体管T7的栅极与下一行像素电路（即按照扫描线的扫描顺序，在本行扫描线之后顺序开启的扫描线所在的像素电路行）所对应的复位控制线220电连接以接收第二复位控制信号Rst2。

例如，如图8A 所示，该导电层502包括第一电容电极Ca。该第一电容电极Ca在垂直于衬底基板100的方向上与第一晶体管T1的栅极T1g重叠从而形成存储电容Cst，也即该第一晶体管T1的栅极T1g充当该存储电容Cst的第二电容电极Cb。例如，该第一电容电极Ca包括开口222，该开口222暴露出该第一晶体管T1的栅极T1g的至少部分，以便于该栅极T1g与其它结构电连接。例如，位于同一像素行的子像素的第一电容电极Ca彼此连接为一体的结构。

例如，该导电层502还可以包括沿第一方向D1延伸的多条复位电压线240，该多条复位电压线240与多行子像素一一对应连接。该复位电压线240与对应一行子像素中的第六晶体管T6的第一极电连接以提供第一复位电压Vinit1。

例如，如图8B所示，本行子像素中的第七晶体管T7的第一极与下一行子像素所对应的的复位电压线240电连接以接收第二复位电压Vinit2。后文将结合图9B对此进行详细描述。

例如，如图8A-8B所示，该导电层502还可以包括屏蔽电极221。例如，该屏蔽电极221与第二晶体管T2的第一极T2s在垂直于衬底基板100的方向上重叠从而可以保护该第二晶体管T2的第一极T2s中的信号不受其它信号的干扰。由于该第二晶体管T2的第一极T2s配置为接收数据信号Vd，而该数据信号Vd决定了该子像素的显示灰阶，因此该屏蔽电极221提高了数据信号的稳定性，从而提高了显示性能。

例如，结合参考图8B和图6B，该屏蔽电极221还与第六晶体管T6的第二极T6d在垂直于衬底基板100的方向上至少部分重叠，以提高该第二极T6d上信号的稳定性，从而提高第六晶体管T6的稳定性，进一步稳定了第一晶体管T1的栅极电压。

例如，如图8B所示，该屏蔽电极221还延伸至相邻的子像素并与相邻的子像素中的第三晶体管T3的导电区T3c在垂直于衬底基板100的方向上至少部分重叠，以提高该导电区T3c中信号的稳定性，从而提高第三晶体管T3的稳定性，进一步稳定了第一晶体管T1的栅极电压。

例如，该屏蔽电极221和与之正对（重叠）的第二晶体管T2的第一极T2s及第六晶体管T6的第二极T6d形成稳定电容。该屏蔽电极221配置为加载固定电压，由于电容两端的压差不能突变，因此提高了第二晶体管T2的第一极T2s、第三晶体管T3的导电区T3c及第六晶体管T6的第二极T6d上电压的稳定性。例如，该屏蔽电极221与导电层503中的电源线250电连接以加载第一电源电压VDD。

例如，该屏蔽电极221为L形、V形或者T形，如图8A所示，该屏蔽电极221为L形，包括延伸方向不同的第一遮挡部221a和第二遮挡部221b。该第二遮挡部221b与第六晶体管T6的第二极T6d在垂直于衬底基板100的方向上至少部分重叠；该第一遮挡部221a分别与第二晶体管T2的第一极T2s以及相邻的子像素中的第三晶体管T3的导电区T3c在垂直于衬底基板100的方向上至少部分重叠从而对该导电区T3形成遮挡以提高晶体管的稳定性。例如，该第二遮挡部221b沿第二方向D2延伸，该第一遮挡部221a沿第一方向D1延伸。

图8C为导电层502的另一个示例的平面示意图。图8C所示实施例与图8A所示实施例的主要不同之处在于其屏蔽电极221为T形，该第二遮挡部221b向下延伸至第一电容电极Ca并与第一电容电极Ca连接为一体的结构。所述第一遮挡部与第二遮挡部连接的位置位于所述第二遮挡部在第二方向的中间位置。

由于第一电容电极Ca配置为与电源线250电连接，上述设置使得屏蔽电极221通过同层的第一电容电极Ca连接到电源线250，从而避免了过孔341的设置，简化了设计。

例如，如图9A-9B所示，导电层503包括沿第二方向D2延伸的多条电源线250，该多条电源线250与第一电压端VDD连接以传输第一电源电压VDD。例如，该多条电源线250与多列子像素一一对应电连接以提供第一电源电压VDD。该电源线250通过过孔342与所对应的一列子像素中的第一电容电极Ca电连接，通过过孔343与第四晶体管T4的第一极T4s电连接。例如，该电源线250还通过过孔341与屏蔽电极221电连接，从而使得屏蔽电极221具有固定电位，提高了该屏蔽电极的屏蔽能力。例如，该过孔342和过孔341均贯穿第三绝缘层303，该过孔343贯穿绝缘层401、绝缘层402和绝缘层403。

例如，该导电层503还包括沿第二方向D2延伸的多条数据线12。例如，该多条数据线12与多列子像素一一对应电连接以提供数据信号Vd。例如，该数据线12与所对应的一列子像素中的第二晶体管T2的第一极T2s通过过孔346电连接以提供该数据信号。例如，该过孔346贯穿绝缘层401、绝缘层402和绝缘层403。

例如，结合图6A-6B、图9A-9B所示，该导电层503还包括连接电极231，该连接电极231的一端通过第一电容电极Ca中的开口222以及绝缘层中的过孔344与该第一晶体管T1的栅极T1g，即第二电容电极Cb电连接，另一端通过过孔345与该第三晶体管T3的第二极T3d电连接，从而将该第二电容电极Cb与该第三晶体管T3的第二极T3d电连接。例如，该过孔344贯穿绝缘层402和绝缘层403。例如，该过孔345贯穿绝缘层401、绝缘层402和绝缘层403。

例如，结合图6A-6B、图9A-9B所示，该导电层503还包括连接电极232，该连接电极232通过过孔349与第五晶体管T5的第二极T5d电连接，并用于将该第五晶体管T5的第二极T5d通过过孔350与发光元件的像素电极134电连接。例如，该过孔349贯穿绝缘层401、绝缘层402和绝缘层403。

例如，如图9A-9B所示，该导电层503还包括连接电极233，该连接电极233的一端通过过孔348与复位电压线240电连接，另一端通过过孔347与第六晶体管T6的第一极T6s电连接，使得该第六晶体管T6的第一极T6s可以从该复位电压线240接收第一复位电压Vinit1。例如，该过孔348贯穿绝缘层403。例如该过孔347贯穿绝缘层401、绝缘层402和绝缘层403。

在另一些示例中，如图9C所示，半导体层102包括连接部104，该连接部104经导体化后成为导体，连接部将复位电压线240（本公开第一复位电压线的一个示例）与子像素中的复位晶体管（也即第六晶体管T6）的第一极T6s电连接。这种设置可以免去连接电极232和过孔347的设置，从而简化设计。

例如，所述连接部在所述衬底基板上的正投影与复位电压线240在衬底基板上的正投影以及该复位晶体管的第一极T6s在衬底基板的正投影均交叠。

例如，如图9B-9C所示，上一行子像素中的第七晶体管T7的第一极与本行子像素中的第六晶体管T6的第一极电连接，并与本行子像素所对应的复位电压线240（也即图9B中最上方的那条复位电压线240）电连接以接收第二复位电压Vinit2，本行子像素中的第七晶体管T7的第一极与下一行子像素中的第六晶体管T6的第一极电连接，并与下一行子像素所对应的复位电压线240（也即图9B中间的那条复位电压线240）电连接以接收第二复位电压Vinit2。

如图9A-9B所示，该导电层503还包括沿第二方向D2延伸的多条复位电压线260。如图9B所示，每条复位电压线260通过过孔351与导电层502中的复位电压线240电连接，从而形成横纵交织的网状导电结构，该网状导电结构可以降低电阻，从而降低电压降，有助于降复位电压均一地传递到基板上的各个子像素。

例如，如图9B所示，每两条相邻的复位电压线260之间间隔两列子像素，也即该复位电压线260与子像素列并非一一对应设置，这样可以降低布线密度。例如，在相邻两列子像素之间的一组信号线中，该复位电压线260和电源线250分别与数据线12直接相邻，并分别位于该数据线12的两侧，复位电压线260位于该数据线12远离与该数据线12电连接的子像素列的一侧。

结合图6A-6B和图10A所示，导电层504包括发光元件的第一电极（也即像素电极）134。各子像素的发光元件的第一电极134通过过孔350与该子像素中的连接电极232电连接，从而通过该连接电极233与第五晶体管T5的第二极T5d电连接。该过孔350例如贯穿绝缘层504。图10A中用圆形示意性地示出了该第一电极134中与过孔350接触的接触区。

例如，参考图6A-6B，该显示基板20还可以包括位于发光元件的第一电极上的像素界定层405。像素界定层405中形成开口暴露出像素电极134的至少部分从而界定显示基板各个子像素的像素开口区（即有效发光区）600。发光元件120的有机功能层136至少形成于该开口内，第二电极135形成于有机功能层136上从而形成该发光元件120。例如，该第二电极135为公共电极，整面布置于该显示基板20中。例如第一电极134为发光元件的阳极，第二电极135为发光元件的阴极。图10A中用矩形示意性地示出了各子像素的像素开口区600，然而这并不作为对本公开的限制。

如图10A所示，该导电层504还可以包括沿第一方向D1延伸的多条复位电压线270，该复位电压线270例如为折线结构，例如为沿第一方向D1延伸的Z状，这是为了与第一电极134的形状相匹配从而便于布线。

例如，该复位电压线270与复位电压线260和/或复位电压线240并联，进一步降低复位电压线的电阻从而降低复位电压线上的电压降。例如，该复位电压线270与复位电压线260和/或复位电压线240在非显示区电连接。该复位电压线270不是必须的。

需要说明的是，本公开实施例提供的显示基板的发光元件的第一电极的分布并不限于图10A所示的情形，而同样适用于其它的像素电极的分布。图10B为本公开另一些实施例提供的发光元件的第一电极134的分布图，图10C示出了该第一电极与下方像素电路的连接关系。

如图10B所示，每四个第一电极134构成一个电极组，该电极组中的四个第一电极134分别对应1个蓝像素、1个红像素和2个绿像素，该2个绿像素在第一方向上相对设置，该蓝像素和红像素在第二方向上相对设置。例如，如图10B所示，红像素的过孔350与对应的过孔349在垂直于衬底基板的方向不重叠。

该2个绿像素具有相同的形状和面积，并且蓝像素、绿像素和红像素的面积各不相同。例如，效率最低的蓝色子像素的面积最大，效率最高的红色子像素面积最小，以实现更好的色彩强度和图像清晰度。

例如，各导电层的材料可以包括金（Au）、银（Ag）、铜（Cu）、铝（Al）、钼（Mo）、镁（Mg）、钨（W）以及以上金属组合而成的合金材料；或者导电金属氧化物材料，例如氧化铟锡（ITO）、氧化铟锌（IZO）、氧化锌（ZnO）、氧化锌铝（AZO）等；或者多层金属的叠层结构；或者金属与导电金属氧化物的叠层结构。

例如，导电层504包括TI/AL/TI的叠层结构。

例如，导电层505的材料为透明导电材料，例如为金属氧化物材料，例如氧化铟锡（ITO）、氧化铟锌（IZO）、氧化锌（ZnO）、氧化锌铝（AZO）等。例如，导电层505包括ITO/AG/ITO的叠层结构。

例如，该发光元件120为顶发射结构，第一电极（即像素电极）134具有反射性而第二电极135具有透射性或半透射性。例如，第一电极134为阳极，第二电极135为阴极。例如，第一电极134为ITO/Ag/ITO叠层结构, 透明导电材料ITO为高功函数的材料，与发光材料直接接触可以提高空穴注入率；金属材料Ag有助于提高第一电极的反射率。例如；第二电极135为低功函数的材料以充当阴极，例如为半透射的金属或金属合金材料，例如为Ag/Mg合金材料。

例如，各绝缘层的材料例如为无机绝缘层，例如氧化硅、氮化硅、氮氧化硅等硅的氧化物、硅的氮化物或硅的氮氧化物，或者氧化铝、氮化钛等包括金属氮氧化物绝缘材料。

例如，像素界定层405的材料为有机材料，例如为聚酰亚胺（PI）、丙烯酸酯、环氧树脂、聚甲基丙烯酸甲酯（PMMA）等有机绝缘材料。

例如，衬底基板100可以为刚性基板，例如玻璃基板、硅基板等，也可以由具有优良的耐热性和耐久性的柔性材料形成，例如聚酰亚胺（PI）、聚碳酸酯(PC)、聚乙烯对苯二甲酸乙二醇酯（PET）、聚乙烯、聚丙烯酸酯、多芳基化合物、聚醚酰亚胺、聚醚砜、聚乙二醇对苯二甲酸酯(PET)、聚乙烯(PE)、聚丙烯(PP)、聚砜(PSF)、聚甲基丙烯酸甲酯(PMMA)、三醋酸纤维素(TAC)、环烯烃聚合物(COP)和环烯烃共聚物(COC)等。

例如，该半导体层102的材料包括但不限于硅基材料（非晶硅a-Si，多晶硅p-Si等）、金属氧化物半导体（IGZO，ZnO，AZO，IZTO等）以及有机物材料（六噻吩，聚噻吩等）。

例如，该显示基板20包括图2所示的结构，在本实施例中，以将图2所示的连接结构设置在第一电极134与连接电极232的连接处为例进行示例性说明，然而这并不作为对本公开的限制。

结合参考图6A-6B，该连接电极232（本公开第一导电结构的一个示例）包括靠近衬底基板的底表面232a、远离衬底基板的顶表面232b以及位于该底表面232a和顶表面232b之间的第一侧表面232c。连接电极232通过过孔350（本公开第一过孔的一个示例）与发光元件的第一电极314（本公开第二导电结构的一个示例）电连接。过孔350与过孔349（本公开第一凹陷结构的一个示例）在垂直于衬底基板的方向上至少部分重叠，使得绝缘层404（本公开第二绝缘层的一个示例）向下凹陷，过孔350暴露该连接电极232的第一侧表面232c的至少部分，并使得发光元件的第一电极314向下凹陷并包括突出部314a（本公开第一突出部的一个示例），该突出部314a与该第一侧表面232c的至少部分接触，覆盖该第一侧表面232c被该过孔350暴露的部分。

如图6A-6B所示，该连接电极232以及该第一电极134与该连接电极232直接接触的部分均位于两侧的信号线之间。

如图6A-6B所示，该突出部314a位于所述的子像素所在的像素列（本公开第一像素列的一个示例）两侧的信号线之间，也即位于左侧的第一信号线和右侧的第二信号线之间，该第一信号线例如为与该子像素连接的数据线12或电源线250，该第二信号线例如为右侧的复位电压线260、数据线12或电源线250，该右侧的数据线12和电源线250和与该像素列相邻的像素列（本公开第二像素列的一个示例）连接；也即该突出部314a在衬底基板100上的正投影位于该第一信号线与在该衬底基板上的正投影与该第二信号线在该衬底基板上的正投影之间。

如图6A所示，该第一像素列的发光元件的第一电极134在衬底基板上的正投影分别与其左侧的电源线250在衬底基板上的正投影及其右侧的数据线12在衬底基板上的正投影至少部分重叠。

如图6B所示，所述第一像素列的发光元件靠近所述衬底基板一侧的电极在所述衬底基板上的正投影分别与所述第一信号线在所述衬底基板上的正投影及所述第二信号线在所述衬底基板上的正投影分别至少部分重叠。

通过将第一电极134的突出部134a设置为与连接电极232的第一侧表面232c接触，不仅提高了第一电极134与连接电极232的接触面积，降低了二者的接触电阻，还有效提高了该第一电极134的纵向截面积，同时将该突出部134a设置在第一信号线与第二信号线之间，还可以降低第一信号线与第二信号线之间的互相干扰。例如，由于数据线中传输的为高频信号，容易对其它信号线中的信号造成干扰。例如，该突出部134a可以降低一侧的数据线12对另一侧的信号线（如数据线、电源线、复位电压线等）中信号的干扰。

参照图2和图6A-6B，图2所示的结构可以看作显示基板20沿剖面线A-A’的剖面结构的一部分，也即图6B中用虚线圈出的结构，图6B中的连连接电极232、第一电极134、突出部134a、过孔350、过孔349可以分别看作图2中的第一导电结构21、第二导电结构22、突出部220、过孔V1以及凹陷结构G1。对于图2的描述同样适用于图6B，此处不再赘述。

例如，如图6A-6B所示，该连接电极232包括朝向过孔349的突出部232t，该突出部232t在衬底基板上的正投影位于过孔349在衬底基板上的正投影内。

如图6A所示，该突出部134a在衬底基板上的正投影与左侧的电源线250（本公开第一信号线的一个示例）衬底基板上的正投影在参考方向F（例如为第一方向D1）上的距离为l，该参考方向F与衬底基板的板面平行，例如与第一方向D1平行。例如，测量的时候可以取该突出部134a的最低点进行测量。右侧的数据线12（本公开第二信号线的一个示例）在衬底基板上的正投影与该电源线250在衬底基板上的正投影在该第参考方向F上的距离为m。

在图6B所示的截面内，该连接电极232位于绝缘层403的远离衬底基板一侧的部分在垂直于衬底基板的方向上的尺寸为e，该第一侧表面232c被该突出部134a包覆的部分在垂直于衬底基板的方向上的尺寸为d。例如，l/m>0.9(d/e)。例如，l/m>1.2*(d/e)。

突出部134a相对于电源线250的距离越远，则屏蔽右侧数据线12对该左侧电源线250的效果越差，则需要更多地对该第一侧表面232c进行覆盖。通过上述设置，可以保证该突出部134a可以较好地屏蔽数据线12对电源线250上信号的干扰。

例如，如图6A-6B所示，多个像素开口区600在衬底基板上的正投影与与突出部134a在衬底基板上的正投影分离，也即不重叠，从而避免了突出部134a的设置引起有效发光区（也即像素开口区）中发光材料的不平坦而导致的色偏等显示不良现象。

图11为本公开另一些实施例提供的显示基板的示意图，图中示出了导电层504以及过孔349、过孔350在衬底基板上的正投影，图中示意性地用空心圆示出了过孔350、用实心圆示出了过孔349。

如图11所示，绝缘层403包括多个过孔349，该多个过孔349与多个子像素一一对应，该多个过孔349沿第一方向D1和第二方向D2排列为多个过孔行和多个过孔列。绝缘层404包括多个过孔350，该多个过孔350与多个子像素一一对应，并与多个过孔349一一对应设置。多个过孔349沿第一方向D1和第二方向D2排列为多个过孔行和多个过孔列。

例如，在每个子像素中过孔349和过孔350的重叠情形不同。如图11所示，子像素P1所在像素列中，过孔349和过孔350在衬底基板上的正投影不重叠，因此不能形成图2或图6B所示的结构。

例如，对于每行子像素，每隔1个子像素存在3个连续相邻的子像素具有如图2或图6B所示的结构；也即对于每行过孔350，每隔一个过孔350则存在3个连续的过孔350，该3个过孔350的每个与对应的过孔349在垂直于衬底基板的方向上重叠，并形成如图2或图6B所示的结构；该1个过孔350与对应的过孔349在垂直于衬底基板的方向不重叠。例如，该1个过孔对应于红色像素。

例如，多列子像素包括一个像素列，该第像素列中的每个子像素均具有如图2或图6B所示的结构（如图11所示的第1、3、4、5列子像素），或者每隔1个子像素存在1个子像素具有如图2或图6B所示的结构；也即存在一个过孔350列，每个过孔350与对应的过孔349在垂直于衬底基板的方向上重叠，并形成如图2或图6B所示的结构；或者每隔1个过孔350，存在1个过孔350与对应的过孔349在垂直于衬底基板的方向上重叠，并形成如图2或图6B所示的结构。

图12A-12C为本公开另一些实施例提供的显示基板的示意图，图中示出了导电层504、像素界定层405以及过孔349、过孔350在衬底基板上的正投影，图中示意性地用空心圆示出了过孔350、用实心圆示出了过孔349。

该像素界定层405包括多个像素开口区600以及非开口区，例如，该像素界定层405在非开口区又形成了多个间隔的凸起部405a，也即像素界定层405具有不均一的厚度。凸起部405a可以在蒸镀的时候对掩膜板起到支撑作用。在一些示例中，该凸起部也称作隔垫物（spacer）。

如图12A-12C所示，例如，该凸起部为锥状，图12A-12C中示意性地分别用空心椭圆和实心椭圆示出了该凸起部405a的底部和顶部在衬底基板上的正投影。

例如，过孔350在衬底基板上的正投影与像素界定层的最大厚度的部分在所述衬底基板上的正投影（也即该凸起部405a的顶部的正投影）分离，也即不重叠。这种设置可以避免过孔350的设置造成该凸起部405a的顶部的不平坦对其支撑功能造成的不利影响。例如，凸起部405a的不平坦可能导致掩膜板倾斜，从而影响蒸镀形成的有机功能层（包括发光层）的不平。

如图12A-12C所示，该凸起部405a可以有不同的设置密度。例如，1个像素开口区600的周边可以设置1个（如图12A所示）、2个（如图12B所示）或3个（如图12C所示）凸起部405a。可以根据第一电极134之间的空隙确定凸起部的设置密度，密度较大可以提高对掩膜板的支撑稳定性。

如图12C所示，像素开口区600的周边设置有3个凸起部405a，分别是第一凸起部405a1、第二凸起部405a2和第三凸起部405a3，该第一凸起部405a1、第二凸起部405a2和第三凸起部405a3围绕该像素开口区600设置，且在衬底基板上的正投影的中心的连线构成一个三角形。

例如，如图12C所示，该第一凸起部405a1位于相邻的四个像素开口区600之间，第二凸起部405a2和第三凸起部405a3分别位于相邻的两个像素开口区之间。例如，第一凸起部405a1在衬底基板上的正投影的面积分别大于第二凸起部405a2在衬底基板上的正投影的面积以及第三凸起部405a3在衬底基板上的正投影的面积。

例如，如图9D所示，该显示基板还包括虚拟区（dummy area），如图9D中左起第一列子像素，该虚拟区中像素结构的设置与显示区的设置基本一致，主要区别在于虚拟区中并不设置有发光元件，也并不存在第一电极134（即第二导电结构），也即在该列子像素中，第一导电结构在所述衬底基板上的正投影与第二导电层在所述衬底基板上的正投影分离。该虚拟区的设置是为了提高工艺的均一性。

如图9D所示，虚拟区中连接电极232（即第一导电结构）的设置方式与有效显示区中相同，该连接电极232的连接方式也与有效显示区中相同，这里不再赘述。

例如，在这种情形，虚拟区中的子像素列（本公开第三像素列的一个示例，图9D中左起第一列子像素）所对应连接的数据线（本公开第三信号线的一个示例）和电源线（本公开第四信号线的一个示例）彼此电连接，也即该两条信号线中提供相同的信号，例如为电源电压信号，且位于该像素列的同一侧。由于虚拟区并不存在信号彼此干扰的问题，也无需设置该第一电极134的突起部进行屏蔽。

以下以图5B所示像素电路为例、并结合图13A-13B、图14、图15、图16A-16C、图17A-17B、图18A-18C及图19A-19C对本公开另一些实施例提供的显示基板的结构进行示例性说明。

图13A为本公开另一些实施例提供的显示基板20的示意图, 图13B为图13A沿剖面线B-B’的剖视图。需要说明的是，为了清楚起见，图13B省略了一些在剖面线处不存在直接电连接关系的结构。

如图13A所示，该显示基板20包括衬底基板100，多个子像素位于该衬底基板100上。多个子像素P的像素电路布置为像素电路阵列，例如，该像素电路阵列的行方向为第一方向D1，列方向为第二方向D2。在一些实施例中，各子像素的像素电路可以具有完全相同的结构，即像素电路在行和列方向重复排列。

为了方便说明，图13A中示例性地示出了四列子像素。例如，如图13A所示，子像素的像素电路的排列规则与其上方的像素电极（也即发光元件的第一电极）的排列规则可以相同也可以不同，为了方便说明，这里子像素的排列的描述参照像素电路的排列规则，子像素的相对位置关系的描述参照该子像素的像素电路的相对位置，例如，相邻的子像素是指像素电路相邻的子像素。以下各实施例与此相同，不再赘述。

例如，如图13A-13B，该显示基板20包括依次层叠设置于衬底基板100上的半导体层105、绝缘层601、导电层711、绝缘层602、导电层712、绝缘层603、半导体层106、绝缘层604、导电层713、绝缘层605、导电层714、绝缘层606、导电层715、绝缘层607及导电层716。

图14对应于图13A示意出了半导体层105和导电层711，图15在图14的基础上示出了导电层712的图案，图16A在图15的基础上示出了半导体层106和导电层713的图案；图17A示出了导电层714，图17B在图16A的基础上示出了该导电层714；图18A示出了导电层715，图18B在图17B的基础上示出了该导电层715。

为了方便说明，在以下的描述中用Tng、Tns、Tnd、Tna分别表示第n晶体管Tn的栅极、第一极、第二极和沟道区，其中n为1-7。

需要说明的是，本公开中所称的“同层设置”是指两种（或两种以上）结构通过同一道沉积工艺形成并通过同一道构图工艺得以图案化而形成，而并不一定位于同一水平面；它们的材料可以相同或不同。本公开中的“一体的结构”是指两种（或两种以上）结构通过同一道沉积工艺形成并通过同一道构图工艺得以图案化而形成的彼此连接的结构，它们的材料可以相同或不同。

例如，如图14所示，该导电层711包括第一晶体管T1、第二晶体管T2、第四晶体管T4、第五晶体管T5、第七晶体管T7的沟道区（T1a、T2a、T4a、T5a、T7a）以及第一极（T1s、T2s、T4s、T5s、T7s）、第二极（T1d、T2d、T4d、T5d、T7d）。

例如，该显示基板20采用自对准工艺，利用导电层711作为掩膜对该半导体层105进行导体化处理（例如掺杂处理），使得该半导体层105未被该导电层711覆盖的部分被导体化，从而半导体层位于各晶体管的沟道区两侧的部分被导体化而形成分别该晶体管的第一极和第二极。例如，半导体层105的材料为低温多晶硅材料。

例如，如图14所示，该导电层711还包括彼此绝缘的扫描线710、复位控制线720和发光控制线730。这些信号线均可以作为图4所示的栅线11的示例。

扫描线710与对应一行子像素中的第二晶体管T2的栅极T2g电连接（或为一体的结构）以提供第一扫描信号Ga1，复位控制线720与对应一行子像素中的第六晶体管T6的栅极T6g电连接以提供第一复位控制信号Rst1，发光控制线730与对应一行子像素中的第四晶体管T4的栅极T4g电连接以提供第一发光控制信号EM1。例如，本行子像素的扫描线710可以作为下一行子像素的复位控制线720。

例如，如图14所示，该发光控制线730还与第五晶体管T5的栅极T5g电连接以提供第二发光控制信号EM2，也即该第一发光控制信号EM1和第二发光控制信号EM2为同一信号。

例如，如图15 所示，该导电层712包括第一电容电极Ca。该第一电容电极Ca在垂直于衬底基板100的方向上与第一晶体管T1的栅极T1g重叠从而形成存储电容Cst，也即该第一晶体管T1的栅极T1g充当该存储电容Cst的第二电容电极Cb。例如，该第一电容电极Ca包括开口722，该开口722暴露出该第一晶体管T1的栅极T1g的至少部分，以便于该栅极T1g与其它结构电连接。例如，位于同一像素行的子像素的第一电容电极Ca彼此连接为一体的结构。

如图15所示，在第一方向D1上相邻的子像素中的开口722的大小不一致，例如，具有较大开口722的子像素为绿像素，具有较小开口722的子像素为红像素或蓝像素。

绿像素与红、蓝像素的起亮电压与数据信号均不同，需要调整绿像素的驱动电路提高该绿像素的充电速度，从而提高显示的均一性。通过设置较大开口722可以降低第一电容电极Ca的面积，使得绿像素具有较小的电容存储Cst，从而提高充电速度。在另一些实施例中，还可以通过其它方式降低绿像素的存储电容，例如降低第二电容电极Cb面积、调节该驱动晶体管的宽长比等。

例如，该导电层712还可以包括沿第一方向D1延伸的第一辅助控制线721、第二辅助控制线725、复位电压线723、724，后文将结合图16A和图17A-17B对此进行具体说明。

如图16A所示，半导体层106包括第三晶体管T3和第六晶体管T6的沟道区（T3a、T6a）、第三晶体管T3和第六晶体管T6的第一极（T3s、T6s）、第三晶体管T3和第六晶体管T6的第二极（T3d、T6d）。导电层713包括沿第一方向D1延伸的扫描线740和复位控制线750。

例如，半导体层106的材料为氧化物半导体，例如为IGZO，ZnO，AZO，IZTO等材料。

氧化物薄膜晶体管具有漏电流小的优点。由于第三晶体管T3和第六晶体管T6都是与第一晶体管T1（也即驱动晶体管）的栅极直接连接的晶体管，因此，该第三晶体管T3和第六晶体管T6的稳定性直接影响着第一晶体管T1的栅极（N1节点）电压的稳定性。将第三晶体管T3和第六晶体管采用N型的金属氧化物薄膜晶体管，有助于降低晶体管的漏电流从而有助于保持N1节点的电压，从而在补偿阶段，第一晶体管T1的阈值电压有助于得到充分补偿，进而提高发光阶段显示基板的显示均一性。

例如，该显示基板20采用自对准工艺，利用导电层713作为掩膜对该半导体层106进行导体化处理（例如掺杂处理），使得该半导体层106未被该导电层713覆盖的部分被导体化，从而半导体层106位于第三晶体管T3和第六晶体管T6的沟道区两侧的部分被导体化而形成分别该第三晶体管T3和第六晶体管T6的第一极和第二极。

例如，结合参考图13A-13B和图16A，在垂直于衬底基板的方向上，扫描线740与第一辅助控制线721至少部分重叠；例如，该第三晶体管T3的位于该扫描线740下方的沟道区T3a在衬底基板上的正投影位于该第一辅助控制线721在衬底基板上的正投影内。

如此，该第一辅助控制线721可以作为遮光层，防止光线从该第三晶体管T3的沟道区背面入射至该沟道区从而对第三晶体管T3的特性造成不良的影响。例如，氧化物半导体材料对于光线比较敏感，当该第三晶体管T3采用该氧化物半导体材料作为沟道区，光线入射至该沟道区容易引起第三晶体管T3的阈值漂移。通过设置该第一辅助控制线721可以提高该第三晶体管T3的稳定性，进一步稳定了第一晶体管T1的栅极电压。

例如，该扫描线740与第一辅助控制线721配置为接收相同的扫描信号，从而该第三晶体管T3形成双面栅极结构，从而提高了第三晶体管T3的栅控能力，进一步稳定了第一晶体管T1的栅极电压。

例如，结合参考图13A-13B和图16A，在垂直于衬底基板的方向上，该复位控制线750与至少部分重叠；例如，该第六晶体管T6的位于该复位控制线750下方的沟道区T6a在衬底基板上的正投影位于该第二辅助控制线725在衬底基板上的正投影内。

如此，该第二辅助控制线725可以作为遮光层，防止光线从该第六晶体管T6的沟道区背面入射至该沟道区从而对第六晶体管T6的特性造成不良的影响。例如，氧化物半导体材料对于光线比较敏感，当该第六晶体管T6采用该氧化物半导体材料作为沟道区，光线入射至该沟道区容易引起第六晶体管T6的阈值漂移。通过设置该第二辅助控制线725可以提高该第六晶体管T6的稳定性，进一步稳定了第一晶体管T1的栅极电压。

例如，该复位控制线750与第二辅助控制线725配置为接收相同的扫描信号，从而该第六晶体管T6形成双面栅极结构，从而提高了第六晶体管T6的栅控能力，进一步稳定了第一晶体管T1的栅极电压。

在另一些示例中，第七晶体管T7的有源层也可以设置在半导体层106中，例如采用氧化物半导体材料。由于第一晶体管T7直接与发光元件120的第一电极134电连接，通过这种设置可以降低第七晶体管T7的漏电流，提高第一电极134电位的稳定性，从而提高发光的稳定性。

如图16B所示，在这种情形，该导电层712还包括辅助控制线810（本公开第一复位控制线的一个示例），该导电层713还包括复位控制线820（本公开第二复位控制线的一个示例），该复位控制线820和辅助控制线810配置为对第七晶体管T7提供栅压控制。例如，该复位控制线820与辅助控制线810配置为接收相同的扫描信号，从而该第七晶体管T7形成双面栅极结构，从而提高了第七晶体管T7的栅控能力，进一步稳定了第一电极134的电压。

在垂直于衬底基板的方向上，复位控制线820与辅助控制线810至少部分重叠；例如，该第七晶体管T7的位于该复位控制线820下方的沟道区在衬底基板上的正投影位于该辅助控制线810在衬底基板上的正投影内。

在这种情形，第七晶体管T7的连接方式需要进行适应性调整。例如，第七晶体管T7的第二极T7d与第五晶体管T5的第二极T5d不再在半导体层105中直接电连接，而需要通过过孔进行电连接，此处不再赘述。

图16C示出了本公开又一些示例提供的显示基板的示意图，如图16C所示，该显示基板还包括位于半导体层105靠近衬底基板100一侧的遮光层LS，该遮光层LS用于遮挡晶体管的沟道区，从而防止光线（例如从背面或者侧面）入射至沟道区引起的晶体管的阈值漂移。例如，该遮光层LS包括第一遮光图案LS1，该第一遮光图案LS1与第一晶体管的沟道区T1a对应设置，该沟道区T1a在衬底基板上的正投影落入该第一遮光图案LS1内，从而对第一晶体管的沟道区进行遮挡，提高第一节点N1的稳定性。

例如，该遮光层LS还可以包括第二遮光图案LS2，该第二遮光图案LS2与第三晶体管T3和第六晶体管T6的沟道区对应设置，该第三晶体管T3和第六晶体管T6的沟道区在衬底基板上的正投影落入该第二遮光图案LS2内，从而对第三晶体管T3和第六晶体管T6的沟道区进行遮挡，有效降低了第三晶体管T3和第六晶体管T6的漏电流，进一步提高了第一节点N1的稳定性。

例如，该遮光层LS的材料例如可以是金属材料，或者有机或无机的绝缘遮光材料。

例如，结合参考图13A-13B以及图17A-17B，导电层714包括连接电极701，该连接电极701的一端通过第一电容电极Ca中的开口722以及绝缘层中的过孔901与该第一晶体管T1的栅极T1g，即第二电容电极Cb电连接，另一端通过过孔902与该第三晶体管T3的第二极T3d电连接，从而将该第二电容电极Cb与该第三晶体管T3的第二极T3d电连接。

例如，结合参考图13A-13B以及图17A-17B，该导电层714还包括连接电极703，该连接电极703分别通过过孔904和过孔914与第三晶体管T3的第一极T3s以及第五晶体管T5的第一极T5s电连接，从而将第三晶体管T3的第一极T3s与第五晶体管T5的第一极T5s电连接。

例如，该导电层714还包括连接电极704，该连接电极704通过过孔905与第五晶体管T5的第二极T5d以及第七晶体管T7的第二极T7d电连接，以将该第五晶体管T5的第二极T5d以及第七晶体管T7的第二极T7d与发光元件120的第一电极134电连接。

例如，该导电层714还包括连接电极708，该连接电极708配置为加载第一电源电压VDD。该连接电极708分别通过过孔909和过孔915与第四晶体管T4的第一极T4s以及第一电容电极Ca电连接。

例如，该导电层714还包括连接电极709，该连接电极709通过过孔908与第二晶体管T2的第一极T2s电连接。

例如，如图17A-17B所示，该导电层714还包括连接电极702，例如，该连接电极702分别通过过孔903和过孔913与第六晶体管T6的第一极T6s以及复位电压线724电连接，从而将该第六晶体管T6的第一极T6s与复位电压线724电连接，使得该第六晶体管T6的第一极T6s可以从该复位电压线724接收第一复位电压Vinit1。

例如，如图17A-17B所示，该导电层714还包括连接电极707，该连接电极707分别通过过孔906和过孔907与第七晶体管T7的第一极T7s和复位电压线723电连接，从而将该第七晶体管T7的第一极T7s与复位电压线723电连接，使得该第七晶体管T7的第一极T7s可以从该复位电压线723接收第二复位电压Vinit2。

例如，如图17A-17B所示，该导电层714还包括沿第二方向D2延伸的复位电压线760、780。在第一方向D1上，复位电压线760和复位电压线780交替设置，相邻的复位电压线760和复位电压线780之间间隔有两列子像素，该两列子像素中的连接电极708例如为一体的结构。每相邻的两列子像素共用一条复位电压线760或一条复位电压线780。该复位电压线760配置为提供第二复位电压Vinit2，该复位电压线780配置为提供第一复位电压Vinit1。

如图17A-17B所示，该复位电压线760与相邻的子像素中的连接电极707电连接，例如连接为一体的结构，从而与横向的复位电压线723电连接，由此形成横纵交织的网状导电结构，该网状导电结构可以降低电阻，从而降低电压降，有助于降第二复位电压Vinit2均一地传递到基板上的各个子像素。

如图17A-17B所示，该复位电压线780与相邻的子像素中的连接电极702电连接，例如连接为一体的结构，从而与横向的复位电压线724电连接，由此形成横纵交织的网状导电结构，该网状导电结构可以降低电阻，从而降低电压降，有助于降第一复位电压Vinit1均一地传递到基板上的各个子像素。

例如，该导电层715包括沿第二方向D2延伸的数据线12。例如，该多条数据线12与多列子像素一一对应电连接以提供数据信号Vd，每条数据线12与所对应的一列子像素中的第二晶体管T2的第一极T2s电连接以提供该数据信号Vd。

结合参考图18A-18B，该数据线12通过过孔913与该连接电极709电连接，从而连接到第二晶体管T2的第一极T2s。

例如，该导电层715还包括多个电源电极920，多个电源电极920与多个子像素一一对应设置以提供第一电源电压VDD。该电源电极920包括凹陷结构，该凹陷结构用于设置其它导电结构（如后文提到的连接电极910）。一列子像素所对应的电源电极920彼此连接为一体的结构，从而形成沿第二方向D2延伸的电源线770。

结合参考图18A-18B，每条电源线770通过过孔914与所对应的一列子像素中的连接电极708电连接，从而通过连接电极708将第一电源电压VDD输送至第四晶体管T4的第一极T4s以及第一电容电极Ca。

例如，如图18B所示，每相邻两列子像素之间设置有一个数据线组，该数据线组包括两条数据线12，该两条数据线12分别为该两列子像素提供数据信号。相邻的两个数据线组之间间隔有两列子像素。

该两条数据线12在衬底基板100上的正投影与复位电压线760、780在衬底基板上的正投影均不重叠，从而避免产生寄生电容。

相邻的电源线770彼此间隔设置。例如，如图18A-18B所示，每相邻两条电源线770之间设置有一个数据线组，相邻的数据线组之间间隔有两条电源线770。相邻的两个数据线组之间的两条电源线彼此间隔，这是为了避免与下方的复位电压线780或复位电压线760发生交叠而产生寄生电容。换言之，复位电压线780及复位电压线760分别对应于相邻两条电源线770的间隙设置。

结合参考图13A-13B以及图18A-18B，该导电层715还包括连接电极910，该连接电极910通过过孔911与连接电极704电连接，以将该连接电极704与发光元件120的第一电极134电连接。如图13A-13B所示，该连接电极910通过过孔912与发光元件120的第一电极134电连接。

上述连接电极910和704作为转接电极，将位于下方的晶体管的第一极引出从而与上方的发光元件电连接，这种设置可以避免在垂直于衬底基板的方向上，过孔直接贯通导致导电材料的填充深度过深导致连接不良、断线或不平坦，通过设置转接电极降低了过孔的深度，提高了接触良率。

图18C为本公开另一些实施例提供的显示基板的示意图。如图18C所示，在该实施例中，复位电压线780可以垂直向上平移至到导电层715中，位于相邻的两条电源线770之间。图19A和图19B为本公开又一些实施例提供的显示基板的示意图。与图18A-18B所示实施例的主要区别在于，在该实施例中，复位电压线760、780的设置位置发生了变化，该复位电压线760、780并不位于导电层714中，而是位于导电层715中，并且位于数据线组中的两条数据线12之间。

如图19B所示，复位电压线780通过过孔918与复位电压线724电连接，从而形成横纵交织的网状复位电压线结构。复位电压线760通过过孔919与复位电压线723电连接，从而形成横纵交织的网状复位电压线结构。

如图19A所示，在第一方向上，复位电压线760和复位电压线780交替设置，且交替位于数据线组中的两条数据线12之间。相邻的数据线组之间的两条电源线770连接为一体的结构。由于该两条电源线770的间隙不再对应设置有复位电压线760或复位电压线780，因此，将该两条电源线770连接为一体的结构不会引起寄生电容。

例如，如图19A所示，在第一方向D1上每相邻的两个电源电极920彼此连接为一体的电源电极组777，该电源电极组777包括镂空区771，该镂空区771用于设置该两个电源电极920所对应的子像素中的连接电极910。例如，导电层715还包括连接线772，该连接线772沿第二方向D2延伸并位于每个镂空区771的中间，将一个镂空区分割为两个镂空子区，该镂空区771中的两个连接电极910分别位于该两个镂空子内，并分别位于该连接线772的两侧。连接线772的设置有助于进一步降低电源线770的电阻。

参考图13A-13B，导电层206包括发光元件120的第一电极134。该显示基板20还可以包括位于发光元件的第一电极134上的像素界定层608。像素界定层308中形成开口暴露出像素电极134的至少部分从而界定显示基板各个子像素的开口区（即有效发光区）800。发光元件120的发光层136至少形成于该开口内（发光层136还可以覆盖部分的像素界定层远离发光元件的第一电极一侧的表面），第二电极135形成于发光层136上从而形成该发光元件120。例如，该第二电极135为公共电极，整面布置于该显示基板20中。例如像素电极134为发光元件的阳极，第二电极135为发光元件的阴极。

需要说明的是，本公开实施例提供的显示基板的发光元件的第一电极的分布并不限于图13A所示的情形，而同样适用于其它的像素电极的分布。如图19C所示，图10B所示的发光元件的第一电极134的分布图同样适用于本实施例提供的显示基板。

例如，各导电层的材料可以包括金（Au）、银（Ag）、铜（Cu）、铝（Al）、钼（Mo）、镁（Mg）、钨（W）以及以上金属组合而成的合金材料；或者导电金属氧化物材料，例如氧化铟锡（ITO）、氧化铟锌（IZO）、氧化锌（ZnO）、氧化锌铝（AZO）等；或者多层金属的叠层结构；或者金属与导电金属氧化物的叠层结构。

例如，该发光元件120为顶发射结构，第一电极（即像素电极）134具有反射性而第二电极135具有透射性或半透射性。例如，第一电极134为阳极，第二电极135为阴极。例如，第一电极134为ITO/Ag/ITO叠层结构, 透明导电材料ITO为高功函数的材料，与发光材料直接接触可以提高空穴注入率；金属材料Ag有助于提高第一电极的反射率。例如；第二电极135为低功函数的材料以充当阴极，例如为半透射的金属或金属合金材料，例如为Ag/Mg合金材料。

例如，各绝缘层的材料例如为无机绝缘层，例如氧化硅、氮化硅、氮氧化硅等硅的氧化物、硅的氮化物或硅的氮氧化物，或者氧化铝、氮化钛等包括金属氮氧化物绝缘材料。

例如，像素界定层608的材料为有机材料，例如为聚酰亚胺（PI）、丙烯酸酯、环氧树脂、聚甲基丙烯酸甲酯（PMMA）等有机绝缘材料。

例如，衬底基板100可以为刚性基板，例如玻璃基板、硅基板等，也可以由具有优良的耐热性和耐久性的柔性材料形成，例如聚酰亚胺（PI）、聚碳酸酯(PC)、聚乙烯对苯二甲酸乙二醇酯（PET）、聚乙烯、聚丙烯酸酯、多芳基化合物、聚醚酰亚胺、聚醚砜、聚乙二醇对苯二甲酸酯(PET)、聚乙烯(PE)、聚丙烯(PP)、聚砜(PSF)、聚甲基丙烯酸甲酯(PMMA)、三醋酸纤维素(TAC)、环烯烃聚合物(COP)和环烯烃共聚物(COC)等。

例如，该半导体层105、106的材料包括但不限于硅基材料（非晶硅a-Si，多晶硅p-Si等）、诸如金属氧化物半导体（IGZO，ZnO，AZO，IZTO等）等氧化物半导体材料以及有机物材料（六噻吩，聚噻吩等）。

例如，该显示基板20包括图2所示的结构，在本实施例中，以将图2所示的连接结构设置在连接电极704与连接电极910的连接处为例进行示例性说明，然而这并不作为对本公开的限制。

结合参考图13A-13B，该连接电极704（本公开第一导电结构的一个示例）包括靠近衬底基板的底表面704a、远离衬底基板的顶表面704b以及位于该底表面704a和顶表面704b之间的第一侧表面704c。

连接电极704通过过孔911（本公开第一过孔的一个示例）与连接电极910（本公开第二导电结构的一个示例）电连接。过孔911与过孔905（本公开第一凹陷结构的一个示例）在垂直于衬底基板的方向上至少部分重叠，使得绝缘层606（本公开第二绝缘层的一个示例）向下凹陷，过孔911暴露该连接电极704的第一侧表面704c的至少部分，并使得连接电极910向下凹陷并包括突出部910a（本公开第一突出部的另一个示例），该突出部910a与该第一侧表面704c的至少部分接触，覆盖该第一侧表面704c被该过孔911暴露的部分。

参照图2和图13A-13B，图2所示的结构可以看作显示基板20沿剖面线B-B’的剖面结构的一部分，也即图13B中用虚线圈出的结构，图13B中的连接电极704、连接电极910、突出部910a、过孔911、过孔905可以分别看作图2中的第一导电结构21、第二导电结构22、突出部220、过孔V1以及凹陷结构G1。对于图2的描述同样适用于图13B，此处不再赘述。

例如，如图13A-13B所示，该连接电极704包括朝向过孔905的突出部704t，该突出部704t在衬底基板上的正投影位于过孔905在衬底基板上的正投影内。

例如，在图13B所示的截面内，该过孔905沿参考方向F的尺寸为b，该参考方向F与衬底基板的板面平行，例如为第二方向D2；过孔911与过孔905的重叠区域沿参考方向F的尺寸为c，连接电极704的第一侧表面704c被连接电极910覆盖的部分在垂直于衬底基板的方向上的尺寸为d。

如图13B所示，该连接电极704包括位于绝缘层605远离衬底基板一侧且与连接电极910接触的接触部724，该接触部724例如可以看作该连接电极704在与该连接电极910接触范围内的纵向截段；该接触部724在垂直于衬底基板方向的尺寸为e。第一侧表面704c在垂直于衬底基板的方向上的尺寸为n。

例如，在图13B所示的截面内，该过孔905的最大深度为i，该过孔905的一个侧边与衬底基板的板面所成的夹角为j，该连接电极910与该连接电极704接触的部分在垂直于所述衬底基板方向上的尺寸为k。例如，d/e >2.1*i*sin(j)/k。

例如，c/b大于0.1；d/e大于0.3。例如，c/b大于0.28。

例如，d/n大于0.6。

该第一侧表面704c被包覆的尺寸与过孔905深度、过孔905的底角正相关，与连接电极910的厚度负相关，在一定范围内使d/e或c/b减小，可以使得过孔911与过孔905的交叠减小，从而使得连接电极910的向下的突出部910a的尺寸减小，提高连接电极910的平坦度，进而提高上方像素电极的平坦度，提高显示质量。

例如，d/e>2.5*i*sin(j)/k。

上述设置可以提高纵向上连接电极910与连接电极704的交叠面积，从而有助于降低过孔911和过孔905的平面面积，由于像素开口区800需要尽量避免与过孔911或过孔905重叠以提高平坦度，因此该设置可以有效提高显示基板的开口率。

在一个示例中， b=56.8 um, c=8.1 um， c/b=0.143， d=2.9 um，e=14.1 um， d/e=0.206。

在另一个示例中，b=33.2 um, c=5.1 um， c/b=0.154， d=3.1 um，e=9.1 um， d/e=0.341。

在又一个示例中，b=99.1 um, c=26.0 um， c/b=0.262， d=12.8 um，e=22.5 um，d/e=0.569。

例如，突出部910a的平均厚度小于连接电极910的与连接电极704的顶表面704b接触的部分的平均厚度。

例如，对于每个子像素，该突出部910a位于与该子像素连接的复位电压线760/780与连接电极708之间；也即该突出部910a在衬底基板100上的正投影位于该复位电压线760/780在该衬底基板上的正投影与该连接电极708在该衬底基板上的正投影之间。由于连接电极708上加载是第一电源电压VDD，这种设置有助于降低复位电压线760/780与连接电极708之间的信号干扰。

结合参考图13A-13B所示，对于图中左起第一个子像素，突出部910a位于与该列子像素连接的复位电压线760与连接电极708之间。如图13A所示，该突出部910a在衬底基板上的正投影与复位电压线760在衬底基板上的正投影在参考方向F（如第一方向D1）上的距离为s1，该突出部910a在衬底基板上的正投影与连接电极708在衬底基板上的正投影在参考方向F上的距离为s2。例如，s1小于s2。这种设置可以对复位电压线70起到较好的屏蔽作用。

例如，如图17B所示，连接电极708包括主体部沿第一方向延伸D1的延伸部708a，该延伸部708a朝向该复位电压线706突出，该延伸部708a在第二方向D2的尺寸小于该主体部在第二方向上D2的尺寸。在第二方向D2上，连接电极704与连接电极708的延伸部708a至少部分重叠。这种设置有助于进一步提高屏蔽连接电极708中的电源电压信号对复位电压线706的干扰的效果。

本公开至少一实施例还提供一种显示面板，包括以上任一显示基板20。例如，该显示面板为OLED显示面板，相应地其包括的显示基板20为OLED显示基板。该显示基板20可以包括发光元件，也可以不包括发光元件，也即该发光元件可以在显示基板20完成后在面板厂形成。在该显示基板20本身不包括发光元件的情形下，本公开实施例提供的显示面板除了包括显示基板20之外，还进一步包括发光元件。

如图20所示，例如，该显示面板30还包括设置于显示基板20上的封装层801和盖板802，该封装层801配置为对显示基板20上的发光元件进行密封以防止外界的湿气和氧向该发光元件及驱动子电路的渗透而造成对器件的损坏。例如，封装层801包括有机薄膜或者包括无机薄膜、有机薄膜、无机薄膜交替层叠的结构。例如，该封装层801与显示基板20之间还可以设置吸水层（未示出），配置为吸收发光元件在前期制作工艺中残余的水汽或者溶胶。盖板802例如为玻璃盖板或柔性盖板。例如，盖板802和封装层801可以为一体的结构。

本公开至少一实施例还提供一种触控显示面板，该触控显示面板包括以上任一显示基板20。以下将结合图21、并以该触控显示面板包括图6A-6B所示的显示基板为例对本公开至少一实施例提供的触控显示面板进行示例性说明。

如图21所示，该触控显示面板50包括层叠设置的显示基板20和触控结构520，还包括位于显示基板20和触控结构520之间的绝缘层406。例如，该绝缘层406包括封装层406，该封装层406配置为对发光元件120进行密封，以防止外界的湿气和氧向该发光元件及驱动电路的渗透，而造成对例如发光元件120等器件的损坏。例如，封装层406可以是单层结构或多层结构，例如包括有机薄膜、无机薄膜或者包括有机薄膜及无机薄膜交替层叠的多层结构。例如，该触控显示面板还包括位于封装层406与触控结构520之间的缓冲层（未示出）。该缓冲层用于提高触控结构520和显示基板20之间的粘合力。

如图21所示，该触控结构520包括触控电极521，该触控电极521例如为块状电极或者金属网格电极。

在垂直于衬底基板的方向上，显示基板中的第二导电结构的突出部与触控电极不重叠；也即第二导电结构的突出部（例如图21中的突出部314a）在衬底基板上的正投影与触控电极在衬底基板上的正投影分离。这种设置有助于避免该突出部影响触控电极的平坦度而导致的不良。

例如，衬底基板的方向上，显示基板中的第一导电结构（例如图21中的连接电极232）与触控电极不重叠；也即第一导电结构在衬底基板上的正投影与触控电极在衬底基板上的正投影分离。

本公开的至少一实施例还提供一种显示装置40，如图22所示，该显示装置40包括上述任一显示基板20或显示面板或触控显示面板，本实施例中的显示装置可以为：显示器、OLED面板、OLED电视、电子纸、手机、平板电脑、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

以上所述仅是本发明的示范性实施方式，而非用于限制本发明的保护范围，本发明的保护范围由所附的权利要求确定。

Claims (51)

1.一种显示基板，包括：

衬底基板；

依次设置于所述衬底基板上的第一绝缘层、第一导电层、第二绝缘层、第二导电层、第三绝缘层和像素电极；

其中，所述第一绝缘层包括第一凹陷结构，所述第一导电层包括第一导电结构，所述第一导电结构包括靠近所述衬底基板的底表面、远离所述衬底基板的顶表面以及位于所述底表面和所述顶表面之间的第一侧表面；

所述第二绝缘层包括第一过孔，所述第二导电层包括第二导电结构，所述第三绝缘层包括第二过孔，所述像素电极通过所述第二过孔与所述第二导电结构电连接；

所述第一过孔在所述衬底基板上的正投影与所述第一凹陷结构在所述衬底基板上的正投影至少部分重叠；

所述第一过孔暴露所述第一导电结构的第一侧表面的至少部分，所述第二导电结构与所述第一导电结构的第一侧表面的所述至少部分接触；

所述第一导电结构的第一侧表面包括突出曲面，所述第二导电结构包覆所述突出曲面的至少部分；

所述第一导电结构包括位于所述第一凹陷结构中且与所述突出曲面连接的连接部；沿平行于所述衬底基板的板面的方向，所述突出曲面相对于所述连接部朝向所述第一凹陷结构的中部突出。

2.如权利要求1所述的显示基板，其中，所述第二导电结构包括第一突出部，所述第一突出部在所述衬底基板上的正投影位于所述第一凹陷结构在所述衬底基板上的正投影内；

所述第一突出部与所述第一导电结构的第一侧表面的至少部分接触。

3.如权利要求1所述的显示基板，其中，所述第一凹陷结构在所述衬底基板上的正投影与所述第一过孔在所述衬底基板上的正投影至少部分重叠。

4.如权利要求1所述的显示基板，其中，所述第一导电结构还包括位于所述底表面和所述顶表面之间的第二侧表面，所述第一侧表面与所述第二侧表面相对，

所述第一侧表面在垂直于所述衬底基板的方向上的尺寸大于所述第二侧表面在垂直于所述衬底基板的方向上的尺寸。

5.如权利要求4所述的显示基板，其中，所述第一侧表面包括位于所述第一绝缘层远离所述衬底基板一侧的第一侧表面部分；

所述第一侧表面部分未被所述第二导电结构覆盖的部分沿垂直于所述衬底基板的方向上的尺寸大于所述第二侧表面沿垂直于所述衬底基板的方向上的尺寸。

6.如权利要求4所述的显示基板，其中，所述第一导电结构的顶表面与所述第一侧表面直接连接的至少部分与所述第二导电层分离。

7.如权利要求4所述的显示基板，其中，所述显示基板具有第一截面，所述第一凹陷结构在所述第一截面内并沿参考方向的尺寸为b，所述参考方向与所述衬底基板的板面平行；

在所述第一截面内，所述第一过孔与所述第一凹陷结构的重叠区域沿所述参考方向的尺寸为c，所述第一导电结构的第一侧表面被所述第二导电结构覆盖的部分在垂直于衬底基板的方向上的尺寸为d；所述第一导电结构包括位于所述第一绝缘层的远离所述衬底基板一侧且与所述第二导电结构接触的接触部在垂直于所述衬底基板方向的尺寸为e；

c/b大于0.1；

d/e大于0.3。

8.如权利要求7所述的显示基板，其中，c/b大于0.15，d/e小于0.8。

9.如权利要求7所述的显示基板，其中，c/b小于0.19，d/e小于0.5。

10.如权利要求7所述的显示基板，其中，在所述第一截面内，所述第一凹陷结构的最大深度为i，所述第一凹陷结构在所述第一截面内的一个侧边与所述衬底基板的板面所成的夹角为j，所述第二导电结构与所述第一导电结构接触的部分在垂直于所述衬底基板方向上的厚度为k；

d/e <0.0273*i*sin(j)/k。

11.如权利要求10所述的显示基板，其中，c/b<0.0102*i*sin(j)/k。

12.如权利要求10所述的显示基板，其中，所述第一侧表面在垂直于所述衬底基板的方向上的尺寸为n，所述第二侧表面在垂直于所述衬底基板的方向上的尺寸为e；

0.1*(n/e)/sin(j)>(d/n)。

13.如权利要求11所述的显示基板，其中，0.08*(n/e)/sin(j)>d/n。

14.如权利要求7-13任一所述的显示基板，其中，所述接触部包括朝向所述第一凹陷结构的第二突出部，所述第二突出部在所述衬底基板上的正投影位于所述第一凹陷结构在所述衬底基板上的正投影内；

在所述第一截面内，所述第二突出部在垂直于所述衬底基板的方向上的尺寸大于所述第一导电层位于所述第一凹陷结构的侧表面的部分在垂直于所述第一凹陷结构的所述侧表面的方向上的尺寸。

15.如权利要求1-3任一所述的显示基板，其中，第一绝缘层还包括与第一凹陷结构间隔的第二凹陷结构，

所述第一导电结构还包括位于所述底表面和所述顶表面之间的第二侧表面，所述第一侧表面与所述第二侧表面相对，

所述第二侧表面在所述衬底基板上的正投影与所述第二凹陷结构在所述衬底基板上的正投影至少部分重叠；

所述第一过孔还暴露所述第二侧表面的至少部分，所述第二导电结构包覆所述第一导电结构的第二侧表面的至少部分。

16.如权利要求15所述的显示基板，其中，在垂直于所述衬底基板的方向上，所述第一导电结构的第一侧表面被所述第二导电结构覆盖的部分的尺寸与所述第二侧表面被所述第二导电结构覆盖的部分的尺寸不同。

17.如权利要求15所述的显示基板，其中，所述第一过孔在所述衬底基板上的正投影与所述第一凹陷结构在所述衬底基板上的正投影的重叠尺寸和所述第一过孔在所述衬底基板上的正投影与所述第二凹陷结构在所述衬底基板上的正投影的重叠尺寸不同。

18.一种显示基板，包括：

衬底基板；

依次设置于所述衬底基板上的第一绝缘层、第一导电层、第二绝缘层、第二导电层、第三绝缘层和像素电极；

多个子像素，位于所述衬底基板上并沿第一方向和第二方向排列为多个像素行和多个像素列，所述第一方向与所述第二方向不同，

其中，所述第一导电层包括彼此间隔的第一导电结构、第一信号线和第二信号线，所述第一信号线和所述第二信号线沿所述第二方向延伸；所述第二导电层包括第二导电结构；

所述第一导电结构包括靠近所述衬底基板的底表面、远离所述衬底基板的顶表面以及位于所述底表面和所述顶表面之间的第一侧表面；

所述第二绝缘层包括第一过孔，所述第二导电结构通过所述第一过孔与所述第一导电结构接触；所述第三绝缘层包括第二过孔，所述像素电极通过所述第二过孔与所述第二导电结构电连接；

所述第二导电结构包括第一突出部，所述第一过孔暴露所述第一导电结构的第一侧表面的至少部分，所述第一突出部与所述第一导电结构的第一侧表面的所述至少部分接触；

所述第一突出部在所述衬底基板上的正投影位于所述第一信号线在所述衬底基板上的正投影与所述第二信号线在所述衬底基板上的正投影之间。

19.如权利要求18所述的显示基板，其中，所述第一绝缘层包括第一凹陷结构；

所述第一导电结构包括朝向所述第一凹陷结构的第二突出部，所述第二突出部在所述衬底基板上的正投影位于所述第一凹陷结构在所述衬底基板上的正投影内。

20.如权利要求18所述的显示基板，其中，所述第一突出部在所述衬底基板上的正投影与所述第一信号线在所述衬底基板上的正投影在所述第一方向上的距离为l，所述第二信号线在所述衬底基板上的正投影与所述第一信号线在所述衬底基板上的正投影在所述第一方向上的距离m，

所述显示基板包括垂直于所述衬底基板的第一截面，在所述第一截面内，所述第一导电结构位于所述第一绝缘层的远离所述衬底基板一侧的部分在垂直于所述衬底基板的方向上的尺寸为e，所述第一侧表面被所述第一突出部包覆的部分在垂直于所述衬底基板的方向上的尺寸为d，

l/m>0.9(d/e)。

21.如权利要求20所述的显示基板，其中，l/m>1.2*(d/e)。

22.如权利要求18所述的显示基板，其中，所述第二绝缘层包括多个过孔，所述多个过孔沿所述第一方向和所述第二方向排列为多个过孔行和多个过孔列，所述多个过孔包括多个所述第一过孔；

所述多个过孔行包括第一过孔行，在所述第一过孔行中，每隔1个过孔存在3个连续的所述第一过孔。

23.如权利要求22所述的显示基板，其中，所述多个过孔列包括第一过孔列，在所述第一过孔列中，每个过孔都是所述第一过孔，或者每隔1个过孔存在一个所述第一过孔。

24.如权利要求18所述的显示基板，其中，所述多个像素列包括在所述第一方向上相邻的第一像素列和第二像素列，

所述第一信号线与所述第一像素列的子像素连接以提供第一信号，所述第二信号线与所述第二像素列的子像素连接以提供第二信号，

所述第一像素列的发光元件靠近所述衬底基板一侧的电极在所述衬底基板上的正投影分别与所述第一信号线在所述衬底基板上的正投影及所述第二信号线在所述衬底基板上的正投影至少部分重叠。

25.如权利要求18所述的显示基板，其中，

所述显示基板还包括位于所述像素电极远离所述衬底基板一侧的像素界定层，所述像素界定层包括多个像素开口区，所述多个像素开口区与所述多个子像素一一对应，

所述多个像素开口区在所述衬底基板上的正投影与所述第一突出部在所述衬底基板上的正投影分离。

26.如权利要求25所述的显示基板，其中，所述像素界定层具有不均一的厚度，

所述第一过孔在所述衬底基板上的正投影与所述像素界定层的最大厚度的部分在所述衬底基板上的正投影分离。

27.如权利要求25所述的显示基板，其中，所述像素界定层包括多个凸起部，所述多个凸起部位于所述多个像素开口区之间；

所述多个凸起部包括围绕同一像素开口区设置的第一凸起部、第二凸起部和第三凸起部，所述第一凸起部、所述第二凸起部和所述第三凸起部在所述衬底基板上的正投影的中心的连线构成一个三角形。

28.如权利要求27所述的显示基板，其中，所述第一凸起部位于相邻的四个像素开口区之间，所述第二凸起部和所述第三凸起部分别位于相邻的两个像素开口区之间；

所述第一凸起部在所述衬底基板上的正投影的面积分别大于所述第二凸起部在所述衬底基板上的正投影的面积以及所述第三凸起部在所述衬底基板上的正投影的面积。

29.如权利要求18所述的显示基板，还包括位于所述第一导电层靠近所述衬底基板一侧的第三导电层，

其中，所述第三导电层包括屏蔽电极和第一电容电极，所述屏蔽电极为T形，包括沿所述第一方向延伸的第一遮挡部和沿所述第二方向延伸的第二遮挡部，所述第一遮挡部与第二遮挡部连接的位置位于所述第二遮挡部在第二方向的中间位置；

所述第二遮挡部与所述第一电容电极连接。

30.如权利要求29所述的显示基板，其中，所述第一导电层包括沿所述第二方向延伸的第一复位电压线，所述第三导电层包括沿所述第一方向延伸的第二复位电压线，所述第一复位电压线与所述第二复位电压线电连接；

所述显示基板还包括位于所述第三导电层靠近所述衬底基板一侧的半导体层，所述半导体层包括连接部；所述连接部将所述第一复位电压线与子像素中的复位晶体管的第一极电连接；

所述连接部在所述衬底基板上的正投影与所述第一复位电压线在所述衬底基板上的正投影以及所述复位晶体管的第一极在所述衬底基板的正投影均交叠。

31.如权利要求18-23任一所述的显示基板，其中，所述多个像素列包括第三像素列，所述第三像素列包括另一第一导电结构，所述第一导电层还包括沿所述第二方向延伸的第三信号线和第四信号线，所述第三信号线和所述第四信号线彼此电连接；

所述显示基板还包括位于所述第一导电层靠近所述衬底基板一侧的半导体层，所述另一第一导电结构与所述半导体层电连接，且所述另一第一导电结构在所述衬底基板上的正投影与所述第二导电层在所述衬底基板上的正投影分离。

32.一种显示基板，包括：

衬底基板；

依次设置于所述衬底基板上的第一绝缘层、第一导电层、第二绝缘层和第二导电层、第三绝缘层和像素电极，所述像素电极配置为发光元件的第一电极；

其中，所述第一绝缘层包括第一凹陷结构，所述第一导电层包括第一导电结构，所述第二导电层包括第二导电结构；

所述第一导电结构包括靠近所述衬底基板的底表面、远离所述衬底基板的顶表面以及位于所述底表面和所述顶表面之间的第一侧表面；

所述第二绝缘层包括第一过孔，所述第二导电结构通过所述第一过孔与所述第一导电结构接触，所述第一过孔在所述衬底基板上的正投影与所述第一凹陷结构在所述衬底基板上的正投影至少部分重叠；所述第三绝缘层包括第二过孔，所述像素电极通过所述第二过孔与所述第二导电结构电连接；

所述第二导电结构包括第一突出部，所述第一过孔暴露所述第一导电结构的第一侧表面的至少部分，所述第一突出部与所述第一导电结构的第一侧表面的所述至少部分接触。

33.如权利要求32所述的显示基板，其中，所述显示基板具有第一截面，所述第一凹陷结构在所述第一截面内并沿参考方向的尺寸为b，所述参考方向与所述衬底基板的板面平行；

在所述第一截面内，所述第一过孔与所述第一凹陷结构的重叠区域沿所述参考方向的尺寸为c，所述第一导电结构的第一侧表面被所述第二导电结构覆盖的部分在垂直于所述衬底基板的方向上的尺寸为d，所述第一导电层位于所述第一绝缘层的远离所述衬底基板一侧的部分在垂直于所述衬底基板方向的尺寸为e；

c/b大于0.1；

d/e大于0.3。

34.如权利要求33所述的显示基板，其中，在所述第一截面内，所述第一凹陷结构的最大深度为i，所述第一凹陷结构在所述第一截面内的一个侧边与所述衬底基板的板面所成的夹角为j，所述第二导电结构的位于所述第一导电结构远离所述衬底基板一侧且与所述第一导电结构接触的部分在垂直于所述衬底基板方向上的尺寸为k；

d/e >2.1*i*sin(j)/k。

35.如权利要求34所述的显示基板，其中，d/e>2.5*i*sin(j)/k。

36.如权利要求33所述的显示基板，其中，c/b大于0.28。

37.如权利要求33所述的显示基板，其中，所述第一侧表面在垂直于所述衬底基板的方向上的尺寸为n，d/n大于0.6。

38.如权利要求32所述的显示基板，其中，所述第一突出部的平均厚度小于所述第二导电结构的与所述第一导电结构的顶表面接触的部分的平均厚度。

39.如权利要求32-38任一所述的显示基板，还包括多个子像素，所述多个子像素位于所述衬底基板上并沿第一方向和第二方向排列为多个像素行和多个像素列，所述第一方向与所述第二方向不同；

所述第一导电层还包括多个连接电极，所述多个连接电极与所述多个子像素一一对应连接以提供电源电压；

所述多个子像素包括第一子像素，所述显示基板还包括沿所述第二方向延伸的复位电压线，所述复位电压线与所述第一子像素连接以提供复位电压，

所述第一突出部在所述衬底基板上的正投影位于所述第一子像素对应连接的连接电极在所述衬底基板上的正投影和所述复位电压线在所述衬底基板上的正投影之间。

40.如权利要求39所述的显示基板，其中，沿所述第一方向，所述第一突出部与所述复位电压线的距离小于所述第一突出部与所述连接电极的距离。

41.如权利要求40所述的显示基板，其中，所述连接电极包括主体部和沿所述第一方向延伸的延伸部，所述延伸部在所述第二方向的尺寸小于所述主体部在所述第二方向上的尺寸；

在所述第二方向上，所述第一导电结构与所述连接电极的延伸部至少部分重叠。

42.如权利要求39所述的显示基板，其中，所述第二导电层包括多个电源电极，所述多个电源电极与所述多个连接电极一一对应连接以提供所述电源电压，

每个像素列对应的电源电极彼此连接为一体的结构，从而形成沿所述第二方向延伸的多条电源线。

43.如权利要求42所述的显示基板，其中，所述第二导电层还包括沿所述第二方向延伸的多条数据线，所述多条数据线分别与所述多个像素列一一对应连接以提供数据信号；

所述多条数据线划分为多个数据线组，每个数据线组包括两条数据线；

每相邻两个像素列之间设置有一个数据线组，相邻的数据线组之间间隔有两条电源线。

44.如权利要求43所述的显示基板，包括沿所述第二方向延伸的多条复位电压线，

其中，所述多条复位电压线包括在所述第一方向上交替设置的第一复位电压线和第二复位电压线，所述第一复位电压线和所述第二复位电压线分别配置为提供第一复位电压和第二复位电压；

相邻的第一复位电压线和第二复位线之间间隔有两个像素列。

45.如权利要求44所述的显示基板，其中，所述多条复位电压线位于所述第一导电层，

相邻的数据线组之间的两条电源线之间提供一条第一复位电压线或第二复位电压线；

所述多条复位电压线中的任一条在所述衬底基板上的正投影与所述多条电源线中的任一条在所述衬底基板上的正投影分离。

46.如权利要求44所述的显示基板，其中，所述多条复位电压线位于所述第二导电层，并与多个数据线组一一对应设置，每条复位电压线位于对应的数据线组中的两条数据线之间。

47.如权利要求46所述的显示基板，其中，相邻的数据线组之间的两条电源线彼此连接为一体的结构，使得所述两条电源线中在所述第一方向上相邻的两个电源电极彼此连接为一体的电源电极组；

所述显示基板包括多个第二导电结构，所述多个第二导电结构与所述多个电源电极一一对应设置；

所述电源电极组包括镂空区，所述镂空区设置有两个第二导电结构。

48.如权利要求47所述的显示基板，其中，所述第二导电层还包括连接线，所述连接线沿所述第二方向延伸，将所述镂空区分离为两个镂空子区；

所述两个第二导电结构分别设置在所述两个镂空子区内，并分别位于所述连接线的两侧。

49.如权利要求39所述的显示基板，还包括位于所述第一导电层靠近所述衬底基板一侧的第三导电层、位于所述第三导电层和所述第一导电层之间的第四导电层以及位于所述第三导电层和所述第四导电层之间的半导体层；

所述子像素包括复位晶体管，所述复位晶体管配置为对所述发光元件的第一电极进行复位，所述复位晶体管包括位于所述半导体层中的有源层；

所述显示基板包括分别位于所述第三导电层的第一复位控制线和位于所述第四导电层的第二复位控制线，所述第一复位控制线和所述第二复位控制线分别配置为对所述复位晶体管进行栅压控制，且所述第一复位控制线与所述第二复位控制线在所述衬底基板上的正投影至少部分重叠。

50.一种触控显示面板，包括：

如权利要求1-49任一所述的显示基板；以及

与所述显示基板层叠设置的触控结构，

其中，所述第二导电结构包括第一突出部，所述第一突出部与所述第一导电结构的第一侧表面的至少部分接触；所述触控结构包括触控电极，

在垂直于衬底基板的方向上，所述触控电极在所述衬底基板上的正投影与所述第一突出部在所述衬底基板上的正投影分离。

51.一种显示装置，包括如权利要求1-49任一所述的显示基板或如权利要求50所述的触控显示面板。

Images