CN118120352A - 阵列基板和显示装置 - Google Patents

阵列基板和显示装置 Download PDF

Info

Publication number
CN118120352A
CN118120352A CN202280003406.8A CN202280003406A CN118120352A CN 118120352 A CN118120352 A CN 118120352A CN 202280003406 A CN202280003406 A CN 202280003406A CN 118120352 A CN118120352 A CN 118120352A
Authority
CN
China
Prior art keywords
array substrate
pad
substrate
electrode
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280003406.8A
Other languages
English (en)
Inventor
王梦奇
张跳梅
李正坤
谷泉泳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN118120352A publication Critical patent/CN118120352A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

提供了一种阵列基板。阵列基板包括K列第一垫。各个第一垫连接至发光元件的阳极、第五晶体管的第二电极和第六晶体管的第二电极。K列第一垫包括位于K个列中的第(2k‑1)列中的多个第一‑第一垫和位于K个列中的第(2k)列中的多个第二‑第一垫。各个第一‑第一垫和各个第二‑第一垫具有不同的平均线宽。

Description

阵列基板和显示装置
技术领域
本发明涉及显示技术，尤其涉及一种阵列基板和显示装置。
背景技术
有机发光二极管(OLED)显示器是当今平板显示器研究领域的热点之一。与使用稳定电压来控制亮度的薄膜晶体管-液晶显示器(TFT-LCD)不同，OLED由需要保持恒定以控制发光的驱动电流来驱动。OLED显示面板包括多个像素单元，该多个像素单元配置有呈多行和多列布置的像素驱动电路。每个像素驱动电路包括驱动晶体管，该驱动晶体管具有连接至每行一个栅线的栅极端和连接至每列一个数据线的漏极端。当像素单元被选通的行导通时，连接至驱动晶体管的开关晶体管导通，并且数据电压从数据线经由开关晶体管施加到驱动晶体管，使得驱动晶体管将与数据电压对应的电流输出到OLED器件。OLED器件被驱动以发出对应亮度的光。
发明内容
一方面，本公开提供了一种阵列基板，包括K列第一垫；其中，各个第一垫连接至发光元件的阳极、第五晶体管的第二电极和第六晶体管的第二电极；所述K列第一垫包括位于所述K个列中的第(2k-1)列中的多个第一-第一垫和位于所述K个列中的第(2k)列中的多个第二-第一垫；以及各个第一-第一垫和各个第二-第一垫具有不同的平均线宽。
可选地，所述阵列基板还包括位于所述K个列中的所述第(2k-1)列中的多个第一-第一复位信号线和位于所述K个列中的所述第(2k)列中的多个第二-第一复位信号线；其中，位于所述K个列中的所述第(2k-1)列中的各个第一-第一垫与相应第一复位信号线之间的第一寄生电容不同于位于所述K个列中的所述第(2k)列中的各个第二-第一垫与相应第二-第一复位信号线之间的第二寄生电容。
可选地，所述第一寄生电容比所述第二寄生电容大至少5％。
可选地，位于所述K个列中的所述第(2k-1)列中的所述各个第一-第一垫与所述相应第一-第一复位信号线的正投影在具有第一面积的第一重叠区域中彼此重叠；位于所述K个列中的所述第(2k)列中的所述各个第二-第一垫和所述相应第二-第一复位信号线的正投影在具有第二面积的第二重叠区域中彼此重叠；以及所述第一面积与所述第二面积彼此不同。
可选地，所述第一面积比所述第二面积大至少5％。
可选地，位于所述第一重叠区域中的所述各个第一-第一垫的第一部分具有沿第一方向的第一宽度；位于所述第二重叠区域中的所述各个第二-第一垫的第二部分具有沿所述第一方向的第二宽度；以及所述第一宽度大于所述第二宽度。
可选地，所述第一宽度比所述第二宽度大至少5％。
可选地，一条虚拟线穿过所述第一部分和所述第二部分；沿着所述虚拟线，所述各个第一-第一复位信号线具有第三宽度，并且所述各个第二-第一复位信号线具有第四宽度；所述第三宽度与所述第四宽度实质上相同；以及所述第一宽度大于所述第三宽度并且大于所述第四宽度。
可选地，所述多个第一-第一复位信号线的总数与所述多个第一-第一垫的总数的比，与所述多个第二-第一复位信号线的总数与所述多个第二-第一垫的总数的比相同。
可选地，所述阵列基板还包括多个栅线；其中，所述各个第一垫与所述多个栅线中的相应栅线交叉。
可选地，所述阵列基板还包括多个复位控制信号线和多个发光控制信号线；其中，各个第一垫在衬底基板上的正投影与所述多个复位控制信号线中的相应复位控制信号线在所述衬底基板上的正投影至少部分地重叠；或所述第一垫在所述衬底基板上的正投影与所述多个发光控制信号线中的相应发光控制信号线在所述衬底基板上的正投影至少部分地重叠。
可选地，所述阵列基板还包括多个电压供给线；其中，各个像素驱动电路包括：第二垫；节点连接线；以及存储电容器，其包括第一电容器电极；其中，所述第二垫连接至所述多个电压供给线中的相应电压供给线；所述节点连接线将所述各个像素驱动电路中的所述第一电容器电极连接至第三晶体管的第一电极；以及所述第二垫在衬底基板上的正投影覆盖所述节点连接线在所述衬底基板上的正投影的至少50％。
可选地，所述第二垫在所述衬底基板上的正投影与所述第三晶体管的有源层在所述衬底基板上的正投影至少部分地重叠。
可选地，所述阵列基板还包括多个栅线；其中，所述多个栅线中的各个栅线包括沿着所述各个栅线的延伸方向延伸的主体部分和远离所述主体部分突出的栅突出部；以及所述第二垫在所述衬底基板上的正投影覆盖所述栅突出部在所述衬底基板上的正投影的至少50％。
可选地，所述阵列基板还包括多个数据线；其中，所述第二垫包括第四垫部分、第五垫部分和第六垫部分，所述第五垫部分将所述第四垫部分连接至所述第六垫部分；以及所述第五垫部分与所述多个数据线中的位于相邻像素驱动电路中的相应数据线交叉，其中，所述相邻像素驱动电路和所述各个像素驱动电路处于沿着第一方向的同一行中。
可选地，所述第四垫部分在所述衬底基板上的正投影与所述各个像素驱动电路中的所述节点连接线在所述衬底基板上的正投影至少部分地重叠；以及所述第六垫部分在所述衬底基板上的正投影与所述多个电压供给线中的位于所述相邻像素驱动电路中的相应相邻电压供给线在所述衬底基板上的正投影至少部分地重叠。
可选地，所述阵列基板还包括阳极连接垫和阳极；其中，所述各个第一垫通过贯穿第一平坦化层延伸的第九过孔连接至第一中继电极，并且通过贯穿所述第一平坦化层延伸的第十过孔连接至第二中继电极；所述第一中继电极通过贯穿至少层间介质层延伸的第十一过孔连接至所述第五晶体管的所述第二电极；所述第二中继电极通过贯穿至少所述层间介质层延伸的第十二过孔连接至所述第六晶体管的所述第二电极；所述阳极连接垫通过贯穿第二平坦化层延伸的第十三过孔连接至所述各个第一垫；以及所述阳极通过贯穿第三平坦化层延伸的第十四过孔连接至所述阳极连接垫。
可选地，所述阵列基板还包括与所述多个第一-第一复位信号线和所述多个第二-第一复位信号线位于不同层中的多个第二复位信号线；所述多个第二复位信号线沿第一方向延伸；所述多个第一-第一复位信号线与所述多个第二-第一复位信号线沿第二方向延伸；各个第二复位信号线被配置为向各个像素驱动电路中的第六晶体管的第一电极提供初始化信号；各个第一-第一复位信号线被配置为向位于所述第(2k-1)列中的第一-第一相应像素驱动电路中的第一晶体管的第一电极提供初始化信号；以及各个第二-第一复位信号线被配置为向位于所述第(2k)列中的第二-第一相应像素驱动电路中的第一晶体管的第一电极提供初始化信号。
可选地，位于所述K个列中的所述第(2k-1)列中的像素驱动电路是用于驱动第一颜色的子像素和第二颜色的子像素发光的像素驱动电路；位于所述K个列中的所述第(2k)列中的像素驱动电路是用于驱动第三颜色的子像素发光的像素驱动电路；以及所述第一颜色、所述第二颜色和所述第三颜色彼此不同。
可选地，所述阵列基板包括显示区域、附加显示区域和周边区域；其中，所述附加显示区域远离所述显示区域延伸至所述周边区域的侧边区域中；所述阵列基板包括多个发光元件和多个像素驱动电路；所述多个像素驱动电路位于所述显示区域；所述多个发光元件中的一部分发光元件存在于所述附加显示区域；以及在所述附加显示区域中不存在所述多个像素驱动电路的晶体管和电容器。
可选地，与沿着所述显示区域和所述附加显示区域之间的边界的多个像素驱动电路对应的发光层位于所述附加显示区域中；所述阵列基板还包括多个阳极连接垫，其将沿着所述显示区域和所述附加显示区域之间的所述边界的所述像素驱动电路与位于所述附加显示区域中的所述发光层连接；以及所述多个阳极连接垫中的各个阳极连接垫将所述第六晶体管的所述第二电极电连接至位于所述附加显示区域中的相应发光元件的阳极。
可选地，在所述附加显示区域中，所述多个阳极连接垫在衬底基板上的正投影与各个第一子像素在所述衬底基板上的正投影部分地重叠，形成第一重叠面积；所述多个阳极连接垫在所述衬底基板上的正投影与各个第二子像素在所述衬底基板上的正投影部分地重叠，形成第二重叠面积；所述多个阳极连接垫在所述衬底基板上的正投影与各个第三子像素在所述衬底基板上的正投影部分地重叠，形成第三重叠面积；所述第一重叠面积大于所述第二重叠面积；所述第三重叠面积大于所述第二重叠面积；以及所述各个第一子像素、所述各个第二子像素和所述各个第三子像素是不同颜色的子像素。
另一方面，本公开提供了一种显示装置，包括本文所述的阵列基板以及连接至所述阵列基板的集成电路。
附图说明
根据各种公开的实施例，以下附图仅是用于说明目的的示例，并且不旨在限制本发明的范围。
图1是根据本公开的一些实施例中的阵列基板的平面图。
图2A是示出根据本公开的一些实施例中的像素驱动电路的结构的电路图。
图2B是示出根据本公开的一些实施例中的像素驱动电路的结构的电路图。
图2C是示出根据本公开的一些实施例中的像素驱动电路的结构的电路图。
图3A是示出根据本公开的一些实施例中的阵列基板的结构的示意图。
图3B是示出图3A中描绘的阵列基板中的多个像素驱动电路的布置的示意图。
图3C是示出图3A中描绘的阵列基板中的半导体材料层的结构的示意图。
图3D是示出图3A中描绘的阵列基板中的第一导电层的结构的示意图。
图3E是示出图3A中描绘的阵列基板中的第二导电层的结构的示意图。
图3F是示出图3A中描绘的阵列基板中的绝缘层的结构的示意图。
图3G是示出图3A中描绘的阵列基板中的第一信号线层的结构的示意图。
图3H是示出图3A中描绘的阵列基板中的层间介质层的结构的示意图。
图3I是示出图3A中描绘的阵列基板中的第一平坦化层的结构的示意图。
图3J是示出图3A中描绘的阵列基板中的第二信号线层的结构的示意图。
图3K是示出图3A中描绘的阵列基板中的第二平坦化层的结构的示意图。
图3L是示出图3A中描绘的阵列基板中的阳极连接垫层的结构的示意图。
图3M是示出图3A中描绘的阵列基板中的第三平坦化层的结构的示意图。
图3N是示出图3A中描绘的阵列基板中的阳极层的结构的示意图。
图4A是沿图3A中的A-A’线的截面图。
图4B是沿图3A中的B-B’线的截面图。
图4C是沿图3A中的C-C’线的截面图。
图4D是沿图3A中的D-D’线的截面图。
图5A示出了图3A中描绘的阵列基板中的复位信号线的网络。
图5B示出了图3A中描绘的阵列基板中的第一垫与第一复位信号线的结构。
图5C是沿图5B中的E-E’线的截面图。
图5D是沿图5B中的F-F’线的截面图。
图5E是各个第一-第一垫和各个第二-第一垫的叠置。
图5F示出了根据本公开的一些实施例中的第一垫的结构。
图6A示出了根据本公开的一些实施例中的第一信号线层和第二信号线层的结构。
图6B示出了根据本公开的一些实施例中的第二垫的结构。
图7是示出根据本公开的一些实施例中的阵列基板中的显示区域与周边区域的示意图。
图8是示出根据本公开的一些实施例中的阵列基板中的显示区域和周边区域的示意图。
图9示出了在根据本公开的一些实施例中的显示区域和附加显示区域之间的边界周围的区域中的像素驱动电路和发光层的布置。
图10示出了在根据本公开的一些实施例中的显示区域和附加显示区域之间的边界周围的区域中的若干层的图像。
图11A示出了根据本公开的一些实施例中的各个像素驱动电路和各个发光元件的结构。
图11B示出了图11A中描绘的阵列基板中的半导体材料层的结构。
图11C示出了图11A中描绘的阵列基板中的第一导电层的结构。
图11D示出了图11A中描绘的阵列基板中的绝缘层的结构。
图11E示出了图11A中描绘的阵列基板中的第二导电层的结构。
图11F示出了图11A中描绘的阵列基板中的第一信号线层的结构。
图11G示出了图11A中描绘的阵列基板中的第二信号线层的结构。
图11H示出了图11A中描绘的阵列基板中的第三信号线层的结构。
图11I示出了图11A中描绘的阵列基板中的阳极层的结构。
图11J示出了图11A中描绘的阵列基板中的像素限定层的结构。
图11K示出了图11A中描绘的阵列基板中的发光层的结构。
图12A是沿图11A中的G-G’线的截面图。
图12B是沿图11A中的H-H’线的截面图。
图13A示出了根据本公开的一些实施例中的阵列基板的第二区域中的结构。
图13B示出了图13A中的像素驱动电路的结构。
图13C示出了图13A中的连接线的结构。
图13D示出了图13A中的发光元件的结构。
图14示出了根据本公开的一些实施例中的阳极连接垫层、阳极层和发光层的结构。
具体实施方式
现在将参照以下实施例更具体地描述本公开。应当注意，本文中呈现的一些实施例的以下描述仅用于说明和描述的目的。其不是穷举的或限于所公开的精确形式。
本公开尤其提供了一种阵列基板和显示装置，其基本消除了由于现有技术的限制和缺点而导致的一个或多个问题。一方面，本公开提供了一种阵列基板。在一些实施例中，阵列基板包括K列第一垫。可选地，各个第一垫连接至发光元件的阳极、第五晶体管的第二电极和第六晶体管的第二电极。可选地，K列第一垫包括K个列中的第(2k-1)列中的多个第一-第一垫和K个列中的第(2k)列中的多个第二-第一垫。可选地，各个第一-第一垫和各个第二-第一垫被形成为具有不同的平均线宽。
如本文中所使用的，关于本文所述的各种图案或图案化材料，术语“平均线宽”是指使用适当的测量技术和设备在同一或不同线的不同位置处对线进行两次或更多次独立测量而确定的尺寸。如本文中所使用的，关于本文所述的各种图案或图案化材料，术语“宽度”是指细长形状的较小尺寸，例如，对于各个第一-第一垫和各个第二-第一垫而言为沿第一方向DR1的尺寸。
在本阵列基板中可以使用各种适当的像素驱动电路。适当的驱动电路的示例包括3T1C、2T1C、4T1C、4T2C、5T2C、6T1C、7T1C、7T2C、8T1C和8T2C。在一些实施例中，多个像素驱动电路中的各个像素驱动电路是7T1C驱动电路。在本阵列基板中可以使用各种适当的发光元件。适当的发光元件的示例包括有机发光二极管、量子点发光二极管和微型发光二极管。可选地，发光元件为微型发光二极管。可选地，发光元件为包括有机发光层的有机发光二极管。
图1是根据本公开的一些实施例中的阵列基板的平面图。参照图1，阵列基板包括子像素Sp的阵列。每个子像素包括电子组件，例如发光元件。在一个示例中，发光元件由相应像素驱动电路PDC驱动。阵列基板包括多个栅线GL、多个数据线DL和多个电压供给线Vdd。各个子像素的发光由相应像素驱动电路PDC驱动。在一个示例中，通过多个电压供给线Vdd中的各个电压供给线将高压信号输入到与发光元件的阳极连接的相应像素驱动电路PDC；低压信号被输入到发光元件的阴极。高压信号(例如VDD信号)和低压信号(例如VSS信号)之间的电压差为驱动电压ΔV，其驱动发光元件发光。
在一些实施例中，阵列基板包括多个子像素。在一些实施例中，多个子像素包括各个第一子像素、各个第二子像素、各个第三子像素和各个第四子像素。可选地，阵列基板的各个像素包括相应第一子像素、相应第二子像素、相应第三子像素和相应第四子像素。阵列基板中的多个子像素以阵列布置。在一个示例中，多个子像素的阵列包括S1-S2-S3-S4格式重复阵列，其中S1代表各个第一子像素，S2代表各个第二子像素，S3代表各个第三子像素，以及S4代表各个第四子像素。在另一示例中，S1-S2-S3-S4格式是C1-C2-C3-C4格式，其中C1代表第一颜色的各个第一子像素，C2代表第二颜色的各个第二子像素，C3代表第三颜色的各个第三子像素，C4代表第四颜色的各个第四子像素。在另一示例中，S1-S2-S3-S4格式为C1-C2-C3-C2’格式，其中C1代表第一颜色的各个第一子像素，C2代表第二颜色的各个第二子像素，C3代表第三颜色的各个第三子像素，C2’代表第二颜色的各个第四子像素。在另一示例中，C1-C2-C3-C2’格式为R-G-B-G格式，其中各个第一子像素为红色子像素，各个第二子像素为绿色子像素，各个第三子像素为蓝色子像素，且各个第四子像素为绿色子像素。
在一些实施例中，阵列基板的多个子像素的最小重复单元包括相应第一子像素、相应第二子像素、相应第三子像素和相应第四子像素。可选地，各个第一子像素、各个第二子像素、各个第三子像素和各个第四子像素中的每一个包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和驱动晶体管Td。
图2A是示出根据本公开的一些实施例中的像素驱动电路的结构的电路图。参照图2A，在一些实施例中，各个像素驱动电路包括：驱动晶体管Td；存储电容器Cst，其具有第一电容器电极Ce1和第二电容器电极Ce2；第一晶体管T1，其具有连接至多个复位控制信号线rst中的相应复位控制信号线的栅极、连接至多个第一复位信号线Vintc中的相应第一复位信号线的第一电极、以及连接至存储电容器Cst的第一电容器电极Ce1和驱动晶体管Td的栅极的第二电极；第二晶体管T2，其具有连接至多个栅线GL中的相应栅线的栅极、连接至多个数据线DL中的相应数据线的第一电极、以及连接至驱动晶体管Td的第一电极的第二电极；第三晶体管T3，其具有连接至相应栅线的栅极、连接至存储电容器Cst的第一电容器电极Ce1和驱动晶体管Td的栅极的第一电极、以及连接至驱动晶体管Td的第二电极的第二电极；第四晶体管T4，其具有连接至多个发光控制信号线em中的相应发光控制信号线的栅极、连接至多个电压供给线Vdd中的相应电压供给线的第一电极、以及连接至驱动晶体管Td的第一电极和第二晶体管T2的第二电极的第二电极；第五晶体管T5，其具有连接至相应发光控制信号线的栅极、连接至驱动晶体管Td的第二电极和第三晶体管T3的第二电极的第一电极、以及连接至发光元件LE的阳极的第二电极；以及第六晶体管T6，其具有连接至多个复位控制信号线rst中的相应复位控制信号线的栅极、连接至多个第二复位信号线Vintr中的相应第二复位信号线的第一电极、以及连接至第五晶体管的第二电极和发光元件LE的阳极的第二电极。第二电容器电极Ce2连接至相应电压供给线和第四晶体管T4的第一电极。
图2B是示出根据本公开的一些实施例中的像素驱动电路的结构的电路图。参照图2B，在一些实施例中，第三晶体管T3是“双栅”晶体管，并且第一晶体管T1是“双栅”晶体管。可选地，在“双栅”第一晶体管中，第一晶体管的有源层与相应复位控制信号线交叉两次(换言之，相应复位控制信号线与第一晶体管T1的有源层交叉两次)。类似地，在“双栅”第三晶体管中，第三晶体管T3的有源层与多个栅线GL中的相应栅线交叉两次(换言之，相应栅线与第三晶体管T3的有源层交叉两次)。
像素驱动电路还包括第一节点N1、第二节点N2、第三节点N3以及第四节点N4。第一节点N1连接至驱动晶体管Td的栅极、第一电容器电极Ce1以及第三晶体管T3的第一电极。第二节点N2连接至第四晶体管T4的第二电极、第二晶体管T2的第二电极、以及驱动晶体管Td的第一电极。第三节点N3连接至驱动晶体管Td的第二电极、第三晶体管T3的第二电极、以及第五晶体管T5的第一电极。第四节点N4连接至第五晶体管T5的第二电极、第六晶体管T6的第二电极、以及发光元件LE的阳极。
图2C是示出根据本公开的一些实施例中的像素驱动电路的结构的电路图。参照图2C，在一些实施例中，第一晶体管T1的栅极连接至多个复位控制信号线的当前级(或当前行)的相应复位控制信号线rstN。第六晶体管T6的栅极连接至多个复位控制信号线的下一相邻级(或下一相邻行)的相应复位控制信号线rst(N+1)。
图3A是示出根据本公开的一些实施例中的阵列基板的结构的示意图。图3B是示出图3A中描绘的阵列基板中的多个像素驱动电路的布置的示意图。图3B描绘了的阵列基板的具有八个像素驱动电路的一部分，八个像素驱动电路包括PDC1、PDC2、PDC3、PDC4、PDC5、PDC6、PDC7以及PDC8。像素驱动电路被布置成多列，包括第(2k-1)列C(2k-1)和第(2k)列C(2k)。图3A描绘了阵列基板的具有两个像素驱动电路的一部分，两个像素驱动电路分别位于第(2k-1)列与第(2k)列。在一个示例中，图3A中的两个像素驱动电路对应于图3B中的PDC1和PDC2。
如本文中所使用的，术语“第(2k-1)列”和术语“第(2k)列”用于K列的背景下。阵列基板可以包括或不包括K列中的第一列之前的(一个或多个)附加列和/或K列中的最后一列之后的附加列。在阵列基板的背景下，术语“第(2k-1)列”不一定表示阵列基板中的奇数列，并且术语“第(2k)列”不一定表示阵列基板中的偶数列。在一个示例中，第(2k-1)列在K列的背景下是奇数列，但在阵列基板的背景中可以是偶数列。在另一个示例中，第(2k-1)列在K列的背景下是奇数列，并且在阵列基板的背景下也是奇数列。在一个示例中，第(2k)列在K列的背景下是偶数列，但是在阵列基板的背景下可以是奇数列。在另一个示例中，第(2k)列在K列的背景下是偶数列，并且在阵列基板的背景下也是偶数列。
图3C是示出图3A中描绘的阵列基板中的半导体材料层的结构的示意图。图3D是示出图3A中描绘的阵列基板中的第一导电层的结构的示意图。图3E是示出图3A中描绘的阵列基板中第二导电层的结构的示意图。图3F是示出图3A中描绘的阵列基板中的绝缘层的结构的示意图。图3G是示出图3A中描绘的阵列基板中的第一信号线层的结构的示意图。图3H是示出图3A中描绘的阵列基板中的层间介质层的结构的示意图。图3I是示出图3A中描绘的阵列基板中的第一平坦化层的结构的示意图。图3J是示出图3A中描绘的阵列基板中的第二信号线层的结构的示意图。图3K是示出图3A中描绘的阵列基板中的第二平坦化层的结构的示意图。图3L是示出图3A中描绘的阵列基板中的阳极连接垫层的结构的示意图。图3M是示出图3A中描绘的阵列基板中的第三平坦化层的结构的示意图。图3N是示出图3A中描绘的阵列基板中的阳极层的结构的示意图。图4A是沿图3A中的A-A’线的截面图。图4B是沿图3A中的B-B’线的截面图。图4C是沿图3A中的C-C’线的截面图。图4D是沿图3A中的D-D’线的截面图。图4E是沿图3A中的E-E’线的截面图。图4F是沿图3A中的F-F’线的截面图。
参照图3A至图3N以及图4A至图4F，在一些实施例中，阵列基板包括衬底基板BS、位于衬底基板BS上的半导体材料层SML、位于半导体材料层SML的远离衬底基板BS一侧的栅绝缘层GI、位于栅绝缘层GI的远离半导体材料层SML一侧的第一导电层CT1、位于第一导电层的远离栅绝缘层GI一侧的绝缘层IN、位于绝缘层IN的远离第一导电层CT1一侧的第二导电层CT2、位于第二导电层CT2的远离绝缘层IN一侧的层间介质层ILD、位于层间介质层ILD的远离第二导电层CT2一侧的第一信号线层SL1、位于第一信号线层SL1的远离层间介质层ILD一侧的第一平坦化层PLN1、位于第一平坦化层PLN1的远离第一信号线层SL1一侧的第二信号线层SL2、位于第二信号线层SL2的远离第一平坦化层PLN1一侧的第二平坦化层PLN2、位于第二平坦化层PLN2的远离第二信号线层SL2一侧的阳极连接垫层ACPL、位于阳极连接垫层ACPL的远离第二平坦化层PLN2一侧的第三平坦化层PLN3，以及位于第三平坦化层PLN3的远离阳极连接垫层ACPL一侧的阳极层ADL。
参照图2A、图2B、图3A及图3C，各个像素驱动电路标注有标号，该标号指示对应于各个像素驱动电路中的多个晶体管的区域，多个晶体管包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6及驱动晶体管Td。各个像素驱动电路还标注有指示像素驱动电路中的多个晶体管中的每个晶体管的组件的标号。例如，第一晶体管T1包括有源层ACT1、第一电极S1和第二电极D1。第二晶体管T2包括有源层ACT2、第一电极S2和第二电极D2。第三晶体管T3包括有源层ACT3、第一电极S3和第二电极D3。第四晶体管T4包括有源层ACT4、第一电极S4和第二电极D4。第五晶体管T5包括有源层ACT5、第一电极S5和第二电极D5。第六晶体管T6包括有源层ACT6、第一电极S6和第二电极D6。驱动晶体管Td包括有源层ACTd、第一电极Sd和第二电极Dd。
在一些实施例中，各个像素驱动电路中的晶体管(T1、T2、T3、T4、T5、T6和Td)的有源层(ACT1、ACT2、ACT3、ACT4、ACT5、ACT6和ACTd)位于同一层。可选地，各个像素驱动电路中的晶体管(T1、T2、T3、T4、T5、T6和Td)的有源层(ACT1、ACT2、ACT3、ACT4、ACT5、ACT6和ACTd)、第一电极(S1、S2、S3、S4、S5、S6和Sd)的至少一部分以及第二电极(D1、D2、D3、D4、D5、D6和Dd)的至少一部分位于同一层。可选地，各个像素驱动电路中的晶体管(T1、T2、T3、T4、T5、T6和Td)的有源层(ACT1、ACT2、ACT3、ACT4、ACT5、ACT6和ACTd)、第一电极(S1、S2、S3、S4、S5、S6和Sd)和第二电极(D1、D2、D3、D4、D5、D6和Dd)位于同一层。
在一些实施例中，各个像素驱动电路中的晶体管T1、T2、T3、T4、T5和Td的有源层ACT1、ACT2、ACT3、ACT4、ACT5和ACTd是第一整体结构的部分。在另一示例中，各个像素驱动电路中的晶体管T1、T2、T3、T4、T5和Td的有源层ACT1、ACT2、ACT3、ACT4、ACT5和ACTd、第一电极S1、S2、S3、S4、S5和Sd以及第二电极D1、D2、D3、D4、D5和Dd是第一整体结构的部分。如图3C所示，在一些实施例中，各个像素驱动电路中的晶体管T6的有源层ACT6与第一整体结构间隔开，第一整体结构包括各个像素驱动电路中的晶体管T1、T2、T3、T4、T5和Td的有源层ACT1、ACT2、ACT3、ACT4、ACT5和ACTd。
在一些实施例中，各个像素驱动电路中的晶体管T6的有源层ACT6、第一电极S6的至少一部分和第二电极D6的至少一部分为第二整体结构的部分。可选地，各个像素驱动电路中的晶体管T6的有源层ACT6、第一电极S6和第二电极D6是第二整体结构的部分。各个像素驱动电路中的第二整体结构与第一整体结构间隔开。
如本文中所使用的，有源层是指晶体管的包括半导体材料层的至少一部分的组件，其中，半导体材料层的该至少一部分在衬底基板上的正投影与栅极在衬底基板上的正投影重叠。如这里所使用的，第一电极是指晶体管的连接至有源层的一侧的组件，第二电极是指晶体管的连接至有源层的另一侧的组件。在双栅型晶体管(例如，第三晶体管T3)的背景下，有源层是指晶体管的包括半导体材料层的第一部分、半导体材料层的第二部分、以及第一部分和第二部分之间的第三部分的组件，其中，半导体材料层的第一部分在衬底基板上的正投影与第一栅极在衬底基板上的正投影重叠、半导体材料层的第二部分在衬底基板上的正投影与第二栅极在衬底基板上的正投影重叠。在双栅型晶体管的背景下，第一电极是指晶体管的连接至第一部分的远离第三部分一侧的组件，并且第二电极是指晶体管的连接至第二部分的远离第三部分一侧的组件。
参照图2A、图2B、图3A以及图3D，在一些实施例中，第一导电层包括多个栅线GL、多个复位控制信号线rst、多个发光控制信号线em以及存储电容器Cst的第一电容器电极Ce1。各种适当的电极材料和各种适当的制造方法可以用于制造第一导电层。例如，导电材料可以通过等离子体增强化学气相沉积(PECVD)工艺沉积在衬底基板上并被图案化。用于制造第一导电层的适当的导电材料的示例包括但不限于铝、铜、钼、铬、铝铜合金、铜钼合金、钼铝合金、铝铬合金、铜铬合金、钼铬合金、铜钼铝合金等。可选地，多个栅线GL、多个复位控制信号线rst、多个发光控制信号线em和第一电容器电极Ce1位于同一层。
如本文中所使用的，术语“同一层”是指在同一步骤中同时形成的层之间的关系。在一个示例中，当多个栅线GL和第一电容器电极Ce1是由对同一层材料进行的同一图案化工艺的一个或多个步骤所形成时，该多个栅线GL和第一电容器电极Ce1位于同一层。在另一示例中，通过同时执行形成多个栅线GL的步骤和形成第一电容器电极Ce1的步骤，多个栅线GL与第一电容器电极Ce1可以形成于同一层。术语“同一层”并不总是意味着在截面图中层的厚度或层的高度是相同的。
在一些实施例中，在各个像素驱动电路中，多个栅线GL中的各个栅线包括沿各个栅线的延伸方向延伸的主体部分MP，以及例如沿从各个像素驱动电路中的多个栅线GL中的各个栅线朝向各个像素驱动电路中的多个复位控制信号线rst中的相应的复位控制信号线的方向远离主体部分MP突出的栅突出部GP。
在一些实施例中，如上所述，第三晶体管T3是双栅晶体管。在一些实施例中，栅突出部GP是第三晶体管T3中的双栅极G3中的一个。在一些实施例中，参照图4A，栅突出部GP在衬底基板BS上的正投影与第三晶体管T3的有源层ACT3在衬底基板BS上的正投影至少部分地重叠。
参照图2A、图2B、图3A与图3E，在一些实施例中，第二导电层包括多个第二复位信号线Vintr、防干扰块IPB和存储电容器Cst的第二电容器电极Ce2。防干扰块IPB能够有效降低串扰，尤其是N1节点与相邻数据线之间的垂直串扰。各种适当的导电材料和各种适当的制造方法可以用于制造第二导电层。例如，导电材料可以通过等离子体增强化学气相沉积(PECVD)工艺沉积在衬底基板上并被图案化。用于制造第二导电层的适当的导电材料的示例包括但不限于铝、铜、钼、铬、铝铜合金、铜钼合金、钼铝合金、铝铬合金、铜铬合金、钼铬合金、铜钼铝合金等。可选地，多个第二复位信号线Vintr、第二电容器电极Ce2和防干扰块IPB位于同一层。
图3F中描绘了贯穿绝缘层IN延伸的过孔。
参照图2A、图2B、图3A与图3G，在一些实施例中，第一信号线层包括多个电压供给线Vdd、节点连接线Cln、初始化连接线Cli、第一中继电极RE1、第二中继电极RE2、多个第一复位信号线Vintc和多个数据线DL。节点连接线Cln将各个像素驱动电路中的第一电容器电极Ce1和第三晶体管T3的第一电极连接在一起。各种适当的导电材料和各种适当的制造方法可以用于制造第一信号线层。例如，导电材料可以通过等离子体增强化学气相沉积(PECVD)工艺沉积在衬底基板上并被图案化。用于制造第一信号线层的适当导电材料的示例包括但不限于铝、铜、钼、铬、铝铜合金、铜钼合金、钼铝合金、铝铬合金、铜铬合金、钼铬合金、铜钼铝合金等。可选地，多个电压供给线Vdd、节点连接线Cln、初始化连接线Cli、第一中继电极RE1、第二中继电极RE2、多个第一复位信号线Vintc以及多个数据线DL位于同一层。
图3H中描绘了贯穿层间介质层ILD延伸的过孔。
图3I中描绘了贯穿第一平坦化层PLN1延伸的过孔。
参照图2A、图2B、图3A以及图3J，在一些实施例中，第二信号线层包括各个像素驱动电路中的第一垫PAD1以及第二垫PAD2。第一垫PAD1被配置为在第四节点N4处提供寄生电容。如图2A与图2B所示，第四节点N4连接至第五晶体管T5的第二电极、第六晶体管T6的第二电极、以及发光元件LE的阳极。第一垫PAD1连接至第五晶体管T5的第二电极、第六晶体管T6的第二电极、以及发光元件LE的阳极。具体地，在一些实施例中，第二信号线层包括K列第一垫，即各个像素驱动电路中的各个第一垫。K列第一垫包括K个列中的第(2k-1)列C(2k-1)中的多个第一-第一垫PAD1-1和K个列中的第(2k)列C(2k)中的多个第二-第一垫PAD1-2。第二垫PAD2被配置为减少第一节点N1与相邻第一垫之间的串扰。第二垫PAD2通过贯穿第一平坦化层PLN1延伸的过孔连接至多个电压供给线Vdd中的位于相邻像素驱动电路(例如，左侧的像素驱动电路)中的相应电压供给线。各种适当的导电材料和各种适当的制造方法可以用于制造第二信号线层。例如，导电材料可以通过等离子体增强化学气相沉积(PECVD)工艺沉积在衬底基板上并被图案化。用于制造第二信号线层的适当导电材料的示例包括但不限于铝、铜、钼、铬、铝铜合金、铜钼合金、钼铝合金、铝铬合金、铜铬合金、钼铬合金、铜钼铝合金等。可选地，第一垫PAD1(例如，K个列中的第(2k-1)列C(2k-1)中的多个第一-第一垫PAD1-1和K个列中的第(2k)列C(2k)中的多个第二-第一垫PAD1-2)和第二垫PAD2位于同一层。
图3K中描绘了贯穿第二平坦化层PLN2延伸的过孔。
参照图2A、图2B、图3A以及图3L，在一些实施例中，阳极连接垫层包括各个像素驱动电路中的阳极连接垫ACP。阳极连接垫ACP将各个像素驱动电路中的发光元件的阳极连接至各个像素驱动电路中的第一垫PAD1。可以使用各种适当的导电材料和各种适当的制造方法来制造阳极连接垫层。例如，导电材料可以通过等离子体增强化学气相沉积(PECVD)工艺沉积在衬底基板上并被图案化。用于制造阳极连接垫层的适当的导电材料的示例包括但不限于金属氧化物材料，如氧化铟锡，以及金属材料，如铝、铜、钼、铬、铝铜合金、铜钼合金、钼铝合金、铝铬合金、铜铬合金、钼铬合金、铜钼铝合金等。
图3M描绘了贯穿第三平坦化层PLN3延伸的过孔。在图3M中，以虚线描绘了多个阳极的相应位置。
参照图2A、图2B、图3A以及图3N，阵列基板还包括阳极层。各个阳极通过贯穿第三平坦化层PLN3延伸的相应过孔连接至阳极连接垫。
参照图2A、图2B、图3A、图3D、图3E和图4A，在一些实施例中，除了其中不存在第二电容器电极Ce2的一部分的孔区域H之外，第二电容器电极Ce2在衬底基板BS上的正投影完全覆盖并超出第一电容器电极Ce1在衬底基板BS上的正投影。在一些实施例中，第一信号线层包括位于层间介质层ILD的远离第二电容器电极Ce2一侧的节点连接线Cln。节点连接线Cln与多个电压供给线Vdd位于同一层。可选地，阵列基板还包括位于孔区域H中并且贯穿层间介质层ILD和绝缘层IN延伸的第一过孔v1。可选地，节点连接线Cln通过第一过孔v1连接至第一电容器电极Ce1。在一些实施例中，第一电容器电极Ce1位于栅绝缘层GI的远离衬底基板BS的一侧。可选地，阵列基板还包括第一过孔v1和第二过孔v2。第一过孔v1位于孔区域H中，并贯穿层间介质层ILD和绝缘层IN延伸。第二过孔v2贯穿层间介质层ILD、绝缘层IN和栅绝缘层GI延伸。可选地，节点连接线Cln通过第一过孔v1连接至第一电容器电极Ce1，并且连接节点连接线Cln通过第二过孔v2连接至半导体材料层SML。可选地，节点连接线Cln连接至第三晶体管的第一电极S3，如图4A中所描绘。
参照图2A、图2B、图3A、图3E和图4D，在一些实施例中，防干扰块IPB与第二电容器电极Ce2位于同一层。多个电压供给线Vdd中的各个电压供给线通过第三过孔v3连接至干扰防止块IPB。可选地，第三过孔v3贯穿层间介质层ILD延伸。可选地，防干扰块IPB在衬底基板BS上的正投影与多个电压供给线Vdd中的各个电压供给线在衬底基板BS上的正投影部分地重叠。
图5A示出了图3A中描绘的阵列基板中的复位信号线的网络。参照图5A和图3A，阵列基板中的复位信号线的网络包括：分别沿第一方向DR1延伸的多个第二复位信号线Vintr；以及沿第二方向DR2延伸的多个第一复位信号线Vintc。各个第一复位信号线与多个第二复位信号线交叉。各个第二复位信号线与多个第一复位信号线交叉。在各个第一复位信号线与多个第二复位信号线交叉的位置处，各个第一复位信号线不与多个第二复位信号线连接。在各个第二复位信号线与多个第一复位信号线交叉的位置处，各个第二复位信号线不连接至多个第一复位信号线。
参照图2A、图2B、图3A及图4B，多个第一复位信号线Vintc中的各个第一复位信号线通过贯穿层间介质层ILD、绝缘层IN和栅绝缘层GI延伸的第四过孔v4连接至第一晶体管T1的第一电极S1，以提供初始化信号至第一晶体管T1的第一电极S1。
参照图2A、图2B、图3A、图3G和图4C，初始化连接线Cli通过贯穿层间介质层ILD、绝缘层IN和栅绝缘层GI延伸的第五过孔v5连接至第六晶体管T6的第一电极S6；并且通过贯穿层间介质层ILD和绝缘层IN延伸的第六过孔v6连接至多个第二复位信号线Vintr中的各个第二复位信号线Vintr；从而提供初始化信号至第六晶体管T6的第一电极S6。
图5B示出了图3A中描绘的阵列基板的第一垫和第一复位信号线的结构。图5C是沿图5B中的E-E’线的截面图。图5D是沿图5B中的F-F’线的截面图。图5E是相应第一-第一垫和相应第二-第一垫的叠置。参照图2A、图2B、图3A、图3J、图4B以及图5A至图5E，第一垫PAD1被配置为在第四节点N4处提供寄生电容。在一个示例中，第四节点N4处的寄生电容形成于第一垫PAD1与多个第一复位信号线Vintc中的各个第一复位信号线之间。第一垫PAD1在衬底基板BS上的正投影与各个第一复位信号线在衬底基板BS上的正投影至少部分地重叠。第一垫PAD1连接至第五晶体管T5的第二电极、第六晶体管T6的第二电极、以及发光元件LE的阳极。
在一些实施例中，第一垫PAD1与多个栅线GL中的各个栅线交叉。可选地，第一垫PAD1在衬底基板BS上的正投影与多个复位控制信号线rst中的各个复位控制信号线在衬底基板BS上的正投影至少部分地重叠。可选地，第一垫PAD1在衬底基板BS上的正投影与多个发光控制信号线em中的各个发光控制信号线在衬底基板BS上的正投影至少部分地重叠。在一个示例中，第一垫PAD1在衬底基板BS上的正投影与多个复位控制信号线rst中的各个复位控制信号线在衬底基板BS上的正投影至少部分地重叠，并且与多个发光控制信号线em中的各个发光控制信号线在衬底基板BS上的正投影至少部分地重叠。
在一些实施例中，阵列基板包括K列第一垫，即各个像素驱动电路中的各个第一垫。K列第一垫包括K个列中的第(2k-1)列C(2k-1)中的多个第一-第一垫PAD1-1和K个列中的第(2k)列C(2k)中的多个第二-第一垫PAD1-2。多个第一复位信号线Vintc包括交替布置的多个第一-第一复位信号线Vintc1和多个第二-第一复位信号线Vintc2。多个第一-第一复位信号线Vintc1位于K列的第(2k-1)列C(2k-1)中，且多个第二-第一复位信号线Vintc2位于K列的第(2k)列C(2k)中。可选地，多个第一-第一复位信号线Vintc1和多个第二-第一复位信号线Vintc2彼此平行。
在一些实施例中，K列的第(2k-1)列C(2k-1)中的各个第一-第一垫和各个第一-第一复位信号线Vintc1之间的第一寄生电容不同于K列的第(2k)列C(2k)中的各个第二-第一垫和各个第二-第一复位信号线Vintc2之间的第二寄生电容。可选地，第一寄生电容大于第二寄生电容。
可选地，第一寄生电容比第二寄生电容大至少1％，例如，大至少2.5％、大至少5％、大至少7.5％、大至少10％、大至少12.5％、大至少15％、大至少17.5％、大至少20％、大至少22.5％、大至少25％、大至少27.5％、大至少30％、大至少32.5％、大至少35％、大至少37.5％、或大至少40％。可选地，第一寄生电容比第二寄生电容大20％。
在一些实施例中，K列中的第(2k-1)列C(2k-1)中的各个第一-第一垫与各个第一-第一复位信号线Vintc1的正投影在具有第一面积的第一重叠区域中彼此重叠，K列中第(2k)列C(2k)中各第二-第一垫与各第二-第一复位信号线Vintc2的正投影在具有第二面积的第二重叠区域中彼此重叠，其中第一面积与第二面积彼此不同。可选地，第一面积大于第二面积。
可选地，第一面积比第二面积大至少1％，例如大至少2.5％、大至少5％、大至少7.5％、大至少10％、大至少12.5％、大至少15％、大至少17.5％、大至少20％、大至少22.5％、大至少25％、大至少27.5％、大至少30％、大至少32.5％、大至少35％、大至少37.5％、或大至少40％。可选地，第一面积比第二面积大20％。
在一些实施例中，参照图5B至图5E，各个第一-第一垫的位于第一重叠区域中的第一部分P1具有沿第一方向DR1的第一宽度w1，各个第二-第一垫的位于第二重叠区域中的第二部分P2具有沿第一方向DR1的第二宽度w2，第一宽度w1和第二宽度w2彼此不同，其中沿第一方向DR1的虚拟线(例如，图5B中的与E-E’线和F-F’线交叉的虚拟线VL)与第一部分1和第二部分P2交叉。第一方向DR1垂直于各个第一-第一复位信号线Vintc1和各个第二-第一复位信号线Vintc2的延伸方向。可选地，第一部分P1是各个第一-第一垫的位于第一重叠区域中的细长部分，其纵向方向平行于第二方向DR2。可选地，第二部分P2是各个第二-第一垫的位于第二重叠区域中的细长部分，其纵向方向平行于第二方向DR2。
在一些实施例中，第一宽度w1大于第二宽度w2。可选地，第一宽度W1比第二宽度W2大至少1％，例如大至少2.5％、大至少5％、大至少7.5％、大至少10％、大至少12.5％、大至少15％、大至少17.5％、大至少20％、大至少22.5％、大至少25％、大至少27.5％、大至少30％、大至少32.5％、大至少35％、大至少37.5％、或大至少40％。可选地，第一宽度W1比第二宽度W2大20％。
可选地，第一宽度W1比第二宽度W2大至少0.05μm，例如大至少0.1μm、大至少0.15μm、大至少0.2μm、大至少0.25μm、大至少0.3μm、大至少0.35μm、大至少0.4μm、大至少0.45μm、大至少0.5μm、大至少0.55μm、大至少0.6μm、大至少0.65μm、大至少0.7μm、大至少0.75μm、大至少0.8μm、大至少0.85μm、大至少0.9μm、大至少0.95μm、或大至少1μm。可选地，第一宽度W1比第二宽度W2大0.4μm。在一个示例中，第一宽度W1是2.4μm，第二宽度W2是2.0μm。
在一些实施例中，参照图5B至图5E，沿着虚拟线VL，各个第一-第一复位信号线Vintc1具有沿第一方向DR1的第三宽度w3，各个第二-第一复位信号线Vintc2具有沿第一方向DR1的第四宽度w4，第三宽度w3与第四宽度w4基本相同。如本文中所使用的，术语“基本相同”是指两个值之间的差异不超过基值(例如，两个值中的一个)的10％，例如不超过基值的8％、不超过基值的6％、不超过基值的4％、不超过基值的2％、不超过基值的1％、不超过基值的0.5％、不超过基值的0.1％、不超过基值的0.05％、或不超过基值的0.01％。
可选地，第二宽度W2与第三宽度W3基本相同。可选地，第二宽度W2与第四宽度W4基本相同。
在一些实施例中，第一宽度W1大于第三宽度W3。可选地，第一宽度W1比第三宽度W3大至少1％，例如大至少2.5％、大至少5％、大至少7.5％、大至少10％、大至少12.5％、大至少15％、大至少17.5％、大至少20％、大至少22.5％、大至少25％、大至少27.5％、大至少30％、大至少32.5％、大至少35％、大至少37.5％、或大至少40％。可选地，第一宽度W1比第三宽度W3大20％。
在一些实施例中，第一宽度W1大于第四宽度W4。可选地，第一宽度W1比第四宽度W4大至少1％，例如大至少2.5％、大至少5％、大至少7.5％、大至少10％、大至少12.5％、大至少15％、大至少17.5％、大至少20％、大至少22.5％、大至少25％、大至少27.5％、大至少30％、大至少32.5％、大至少35％、大至少37.5％、或大至少40％。可选地，第一宽度W1比第四宽度W4大20％。
在一些实施例中，各个第一-第一垫的位于第一重叠区域中的第一部分P1具有沿第一方向DR1的第一平均宽度aw1，各个第二-第一垫的位于第二重叠区域中的第二部分P2具有沿第一方向DR1的第二平均宽度aw2，第一平均宽度aw1和第二平均宽度aw2彼此不同。
在一些实施例中，第一平均宽度aw1大于第二平均宽度aw2。可选地，第一平均宽度aw1比第二平均宽度aw2大至少1％，例如大至少2.5％、大至少5％、大至少7.5％、大至少10％、大至少12.5％、大至少15％、大至少17.5％、大至少20％、大至少22.5％、大至少25％、大至少27.5％、大至少30％、大至少32.5％、大至少35％、大至少37.5％、或大至少40％。可选地，第一平均宽度aw1比第二平均宽度aw2大20％。
可选地，第一平均宽度aw1比第二平均宽度aw2大至少0.05μm，例如大至少0.1μm、大至少0.15μm、大至少0.2μm、大至少0.25μm、大至少0.3μm、大至少0.35μm、大至少0.4μm、大至少0.45μm、大至少0.5μm、大至少0.55μm、大至少0.6μm、大至少0.65μm、大至少0.7μm、大至少0.75μm、大至少0.8μm、大至少0.85μm、大至少0.9μm、大至少0.95μm、或大至少1μm。可选地，第一平均宽度aw1比第二平均宽度aw2大0.4μm。在一个示例中，第一平均宽度aw1是2.4μm，第二平均宽度aw2是2.0μm。
在一些实施例中，各个第一-第一复位信号线Vintc1具有沿第一方向DR1的第三平均宽度aw3，各个第二-第一复位信号线Vintc2具有沿第一方向DR1的第四平均宽度aw4，第三平均宽度aw3与第四平均宽度aw4基本相同。
可选地，第二平均宽度aw2与第三平均宽度aw3基本相同。可选地，第二平均宽度aw2与第四平均宽度aw4基本相同。
在一些实施例中，第一平均宽度aw1大于第三平均宽度aw3。可选地，第一平均宽度aw1比第三平均宽度aw3大至少1％，例如大至少2.5％、大至少5％、大至少7.5％、大至少10％、大至少12.5％、大至少15％、大至少17.5％、大至少20％、大至少22.5％、大至少25％、大至少27.5％、大至少30％、大至少32.5％、大至少35％、大至少37.5％、或大至少40％。可选地，第一平均宽度aw1比第三平均宽度aw3大20％。
在一些实施例中，第一平均宽度aw1大于第四平均宽度aw4。可选地，第一平均宽度aw1比第四平均宽度aw4大至少1％，例如大至少2.5％、大至少5％、大至少7.5％、大至少10％、大至少12.5％、大至少15％、大至少17.5％、大至少20％、大至少22.5％、大至少25％、大至少27.5％、大至少30％、大至少32.5％、大至少35％、大至少37.5％、或大至少40％。可选地，第一平均宽度aw1比第四平均宽度aw4大20％。
在一些实施例中，多个第一-第一复位信号线Vintc1的总数与多个第一-第一垫PAD1-1的总数的比，与多个第二-第一复位信号线Vintc2的总数与多个第二-第一垫PAD1-2的总数的比相同。
图5F示出了根据本公开的一些实施例中的第一垫的结构。参照图5B和图5F，在一些实施例中，第一垫包括第一垫部分PP1、第二垫部分PP2和第三垫部分PP3，第一垫部分PP1将第二垫部分PP2连接至第三垫部分PP3。第二垫部分PP2和第三垫部分PP3从第一垫部分PP1向同一侧(例如，向左侧)延伸。第一垫部分PP1在衬底基板上的正投影与各个第一复位信号线在衬底基板上的正投影至少部分地重叠。第二垫部分PP2在衬底基板上的正投影与各个第一复位信号线在衬底基板上的正投影至少部分地不重叠，例如，第二垫部分PP2在衬底基板上的正投影与各个第一复位信号线在衬底基板上的正投影完全不重叠。第三垫部分PP3在衬底基板上的正投影与各个第一复位信号线在衬底基板上的正投影至少部分地不重叠，例如，第三垫部分PP3在衬底基板上的正投影与各个第一复位信号线在衬底基板上的正投影完全不重叠。
在一些实施例中，K列中的第(2k-1)列C(2k-1)中的像素驱动电路是用于驱动第一颜色的子像素和第二颜色的子像素发光的像素驱动电路；K列中的第(2k)列C(2k)中的像素驱动电路是用于驱动第三颜色的子像素发光的像素驱动电路。在一个示例中，第一颜色是红色，第二颜色是蓝色，以及第三颜色是绿色。
在相关的阵列基板中，与红色子像素和蓝色子像素相比，绿色子像素通常需要更长的时间来点亮，特别是当显示较低灰度的图像时，这导致相关阵列基板中的红色拖尾缺陷。在本阵列基板中，K列中的第(2k-1)列C(2k-1)中的像素驱动电路在第四节点N4的寄生电容大于K列中的第(2k)列C(2k)中的像素驱动电路在第四节点N4的寄生电容。因此，与绿色子像素相比，第四节点N4处较高的寄生电容降低了红色子像素和蓝色子像素的点亮速度。本公开的发明人惊奇地和出乎意料地发现，本阵列基板的精细结构在绿色子像素、红色子像素和蓝色子像素中实现了相似的点亮速度，消除了相关阵列基板中红色拖尾缺陷的问题。
如先前所述，第二垫PAD2被配置为减少第一节点N1与相邻第一垫之间的串扰。参照图4D，第二垫PAD2通过贯穿第一平坦化层PLN1延伸的第七过孔v7连接至多个电压供给线Vdd中的位于相邻像素驱动电路中的相应电压供给线。多个电压供给线Vdd中的各个电压供给线通过贯穿层间介质层ILD延伸的第八过孔v8连接至第二电容器电极Ce2。图6A示出了根据本公开的一些实施例中的第一信号线层和第二信号线层的结构。如图6A和图4A所示，在一些实施例中，各个像素驱动电路中的第二垫PAD2在衬底基板BS上的正投影覆盖各个像素驱动电路中的节点连接线Cln在衬底基板BS上的正投影的至少50％(例如，至少55％、至少60％、至少65％、至少70％、至少75％、至少80％、至少85％、至少90％、至少95％、至少99％、或100％)。在一些实施例中，各个像素驱动电路中的第二垫PAD2在衬底基板BS上的正投影与第三晶体管T3的有源层ACT3在衬底基板BS上的正投影至少部分地重叠。在一些实施例中，各个像素驱动电路中的第二垫PAD2在衬底基板BS上的正投影覆盖多个栅线GL中的各个栅线的栅突出部GP在衬底基板BS上的正投影的至少50％(例如，至少55％、至少60％、至少65％、至少70％、至少75％、至少80％、至少85％、至少90％、至少95％、至少99％、或100％)。
图6B示出了根据本公开的一些实施例中的第二垫的结构。参照图6B，在一些实施例中，第二垫包括第四垫部分PP4、第五垫部分PP5和第六垫部分PP6。第五垫部分PP5将第四垫部分PP4连接至第六垫部分PP6。参照图3A、图4D、图6A及图6B，第四垫部分PP4在衬底基板BS上的正投影与各个像素驱动电路中的节点连接线Cln在衬底基板BS上的正投影至少部分地重叠，并且与多个栅线GL中的各个栅线的栅突出部GP在衬底基板BS上的正投影至少部分地重叠。第六垫部分PP6在衬底基板BS上的正投影与多个电压供给线Vdd中的位于相邻像素驱动电路中的相应电压供给线在衬底基板BS上的正投影至少部分地重叠。第五垫部分PP5与多个数据线DL中的位于相邻像素驱动电路中的相应数据线交叉。相邻像素驱动电路和相应像素驱动电路位于沿着第一方向DR1的同一行中。
参照图3A和图4B，第一垫PAD1通过贯穿第一平坦化层PLN1延伸的第九过孔v9连接至第一信号线层SL1中的第一中继电极RE1，并且通过贯穿第一平坦化层PLN1延伸的第十过孔v10连接至第一信号线层SL1中的第二中继电极RE2。第一中继电极RE1通过贯穿层间介质层ILD、绝缘层IN和栅绝缘层GI延伸的第十一过孔v11连接至第五晶体管T5的第二电极D5。第二中继电极RE2通过贯穿层间介质层ILD、绝缘层IN和栅绝缘层GI延伸的第十二过孔v12连接至第六晶体管T6的第二电极D6。阳极连接垫ACP通过贯穿第二平坦化层PLN2延伸的第十三过孔v13连接至第一垫PAD1。阳极AD通过贯穿第三平坦化层PLN3延伸的第十四过孔v14连接至阳极连接垫ACP。
图7是示出根据本公开的一些实施例中的阵列基板中的显示区域与周边区域的示意图。参照图7，在一些实施例中，阵列基板包括显示区域DA与周边区域PA。在一些实施例中，周边区域PA包括位于显示区域DA的第一侧S1的第一子区域PA1、位于显示区域DA的第二侧S2的第二子区域PA2、位于显示区域DA的第三侧S3的第三子区域PA3、和位于显示区域DA的第四侧S4的第四子区域PA4。可选地，第一侧S1和第三侧S3彼此相对。可选地，第二侧S2和第四侧S4彼此相对。可选地，第一子区域PA1为阵列基板的信号线与集成电路连接的子区域。
如本文中所使用的，术语“显示区域”是指阵列基板实际显示图像的区域。可选地，显示区域可以包括子像素区域和子像素间区域。子像素区域是指子像素的发光区域，例如，液晶显示器中的对应于像素电极的区域或有机发光二极管显示面板中的对应于发光层的区域。子像素间区域是指相邻子像素区域之间的区域，例如液晶显示器中的对应于黑矩阵的区域或有机发光二极管显示面板中的对应于像素限定层的区域。可选地，子像素间区域是同一像素中的相邻子像素区域之间的区域。可选地，子像素间区域是来自两个相邻像素中的两个相邻子像素区域之间的区域。
如本文中所使用的，术语“周边区域”是指显示面板中的阵列基板的如下区域，在该区域中提供各种电路和导线以将信号传输到显示基板。为了增加具有阵列基板的显示装置的透明度，显示装置的不透明或不透光组件(例如，电池、印刷电路板、金属框)可以设置在周边区域中而不是显示区域中。
在一些实施例中，第一子区域PA1包括侧边区域SR和一个或多个角部区域(例如，第一角部区域CR1和第二角部区域CR2)。一个或多个角部区域分别位于显示面板的角部。一个或多个角部区域分别将侧边区域SR连接至周边区域PA的一个或多个相邻的子区域。例如，第一角部区域CR1将侧边区域SR连接至第二子区域PA2，而第二角部区域CR2将侧边区域SR连接至第四子区域PA4。
图8是示出根据本公开的一些实施例中的阵列基板中的显示区域和周边区域的示意图。参照图8，在一些实施例中，阵列基板除了显示区域DA之外还具有附加显示区域ADA。将图8和图7相比较，在一些实施例中，附加显示区域ADA远离显示区域DA延伸至图7中的侧边区域SR中，导致侧边区域减小。
在一些实施例中，像素驱动电路设置在显示区域DA中。然而，与沿着显示区域DA和附加显示区域ADA之间的边界的多个像素驱动电路相对应的发光层被设置在附加显示区域ADA中。因为这些驱动电路设置在显示区域DA中，而对应的发光层设置在附加显示区域ADA中，所以连接这些驱动电路和对应的发光层的多个阳极连接垫(例如，图3L中描绘的ACP)从显示区域DA延伸至附加显示区域ADA中。图9示出了在根据本公开的一些实施例中的显示区域和附加显示区域之间的边界周围的区域中的像素驱动电路和发光层的布置。参照图9，连接各个像素驱动电路PDC和各个发光层EL的多个阳极连接垫ACP从显示区域DA延伸至附加显示区域ADA中。附加显示区域ADA不存在像素驱动电路，但是包括诸如电源线的其它组件。
图10示出了在根据本公开的一些实施例中的显示区域和附加显示区域之间的边界周围的区域中的像素驱动电路和发光层的布置。参照图10，由于与显示区域DA中的像素驱动电路对应的发光层设置在附加显示区域ADA中，所以该区域可以为接收来自前一行像素驱动电路的发光层(在图10中表示为PEL)提供空间。
图11A示出了根据本公开的一些实施例中的各个像素驱动电路和各个发光元件的结构。图11B示出了图11A中描绘的阵列基板中的半导体材料层的结构。图11C示出了图11A中描绘的阵列基板中的第一导电层的结构。图11D示出了图11A中描绘的阵列基板中的绝缘层的结构。图11E示出了图11A中描绘的阵列基板中的第二导电层的结构。图11F示出了图11A中描绘的阵列基板中的第一信号线层的结构。图11G示出了图11A中描绘的阵列基板中的第二信号线层的结构。图11H示出了图11A中描绘的阵列基板中的第三信号线层的结构。图11I示出了图11A中描绘的阵列基板中的阳极层的结构。图11J示出了图11A中描绘的阵列基板中的像素限定层的结构。图11K示出了图11A中描绘的阵列基板中的发光层的结构。图12A是沿图11A中的G-G’线的截面图。图12B是沿图11A中的H-H’线的截面图。
参照图11A至图11K、图12A和图12B，在一些实施例中，阵列基板包括衬底基板BS、位于衬底基板BS上的半导体材料层SML、位于半导体材料层SML的远离衬底基板BS一侧的栅绝缘层GI、位于栅绝缘层GI的远离半导体材料层SML一侧的第一导电层Gate1、位于第一导电层的远离栅绝缘层GI一侧的绝缘层IN、位于绝缘层IN的远离第一导电层Gate1一侧的第二导电层Gate2、位于第二导电层Gate2的远离绝缘层IN一侧的层间介质层ILD、位于层间介质层ILD的远离第二导电层Gate2一侧的第一信号线层SLL1、位于第一信号线层SLL1的远离层间介质层ILD一侧的第一平坦化层PLN1、位于第一平坦化层PLN1的远离第一信号线层SLL1一侧的第二信号线层SLL2、位于第二信号线层SLL2的远离第一平坦化层PLN1一侧的第二平坦化层PLN2、位于第二平坦化层PLN2的远离第二信号线层SLL2一侧的阳极连接垫层ACPL、位于阳极连接垫层ACPL的远离第二平坦化层PLN2一侧的第三平坦化层PLN3、位于第三平坦化层PLN3的远离阳极连接垫层ACPL一侧的阳极层ADL、位于阳极层ADL的远离第三平坦化层PLN3一侧的像素限定层PDL、以及位于像素限定层PDL的远离阳极层ADL一侧的发光层EML。
参照图11A至图11K，在一些实施例中，半导体材料层SML包括晶体管的有源层，包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6以及驱动晶体管Td的有源层。各种适当的半导体材料可以用于制造半导体材料层SML。用于制造半导体材料层SML的适当的半导体材料的示例包括多晶硅、非晶硅和金属氧化物。
在一些实施例中，第一导电层Gate1包括多个栅线GL、多个复位控制信号线rst、多个发光控制信号线em和存储电容器Cst的第一电容器电极Ce1。
图11D中描绘了贯穿绝缘层IN延伸的过孔。
在一些实施例中，第二导电层Gate2包括防干扰块IPB、存储电容器Cst的第二电容器电极Ce2、以及多个第一复位信号线Vintr。防干扰块IPB能够有效降低串扰，尤其是N1节点与相邻数据线之间的垂直串扰。
在一些实施例中，第一信号线层SLL1包括多个电压供给线Vdd、节点连接线Cln、多个第二复位信号线Vintc和多个数据线DL。节点连接线Cln将各个像素驱动电路中的第一电容器电极Ce1和第三晶体管T3的漏极连接在一起。阵列基板还包括位于孔区域H中并且贯穿层间介质层ILD与绝缘层IN延伸的第一过孔v1。可选地，节点连接线Cln通过第一过孔v1连接至第一电容器电极Ce1。在一些实施例中，第一电容器电极Ce1位于栅绝缘层GI的远离衬底基板BS的一侧。可选地，阵列基板还包括第二过孔v2。第一过孔v1位于孔区域H中并且贯穿层间介质层ILD和绝缘层IN延伸。第二过孔v2贯穿层间介质层ILD、绝缘层IN和栅绝缘层GI延伸。可选地，节点连接线Cln通过第一过孔v1连接至第一电容器电极Ce1，并且通过第二过孔v2连接至半导体材料层SML。可选地，节点连接线Cln连接至第三晶体管的漏极D3，如图12A所描绘。
在一些实施例中，第二信号线层SLL2包括连接垫CP，N4节点通过该连接垫CP电连接至各个发光元件的阳极。可选地，阵列基板还包括贯穿第一平坦化层PLN1、层间介质层ILD、绝缘层IN和栅绝缘层GI延伸的第三过孔v3。连接垫CP通过第三过孔v3连接至N4节点。
在一些实施例中，阳极连接垫层ACPL包括多个阳极连接垫ACP。多个阳极连接垫ACP中的各个阳极连接垫将连接垫CP电连接至各个发光元件的阳极。可选地，阵列基板还包括贯穿第二平坦化层PLN2延伸的第四过孔v4。多个阳极连接垫ACP中的各个阳极连接垫通过第四过孔v4连接至连接垫CP。各种适当的导电材料可以用于制造多个阳极连接垫ACP。用于制造多个阳极连接垫ACP的适当导电材料的示例包括导电金属氧化物，如氧化铟锡。
阳极层包括多个发光元件的多个阳极AD。多个阳极AD的各个阳极连接至各个连接线。可选地，阵列基板还包括贯穿第三平坦化层PLN3延伸的第五过孔v5。各个阳极通过第五过孔v5连接至各个连接线。
像素限定层PDL限定多个子像素开口SA。
在一些实施例中，有机层OL包括多个发光元件的多个发光层EML。多个发光层EML中的各个发光层电连接至多个阳极AD中的各个阳极。
多个阳极连接垫ACP可以设置在各种适当的层中。在一些实施例中，多个阳极连接垫ACP全部位于同一层中。在一些实施例中，多个阳极连接垫ACP可以设置在多个层中。在一个示例中，基本沿着列方向延伸的相邻的两个阳极连接垫可以被分别设置在不同的两个层中。
在一个示例中，多个阳极连接垫ACP位于阳极连接垫层ACPL中；第二平坦化层PLN2位于阳极连接垫层ACPL的靠近衬底基板BS的一侧；第三平坦化层PLN3位于阳极连接垫层ACPL的远离衬底基板BS的一侧；阳极层ADL位于第三平坦化层PLN3的远离阳极连接垫层ACPL的一侧；多个像素驱动电路PDC位于第二平坦化层PLN2的远离阳极连接垫层ACPL的一侧。
图13A示出了根据本公开的一些实施例中的阵列基板的第二区域中的结构。图13B示出了图13A中的像素驱动电路的结构。图13C示出了图13A中的连接线的结构。图13D示出了图13A中的发光元件的结构。参照图13A至图13D，在附加显示区域ADA中，存在多个发光元件LE中的一些发光元件，并且不存在多个像素驱动电路PDC的晶体管和电容器。可选地，在附加显示区域ADA中，存在至少一行发光元件，并且不存在多个像素驱动电路PDC的晶体管和电容器。可选地，在显示区域DA中，存在多行发光元件和多行像素驱动电路的晶体管和电容器。
在一些实施例中，多个阳极连接垫ACP分别将多个像素驱动电路PDC与多个对应的发光元件连接。相应阳极连接垫RACP将相应像素驱动电路RPDC与相应发光元件RLE连接。
图14示出了根据本公开的一些实施例中的阳极连接垫层、阳极层和发光层的结构。参照图14，在一些实施例中，阳极连接垫层包括多个阳极连接垫ACP，阳极层包括多个阳极AD，并且发光层包括多个发光块EMB。图14描绘了多个阳极连接垫ACP、多个阳极AD和多个发光块EMB在附加显示区域中的布局。在一些实施例中，多个子像素包括各个第一子像素sp1、各个第二子像素sp2、各个第三子像素sp3和各个第四子像素sp4。可选地，阵列基板的各个像素包括相应第一子像素sp1、相应第二子像素sp2、相应第三子像素sp3和相应第四子像素sp4。在一个示例中，各个第一子像素sp1为红色子像素，各个第二子像素sp2为绿色子像素，各个第三子像素sp3为蓝色子像素，各个第四子像素sp4为绿色子像素。
在一些实施例中，多个阳极连接垫ACP在衬底基板上的正投影与各个第一子像素sp1在衬底基板上的正投影部分地重叠，形成第一重叠面积；多个阳极连接垫ACP在衬底基板上的正投影与各个第二子像素sp2在衬底基板上的正投影部分地重叠，形成第二重叠面积；多个阳极连接垫ACP在衬底基板上的正投影与各个第三子像素sp3在衬底基板上的正投影部分地重叠，形成第三重叠面积；或者，多个阳极连接垫ACP在衬底基板上的正投影与各个第四子像素sp4在衬底基板上的正投影部分地重叠，形成第四重叠面积。可选地，第一重叠面积大于第二重叠面积，例如，大至少1％、大至少2.5％、大至少5％、大至少7.5％、大至少10％、大至少12.5％、大至少15％、大至少17.5％、大至少20％、大至少22.5％、大至少25％、大至少27.5％、大至少30％、大至少32.5％、大至少35％、大至少37.5％、或大至少40％。
可选地，第一重叠面积大于第四重叠面积，例如，大至少1％、大至少2.5％、大至少5％、大至少7.5％、大至少10％、大至少12.5％、大至少15％、大至少17.5％、大至少20％、大至少22.5％、大至少25％、大至少27.5％、大至少30％、大至少32.5％、大至少35％、大至少37.5％、或大至少40％。
可选地，第三重叠面积大于第二重叠面积，例如，大至少1％、大至少2.5％、大至少5％、大至少7.5％、大至少10％、大至少12.5％、大至少15％、大至少17.5％、大至少20％、大至少22.5％、大至少25％、大至少27.5％、大至少30％、大至少32.5％、大至少35％、大至少37.5％、或大至少40％。
可选地，第三重叠面积大于第四重叠面积，例如，大至少1％、大至少2.5％、大至少5％、大至少7.5％、大至少10％、大至少12.5％、大至少15％、大至少17.5％、大至少20％、大至少22.5％、大至少25％、大至少27.5％、大至少30％、大至少32.5％、大至少35％、大至少37.5％、或大至少40％。
在一个示例中，各个第一子像素sp1为红色子像素，各个第二子像素sp2为绿色子像素，各个第三子像素sp3为蓝色子像素，各个第四子像素sp4为绿色子像素。在相关阵列基板中，与红色子像素和蓝色子像素相比，绿色子像素通常需要更长的时间来点亮，特别是当显示较低灰度的图像时，导致相关阵列基板中的红色拖尾缺陷。在本阵列基板的至少附加显示区域中，红色子像素和蓝色子像素中的像素驱动电路的寄生电容大于绿色子像素中的像素驱动电路的寄生电容。因此，与绿色子像素相比，较高的寄生电容降低了红色子像素和蓝色子像素的点亮速度。本公开的发明人惊奇地和出乎意料地发现，本阵列基板的精细结构在绿色子像素、红色子像素和蓝色子像素中实现了相似的点亮速度，消除了相关阵列基板中红色拖尾缺陷的问题。
另一方面，本发明提供了一种显示装置，包括本文所述的或通过本文所述的方法制造的阵列基板，以及连接至阵列基板的一个或多个集成电路。适当的显示装置的示例包括但不限于电子纸、移动电话、平板计算机、电视、监视器、笔记本计算机、数字相册、GPS等。可选地，显示装置是有机发光二极管显示装置。可选地，显示装置是液晶显示装置。
另一方面，本发明提供了一种制造阵列基板的方法。在一些实施例中，该方法包括形成K列第一垫。可选地，各个第一垫被形成为连接至发光元件的阳极、第五晶体管的第二电极和第六晶体管的第二电极。可选地，形成K列第一垫包括在K个列中的第(2k-1)列中形成多个第一-第一垫以及在K个列中的第(2k)列中形成多个第二-第一垫。可选地，各个第一-第一垫和各个第二-第一垫被形成为具有不同的平均线宽。
为了说明和描述的目的，已经给出了本发明的实施例的上述描述。其不是穷举的，也不是要将本发明限制为所公开的精确形式或示例性实施例。因此，前面的描述应当被认为是说明性的而不是限制性的。显然，许多修改和变化对于本领域技术人员将是显而易见的。选择和描述实施例是为了解释本发明的原理及其最佳模式实际应用，从而使得本领域技术人员能够理解本发明的各种实施例以及适合于所考虑的特定使用或实现的各种修改。本发明的范围旨在由所附权利要求及其等价物来限定，其中除非另有说明，否则所有术语都意味着其最广泛的合理意义。因此，术语“本发明(the invention、the presentinvention)”等不一定将权利要求范围限制为特定实施例，并且对本发明的示例性实施例的引用不意味着对本发明的限制，并且不应推断出这样的限制。本发明仅由所附权利要求的精神和范围来限定。此外，这些权利要求可能涉及使用“第一”、“第二”等，随后是名词或元素。这些术语应当被理解为命名法，并且不应当被解释为对由这些命名法所修改的元件的数量进行限制，除非已经给出了特定的数量。所描述的任何优点和益处可能不适用于本发明的所有实施例。应当理解，在不脱离由所附权利要求限定的本发明的范围的情况下，本领域技术人员可以对所描述的实施例进行改变。此外，本公开中的元件和组件都不是要贡献给公众，无论该元件或组件是否在所附权利要求中明确叙述。

Claims (23)

1.一种阵列基板，包括K列第一垫；
其中，各个第一垫连接至发光元件的阳极、第五晶体管的第二电极和第六晶体管的第二电极；
所述K列第一垫包括位于所述K个列中的第(2k-1)列中的多个第一-第一垫和位于所述K个列中的第(2k)列中的多个第二-第一垫；以及
各个第一-第一垫和各个第二-第一垫具有不同的平均线宽。
2.根据权利要求1所述的阵列基板，还包括位于所述K个列中的所述第(2k-1)列中的多个第一-第一复位信号线和位于所述K个列中的所述第(2k)列中的多个第二-第一复位信号线；
其中，位于所述K个列中的所述第(2k-1)列中的各个第一-第一垫与相应第一复位信号线之间的第一寄生电容不同于位于所述K个列中的所述第(2k)列中的各个第二-第一垫与相应第二-第一复位信号线之间的第二寄生电容。
3.根据权利要求2所述的阵列基板，其中，所述第一寄生电容比所述第二寄生电容大至少5％。
4.根据权利要求2所述的阵列基板，其中，位于所述K个列中的所述第(2k-1)列中的所述各个第一-第一垫与所述相应第一-第一复位信号线的正投影在具有第一面积的第一重叠区域中彼此重叠；
位于所述K个列中的所述第(2k)列中的所述各个第二-第一垫和所述相应第二-第一复位信号线的正投影在具有第二面积的第二重叠区域中彼此重叠；以及
所述第一面积与所述第二面积彼此不同。
5.根据权利要求4所述的阵列基板，其中，所述第一面积比所述第二面积大至少5％。
6.根据权利要求4所述的阵列基板，其中，位于所述第一重叠区域中的所述各个第一-第一垫的第一部分具有沿第一方向的第一宽度；
位于所述第二重叠区域中的所述各个第二-第一垫的第二部分具有沿所述第一方向的第二宽度；以及
所述第一宽度大于所述第二宽度。
7.根据权利要求6所述的阵列基板，其中，所述第一宽度比所述第二宽度大至少5％。
8.根据权利要求6所述的阵列基板，其中，一条虚拟线穿过所述第一部分和所述第二部分；沿着所述虚拟线，所述各个第一-第一复位信号线具有第三宽度，并且所述各个第二-第一复位信号线具有第四宽度；
所述第三宽度与所述第四宽度实质上相同；以及
所述第一宽度大于所述第三宽度并且大于所述第四宽度。
9.根据权利要求2至8中任一项所述的阵列基板，其中，所述多个第一-第一复位信号线的总数与所述多个第一-第一垫的总数的比，与所述多个第二-第一复位信号线的总数与所述多个第二-第一垫的总数的比相同。
10.根据权利要求1至9中任一项所述的阵列基板，还包括多个栅线；
其中，所述各个第一垫与所述多个栅线中的相应栅线交叉。
11.根据权利要求10所述的阵列基板，还包括多个复位控制信号线和多个发光控制信号线；
其中，各个第一垫在衬底基板上的正投影与所述多个复位控制信号线中的相应复位控制信号线在所述衬底基板上的正投影至少部分地重叠；或
所述第一垫在所述衬底基板上的正投影与所述多个发光控制信号线中的相应发光控制信号线在所述衬底基板上的正投影至少部分地重叠。
12.根据权利要求1至11中任一项所述的阵列基板，还包括多个电压供给线；
其中，各个像素驱动电路包括：
第二垫；
节点连接线；以及
存储电容器，其包括第一电容器电极；
其中，所述第二垫连接至所述多个电压供给线中的相应电压供给线；
所述节点连接线将所述各个像素驱动电路中的所述第一电容器电极连接至第三晶体管的第一电极；以及
所述第二垫在衬底基板上的正投影覆盖所述节点连接线在所述衬底基板上的正投影的至少50％。
13.根据权利要求12所述的阵列基板，其中，所述第二垫在所述衬底基板上的正投影与所述第三晶体管的有源层在所述衬底基板上的正投影至少部分地重叠。
14.根据权利要求12所述的阵列基板，还包括多个栅线；
其中，所述多个栅线中的各个栅线包括沿着所述各个栅线的延伸方向延伸的主体部分和远离所述主体部分突出的栅突出部；以及
所述第二垫在所述衬底基板上的正投影覆盖所述栅突出部在所述衬底基板上的正投影的至少50％。
15.根据权利要求12至14中任一项所述的阵列基板，还包括多个数据线；
其中，所述第二垫包括第四垫部分、第五垫部分和第六垫部分，所述第五垫部分将所述第四垫部分连接至所述第六垫部分；以及
所述第五垫部分与所述多个数据线中的位于相邻像素驱动电路中的相应数据线交叉，其中，所述相邻像素驱动电路和所述各个像素驱动电路处于沿着第一方向的同一行中。
16.根据权利要求15所述的阵列基板，其中，所述第四垫部分在所述衬底基板上的正投影与所述各个像素驱动电路中的所述节点连接线在所述衬底基板上的正投影至少部分地重叠；以及
所述第六垫部分在所述衬底基板上的正投影与所述多个电压供给线中的位于所述相邻像素驱动电路中的相应相邻电压供给线在所述衬底基板上的正投影至少部分地重叠。
17.根据权利要求1至16中任一项所述的阵列基板，还包括阳极连接垫和阳极；
其中，所述各个第一垫通过贯穿第一平坦化层延伸的第九过孔连接至第一中继电极，并且通过贯穿所述第一平坦化层延伸的第十过孔连接至第二中继电极；
所述第一中继电极通过贯穿至少层间介质层延伸的第十一过孔连接至所述第五晶体管的所述第二电极；
所述第二中继电极通过贯穿至少所述层间介质层延伸的第十二过孔连接至所述第六晶体管的所述第二电极；
所述阳极连接垫通过贯穿第二平坦化层延伸的第十三过孔连接至所述各个第一垫；以及
所述阳极通过贯穿第三平坦化层延伸的第十四过孔连接至所述阳极连接垫。
18.根据权利要求2至9中任一项所述的阵列基板，还包括与所述多个第一-第一复位信号线和所述多个第二-第一复位信号线位于不同层中的多个第二复位信号线；
其中，所述多个第二复位信号线沿第一方向延伸；
所述多个第一-第一复位信号线与所述多个第二-第一复位信号线沿第二方向延伸；
各个第二复位信号线被配置为向各个像素驱动电路中的第六晶体管的第一电极提供初始化信号；
各个第一-第一复位信号线被配置为向位于所述第(2k-1)列中的第一-第一相应像素驱动电路中的第一晶体管的第一电极提供初始化信号；以及
各个第二-第一复位信号线被配置为向位于所述第(2k)列中的第二-第一相应像素驱动电路中的第一晶体管的第一电极提供初始化信号。
19.根据权利要求1至18中任一项所述的阵列基板，其中，位于所述K个列中的所述第(2k-1)列中的像素驱动电路是用于驱动第一颜色的子像素和第二颜色的子像素发光的像素驱动电路；
位于所述K个列中的所述第(2k)列中的像素驱动电路是用于驱动第三颜色的子像素发光的像素驱动电路；以及
所述第一颜色、所述第二颜色和所述第三颜色彼此不同。
20.根据权利要求1所述的阵列基板，包括显示区域、附加显示区域和周边区域；
其中，所述附加显示区域远离所述显示区域延伸至所述周边区域的侧边区域中；
所述阵列基板包括多个发光元件和多个像素驱动电路；
所述多个像素驱动电路位于所述显示区域；
所述多个发光元件中的一部分发光元件存在于所述附加显示区域；以及
在所述附加显示区域中不存在所述多个像素驱动电路的晶体管和电容器。
21.根据权利要求20所述的阵列基板，其中，与沿着所述显示区域和所述附加显示区域之间的边界的多个像素驱动电路对应的发光层位于所述附加显示区域中；
所述阵列基板还包括多个阳极连接垫，其将沿着所述显示区域和所述附加显示区域之间的所述边界的所述像素驱动电路与位于所述附加显示区域中的所述发光层连接；以及
所述多个阳极连接垫中的各个阳极连接垫将所述第六晶体管的所述第二电极电连接至位于所述附加显示区域中的相应发光元件的阳极。
22.根据权利要求21所述的阵列基板，其中，在所述附加显示区域中，
所述多个阳极连接垫在衬底基板上的正投影与各个第一子像素在所述衬底基板上的正投影部分地重叠，形成第一重叠面积；
所述多个阳极连接垫在所述衬底基板上的正投影与各个第二子像素在所述衬底基板上的正投影部分地重叠，形成第二重叠面积；
所述多个阳极连接垫在所述衬底基板上的正投影与各个第三子像素在所述衬底基板上的正投影部分地重叠，形成第三重叠面积；
所述第一重叠面积大于所述第二重叠面积；
所述第三重叠面积大于所述第二重叠面积；以及
所述各个第一子像素、所述各个第二子像素和所述各个第三子像素是不同颜色的子像素。
23.一种显示装置，包括根据权利要求1至19中任一项所述的阵列基板以及连接至所述阵列基板的集成电路。
CN202280003406.8A 2022-09-30 2022-09-30 阵列基板和显示装置 Pending CN118120352A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2022/123115 WO2024065624A1 (en) 2022-09-30 2022-09-30 Array substrate and display apparatus

Publications (1)

Publication Number Publication Date
CN118120352A true CN118120352A (zh) 2024-05-31

Family

ID=90475561

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280003406.8A Pending CN118120352A (zh) 2022-09-30 2022-09-30 阵列基板和显示装置

Country Status (2)

Country Link
CN (1) CN118120352A (zh)
WO (1) WO2024065624A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021184305A1 (zh) * 2020-03-19 2021-09-23 京东方科技集团股份有限公司 显示基板以及显示装置
WO2022160255A1 (en) * 2021-01-29 2022-08-04 Boe Technology Group Co., Ltd. Array substrate and display apparatus
WO2022165717A1 (zh) * 2021-02-04 2022-08-11 京东方科技集团股份有限公司 阵列基板和显示装置
CN113658995B (zh) * 2021-10-20 2022-04-15 北京京东方技术开发有限公司 显示基板、触控显示面板及显示装置
CN117636780A (zh) * 2022-08-30 2024-03-01 京东方科技集团股份有限公司 阵列基板和显示设备

Also Published As

Publication number Publication date
WO2024065624A1 (en) 2024-04-04

Similar Documents

Publication Publication Date Title
WO2022160255A1 (en) Array substrate and display apparatus
US20230269981A1 (en) Display panel
JP6056072B2 (ja) 表示装置
CN115668343B (zh) 阵列基板和显示设备
WO2024065624A1 (en) Array substrate and display apparatus
CN114730115B (zh) 阵列基板和显示设备
WO2021184348A1 (zh) 显示面板和显示装置
CN115039165B (zh) 阵列基板和显示设备
US20240363072A1 (en) Array substrate and display apparatus
TWI407410B (zh) 影像顯示系統
WO2023039842A1 (en) Array substrate and display apparatus
WO2023115406A1 (en) Array substrate and display apparatus
WO2024103254A1 (en) Array substrate and display apparatus
WO2023130202A1 (en) Array substrate and display apparatus
JP4348919B2 (ja) 電気光学装置、及び電子機器
WO2024174196A1 (en) Array substrate and display apparatus
US20240365593A1 (en) Array substrate and display apparatus
US20240206250A1 (en) Array substrate and display apparatus
WO2024197556A1 (en) Array substrate and display apparatus
US20230165059A1 (en) Display panel
WO2023019425A1 (en) Display panel having a bonding region
CN118844130A (zh) 阵列基板及显示装置
CN117716417A (zh) 阵列基板和显示装置
CN118872410A (zh) 阵列基板和显示装置
CN118414654A (zh) 阵列基板和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination