WO2022232987A1 - 显示基板及显示装置 - Google Patents

显示基板及显示装置 Download PDF

Info

Publication number
WO2022232987A1
WO2022232987A1 PCT/CN2021/091895 CN2021091895W WO2022232987A1 WO 2022232987 A1 WO2022232987 A1 WO 2022232987A1 CN 2021091895 W CN2021091895 W CN 2021091895W WO 2022232987 A1 WO2022232987 A1 WO 2022232987A1
Authority
WO
WIPO (PCT)
Prior art keywords
transistor
light
sub
base substrate
orthographic projection
Prior art date
Application number
PCT/CN2021/091895
Other languages
English (en)
French (fr)
Inventor
韩林宏
王琦伟
高永益
龙跃
Original Assignee
京东方科技集团股份有限公司
成都京东方光电科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京东方科技集团股份有限公司, 成都京东方光电科技有限公司 filed Critical 京东方科技集团股份有限公司
Priority to CN202180001067.5A priority Critical patent/CN115668347A/zh
Priority to US17/915,694 priority patent/US20240212607A1/en
Priority to PCT/CN2021/091895 priority patent/WO2022232987A1/zh
Priority to DE112021004654.3T priority patent/DE112021004654T5/de
Publication of WO2022232987A1 publication Critical patent/WO2022232987A1/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/066—Adjustment of display parameters for control of contrast

Definitions

  • the driving transistor is configured to control the magnitude of the driving current flowing through the light-emitting device according to the data signal, and the light-emitting device is configured to receive the driving current and be driven by the driving current to emit light ;
  • the drive transistor includes an active pattern and a gate, the active pattern of the drive transistor includes a channel region, and the orthographic projection of the channel region on the base substrate is located at the At least part of the orthographic projections on the base substrate overlap;
  • the storage capacitor includes: a first electrode plate and a second electrode plate.
  • the shielding portion and the reset signal line are disposed in the same layer and integrally formed.
  • Fig. 4A is a kind of sectional view along the line A-A' in Fig. 3A;
  • Fig. 4B is a kind of sectional view along the line B-B' in Fig. 3A;
  • 5E is a schematic plan view of the second conductive layer in the display substrate shown in FIG. 5A;
  • FIG. 8D is a partially enlarged schematic diagram of a sub-pixel in FIG. 7A;
  • Figure 10A is a sectional view along line J-J' in Figure 9A;
  • the second reset sub-circuit 129 is connected to the second reset voltage terminal Vinit2 and the first terminal 134 (the fourth node N4 ) of the light emitting device 121, and is configured to apply the second reset voltage Vinit2 in response to the second reset control signal Rst2 to the first end 134 of the light emitting device 121 .
  • the first vertical portion VDD1 extends along the second direction D2 and is connected to adjacent sub-pixels; the first lateral portion VDD2 is connected to the vertical portion and extends from the vertical portion toward the second plate Cst2; the first lateral portion VDD2 It is electrically connected to the second electrode plate Cst2 through the second via hole V2.
  • the first end of the transistor is the source electrode, and the second end is the drain electrode; or, the first end is the drain electrode, and the second end is the source electrode.
  • materials of the first to fourth conductive layers may include gold (Au), silver (Ag), copper (Cu), aluminum (Al), molybdenum (Mo), magnesium (Mg), tungsten (W) and the above Alloy material composed of metals; or transparent conductive metal oxide material, such as indium tin oxide (ITO), indium zinc oxide (IZO), zinc oxide (ZnO), zinc aluminum oxide (AZO), etc.
  • the scan line 210 is electrically connected to the gate of the second transistor T2 in the corresponding row of sub-pixels (or in an integrated structure) to provide the first scan signal Ga1, and a reset control line 220 is connected to the sixth transistor in the corresponding row of sub-pixels.
  • the gate of T6 is electrically connected to provide the first reset control signal Rst1
  • the emission control line 230 is electrically connected to the gate of the fourth transistor T4 in the corresponding row of sub-pixels to provide the first emission control signal EM1.
  • the second signal line such as the data line Data and the first power supply line VDD are arranged in the same layer, and both are located in the third metal layer 203 ; and include a fourth signal line extending along the first direction D1 as a whole.
  • the lateral portion Data1 and the fourth longitudinal portion Data2 extending as a whole along the second direction D2; in the second direction D2, the fourth lateral portion Data1 of the data line Data is at least partially aligned with the third lateral portion VDD2 of the first power line VDD. Yes, that is, the projections of the two on the second direction D2 overlap.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

显示基板以及显示装置，显示基板（10）包括衬底基板（200），设置在衬底基板（200）上的第一信号线（210）和第二信号线（Data），以及子像素。子像素包括像素电路（101），像素电路（101）包括：发光元件（121）、驱动晶体管（T1）、数据写入晶体管（T2）和存储电容（Cst）。数据写入晶体管（T2）配置为在第一扫描信号（Ga1）的控制下将数据信号（Vd）传输至驱动晶体管（T1），第一扫描信号（Ga1）在第一信号线（210）传输，数据信号（Vd）在第二信号线（Data）上传输；驱动晶体管（T1）配置为根据数据信号（Vd）控制流经发光器件（121）的驱动电流的大小，发光器件（121）配置为接收电流且被驱动电流驱动以发光；驱动晶体管（T1）包括有源图案（T1a）和栅极（T1g），驱动晶体管（T1）的有源图案（T1a）包括沟道区（C1），沟道区（C1）在衬底基板（200）上的正投影位于与栅极（T1g）在衬底基板（200）上的正投影的至少部分重叠；存储电容（Cst）包括：第一极板（Cst１）和第二极板（Cst2）。第一极板（Cst1）与驱动晶体管的栅极（T1ｇ）电连接；第二极板（Cst2）在衬底基板（200）上的正投影与第一极板（Cst１）在衬底基板（200）上的正投影部分重叠，且与驱动晶体管（T1）的沟道区（C1）在衬底基板（200）上的正投影不重叠。

Description

显示基板及显示装置 技术领域
本公开至少一实施例涉及一种显示基板及显示装置。
背景技术
在显示领域，有机发光二极管(OLED)显示面板具有自发光、对比度高、能耗低、视角广、响应速度快、可用于挠曲性面板、使用温度范围广、制造简单等特点，具有广阔的发展前景。为了丰富显示面板的功能，通常会集成具有其它功能的组件，如具有感光功能的成像元件等，以实现摄像、指纹识别等功能。
发明内容
本公开至少一实施例提供一种显示基板，该显示基板包括衬底基板、设置在衬底基板上的第一信号线和第二信号线，以及子像素。所述子像素包括像素电路，所述像素电路包括发光器件、驱动晶体管、数据写入晶体管和存储电容。所述数据写入晶体管配置为在第一扫描信号的控制下将数据信号传输至所述驱动晶体管，所述第一扫描信号在所述第一信号线上传输，所述数据信号在所述第二信号线上传输；所述驱动晶体管配置为根据所述数据信号控制流经所述发光器件的驱动电流的大小，所述发光器件配置为接收所述驱动电流且被所述驱动电流驱动以发光；所述驱动晶体管包括有源图案和栅极，所述驱动晶体管的有源图案包括沟道区，所述沟道区在所述衬底基板上的正投影位于与所述栅极在所述衬底基板上的正投影的至少部分重叠；所述存储电容包括：第一极板和第二极板。第一极板与所述驱动晶体管的栅极电连接；第二极板在所述衬底基板上的正投影与所述第一极板在所述衬底基板上的正投影至少部分重叠，且与所述驱动晶体管的沟道区在所述衬底基板上的正投影不重叠。
例如，本公开至少一实施例提供的显示基板中，所述第一极板包括第一部分和第二部分。第一部分在所述衬底基板上的正投影与所述第二极板在所述衬底基板上的正投影不重叠；第二部分与所述第一部分连接，且从所述第一部分上突出于所述第一部分，所述第二部分在所述衬底基板上的正投影与所述第二极板在所述衬底基板上的正投影重叠。
例如，本公开至少一实施例提供的显示基板中，所述像素电路还包括第一连接结构，第一连接结构与所述驱动晶体管的栅极以及所述第一极板电连接，其中，所述第一连接结构在所述衬底基板上的正投影与所述第二极板在所述衬底基板上的正投影不重叠，且与所述第一部分在所述衬底基板上的正投影至少部分重叠。
例如，本公开至少一实施例提供的显示基板中，所述第一连接结构与所述驱动晶体管的第一极同层设置，通过第一过孔与所述的第一极板电连接；所述第一过孔在所述衬底基 板上的正投影与所述第一极板的第一部分在所述衬底基板上的正投影重叠。
例如，本公开至少一实施例提供的显示基板中，所述第一极板与所述驱动晶体管的栅极同层设置且为一体结构。
例如，本公开至少一实施例提供的显示基板中，所述第一信号线与所述数据写入晶体管的栅极连接且配置为给所述数据写入晶体管的栅极提供所述第一扫描控制信号；所述第一信号线包括整体上沿第一方向延伸的第一横向部分和整体上沿第二方向延伸的第一纵向部分，所述第一横向部分与所述第一纵向部分连接，所述第一方向与所述第二方向相交；所述数据写入晶体管包括有源图案，所述数据写入晶体管的有源图案在所述衬底基板上的正投影与所述第一纵向部分在所述衬底基板上的正投影至少部分重叠。
例如，本公开至少一实施例提供的显示基板中，所述像素电路还包括第一发光控制晶体管和第一发光控制线。第一发光控制晶体管与所述驱动晶体管的第一极以及第一电压端连接，且配置为在第一发光控制信号的控制下将第一电压端的第一电源电压施加至所述驱动晶体管的栅极；第一发光控制线，与所述第一发光控制晶体管的栅极连接且配置为给所述第一发光控制晶体管的栅极提供所述第一发光控制信号；所述第一发光控制线包括整体上沿所述第一方向延伸的第二横向部分和整体上沿所述第二方向延伸的第二纵向部分，所述第一发光控制晶体管包括有源图案，所述第一发光控制晶体管的有源图案在所述衬底基板上的正投影与所述第二纵向部分在所述衬底基板上的正投影至少部分重叠。
例如，本公开至少一实施例提供的显示基板中，所述像素电路还包括第二发光控制晶体管和第二发光控制线。第二发光控制晶体管与第二发光控制端、所述发光器件以及所述驱动晶体管的第二极连接，且配置为在第二发光控制信号的控制下使得所述驱动电流被施加至所述发光器件；第二发光控制线与所述第二发光控制晶体管的栅极连接且配置为给所述第二发光控制晶体管的栅极提供所述第二发光控制信号；所述第一发光控制线复用作所述第二发光控制线，并且，所述第二发光控制晶体管包括有源图案，所述第二发光控制晶体管的有源图案在所述衬底基板上的正投影与所述第二纵向部分在所述衬底基板上的正投影至少部分重叠。
例如，本公开至少一实施例提供的显示基板中，所述存储电容位于所述第一纵向部分和所述第二纵向部分之间，且位于所述第一横向部分和所述第二横向部分之间。
例如，本公开至少一实施例提供的显示基板中，所述第一发光控制晶体管的有源图案包括沟道区，所述第二发光控制晶体管的有源图案包括沟道区；在所述第一方向上，所述第一发光控制晶体管的沟道区与所述驱动晶体管的沟道区之间的距离等于所述第二发光控制晶体管的沟道区与所述驱动晶体管的沟道区之间的距离，并且，在所述第二方向上，所述第一发光控制晶体管的沟道区与所述驱动晶体管的沟道区之间的距离等于所述第二发光控制晶体管的沟道区与所述驱动晶体管的沟道区之间的距离。
例如，本公开至少一实施例提供的显示基板中，所述第一发光控制晶体管的沟道区的长宽比与所述第二发光控制晶体管的沟道区的长宽比相同。
例如，本公开至少一实施例提供的显示基板中，所述像素电路还包括第一电源线，第一电源线连接第一电压端且配置为给所述像素电路提供第一电源电压，与所述驱动晶体管的第一极同层设置，且包括第三纵向部分和第三横向部分。第三纵向部分整体上沿所述第二方向延伸，且连接到相邻的所述子像素；第三横向部分，与所述第三纵向部分连接且自所述第三纵向部分朝向所述第二极板延伸，所述第三横向部分通过第二过孔与所述第二极板电连接。
例如，本公开至少一实施例提供的显示基板中，所述第二信号线与所述第一电源线同层设置，且包括整体上沿所述第一方向延伸的第四横向部分和整体上沿所述第二方向延伸的第四纵向部分；在所述第二方向上，所述第四横向部分与所述第三横向部分至少部分正对，所述第四纵向部分在所述衬底基板上的正投影与所述第三横向部分在所述衬底基板上的正投影不重叠。
例如，本公开至少一实施例提供的显示基板中，所述第三纵向部分位于所述存储电容在所述第一方向上的第一侧，所述第四纵向部分在所述衬底基板上的正投影与所述存储电容在所述衬底基板上的正投影至少部分重叠，且与所述第二过孔在所述衬底基板上的正投影不重叠。
例如，本公开至少一实施例提供的显示基板中，所述像素电路包括半导体层，所述半导体层包括所述驱动晶体管的沟道区，所述第三横向部分在所述衬底基板上的正投影位于所述半导体层在所述衬底基板上的正投影内。
例如，本公开至少一实施例提供的显示基板中，所述像素电路还包括补偿晶体管，配置为响应于施加在所述补偿晶体管的栅极的第二扫描信号和所述数据信号对所述驱动晶体管的栅极进行补偿；给所述数据写入晶体管提供所述第一扫描信号的所述第一信号线的第一横向部分配置为给所述补偿晶体管提供所述第二扫描信号；所述补偿晶体管包括有源图案，所述补偿晶体管的有源图案与所述驱动晶体管的有源图案同层设置；所述子像素还包括遮挡部。遮挡部位于所述补偿晶体管的有源图案的远离所述衬底基板的一侧，其中，所述遮挡部在所述衬底基板上的正投影与所述补偿晶体管的有源图案在所述衬底基板上的正投影至少部分重叠；像素电路还包括复位信号线复位信号线，所述遮挡部与所述复位信号线电连接。
例如，本公开至少一实施例提供的显示基板中，所述遮挡部与所述复位信号线同层设置且一体成型。
例如，本公开至少一实施例提供的显示基板中，述像素电路包括半导体层，所述半导体层包括所述驱动晶体管的有源图案；所述半导体层包括第一部分和第二部分，所述半导体层的第一部分与所述半导体层的第二部分通过开口间隔开，所述开口在所述衬底基板上的正投影与所述第二横向部分在所述衬底基板上的正投影重叠，所述半导体层的第一部分和所述半导体层的第二部分在所述衬底基板上的正投影均与所述第二横向部分在所述衬底基板上的正投影不重叠。
例如，本公开至少一实施例提供的显示基板中，所述驱动晶体管的沟道区的平面形状为整体上沿所述第二方向延伸的条形。
例如，本公开至少一实施例提供的显示基板中，所述驱动晶体管的沟道区的平面形状为沿所述第二方向延伸的直的条形。
例如，本公开至少一实施例提供的显示基板中，所述子像素包括第一电极，所述第一电极与所述驱动晶体管的第一极和第二极中的一者电连接；所述衬底基板包括多个所述子像素，多个所述子像素包括第一子像素和相邻的两个第二子像素，所述相邻的两个第二子像素分别为上第二子像素和下第二子像素，所述上第二子像素的第一电极在所述衬底基板上的正投影和与所述上第二子像素的第一连接结构在所述衬底基板上的正投影至少部分重叠，所述下第二子像素的第一电极在所述衬底基板上的正投影与所述下第二子像素的第一连接结构在所述衬底基板上的正投影至少部分重叠。
例如，本公开至少一实施例提供的显示基板中，所述第一子像素发射红光，所述第二子像素发射绿光。
本公开至少一实施例提供一种显示装置，该显示装置包括本公开实施例提供的任意一种的显示基板。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1为本公开至少一实施例提供的显示基板的示意图；
图2A为本公开至少一实施例提供的像素电路的示意图；
图2B为图2A所示的像素电路的一种具体示例的电路图；
图2C为本公开至少一实施例提供的像素电路的驱动方法的信号时序图；
图3A为本公开一实施例提供的一种显示基板的子像素的结构示意图；
图3B为图3A所示的显示基板中的半导体层的平面示意图；
图3C为图3A所示的显示基板中的第一导电层的平面示意图；
图3D为图3A所示的显示基板中的半导体层与第一导电层堆叠的平面示意图；
图3E为图3A所示的显示基板中的第二导电层的平面示意图；
图3F为图3A所示的显示基板中的半导体层、第一导电层与第二导电层堆叠的平面示意图；
图3G为图3A所示的显示基板中的第三导电层的平面示意图；
图3H为本公开至少一实施例提供的第一电极的平面示意图；
图3I为图3A所示的显示基板的半导体层、第一导电层、第二导电层、第三导电层与图3H所示的第一电极堆叠的平面示意图；
图4A为沿图3A中的线A-A’的一种剖视图；
图4B为沿图3A中的线B-B’的一种剖视图；
图4C为沿图3A中的线C-C’的一种剖视图；
图4D为沿图3A中的线D-D’的一种剖视图；
图4E为沿图3A中的线E-E’的一种剖视图；
图4F为本公开至少一实施例提供的显示基板的另一种驱动晶体管的沟道区的平面示意图；
图4G为图5A中的一个子像素的局部放大示意图；
图5A为本公开一实施例提供的另一种显示基板的子像素的结构示意图；
图5B为图5A所示的显示基板中的半导体层的平面示意图；
图5C为图5A所示的显示基板中的第一导电层的平面示意图；
图5D为图5A所示的显示基板中的半导体层与第一导电层堆叠的平面示意图；
图5E为图5A所示的显示基板中的第二导电层的平面示意图；
图5F为图5A所示的显示基板中的半导体层、第一导电层与第二导电层堆叠的平面示意图；
图5G为图5F所示的结构以及各个过孔的平面示意图；
图5H为图5A所示的显示基板中的第三导电层的平面示意图；
图5I为本公开至少一实施例提供的第一电极的平面示意图；
图5J为图5A所示的显示基板的半导体层、第一导电层、第二导电层、第三导电层与图5I所示的第一电极堆叠的平面示意图；
图6A为沿图5A中的线F-F’的一种剖视图；
图6B为图5A中的一个子像素的局部放大示意图；
图7A为本公开一实施例提供的又一种显示基板的子像素的结构示意图；
图7B为图7A所示的显示基板中的半导体层的平面示意图；
图7C为图7A所示的显示基板中的第一导电层的平面示意图；
图7D为图7A所示的显示基板中的半导体层与第一导电层堆叠的平面示意图；
图7E为图7A所示的显示基板中的第二导电层的平面示意图；
图7F为图7A所示的显示基板中的半导体层、第一导电层与第二导电层堆叠的平面示意图；
图7G为图7A所示的显示基板中的第三导电层的平面示意图；
图7H为本公开至少一实施例提供的第一电极的平面示意图；
图7I为图7A所示的显示基板的半导体层、第一导电层、第二导电层、第三导电层与图7H所示的第一电极堆叠的平面示意图；
图8A为沿图7A中的线G-G’的一种剖视图；
图8B为沿图7A中的线H-H’的一种剖视图；
图8C为沿图7A中的线I-I’的一种剖视图；
图8D图7A中的一个子像素的局部放大示意图；
图9A为本公开一实施例提供的再一种显示基板的子像素的结构示意图；
图9B为图9A所示的显示基板中的半导体层的平面示意图；
图9C为图9A所示的显示基板中的第一导电层的平面示意图；
图9D为图9A所示的显示基板中的半导体层与第一导电层堆叠的平面示意图；
图9E为图9A所示的显示基板中的第二导电层的平面示意图；
图9F为图9A所示的显示基板中的半导体层、第一导电层与第二导电层堆叠的平面示意图；
图9G为图9A所示的显示基板中的第三导电层的平面示意图；
图9H为本公开至少一实施例提供的第一电极的平面示意图；
图9I为图9A所示的显示基板的半导体层、第一导电层、第二导电层、第三导电层与图9H所示的第一电极堆叠的平面示意图；
图9J为图9A中的一个子像素的局部放大示意图；
图10A为沿图9A中的线J-J’的一种剖视图；
图10B为沿图9A中的线K-K’的一种剖视图；
图10C为沿图9A中的线L-L’的一种剖视图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。以下所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其它实施例，都属于本公开保护的范围。
除非另作定义，此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“包括”或者“包含”等类似的词语意指出现在该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
本公开中的附图比例可以作为实际工艺中的参考，但不限于此，例如：沟道的宽长比、各个膜层的厚度和间距、各个信号线的宽度和间距，可以根据实际需要进行调整。显示基板中像素的个数和每个像素中子像素的个数也不是限定为图中所示的数量，本公开中所描述的附图仅是结构示意图。
本公开至少一实施例提供一种显示基板，该显示基板包括衬底基板、设置在所述衬底 基板上的整体上沿第一方向延伸的第一信号线和整体上沿与所述第一方向相交的第二方向延伸的第二信号线，所述第一信号线传输第一扫描信号，所述第二信号线传输数据信号；所述子像素包括像素电路；所述像素电路包括：发光器件和驱动晶体管、数据写入晶体管；数据写入晶体管配置为在第一扫描信号的控制下将数据信号传输至驱动晶体管，第一扫描信号在第一信号线上传输，数据信号在第二信号线上传输；所述驱动晶体管配置为根据所述数据信号控制流经所述发光器件的驱动电流的大小，所述驱动晶体管包括有源图案和栅极，所述有源图案包括沟道区，所述沟道区在所述衬底基板上的正投影位于与所述栅极在所述衬底基板上的正投影重叠；所述驱动晶体管的沟道区的平面形状为整体上沿所述第二方向延伸的条形；所述发光器件配置为接收所述驱动电流且被所述驱动电流驱动以发光。本公开实施例提供的显示基板中，驱动晶体管的沟道区为整体上沿所述第二方向延伸的条形，增大了驱动晶体管的沟道区的长宽比，且有利于节约像素电路的布局空间。
本公开至少一实施例提供一种显示基板，该显示基板包括衬底基板、设置在衬底基板上的第一信号线和第二信号线，以及子像素。所述子像素包括像素电路，所述像素电路包括：发光器件、驱动晶体管、数据写入晶体管和存储电容。所述数据写入晶体管配置为在第一扫描信号的控制下将数据信号传输至所述驱动晶体管，所述第一扫描信号在所述第一信号线上传输，所述数据信号在所述第二信号线上传输；所述驱动晶体管配置为根据所述数据信号控制流经所述发光器件的驱动电流的大小，所述发光器件配置为接收所述驱动电流且被所述驱动电流驱动以发光；所述驱动晶体管包括有源图案和栅极，所述驱动晶体管的有源图案包括沟道区，所述沟道区在所述衬底基板上的正投影位于与所述栅极在所述衬底基板上的正投影的至少部分重叠；所述存储电容包括：第一极板和第二极板。第一极板与所述驱动晶体管的栅极电连接；第二极板在所述衬底基板上的正投影与所述第一极板在所述衬底基板上的正投影至少部分重叠，且与所述驱动晶体管的沟道区在所述衬底基板上的正投影不重叠。在本公开实施例提供的该显示面板中，由于第二极板连接了第一电源电压以稳压，该第一电源电压信号会对驱动晶体管的沟道区造成影响，为了减小其对驱动晶体管的沟道区的影响，使第二极板避开驱动晶体管的沟道区，以避免驱动晶体管的性能受到影响。
示例性地，图1为本公开至少一实施例提供的显示基板的示意图。如图1所示，例如，显示基板10包括呈阵列排布的多个像素100，多个像素100中的至少部分像素100包括多个子像素，多个子像素中的至少部分子像素包括发光器件和驱动发光器件发光的像素电路。例如，像素电路可以包括2T1C(即两个晶体管和一个电容)像素电路、4T2C、5T1C、7T1C或nTmC(n、m为正整数)像素电路。例如，在不同的实施例中，像素电路还可以包括补偿子电路，该补偿子电路包括内部补偿子电路或外部补偿子电路，补偿子电路可以包括晶体管、电容等。例如，根据需要，该像素电路还可以进一步包括复位电路、发光控制子电路、检测电路等。
例如，如图1所示，多个像素100位于显示区。例如，在一些实施例提供的显示基板 10中，多个像素100中的部分像素为虚拟像素(dummy pixel)1000，虚拟像素1000不参与显示工作，每个虚拟像素1000包括多个虚拟子像素，而不包含发挥显示驱动作用的子像素。
例如，该显示基板10是有机发光二极管(OLED)显示基板，该发光器件为OLED。该显示基板10还可以包括多条扫描线、多条数据线以用于为该多个子像素提供扫描信号(控制信号)和数据信号，从而驱动该多个子像素。根据需要，该显示基板10还可以进一步包括电源线、检测线等。
图2A为本公开至少一实施例提供的像素电路的示意图。如图2A所示，该像素电路单元100包括驱动子电路122、补偿子电路128、数据写入子电路126、存储子电路127、第一发光控制子电路123、第二发光控制子电路124及第一复位子电路125和第二复位子电路129。
例如，该驱动子电路122包括控制端122a、第一端122b和第二端122c，且配置为与发光器件121连接并且控制流经发光器件121的驱动电流。驱动子电路122的控制端122a和第一节点N1连接，驱动子电路122的第一端122b和第二节点N2连接并配置为接收第一电源电压VDD，驱动子电路122的第二端122c和第三节点N3连接。
例如，该数据写入子电路126包括控制端126a、第一端126b和第二端126c，该控制端126a配置为接收第一扫描信号Ga1，第一端126b配置为接收数据信号Vd，第二端126c与驱动子电路122的第一端122b(也即第二节点N2)连接。该数据写入子电路126配置为响应于该第一扫描信号Ga1将该数据信号Vd写入驱动子电路122的第一端122b。例如，数据写入子电路126的第一端126b与数据线12连接以接收该数据信号Vd，控制端126a与作为扫描线的栅线11连接以接收该第一扫描信号Ga1。例如，在数据写入及补偿阶段，数据写入子电路126可以响应于第一扫描信号Ga1而开启，从而可以将数据信号写入驱动子电路122的第一端122b(第二节点N2)，并将数据信号存储在存储子电路127中，以在例如发光阶段时可以根据该数据信号生成驱动发光器件121发光的驱动电流。
例如，补偿子电路128包括控制端128a、第一端128b和第二端128c，补偿子电路128的控制端128a配置为接收第二扫描信号Ga2，补偿子电路128的第一端128b和第二端128c分别与驱动子电路122的第二端122c和控制端122a电连接，补偿子电路128配置为响应于该第二扫描信号Ga2对该驱动子电路122进行阈值补偿。
例如，第一扫描信号Ga1可以与第二扫描信号Ga2相同。例如第一扫描信号Ga1可以与第二扫描信号Ga2连接到相同的信号输出端。例如，第一扫描信号Ga1可以与第二扫描信号Ga2通过相同的扫描线传输。
在另一些示例中，第一扫描信号Ga1也可以与第二扫描信号Ga2不同。例如，第一扫描信号Ga1可以与第二扫描信号Ga2连接到不同的信号输出端。例如，第一扫描信号Ga1可以与第二扫描信号Ga2分别通过不同的扫描线传输。
例如，存储子电路127包括第一端127a和第二端127b，该存储子电路的第一端127a 配置为接收第一电源电压VDD，存储子电路的第二端127b与驱动子电路的控制端122a电连接。
例如，存储子电路127与驱动子电路122的控制端122a及第一电压端vdd电连接，配置为存储数据写入子电路126写入的数据信号。例如，在数据写入和补偿阶段，补偿子电路128可以响应于该第二扫描信号Ga2而开启，从而可以将数据写入子电路126写入的数据信号存储在该存储子电路127中。例如，同时在数据写入和补偿阶段，补偿子电路128可以将驱动子电路122的控制端122a和第二端122c电连接，从而可以使驱动子电路122的阈值电压的相关信息也相应地存储在该存储子电路中，从而例如在发光阶段可以利用存储的数据信号以及阈值电压对驱动子电路122进行控制，使得驱动子电路122的输出得到补偿。
例如，第一发光控制子电路123与驱动子电路122的第一端122b(第二节点N2)以及第一电压端vdd连接，且配置为响应于第一发光控制信号EM1将第一电压端vdd的第一电源电压VDD施加至驱动子电路122的第一端122b。例如，如图2A所示，第一发光控制子电路123和第一发光控制端EM1、第一电压端vdd以及第二节点N2连接。
例如，第二发光控制子电路124和第二发光控制端EM2、发光器件121的第一端134以及驱动子电路122的第二端122c连接，且配置为响应于第二发光控制信号使得驱动电流可被施加至发光器件121。
例如，在发光阶段，第二发光控制子电路124响应于第二发光控制端EM2提供的第二发光控制信号EM2而开启，从而驱动子电路122可以通过第二发光控制子电路124与发光器件121电连接，从而驱动发光器件121在驱动电流控制下发光；而在非发光阶段，第二发光控制子电路124响应于第二发光控制信号EM2而截止，从而避免有电流流过发光器件121而使其发光，可以提高相应的显示装置的对比度。
又例如，在初始化阶段，第二发光控制子电路124也可以响应于第二发光控制信号EM2而开启，从而可以结合复位子电路以对驱动子电路122以及发光器件121进行复位操作。
例如，第二发光控制信号EM2可以与第一发光控制信号EM1相同，例如第二发光控制信号EM2可以与第一发光控制信号EM1连接到相同的信号输出端，例如，第二发光控制信号EM2可以与第一发光控制信号EM1通过相同的发光控制线传输。
在另一些示例中，第二发光控制信号EM2可以与第一发光控制信号EM1不同。例如，第二发光控制信号EM2可以与第一发光控制信号EM1分别连接到不同的信号输出端。例如，第二发光控制信号EM2可以与第一发光控制信号EM1分别通过不同的发光控制线传输。
例如，第一复位子电路125与第一复位电压端Vinit1以及驱动子电路122的控制端122a(第一节点N1)连接，且配置为响应于第一复位控制信号Rst1将第一复位电压Vinit1施加至驱动子电路122的控制端122a。
例如，第二复位子电路129与第二复位电压端Vinit2以及发光器件121的第一端134(第四节点N4)连接，且配置为响应于第二复位控制信号Rst2将第二复位电压Vinit2施加至发光器件121的第一端134。
例如，第一复位子电路125和第二复位子电路129可以分别响应于第一复位控制信号Rst1和第二复位控制信号Rst2而开启，从而可以将分别将第二复位电压Vinit2施加至第一节点N1以及将第一复位电压Vinit1施加至发光器件121的第一端134，从而可以对驱动子电路122、补偿子电路128以及发光器件121进行复位操作，消除之前的发光阶段的影响。
例如，每行子像素的第二复位控制信号Rst2可以与该行子像素的第一扫描信号Ga1为相同的信号，二者可以通过同一栅线(例如图3A中的复位控制线220b)传输。例如，每行子像素的第一复位控制信号Rst1可以与上一行子像素的第一扫描信号Ga1，二者可以通过同一栅线(例如图3A中的复位控制线220a)传输。
例如，如图2A，发光器件121包括第一端134和第二端135，发光器件121的第一端134配置为与驱动子电路122的第二端122c连接，发光器件121的第二端135配置为与第二电压端VSS连接。例如，在一个示例中，如图2A所示，发光器件121的第一端134可以通过第二发光控制子电路124连接至第四节点N4。本公开的实施例包括但不限于此情形。
需要注意的是，在本公开实施例的说明中，第一节点N1、第二节点N2、第三节点N3和第四节点N4并非一定表示实际存在的部件，而是表示电路图中相关电路连接的汇合点。
需要说明的是，在本公开的实施例的描述中，符号Vd既可以表示数据信号端又可以表示数据信号的电平，同样地，符号Ga1、Ga2既可以表示第一扫描信号、第二扫描信号，也可以表示第一扫描信号端和第二扫描信号端，符号Rst1既可以表示第一复位控制端又可以表示第一复位控制信号，符号Rst2既可以表示第二复位控制端又可以表示第二复位控制信号，符号Vinit1、Vinit2既可以表示第一复位电压端和第二复位电压端又可以表示第一复位电压和第二复位电压，符号VDD既可以表示第一电源电压又可以表示第一电源线，符号VSS既可以表示公共电源电压又可以表示公共电源线。以下各实施例与此相同，不再赘述。
图2B为图2A所示的像素电路的一种具体实现示例的电路图。如图2B所示，该像素电路包括第一至第七晶体管T1、T2、T3、T4、T5、T6、T7以及包括存储电容Cst。例如，第一晶体管T1被用作驱动晶体管，其他的第二至第七晶体管被用作开关晶体管。
例如，如图2B所示，驱动子电路122可以实现为第一晶体管T1。第一晶体管T1的栅极作为驱动子电路122的控制端122a，和第一节点N1连接；第一晶体管T1的第一极作为驱动子电路122的第一端122b，和第二节点N2连接；第一晶体管T1的第二极作为驱动子电路122的第二端122c，和第三节点N3连接。
例如，如图2B所示，数据写入子电路126可以实现为第二晶体管T2。第二晶体管T2的栅极和第一扫描线(第一扫描信号端Ga1)连接以接收第一扫描信号，第二晶体管T2的第一极和数据线(数据信号端Vd)连接以接收数据信号，第二晶体管T2的第二极和驱动子电路122的第一端122b(第二节点N2)连接。
例如，如图2B所示，补偿子电路128可以实现为第三晶体管T3。第三晶体管T3的栅极、第一极和第二极分别作为该补偿子电路的控制端128a、第一端128b和第二端128c。第三晶体管T3的栅极配置为和第二扫描线(第二扫描信号端Ga2)连接以接收第二扫描信号，第三晶体管T3的第一极T3s和第一晶体管T1的第二极T1d(第三节点N3)连接，第三晶体管T3的第二极T3d和第一晶体管T1的栅极T1g(第一节点N1)电连接。例如，如图2B所示，存储子电路127可以实现为存储电容Cst，该存储电容Cst包括第一极板Cst1和第二极板Cst2，该第一极板Cst2和第一电压端vdd电连接，该第二极板Cst1和第一晶体管T1的栅极T1g(第一节点N1)电连接。
例如，如图2B所示，第一发光控制子电路123可以实现为第四晶体管T4。第四晶体管T4的栅极和第一发光控制线(第一发光控制端EM1)连接以接收第一发光控制信号，第四晶体管T4的第一极和第一电压端vdd连接以接收第一电源电压，第四晶体管T4的第二极和驱动子电路122的第一端122b(第二节点N2)连接。
例如，发光器件121具体实现为发光二极管(LED)，例如可以是有机发光二极管(OLED)、量子点发光二极管(QLED)或者无机发光二极管，例如可以是微型发光二极管(Micro LED)或者微型OLED。例如，发光器件121可以为顶发射结构、底发射结构或双面发射结构。该发光器件121可以发红光、绿光、蓝光或白光等。本公开的实施例对发光器件的具体结构不作限制。
例如，发光器件121的第一端包括第一电极(例如为阳极)，该第一电极和第四节点N4连接配置为通过第二发光控制子电路124连接到驱动子电路122的第二端122c，发光器件121的第二端包括第二电极(例如为阴极)，该第二电极配置为和公共电源电压端VSS连接以接收公共电源电压VSS，从驱动子电路122的第二端122c流入发光器件121的电路决定发光器件的亮度。例如公共电源电压端VSS可以接地，即VSS可以为0V。例如，公共电源电压VSS可以为负电压。
例如，第二发光控制子电路124可以实现为第五晶体管T5。第五晶体管T5的栅极和第二发光控制线(第二发光控制端EM2)连接以接收第二发光控制信号，第五晶体管T5的第一极和驱动子电路122的第二端122c(第三节点N3)连接，第五晶体管T5的第二极和发光器件121的第一端134(第四节点N4)连接。
例如，第一复位子电路125可以实现为第六晶体管T6，第二复位子电路实现为第七晶体管T7。第六晶体管T6的栅极配置为和第一复位控制端Rst1连接以接收第一复位控制信号Rst1，第六晶体管T6的第一极和第一复位电压端Vinit1连接以接收第一复位电压Vinit1，第六晶体管T6的第二极配置为和第一节点N1连接。第七晶体管T7的栅极配置 为和第二复位控制端Rst2连接以接收第二复位控制信号Rst2，第七晶体管T7的第一极和第二复位电压端Vinit2连接以接收第二复位电压Vinit2，第七晶体管T7的第二极配置为和第四节点N4连接。
需要说明的是，本公开的实施例中采用的晶体管均可以为薄膜晶体管或场效应晶体管或其他特性相同的开关器件，本公开的实施例中均以薄膜晶体管为例进行说明。这里采用的晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在结构上可以是没有区别的。在本公开的实施例中，为了区分晶体管除栅极之外的两极，直接描述了其中一极为第一极，另一极为第二极。
此外，按照晶体管的特性区分可以将晶体管分为N型和P型晶体管。当晶体管为P型晶体管时，开启电压为低电平电压(例如，0V、-5V、-10V或其他合适的电压)，关闭电压为高电平电压(例如，5V、10V或其他合适的电压)；当晶体管为N型晶体管时，开启电压为高电平电压(例如，5V、10V或其他合适的电压)，关闭电压为低电平电压(例如，0V、-5V、-10V或其他合适的电压)。例如，如图2B所示，该第一至第七晶体管T1-T7均为P型晶体管，例如为低温多晶硅薄膜晶体管。然而本公开实施例对晶体管的类型不作限制，当晶体管的类型发生改变时，相应地调整电路中的连接关系即可。
以下结合图2C所示的信号时序图，对图2B所示的像素电路的工作原理进行说明。如图2C所示，每一帧图像的显示过程包括三个阶段，分别为初始化阶段1、数据写入及补偿阶段2、和发光阶段3。
如图2C所示，在本实施例中，第一扫描信号Ga1和第二扫描信号Ga2采用同一信号，第一发光控制信号EM1和第二发光控制信号EM2采用同一信号；且第二复位控制信号Rst2和第一扫描信号Ga1/第二扫描信号Ga2的波形相同，也即第二复位控制信号Rst2、第一扫描信号Ga1/第二扫描信号Ga2可以采用同一信号；本行子像素的第一复位信号Rst1与上一行子像素的第一扫描信号Ga1/第二扫描信号Ga2的波形相同，也即采用同一信号。然而，这并不作为对本公开的限制，在其它实施例中，可以采用不同的信号分别作为第一扫描信号Ga1、第二扫描信号Ga2、第一复位控制信号Rst1、第二复位控制信号Rst2，采用不同的信号分别作为第一发光控制信号EM1和第二发光控制信号EM2。
在初始化阶段1，输入第一复位控制信号Rst1以开启第六晶体管T6，将第一复位电压Vinit1施加至第一晶体管T1的栅极，从而对该第一节点N1复位。
在数据写入及补偿阶段2，输入第一扫描信号Ga1、第二扫描信号Ga2以及数据信号Vd，第二晶体管T2和第三晶体管T3开启，数据信号Vd由第二晶体管T2写入第二节点N2，并经过第一晶体管T1和第三晶体管T3对第一节点N1充电，直至第一节点N1的电位变化至Vd+Vth时第一晶体管T1截止，其中Vth为第一晶体管T1的阈值电压。该第一节点N1的电位存储于存储电容Cst中得以保持，也就是说将带有数据信号和阈值电压Vth的电压信息存储在了存储电容Cst中，以用于后续在发光阶段时，提供灰度显示数据和对第一晶体管T1自身的阈值电压进行补偿。
在数据写入补偿阶段2，还可以输入第二复位控制信号Rst2以开启第七晶体管T7，将第二复位电压Vinit2施加至第四节点N4，从而对该第四节点N4复位。例如，对该第四节点N4的复位也可以在初始化阶段1进行，例如，第一复位控制信号Rst1和第二复位控制信号Rst2可以相同。本公开实施例对此不作限制。
在发光阶段3，输入第一发光控制信号EM1和第二发光控制信号EM2以开启第四晶体管T4、第五晶体管T5和第一晶体管T1，第五晶体管T5将驱动电流施加至OLED以使其发光。流经OLED的驱动电流Id的值可以根据下述公式得出：
Id＝K(VGS-Vth)2＝K[(Vd+Vth-VDD)-Vth]2＝K(Vd-VDD)2，其中，K为第一晶体管的导电系数。
在上述公式中，Vth表示第一晶体管T1的阈值电压，VGS表示第一晶体管T1的栅极和源极(这里为第一极)之间的电压，K为与第一晶体管T1本身相关的一常数值。从上述Id的计算公式可以看出，流经OLED的驱动电流Id不再与第一晶体管T1的阈值电压Vth有关，由此可以实现对该像素电路的补偿，解决了驱动晶体管(在本公开的实施例中为第一晶体管T1)由于工艺制程及长时间的操作造成阈值电压漂移的问题，消除其对驱动电流Id的影响，从而可以改善采用其的显示装置的显示效果。
图3A为本公开一实施例提供的一种显示基板的子像素的结构示意图，图3B-3I为图3A所示的显示基板的半导体层、第一导电层、第二导电层、第三导电层和第一电极的示意图，图4A为沿图3A中的线A-A’的一种剖视图，图4B为沿图3A中的线B-B’的一种剖视图，图4C为沿图3A中的线C-C’的一种剖视图，图4D为沿图3A中的线D-D’的一种剖视图，图4E为沿图3A中的线E-E’的一种剖视图，图4F为本公开至少一实施例提供的显示基板的另一种驱动晶体管的沟道区的平面示意图，图4G为图3A中的一个子像素的局部放大示意图。下面以图2B所示像素电路为例、并结合图3B-3I和图4A-4G对本公开至少一实施例提供的显示基板的结构进行示例性说明。
结合图3A、图4B和图4G，该显示基板10包括衬底基板200、设置在衬底基板200上的整体上沿第一方向D1延伸的第一信号线和整体上沿与第一方向D1相交的第二方向D2延伸的第二信号线；例如，第一信号线与第二信号线相交以限定出子像素，例如限定出多个子像素。需要说明的是，该多个子像素的每个的边界未必是第一信号线和第二信号线，第一信号线与第二信号线相交以限定出子像素是指多个子像素是指多个子像素的排列方式与第一信号线与第二信号线相交而限定出的多个区域的排列方式一致，即多个子像素与该度过区域一一对应。例如第一信号线是作为扫描信号线的栅线，第二信号线是数据线；或者，在其他一些实施例中，第一信号线是数据线，第二信号线是作为扫描信号线的栅线。多个子像素中至少部分子像素的每个包括像素电路101，像素电路101包括上述发光器件以及驱动晶体管T1、数据写入晶体管T2。例如所述至少部分子像素是指执行显示功能的子像素，非dummy子像素。数据写入晶体管T2配置为第一扫描信号Ga1的控制下将数据信号Vd传输至驱动晶体管T1，第一扫描信号Ga1在第一信号线上传输，数据信号Vd 在第二信号线上传输；驱动晶体管T1配置为根据数据信号Vd控制流经发光器件121的驱动电流的大小，驱动晶体管T1包括有源图案T1a和栅极T1g，有源图案T1a包括沟道区C1(图3A所示平面图中的虚线框以及图4A所示)，沟道区C1在衬底基板200上的正投影与栅极T1g在衬底基板200上的正投影重叠；驱动晶体管T1的沟道区C1的平面形状为整体上沿第二方向D2延伸的条形；发光器件配置为接收驱动电流且被驱动电流驱动以发光。在本公开实施例提供的显示基板10中，驱动晶体管T1的沟道区C1的平面形状为整体上沿所述第二方向D2延伸的条形，该特征能够增大驱动晶体管的沟道区的长度(沿第二方向D2的长度)，从而增大驱动晶体管的沟道区的长宽比，以保证在黑态下，驱动晶体管T1的漏电会小，驱动会稳定；驱动晶体管T1的沟道区的长度越大，驱动晶体管T1的输出曲线在饱和区更接近理想线性情况，使得显示基板例如OLED显示基板工作在驱动晶体管T1的饱和区，使得采用该显示基板的显示面板的亮度更好地受驱动晶体管T1的控制；并且，该特征有利于节约像素电路的布局空间。该沟道区C1区别于现有的沿第一方向D1延伸的具有明显弯折的几字形沟道、S形沟道等。
需要说明的是，该“整体上沿第二方向D2延伸的条形”包括大致上沿第二方向D2延伸，至少整体上是沿第二方向D2上即可。例如，在一些示例中，该整体上沿第二方向D2延伸的条形可以带有一定的弯曲部分，例如可以是如图4F所示的整体上沿第二方向D2延伸的波浪形；或者，在一些示例中，该整体上沿第二方向D2延伸的条形的边缘可以不是平滑的线条，例如其边缘可以具有毛刺或锯齿。总之，满足整体上沿第二方向D2延伸的条形即可。
例如，如图3A和图3B所示，驱动晶体管T1的沟道区C1的平面形状为沿第二方向D2延伸的直的条形，以更好地增大驱动晶体管T1的沟道区C1的长宽比，使驱动晶体管T1的沟道区C1的平面形状更加规整，从而便于制作以及更好地节约像素电路的布局空间。
结合图3B-3G和图4A-4D可知，该显示基板10包括依次设置于衬底基板200上的半导体层107、第一绝缘层301、第一导电层201、第二绝缘层302、第二导电层202、第三绝缘层303、第三导电层203、第四绝缘层304及第四导电层204。
例如，如图3B所示该半导体层107包括第一到第七晶体管T1-T7的有源图案T1a-T7a，其中。如图3B所示，该第一到第七晶体管T1-T7的有源图案T1a-T7a彼此连接为一体的结构。例如，每一列子像素中的半导体层107为彼此连接的一体的结构，相邻两列子像素中的半导体层彼此间隔。
例如，如图3C-3D所示，该第一导电层201包括每个晶体管的栅极以及一些扫描线和控制线。图3A中用大虚线框示出了每个子像素的像素电路所在的区域，图3D中用小虚线框示出了一个像素电路单元100中第一到第七晶体管T1-T7的栅极T1g-T7g。
例如，如图3C-3D所示，该第一导电层201包括第一到第七晶体管T1-T7的栅极T1g-T7g。例如，该显示基板10采用自对准工艺，利用第一导电层201作为掩膜对该半导 体层107进行导体化处理(例如掺杂处理)，使得该半导体层107未被该第一导电层201覆盖的部分被导体化，从而，各晶体管的有源图案位于沟道区两侧的部分被导体化而分别形成该晶体管的第一极和第二极。
例如，该第一导电层201还包括彼此绝缘的多条栅线，该栅线例如包括多条扫描线210、多条复位控制线220a/220b和多条发光控制线230。这里栅线是指与晶体管的栅极直接连接以提供扫描信号或控制信号的信号线。例如，每行子像素分别对应连接一条扫描线210、两条复位控制线和一条发光控制线230，该两条复位控制线分别为第一复位控制线220a和第二复位控制线220b。
例如，如图3A和图3D所示，本行像素电路的第六晶体管T6的栅极T6g与本行所对应的第一复位控制线220a电连接以接收第一复位控制信号Rst1。本行像素电路的第七晶体管T7的栅极与下一行像素电路(即按照扫描线的扫描顺序，在本行扫描线之后顺序开启的扫描线所在的像素电路行)所对应的第二复位控制线220b电连接以接收第二复位控制信号Rst2。
扫描线210与对应的一行子像素中的第二晶体管T2的栅极电连接(或为一体结构)以提供第一扫描信号Ga1，一条复位控制线220与对应的一行子像素中的第六晶体管T6的栅极电连接以提供第一复位控制信号Rst1，发光控制线230与对应一行子像素中的第四晶体管T4的的栅极电连接以提供第一发光控制信号EM1。
例如，如图3A所示，扫描线210还与第三晶体管T3的栅极T3g1/T3g2电连接以提供第二扫描信号Ga2，即第一扫描信号Ga1和第二扫描信号Ga2可以为同一信号；该扫描线210的一部分构成第三晶体管T3的第一栅极T3g1和第二栅极T3g2。发光控制线230还与第五晶体管T5的栅极T5g电连接以提供第二发光控制信号EM2，也即该第一发光控制信号EM1和第二发光控制信号EM2为同一信号；该发光控制线230的一部分构成第五晶体管T5的栅极T5g。
例如，结合图3A和图4B，像素电路101还包括存储电容Cst，存储电容Cst包括第一极板Cst1和第二极板Cst2。第一极板Cst1与驱动晶体管T1的栅极T1g电连接；第二极板Cst2在衬底基板200上的正投影与第一极板Cst1在衬底基板200上的正投影至少部分重叠，且与驱动晶体管T1的沟道区C1在衬底基板200上的正投影不重叠。由于第二极板Cst2连接了第一电源电压VDD以稳压，该第一电源电压信号会对驱动晶体管T1的沟道区C1造成影响，为了减小其对驱动晶体管T1的沟道区C1的影响，使第二极板Cst2避开驱动晶体管T1的沟道区C1，以避免驱动晶体管的性能受到影响。
例如，第一极板Cst1包括第一部分Cst11和第二部分Cst12。第一极板Cst1的第一部分Cst11沿第二方向D2延伸，例如，第一极板Cst1的平面图形呈L形；并且，第一极板Cst1的第一部分Cst11在衬底基板200上的正投影与驱动晶体管T1的沟道区C1在衬底基板200上的正投影重叠；第一极板Cst1的第二部分Cst12与第一部分Cst11连接，且从第一极板Cst1的第一部分Cst11沿第一方向D1延伸而突出于第一极板Cst1的第一部分 Cst11，第一极板Cst1的第二部分Cst12在衬底基板200上的正投影与第二极板Cst2在衬底基板200上的正投影至少部分重叠。
例如，如图4B所示，第一极板Cst1与驱动晶体管T1的栅极T1g同层设置且一体结构，例如均位于第一导电层201，以简化显示基板10的结构，并且可以通过同一掩膜对同一膜层执行同一构图工艺形成第一极板Cst1和驱动晶体管T1的栅极T1g，简化显示基板10的制作工艺。此时，第一极板Cst1的第一部分Cst11即驱动晶体管T1的栅极的第一部分T1ga，第二部分Cst12即驱动晶体管T1的栅极的第二部分T1gb。
需要说明的是，本公开中所称的“同层设置”是指两种(或两种以上)结构通过同一道沉积工艺形成并通过同一道构图工艺得以图案化而形成的结构，它们的材料可以相同或不同。本公开中的“一体结构”是指该两种(或两种以上)结构由同一膜层经同一道构图工艺得以图案化而形成的彼此连接的结构，它们的材料可以相同或不同。
例如，结合图3A和图4A，像素电路还包括第一连接结构P1，第一连接结构P1与驱动晶体管T1的栅极T1g以及第一极板Cst1电连接，第一连接结构在衬底基板200上的正投影与第二极板Cst2在衬底基板200上的正投影不重叠。例如第二极板Cst2位于第二导电层202，第二导电层202位于第一导电层201的远离衬底基板200的一侧，第二导电层202与第一导电层201之间存在第二绝缘层302，如此，第一连接结构P1需要通过过孔与第一极板Cst1电连接，第一连接结构P1不会穿过存储电容Cst的第二极板Cst2，从而增大了第二极板Cst2的面积，以增大存储电容的电容量。
例如，如图3A、图3G和图4A所示，第一连接结构P1与驱动晶体管T1的第一极T1s同层设置，通过第一过孔V1与第一极板Cst1(即驱动晶体管T1的栅极T1g)电连接；第一过孔V1在衬底基板200上的正投影与第一极板Cst1的第二部分Cst12在衬底基板200上的正投影重叠，且与第二极板Cst2在衬底基板200上的正投影不重叠。从而，第一过孔V1不会穿过存储电容Cst的第二极板Cst2，从而增大了第二极板Cst2的面积，以增大存储电容的电容量。
例如，如图3A和图4A所示第一连接结构P1在衬底基板200上的正投影与驱动晶体管T1的沟道区C1在衬底基板200上的正投影不重叠。第一连接结构P1在衬底基板200上的正投影与第一极板Cst1的第二部分在衬底基板200上的正投影至少部分重叠，以避免第一连接结构P1上的电信号对驱动晶体管T1的沟道区C1造成影响。
例如，在图3A所示的实施例中，第一连接结构P1为沿第二方向D2延伸的直的条形，利于节约空间，且利于在合理利用有限空间的情况下布置像素电路的其他结构，这对于显示基板的像素设计非常重要，能够解决如何有效提高PPI这一重要的技术问题。
例如，如图3A、图3G和图4B所示，像素电路还包括第一电源线VDD，第一电源线VDD连接第一电压端且配置为给像素电路提供第一电源电压，与驱动晶体管T1的第一极T1s同层设置，例如均位于第三导电层203。且包括第一竖直部分VDD1和第一横向部分VDD2。第一竖直部分VDD1沿第二方向D2延伸，且连接到相邻的子像素；第一横 向部分VDD2与竖直部分连接且自竖直部分朝向第二极板Cst2延伸；第一横向部分VDD2通过第二过孔V2与第二极板Cst2电连接。
例如，第一横向部分VDD2的远离第一竖直部分VDD1的一端在衬底基板上的正投影在第一方向D1上不超出第二极板Cst2在衬底基板上的正投影。
例如，在图3A所示的实施例中，第一电源线VDD与数据线Data位于存储电容Cst的同一侧；在其他实施例中，第一电源线VDD与数据线Data可以分别位于存储电容Cst的不同侧。
例如，在图3A所示的实施例中，第一电源线VDD与数据线Data位于同一层，均位于第三金属层203；在其他实施例中，第一电源线VDD与数据线Data可以分别位于不同的层。例如，在至少一实施例中，显示基板还包括位于第三金属层203的远离衬底基板200的第四金属层。例如，第一电源线VDD位于第三金属层203，数据线Data位于第四金属层；或者，第一电源线VDD位于第四金属层，数据线Data位于第三金属层203。
例如，如图3A、图3C和图4G所示，第一极板Cst1的第一部分Cst11在第二方向D2上具有第一端，该第一端与第一极板Cst1的第二部分Cst12围成空白缺口H(图4G中标号H所指的虚线框内)；给数据写入晶体管，即第二晶体管T2，提供第一扫描信号的第一信号线，即扫描线210，与第一极板Cst1同层且间隔设置，且该扫描线210包括主体部2101和突出部2102。主体部2101沿第一方向D1穿过子像素，即沿第一方向D1延伸且从一个子像素连接到相邻的子像素，且主体部2101位于第一极板Cst1的在第二方向D2上的第一侧；突出部2102与主体部2101连接且自主体部2101朝向第一极板Cst1突出，突出部2102至少部分位于缺口H中。该种设计使得排布紧凑，合理利用有限的空间。
例如，该扫描线210的主体部2101的一部分构成第三晶体管T3的第一栅极T3g1，该扫描线210的突出部2102构成第二栅极T3g2。
例如，像素电路还包括补偿晶体管即第三晶体管T3，第三晶体管T3配置为响应于施加在补偿晶体管T3的栅极T3g的第二扫描信号Ga2和数据信号Vd对驱动晶体管T1的栅极T1g进行补偿。如图3A所示，给数据写入晶体管T2提供第一扫描信号Ga1的第一信号线210，即扫描线210，还配置为给补偿晶体管T3提供第二扫描信号Ga2。补偿晶体管T3包括第一栅极T3g1和第二栅极T3g2；扫描线210的突出部2102的至少部分构成补偿晶体管的第一栅极T3g1，扫描线210的主体部2101的一部分构成补偿晶体管T3的第二栅极T3g2和数据写入晶体管T2的栅极T2g。第一栅极T3g1沿第一方向D1延伸，该第二栅极T3g2沿第二方向D2延伸。
例如，如图3B所示，补偿晶体管T3包括有源图案T3a，补偿晶体管T3的有源图案T3a与驱动晶体管T1的有源图案T1a同层设置。如图4C所示，子像素还包括遮挡部31，遮挡部31位于补偿晶体管T3的有源图案T3a的远离衬底基板200的一侧，遮挡部31在衬底基板200上的正投影与补偿晶体管T3的有源图案T3a在衬底基板200上的正投影至少部分重叠，遮挡部31与第一连接结构P1电连接。由此，遮挡部31遮挡补偿晶体管T3 的有源图案T3a，例如遮挡补偿晶体管T3的沟道区，防止光照影响补偿晶体管T3的沟道区的性能，并且给遮挡部31接入第一连接结构P1即图2B中N1节点的电信号，更好地稳定N1节点的电位。需要说明的是，此处被遮挡部31遮挡的有源图案T3a是补偿晶体管T3的沟道区周围的导体化部分，而不包括补偿晶体管T3的沟道区。
例如，如图4B和图4C所示，遮挡部31与第二极板Cst2同层设置，例如均位于第二金属层202，从而这两者可利用同一掩膜对同一膜层执行构图工艺而形成，简化显示基板的结构以及制作工艺。例如，第一连接结构P1在衬底基板200上的正投影与遮挡部31在衬底基板200上的正投影至少部分重叠，第一连接结构P1通过第三过孔V3与遮挡部31电连接，以实现第一连接结构P1与遮挡部31电连接。
例如，像素电路101还包括复位晶体管，例如包括第一复位晶体管即第六晶体管T6和第二复位晶体管即第七晶体管T7；如图3A和图3E所示，像素电路还包括复位电压线240，复位电压线240与第二极板Cst2同层，例如均位于第二导电层202；并且，如图4D所示，复位电压线240与第一复位晶体管T6的第一极T6s电连接，以为第一复位晶体管T6提供第一复位电压Vinit1。
例如，如图3A和图3E所示，该第二导电层202包括沿第一方向D1延伸的多条复位电压线240，该多条复位电压线240与多行子像素一一对应连接。该复位电压线240与对应一行子像素中的第六晶体管T6的第一极电连接以为该行子像素中的第六晶体管T6提供第一复位电压Vinit1，本行子像素中的第七晶体管T7的第一极T7s与下一行子像素所对应的复位电压线240电连接以接收第二复位电压Vinit2。
例如，如图3A、图3G和图4D所示，像素电路101还包括第二连接结构P2，复位电压线240通过第二连接结构P2与第一复位晶体管T6的第一极T6s电连接。例如，第二连接结构P2与第一连接结构P1同层，第二连接结构P2的第一端通过第四过孔V4与复位电压线240电连接，第二连接结构P2的与其第一端相对的第二端通过第五过孔V5与第一复位晶体管T6的第一极T6s电连接。
例如，如图3A和图4E所示，第一电源线VDD在衬底基板200上的正投影与驱动晶体管T1的沟道区C1在衬底基板200上的正投影重叠，从而，第一电源线VDD遮挡了驱动晶体管T1的沟道区C1，以在节约布局空间的情况下，利用现有的结构来防止光照对驱动晶体管T1的沟道区C1的性能的影响。
例如，如图4C所示，子像素的发光器件121包括第一电极40、第二电极(图未示出)、以及位于第一电极40与第二电极之间的发光层(图未示出)；子像素还包括位于发光器件的第一电极40的远离衬底基板200一侧的像素界定层306，像素界定层306中形成开口暴露出第一电极40的至少部分从而界定显示基板各个子像素的开口区(即发光区)600。发光器件的发光层至少形成于该开口区600内(发光层还可以覆盖部分的像素界定层的远离第一电极的表面)，第二电极形成于发光层上从而形成该发光器件。例如，该第二电极为公共电极，整面布置于该显示基板10中。例如第一电极40为发光器件的阳极，第二电 极为发光器件的阴极。
例如，该发光器件121为顶发射结构，第一电极40具有反射性而第二电极具有透射性或半透射性。例如，第一电极40为高功函数的材料以充当阳极，例如为ITO/Ag/ITO叠层结构；第二电极为低功函数的材料以充当阴极，例如为半透射的金属或金属合金材料，例如为Ag/Mg合金材料。
在一个子像素中，第一电极40与驱动晶体管T1的第一极T1s和第二极T1d中的一者电连接。例如，如图3H-3I所示，显示基板10的多个子像素包括第一子像素、相邻的两个第二子像素和第三子像素，第一子像素、第二子像素和第三子像素分别发射不同颜色的光，第一子像素、第二子像素和第三子像素的第一电极分别为图中的第一电极41、第一电极42和第一电极43。相邻的两个第二子像素分别为上第二子像素100a和下第二子像素100b，上第二子像素100a包括第一电极421，下第二子像素100b包括第一电极422。例如显示基板包括多个第一子像素、多个第二子像素和多个第三子像素，从而包括多个第一电极41、多个第一电极42和多个第一电极43；多个第一电极42包括第一电极421和第一电极422；多个第一电极41包括图3I中的第一电极41a，第一电极41a是与上第二子像素100a相邻的第一子像素的第一电极。例如，上第二子像素100a的第一连接结构P1-1在衬底基板200上的正投影和与上第二子像素100a相邻的第一子像素的第一电极41a在衬底基板200上的正投影至少部分重叠，并且，下第二子像素100b的第一连接结构P1-2在衬底基板200上的正投影与下第二子像素100b的第一电极422在衬底基板200上的正投影以及上第二子像素100a的第一电极421在衬底基板200上的正投影这两者均至少部分重叠，即，相邻的两个第二子像素的第一连接结构P1(对应于电路图中的N1节点)分别被相邻的第一子像素的第一电极41、上第二子像素100a的第一电极421和下第二子像素100b的第一电极422遮挡，从而相邻的两个第二子像素的第一连接结构P1基本均被第一电极遮挡，使得相邻的两个第二子像素的发光亮度趋于一致。
需要说明的是，本申请中，一个子像素的第一电极是指该第一电极通过第九过孔V9连接到该子像素的像素电路中，而不要求该第一电极在衬底基板上的正投影位于像素电路(例如各个薄膜晶体管、各个信号线等)在衬底基板上的正投影内。
如图3I所示，在每个具有第一电极的子像素中，以上第二子像素100a为例，第一电极421通过第九过孔V9与驱动晶体管T1的第二端T1d电连接。
例如，第一子像素发射红光，第二子像素发射绿光，第三子像素发蓝光。
例如，上第二子像素100a和下第二子像素100b沿第二方向D2排列，上第二子像素100a和与该上第二子像素100a相邻的第一子像素沿第一方向D1排列。当然，在其他实施例中，上第二子像素100a和下第二子像素100b也可以沿第一方向D1排列，上第二子像素100a和与该上第二子像素100a相邻的第一子像素沿第二方向D2排列。本公开实施例对此不作限定。
例如，如图3A所示，第一连接结构P1的第一端通过第六过孔V6与半导体层电连接， 第一连接结构P1的与其第一端相对的第二端通过第一过孔V1与第一极板Cst1(即驱动晶体管T1的栅极T1g)电连接；数据线Data通过第七过孔V7与半导体层电连接。
例如，参考图4A-4E，显示基板10还包括位于衬底基板200上的缓冲层200a，第一半导体层107位于缓冲层200a上，缓冲层200a可以防止制作过程中对衬底基板200的污染和破坏，使形成于其上的其他结构更加纯净和平整。
在本公开实施例中，晶体管的第一端为源极，第二端为漏极；或者，第一端为漏极，第二端为源极。
在本公开实施例提供的显示基板10中，例如，衬底基板200可以为刚性基板，例如玻璃基板、硅基板等，也可以由具有优良的耐热性和耐久性的柔性材料形成，例如聚酰亚胺(PI)、聚碳酸酯(PC)、聚乙烯对苯二甲酸乙二醇酯(PET)、聚乙烯、聚丙烯酸酯、多芳基化合物、聚醚酰亚胺、聚醚砜、聚乙二醇对苯二甲酸酯(PET)、聚乙烯(PE)、聚丙烯(PP)、聚砜(PSF)、聚甲基丙烯酸甲酯(PMMA)、三醋酸纤维素(TAC)、环烯烃聚合物(COP)和环烯烃共聚物(COC)等。
例如，该半导体层107的材料包括但不限于硅基材料(非晶硅a-Si，多晶硅p-Si等)、金属氧化物半导体(IGZO，ZnO，AZO，IZTO等)以及有机物材料(六噻吩，聚噻吩等)。
例如，该第一到第四导电层的材料可以包括金(Au)、银(Ag)、铜(Cu)、铝(Al)、钼(Mo)、镁(Mg)、钨(W)以及以上金属组合而成的合金材料；或者透明导电金属氧化物材料，例如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化锌铝(AZO)等。
例如，第一绝缘层301、第二绝缘层302、第三绝缘层303、第四绝缘层304为无机绝缘层，其材料例如包括氧化硅、氮化硅、氮氧化硅等硅的氧化物、硅的氮化物或硅的氮氧化物中的至少之一，或者包括氧化铝、氮化钛等包括金属氮氧化物绝缘材料。例如，像素界定层306、第四绝缘层304可以为有机绝缘材料，例如为聚酰亚胺(PI)、丙烯酸酯、环氧树脂、聚甲基丙烯酸甲酯(PMMA)等有机绝缘材料。例如，第四绝缘层304为平坦化层。本公开实施例对此不作限制。
图5A为本公开一实施例提供的另一种显示基板的子像素的结构示意图，图5B-5J为图5A所示的显示基板的半导体层、第一导电层、第二导电层、各个过孔、第三导电层和第一电极的示意图，图6A为沿图5A中的线F-F’的一种剖视图，图6B为图5A中的一个子像素的局部放大示意图。图5B-5J和图6A-6B所示的实施例提供的显示基板的像素电路仍然如图2B所示，图5B-5J和图6A-6B所示的实施例提供的显示基板与图3A所示的实施例提供的显示基板具有以下区别。
图5A所示的实施例中的第一信号线210的走线设计与图3A中的不同。如图5A和图5C所示，第一极板Cst1的第一部分Cst11在第一方向D1上具有第一端，给数据写入晶体管T2提供第一扫描信号Ga1的第一信号线210(即扫描线210)弯折包括弯折部分2103，弯折部分2103围绕第一极板Cst1的第一部分Cst11的第一端设置；第一极板Cst1 的第一部分Cst11在第二方向D2上的第一端与第一极板Cst1的第二部分Cst12围成空白缺口H；弯折部分2103的位于第一极板Cst1的在第二方向D2上的第一侧的部分至少部分位于空白缺口H中，以合理布线，利用有限的空间，利于提高采用该显示基板的显示面板的PPI和开口率。
如图5A、图5E和图6A所示，子像素包括遮挡部31，该遮挡部31位于补偿晶体管T3的有源图案T3a的远离衬底基板200的一侧，遮挡部31在衬底基板200上的正投影与补偿晶体管T3的有源图案T3a在衬底基板200上的正投影至少部分重叠；遮挡部31通过第八过孔V8与补偿晶体管T3的有源图案T3a电连接。由此，遮挡部31遮挡补偿晶体管T3的有源图案T3a，并且给遮挡部31接入第一连接结构P1即图2B中N1节点的电信号，更好地稳定N1节点的电位。
例如，如图5A、图5E和图6A所示，遮挡部31与第二极板Cst2同层设置，例如均位于第二金属层202，从而这两者可利用同一掩膜对同一膜层执行构图工艺而形成，简化显示基板的结构以及制作工艺。
图5B-5J和图6A-6B所示的显示基板的其他未提及的特征及相应的技术效果与图3A所示的显示基板的相同，请参考之前的描述，不再重复。
图7A为本公开一实施例提供的又一种显示基板的子像素的结构示意图，图7B-7H为图7A所示的显示基板的半导体层、第一导电层、第二导电层、各个过孔、第三导电层和第一电极的示意图，图8A为沿图7A中的线G-G’的一种剖视图，图8B为沿图7A中的线H-H’的一种剖视图，图8C为沿图7A中的线I-I’的一种剖视图，图8D为图7A中的一个子像素的局部放大示意图。图7B-7H和图8A-8D所示的实施例提供的显示基板的像素电路仍然如图2B所示，图7B-7H和图8A-8D所示的实施例提供的显示基板与图3A所示的实施例提供的显示基板具有以下区别。
如图7A、图5E和图6A所示，例如，子像素的第一连接结构P1在衬底基板200上的正投影与驱动晶体管T1的沟道区C1在衬底基板200上的正投影至少部分重叠，以利于节省布局空间，从而利于提高采用该显示基板的显示面板的PPI和开口率。
例如，参考图7A、图7G和图8A，第一连接结构P1与驱动晶体管T1的第一极T1s同层设置，例如二者均位于第三导电层203；第一连接结构P1通过第一过孔V1与存储电容Cst的第一极板Cst1电连接。
参考图7A，第一过孔V1在衬底基板200上的正投影与第一极板Cst1的第一部分Cst11在衬底基板200上的正投影重叠，且与第一极板Cst1的第二部分Cst12以及第二极板Cst2在衬底基板200上的正投影不重叠。
不同于图3A所示的实施例中，第一连接结构P1为整体上沿第二方向延伸的条形例如直条形，例如，参考图7A和图7G，第一连接结构P1包括第一倾斜部分P1-3，第一倾斜部分P1-3沿与第一方向D1和第二方向D2相交的第三方向延伸，第一倾斜部分P1-3在衬底基板200上的正投影与驱动晶体管T1的沟道区C1在衬底基板200上的正投影至 少部分重叠。
例如，如图7A和图7C-7D所示，第一极板Cst1的第一部分Cst11在第一方向D1上具有第一端，给数据写入晶体管T2提供第一扫描信号Ga1的第一信号线210包括弯折部分2103，弯折部分2103围绕第一部分Cst11的第一端。
例如，给数据写入晶体管T2提供第一扫描信号Ga1的第一信号线210即扫描线210还配置为给补偿晶体管T3提供第二扫描信号Ga2。例如，补偿晶体管T3包括有源图案T3a，补偿晶体管T3的有源图案T3a与驱动晶体管T1的有源图案T1a同层设置，例如均位于半导体层。子像素还包括遮挡部31，位于补偿晶体管T3的有源图案T3a的远离衬底基板200的一侧，遮挡部31在衬底基板200上的正投影与补偿晶体管T3的有源图案T3a在衬底基板200上的正投影至少部分重叠，以遮挡部31遮挡补偿晶体管T3的有源图案T3a，例如遮挡遮挡部31的沟道区，防止光照影响补偿晶体管T3的沟道区的性能。例如遮挡部31与第一电源线电连接，以给遮挡部31接入第一电源电压VDD信号进行稳压，防止遮挡部31上的电压跳变不稳而对像素电路的稳定工作造成影响。
例如，参考图7E，遮挡部31与第二极板Cst2同层设置，例如均位于第二金属层202，从而可以通过同一掩膜对同一膜层执行同一构图工艺形成遮挡部31与第二极板Cst2，简化显示基板10的制作工艺。例如，第一电源线VDD在衬底基板200上的正投影与遮挡部31在衬底基板200上的正投影至少部分重叠，第一电源线VDD通过第二过孔V2与遮挡部31电连接。
例如，在图7A所示的显示基板10中，像素电路的第一电源线VDD连接第一电压端且配置为给像素电路提供第一电源电压，与驱动晶体管T1的第一极T1s同层设置，例如均位于第三导电层203。结合图7A、图7G和图8B，第一电源线VDD包括第二竖直部分VDD3和第二倾斜部分VDD4。第二竖直部分VDD3沿第二方向D2延伸；第二倾斜部分VDD4沿与第一方向D1和第二方向D2相交的第四方向延伸，并通过第二过孔V2与第二极板Cst2电连接。第二极板Cst2具有在第二方向D2上相对的第一侧和第二侧，第二竖直部分VDD3位于第二极板Cst2的第一侧，第二倾斜部分VDD4与第一竖直部分VDD3连接，并沿第四方向从第二极板Cst2的第一侧延伸到第二极板Cst2的第二侧。
在图7A所示的显示基板10中，第一电源线VDD与数据线Data位于存储电容Cst的不同侧。
例如，在图3A所示的实施例中，第一电源线VDD与数据线Data位于同一层，均位于第三金属层203；在其他实施例中，第一电源线VDD与数据线Data可以分别位于不同的层。例如，在至少一实施例中，显示基板还包括位于第三金属层203的远离衬底基板200的第四金属层。例如，第一电源线VDD位于第三金属层203，数据线Data位于第四金属层；或者，第一电源线VDD位于第四金属层，数据线Data位于第三金属层203。
图7B-7I和图8A-8D所示的显示基板的其他未提及的特征及相应的技术效果与图3A所示的显示基板的相同，请参考之前的描述，不再重复。
图9A为本公开一实施例提供的再一种显示基板的子像素的结构示意图；图9B-9I为图9A所示的显示基板的半导体层、第一导电层、第二导电层、各个过孔、第三导电层和第一电极的示意图；图9J图9A中的一个子像素的局部放大示意图；图10A为沿图9A中的线J-J’的一种剖视图；图10B为沿图9A中的线K-K’的一种剖视图；图10C为沿图9A中的线L-L’的一种剖视图。下面以图2B所示像素电路为例、并结合图9B-9I和图10A-10C对本公开至少一实施例提供的显示基板的结构进行示例性说明。
如图9A和图10B，该显示基板10包括衬底基板200、设置在衬底基板200上的第一信号线和第二信号线，以及子像素。例如衬底基板200上设置有呈阵列排布的多个子像素。多个子像素中至少部分子像素每个子像素包括像素电路101，例如所述至少部分子像素是指执行显示功能的子像素，非dummy子像素。例如，像素电路101包括：第一信号线和第二信号线、发光器件、驱动晶体管T1、数据写入晶体管T2和存储电容Cst。数据写入晶体管T2配置为在第一扫描信号Ga1的控制下将第二信号线例如上传输的数据信号传输至驱动晶体管T1，第一扫描信号Ga1在第一信号线210上传输；驱动晶体管T1配置为根据数据信号Vd控制流经发光器件121的驱动电流的大小，发光器件配置为接收驱动电流且被驱动电流驱动以发光；驱动晶体管T1包括有源图案T1a和栅极T1g，驱动晶体管T1的有源图案T1a包括沟道区C1，沟道区C1在衬底基板200上的正投影位于与栅极在衬底基板200上的正投影的至少部分重叠；存储电容Cst包括：第一极板Cst1和第二极板Cst2。第一极板Cst1与驱动晶体管T1的栅极电连接；第二极板Cst2在衬底基板200上的正投影与第一极板Cst1在衬底基板200上的正投影至少部分重叠，且与驱动晶体管T1的沟道区C1在衬底基板200上的正投影不重叠。在本公开实施例提供的该显示基板10中，由于第二极板Cst2连接了第一电源电压VDD以稳压，该第一电源电压信号会对驱动晶体管T1的沟道区C1造成影响，为了减小其对驱动晶体管T1的沟道区C1的影响，使第二极板Cst2避开驱动晶体管T1的沟道区C1，以避免驱动晶体管T1的性能受到影响。
例如第一信号线是作为扫描信号线的栅线，第二信号线是数据线；或者，在其他一些实施例中，第一信号线是数据线，第二信号线是作为扫描信号线的栅线。
与图3A所示的实施例类似，结合图9B-9G和图10A-10C可知，该显示基板10包括依次设置于衬底基板200上的半导体层107、第一绝缘层301、第一导电层201、第二绝缘层302、第二导电层202、第三绝缘层303、第三导电层203、第四绝缘层304及第四导电层204。
例如，如图9B所示该半导体层107包括第一到第七晶体管T1-T7的有源图案T1a-T7a。
例如，如图9C-9D所示，第一导电层201包括每个晶体管的栅极以及一些扫描线和控制线。图9A中用大虚线框示出了每个子像素的像素电路所在的区域，图9B中用小虚线框示出了一个像素电路单元100中第一到第七晶体管T1-T7的栅极T1g-T7g。
例如，如图9C-9D所示，该第一导电层201包括第一到第七晶体管T1-T7的栅极T1g-T7g。例如，该显示基板10采用自对准工艺，利用第一导电层201作为掩膜对该半导 体层107进行导体化处理(例如掺杂处理)，使得该半导体层107未被该第一导电层201覆盖的部分被导体化，从而，各晶体管的有源图案位于沟道区两侧的部分被导体化而分别形成该晶体管的第一极和第二极。
例如，如图9A所示，本行像素电路的第六晶体管T6的栅极T6g与本行所对应的第一复位控制线220a电连接以接收第一复位控制信号Rst1。本行像素电路的第七晶体管T7的栅极与下一行像素电路(即按照扫描线的扫描顺序，在本行扫描线之后顺序开启的扫描线所在的像素电路行)所对应的第二复位控制线220b电连接以接收第二复位控制信号Rst2。
扫描线210与对应的一行子像素中的第二晶体管T2的栅极电连接(或为一体结构)以提供第一扫描信号Ga1，一条复位控制线220与对应的一行子像素中的第六晶体管T6的栅极电连接以提供第一复位控制信号Rst1，发光控制线230与对应一行子像素中的第四晶体管T4的的栅极电连接以提供第一发光控制信号EM1。
例如，如图9A和图9C所示，驱动晶体管T1的沟道区C1的平面形状为整体上沿第二方向D2延伸的条形，该特征能够增大驱动晶体管的沟道区的长度(沿第二方向D2的长度)，从而增大驱动晶体管的沟道区的长宽比，以保证在黑态下，驱动晶体管T1的漏电会小，驱动会稳定；驱动晶体管T1的沟道区的长度越大，驱动晶体管T1的输出曲线在饱和区更接近理想线性情况，使得显示基板例如OLED显示基板工作在驱动晶体管T1的饱和区，使得采用该显示基板的显示面板的亮度更好地受驱动晶体管T1的控制；并且，该特征有利于节约像素电路的布局空间。该沟道区C1区别于现有的沿第一方向D1延伸的具有明显弯折的几字形沟道、S形沟道等。第一方向D1与第二方向D2与图3A中的相同。
需要说明的是，该“整体上沿第二方向D2延伸的条形”包括大致上沿第二方向D2延伸，至少整体上是第二方向D2上即可。例如，在一些示例中，该整体上沿第二方向D2延伸的条形可以带有一定的弯曲部分，例如可以是如图4F所示的整体上沿第二方向D2延伸的波浪形；或者，在一些示例中，该整体上沿第二方向D2延伸的条形的边缘可以不是平滑的线条，例如其边缘可以具有毛刺或锯齿。总之，满足整体上沿第二方向D2延伸的条形即可。
例如，如图9A和图9C所示，驱动晶体管T1的沟道区C1的平面形状为沿第二方向D2延伸的直的条形，以更好地增大驱动晶体管T1的沟道区C1的长宽比，更加规整，从而便于制作以及更好地节约像素电路的布局空间。
例如，参考图9A-9D，第一极板Cst1包括第一部分Cst11和第二部分Cst12。存储电容Cst的第一部分Cst11在衬底基板200上的正投影与第一极板Cst2在衬底基板200上的正投影不重叠；存储电容Cst的第二部分Cst12与第一部分Cst11连接，且从第一部分Cst11上突出于第一部分Cst11，第二部分Cst12在衬底基板200上的正投影与第一极板Cst2在衬底基板200上的正投影至少部分重叠。
例如，在图9A所示的实施例中，第一极板Cst1与驱动晶体管T1的栅极T1g同层设置且为一体结构，例如这两者均位于第一导电层201，以简化显示基板10的结构，并且可以通过同一掩膜对同一膜层执行同一构图工艺形成第一极板Cst1和驱动晶体管T1的栅极T1g，简化显示基板10的制作工艺。例如第一极板Cst1的第一部分Cst11为沿第二方向D2延伸的条形，第一极板Cst1的第二部分Cst12自该第一部分沿第一方向D1突出于第一部分Cst11。
例如，如图9A和图10B所示，像素电路101还包括第一连接结构P1，第一连接结构P1与驱动晶体管T1的栅极T1g以及第一极板Cst1电连接；第一连接结构P1在衬底基板200上的正投影与第一极板Cst2在衬底基板200上的正投影不重叠。例如第二极板Cst2位于第二导电层202，第二导电层202位于第一导电层201的远离衬底基板200的一侧，第二导电层202与第一导电层201之间存在第二绝缘层302，如此，第一连接结构P1需要通过过孔与第一极板Cst1电连接，第一连接结构P1不会穿过存储电容Cst的第二极板Cst2，从而增大了第二极板Cst2的面积，以增大存储电容的电容量。
例如，如图9A和图10B所示，第一连接结构P1与第一部分Cst11在衬底基板200上的正投影至少部分重叠，例如与驱动晶体管T1的沟道区C1重叠，以节约空间，且利于在合理利用有限空间的情况下布置像素电路的其他结构，这对于显示基板的像素设计非常重要，能够解决如何有效提高PPI这一重要的技术问题。
例如，第一连接结构P1与驱动晶体管T1的第一极T1s同层设置，例如均位于第三导电层203。第一连接结构P1通过第一过孔V1与的第一极板Cst1电连接；第一过孔V1在衬底基板200上的正投影与第一极板Cst1的第一部分Cst11在衬底基板200上的正投影重叠，即与第二极板Cst2在衬底基板200上的正投影不重叠。
例如，第一导电层201还包括彼此绝缘的多条栅线，该栅线例如包括多条扫描线210、多条复位控制线220a/220b和多条发光控制线230。这里栅线是指与晶体管的栅极直接连接以提供扫描信号或控制信号的信号线。例如，每行子像素分别对应连接一条扫描线210、两条复位控制线和一条发光控制线230，该两条复位控制线分别为第一复位控制线220a和第二复位控制线220b。
例如，如图9A和头9C所示，第一信号线210即第一扫描信号线与数据写入晶体管T2的栅极连接且配置为给数据写入晶体管T2的栅极提供第一扫描控制信号Ga1。第一信号线210包括整体上沿第一方向D1延伸的第一横向部分210a和整体上沿第二方向D2延伸的第一纵向部分210b，第一横向部分210a与第一纵向部分210b连接。如图9B所示，数据写入晶体管T2包括有源图案T2a，数据写入晶体管T2的有源图案T2a在衬底基板200上的正投影与第一纵向部分210b在衬底基板200上的正投影至少部分重叠，以利用第一纵向部分210b的一部分构成数据写入晶体管T2的栅极T2g。如此，第一扫描控制信号Ga1沿第一方向D1进入子像素，且沿第二方向D2施加给数据写入晶体管T2的栅极T2g，即沿第二方向D2驱动数据写入晶体管T2，能够更加稳定地驱动数据写入晶体管T2， 同时，又合理利用了子像素有限的空间来排布走线。
例如，如图9A和图9C所示，像素电路101的第一发光控制晶体管T4与驱动晶体管T1的第一极T1s以及第一电压端vdd连接，且配置为在第一发光控制信号EM1的控制下将第一电压端vdd的第一电源电压VDD施加至驱动晶体管T1的第一极T1s。多条发光控制线230包括第一发光控制线231，第一发光控制线231与第一发光控制晶体管T4的栅极连接且配置为给第一发光控制晶体管T4的栅极提供第一发光控制信号。
例如，如图9A-9C所示，第一发光控制线231包括整体上沿第一方向D1延伸的第二横向部分231a和整体上沿第二方向D2延伸的第二纵向部分231b，第一发光控制晶体管T4包括有源图案T4a，第一发光控制晶体管T4的有源图案T4a在衬底基板200上的正投影与第二纵向部分231b在衬底基板200上的正投影至少部分重叠，以利用第二纵向部分231b的一部分构成第一发光控制晶体管T4的栅极T4g。如此，第一发光控制信号EM1沿第一方向D1进入子像素，且沿第二方向D2施加给第一发光控制晶体管T4的栅极T4g，即沿第二方向D2驱动第一发光控制晶体管T4，能够更加稳定地驱动第一发光控制晶体管T4，同时，又合理利用了子像素有限的空间来排布走线。
例如，如图9A-9C所示，像素电路101的第二发光控制晶体管T5与第二发光控制端vss、发光器件以及驱动晶体管T1的第二极T1d连接，且配置为在第二发光控制信号EM2的控制下使得驱动电流被施加至发光器件。多条发光控制线230还包括第二发光控制线232，第二发光控制线232与第二发光控制晶体管T5的栅极T5g连接且配置为给第二发光控制晶体管T5的栅极T5g提供第二发光控制信号EM2。第一发光控制线231复用作第二发光控制线232，即第一发光控制晶体管T4与第二发光控制晶体管T5共用一条发光控制线；并且，第二发光控制晶体管T5包括有源图案，第二发光控制晶体管T5的有源图案T5a在衬底基板200上的正投影与第二纵向部分231b在衬底基板200上的正投影至少部分重叠，以利用第二纵向部分231b的一部分构成第二发光控制晶体管T5的栅极T5g。如此，第二发光控制信号EM2沿第一方向D1进入子像素，且沿第二方向D2施加给第二发光控制晶体管T5的栅极T4g，即沿第二方向D2驱动第二发光控制晶体管T5，能够更加稳定地驱动第二发光控制晶体管T5，同时，又合理利用了子像素有限的空间来排布走线。利用第二纵向部分231b构成第一发光控制晶体管T4的栅极T4g和第二发光控制晶体管T5的栅极T5g，同时实现了沿第二方向D2驱动(纵向驱动)第一发光控制晶体管T4和第二发光控制晶体管T5，简化了像素电路的结构。
例如，存储电容Cst位于第一纵向部分210b和第二纵向部分231b之间，且位于第一横向部分210a和第二横向部分210b之间，以利用有限的空间合理布局分别具有横向部分和纵向部分的第一发光控制线和第二发光控制线，利于提高采用该显示基板的显示面板的PPI和开口率。
例如，如图9B所示，第一发光控制晶体管T4的有源图案包括沟道区，第二发光控制晶体管T5的有源图案包括沟道区C5；在第一方向D1上，第一发光控制晶体管T4的 沟道区C4与驱动晶体管T1的沟道区C1之间的距离为h1，第二发光控制晶体管T5的沟道区C5与驱动晶体管T1的沟道区C1之间的距离为h2，并且，在第二方向D2上，第一发光控制晶体管T4的沟道区与驱动晶体管T1的沟道区C1之间的距离等于第二发光控制晶体管T5的沟道区与驱动晶体管T1的沟道区C1之间的距离。
需要说明的是，距离h1指沟道区C4在第一方向D1上靠近沟道区C1的边与沟道区C1在第一方向D1上靠近沟道区C4的边之间的距离，距离h2指沟道区C5在第一方向D1上靠近沟道区C1的边与沟道区C1在第一方向D1上靠近沟道区C5的边之间的距离；距离h3指沟道区C4在第二方向D2上靠近沟道区C1的边与沟道区C1在第二方向D2上靠近沟道区C4的边之间的距离，距离h4指沟道区C5在第二方向D2上靠近沟道区C1的边与沟道区C1在第二方向D2上靠近沟道区C5的边之间的距离。
例如，第一发光控制晶体管T4的沟道区C4的长宽比与第二发光控制晶体管T5的沟道区C5的长宽比相同。例如，沟道区C4在第一方向D1上的长度与其在第二方向D2上的宽度的比值与沟道区C5在第一方向D1上的长度与其在第二方向D2上的宽度的比值相同。以使第一发光控制晶体管T4与第二发光控制晶体管T5的驱动效果比较接近，使显示效果更加稳定，并且降低了制作工艺的难度。
例如，如图9A和图9G所示，像素电路101还包括第一电源线VDD，第一电源线VDD连接第一电压端vdd且配置为给像素电路提供第一电源电压，与驱动晶体管T1的第一极T1s同层设置，例如均位于第三金属层203。第一电源线VDD包括第三纵向部分VDD1和第三横向部分VDD2。第三纵向部分VDD1整体上沿第二方向D2延伸，且连接到相邻的子像素，以将一电源电压提供给同一列的多个子像素；第三横向部分VDD2与第三纵向部分VDD1连接且自第三纵向部分VDD1朝向第二极板Cst2延伸，第三横向部分VDD2通过第二过孔V2与第二极板Cst2电连接。
例如，如图9A和图9G所示，第二信号线例如数据线Data与第一电源线VDD同层设置，均位于第三金属层203；且包括整体上沿第一方向D1延伸的第四横向部分Data1和整体上沿第二方向D2延伸的第四纵向部分Data2；在第二方向D2上，数据线Data的第四横向部分Data1与第一电源线VDD的第三横向部分VDD2至少部分正对，即这两者在第二方向D2上的投影重叠。数据线Data的第四纵向部分Data2在衬底基板200上的正投影与第一电源线VDD的第三横向部分VDD2在衬底基板200上的正投影不重叠，以在数据线Data与第一电源线VDD同层的情况下，使数据线Data避开第一电源线VDD，防止二者发生短路或者信号串扰。
例如，在图9A所示的实施例中，第一电源线VDD与数据线Data位于同一层，均位于第三金属层203；在其他实施例中，第一电源线VDD与数据线Data可以分别位于不同的层。例如，在至少一实施例中，显示基板还包括位于第三金属层203的远离衬底基板200的第四金属层。例如，第一电源线VDD位于第三金属层203，数据线Data位于第四金属层；或者，第一电源线VDD位于第四金属层，数据线Data位于第三金属层203。在 第一电源线VDD与数据线Data可以分别位于不同的层的情况下，二者在衬底基板上的正投影可以具有重叠部分。
例如，如图9A和图10B所示，第三纵向部分VDD1的位于存储电容Cst在第一方向D1上的第一侧，数据线Data的第四纵向部分Data2与在衬底基板200上的正投影与存储电容Cst在衬底基板200上的正投影至少部分重叠，且与第二过孔V2在衬底基板200上的正投影不重叠，以在节省空间的情况下，使得数据线Data避开与其同层设置的第一电源线VDD。
例如，如图9A所示，像素电路101的补偿晶体管T3配置为响应于施加在补偿晶体管T3的栅极T3g的第二扫描信号Ga2和数据信号Vd对驱动晶体管T1的栅极T1g进行补偿。给数据写入晶体管T2提供第一扫描信号Ga1的第一信号线210的第一横向部分210a配置为给补偿晶体管T3提供第二扫描信号。如图9B所示，补偿晶体管T3包括有源图案T3a，补偿晶体管T3的有源图案T3a与驱动晶体管T1的有源图案T1a同层设置，均位于半导体层107。子像素还包括遮挡部31，遮挡部31位于补偿晶体管T3的有源图案T3a的远离衬底基板200的一侧，遮挡部31在衬底基板200上的正投影与补偿晶体管T3的有源图案T3a在衬底基板200上的正投影至少部分重叠，以利用遮挡部31遮挡补偿晶体管T3的有源图案T3a，例如遮挡补偿晶体管T3的沟道区，防止光照影响补偿晶体管T3的沟道区的性能遮挡部31遮挡补偿晶体管T3的有源图案T3a，例如遮挡补偿晶体管T3的沟道区，防止光照影响补偿晶体管T3的沟道区的性能。例如遮挡部31与复位信号线240同层设置，例如均位于第二金属层202，例如，遮挡部31与复位信号线240同层设置且一体成型，从而，这两者可利用同一掩膜对同一膜层执行构图工艺而形成，简化显示基板的结构以及制作工艺。需要说明的是，此处被遮挡部31遮挡的有源图案T3a是补偿晶体管T3的沟道区周围的导体化部分，而不包括补偿晶体管T3的沟道区。
例如，如图9A-9B所示，半导体层107包括驱动晶体管T1的有源图案T1a；半导体层包107括第一部分107a和第二部分107b，半导体层的第一部分107a与半导体层的第二部分107b通过开口O间隔开，开口O在衬底基板200上的正投影与第一发光控制线231的第二横向部分231a在衬底基板200上的正投影重叠，半导体层的第一部分107a和半导体层的第二部分107b在衬底基板200上的正投影均与第一发光控制线231的第二横向部分231a在衬底基板200上的正投影不重叠。
每个执行显示功能的子像素的发光器件包括第一电极40，第一电极40与驱动晶体管T1的第一极T1s和第二极T1d中的一者电连接。衬底基板200包括多个子像素，例如，如图9H-9I所示，显示基板10的多个子像素包括第一子像素、相邻的两个第二子像素和第三子像素，第一子像素、第二子像素和第三子像素分别发射不同颜色的光，且分别包括第一电极41、第一电极42和第一电极43；相邻的两个第二子像素分别为上第二子像素101a和下第二子像素101b，上第二子像素101a包括第一电极421，下第二子像素101b包括第一电极422。例如显示基板包括多个第一子像素、多个第二子像素和多个第三子像 素，从而包括多个第一电极41、多个第一电极42和多个第一电极43；例如多个第一电极42包括图9I中的第一电极421和第一电极422。上第二子像素101a的第一连接结构P1-1在衬底基板200上的正投影和上第二子像素101a的第一电极421在衬底基板200上的正投影至少部分重叠，并且，下第二子像素101b的第一连接结构P1-2在衬底基板200上的正投影与下第二子像素101b的第一电极422在衬底基板200上的正投影至少部分重叠，从而相邻的两个第二子像素的第一连接结构基本均被其所在的子像素的第一电极遮挡，使得相邻的两个第二子像素的发光亮度趋于一致。
如图9I所示，在每个具有第一电极的子像素中，以上第二子像素101a为例，第一电极421通过第九过孔V9与驱动晶体管T1的第二端T1d电连接。
例如，第一子像素发射红光，第二子像素发射绿光，第三子像素发蓝光。
例如，上第二子像素101a和下第二子像素101b沿第二方向D2排列，上第二子像素101a和与该上第二子像素101a相邻的第一子像素沿第一方向D1排列。当然，在其他实施例中，上第二子像素101a和下第二子像素101b也可以沿第一方向D1排列，上第二子像素101a和与该上第二子像素101a相邻的第一子像素沿第二方向D2排列。本公开实施例对此不作限定。
图9A所示的实施例的其他未提及的特征及其技术效果，例如晶体管的类型、各个膜层的材料等等，均与之前实施例中对应的结构相同，可参考之前的描述。
本公开至少一实施例提供一种显示装置，包括本公开实施例提供的任一的显示基板。该显示装置例如可以为有机发光二极管显示装置、量子点发光二极管显示装置等具有显示功能的装置或其他类型的装置。本公开的实施例对此不作限制。
本公开实施例提供的显示装置的结构、功能及技术效果等可以参考上述本公开实施例提供的显示基板10中的相应描述，在此不再赘述。
例如，本公开至少一实施例提供的显示装置可以为显示面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件，本公开的实施例对此不作限制。
以上仅是本公开的示范性实施方式，而非用于限制本公开的保护范围，本公开的保护范围根据权利要求书所界定的范围确定。

Claims (22)

  1. 一种显示基板，包括：
    衬底基板；
    设置在所述衬底基板上的第一信号线和第二信号线；以及
    子像素，其中，所述子像素包括像素电路，所述像素电路包括：
    发光器件、驱动晶体管、数据写入晶体管和存储电容，其中，
    所述数据写入晶体管配置为在第一扫描信号的控制下将数据信号传输至所述驱动晶体管，所述第一扫描信号在所述第一信号线上传输，所述数据信号在所述第二信号线上传输；所述驱动晶体管配置为根据所述数据信号控制流经所述发光器件的驱动电流的大小，所述发光器件配置为接收所述驱动电流且被所述驱动电流驱动以发光；
    所述驱动晶体管包括有源图案和栅极，所述驱动晶体管的有源图案包括沟道区，所述沟道区在所述衬底基板上的正投影与所述栅极在所述衬底基板上的正投影的至少部分重叠；
    所述存储电容包括：
    第一极板，与所述驱动晶体管的栅极电连接；以及
    第二极板，在所述衬底基板上的正投影与所述第一极板在所述衬底基板上的正投影至少部分重叠，且与所述驱动晶体管的沟道区在所述衬底基板上的正投影不重叠。
  2. 根据权利要求1所述的显示基板，其中，所述第一极板包括：
    第一部分，在所述衬底基板上的正投影与所述第二极板在所述衬底基板上的正投影不重叠；以及
    第二部分，与所述第一部分连接，且从所述第一部分上突出于所述第一部分，其中，所述第二部分在所述衬底基板上的正投影与所述第二极板在所述衬底基板上的正投影重叠。
  3. 根据权利要求2所述的显示基板，其中，所述像素电路还包括：
    第一连接结构，与所述驱动晶体管的栅极以及所述第一极板电连接，其中，所述第一连接结构在所述衬底基板上的正投影与所述第二极板在所述衬底基板上的正投影不重叠，且与所述第一部分在所述衬底基板上的正投影至少部分重叠。
  4. 根据权利要求3所述的显示基板，其中，所述第一连接结构与所述驱动晶体管的第一极同层设置，通过第一过孔与所述第一极板电连接；
    所述第一过孔在所述衬底基板上的正投影与所述第一极板的第一部分在所述衬底基板上的正投影重叠。
  5. 根据权利要求2或3所述的显示基板，其中，所述第一极板与所述驱动晶体管的栅极同层设置且为一体结构。
  6. 根据权利要求1-5任一所述的显示基板，其中，所述第一信号线与所述数据写入晶体管的栅极连接且配置为给所述数据写入晶体管的栅极提供所述第一扫描控制信号，其中，
    所述第一信号线包括整体上沿第一方向延伸的第一横向部分和整体上沿第二方向延伸的第一纵向部分，所述第一横向部分与所述第一纵向部分连接，所述第一方向与所述第二方向相交；
    所述数据写入晶体管包括有源图案，所述数据写入晶体管的有源图案在所述衬底基板上的正投影与所述第一纵向部分在所述衬底基板上的正投影至少部分重叠。
  7. 根据权利要求6所述的显示基板，其中，所述像素电路还包括：
    第一发光控制晶体管，与所述驱动晶体管的第一极以及第一电压端连接，且配置为在第一发光控制信号的控制下将第一电压端的第一电源电压施加至所述驱动晶体管的栅极；以及
    第一发光控制线，与所述第一发光控制晶体管的栅极连接且配置为给所述第一发光控制晶体管的栅极提供所述第一发光控制信号，其中，
    所述第一发光控制线包括整体上沿所述第一方向延伸的第二横向部分和整体上沿所述第二方向延伸的第二纵向部分，所述第一发光控制晶体管包括有源图案，所述第一发光控制晶体管的有源图案在所述衬底基板上的正投影与所述第二纵向部分在所述衬底基板上的正投影至少部分重叠。
  8. 根据权利要求7所述的显示基板，其中，所述像素电路还包括：
    第二发光控制晶体管，与第二发光控制端、所述发光器件以及所述驱动晶体管的第二极连接，且配置为在第二发光控制信号的控制下使得所述驱动电流被施加至所述发光器件；以及
    第二发光控制线，与所述第二发光控制晶体管的栅极连接且配置为给所述第二发光控制晶体管的栅极提供所述第二发光控制信号，其中，
    所述第一发光控制线复用作所述第二发光控制线，并且，所述第二发光控制晶体管包括有源图案，所述第二发光控制晶体管的有源图案在所述衬底基板上的正投影与所述第二纵向部分在所述衬底基板上的正投影至少部分重叠。
  9. 根据权利要求8所述的显示基板，其中，所述存储电容位于所述第一纵向部分和所述第二纵向部分之间，且位于所述第一横向部分和所述第二横向部分之间。
  10. 根据权利要求9所述的显示基板，其中，所述第一发光控制晶体管的有源图案包括沟道区，所述第二发光控制晶体管的有源图案包括沟道区；
    在所述第一方向上，所述第一发光控制晶体管的沟道区与所述驱动晶体管的沟道区之间的距离等于所述第二发光控制晶体管的沟道区与所述驱动晶体管的沟道区之间的距离，并且，
    在所述第二方向上，所述第一发光控制晶体管的沟道区与所述驱动晶体管的沟道区之 间的距离等于所述第二发光控制晶体管的沟道区与所述驱动晶体管的沟道区之间的距离。
  11. 根据权利要求10所述的显示基板，其中，所述第一发光控制晶体管的沟道区的长宽比与所述第二发光控制晶体管的沟道区的长宽比相同。
  12. 根据权利要求6-11任一所述的显示基板，其中，所述像素电路还包括：
    第一电源线，连接第一电压端且配置为给所述像素电路提供第一电源电压，与所述驱动晶体管的第一极同层设置，且包括：
    第三纵向部分，整体上沿所述第二方向延伸，且穿过相邻的所述子像素；以及
    第三横向部分，与所述第三纵向部分连接且自所述第三纵向部分朝向所述第二极板延伸，其中，所述第三横向部分通过第二过孔与所述第二极板电连接。
  13. 根据权利要求12所述的显示基板，其中，所述第二信号线与所述第一电源线同层设置，且包括整体上沿所述第一方向延伸的第四横向部分和整体上沿所述第二方向延伸的第四纵向部分；
    在所述第二方向上，所述第四横向部分与所述第三横向部分至少部分正对，所述第四纵向部分在所述衬底基板上的正投影与所述第三横向部分在所述衬底基板上的正投影不重叠。
  14. 根据权利要求13所述的显示基板，其中，所述第三纵向部分位于所述存储电容在所述第一方向上的第一侧，所述第四纵向部分在所述衬底基板上的正投影与所述存储电容在所述衬底基板上的正投影至少部分重叠，且与所述第二过孔在所述衬底基板上的正投影不重叠。
  15. 根据权利要求6-14任一所述的显示基板，其中，所述像素电路还包括：
    补偿晶体管，配置为响应于施加在所述补偿晶体管的栅极的第二扫描信号和所述数据信号对所述驱动晶体管的栅极进行补偿，其中，
    给所述数据写入晶体管提供所述第一扫描信号的所述第一信号线的第一横向部分配置为给所述补偿晶体管提供所述第二扫描信号；
    所述补偿晶体管包括有源图案，所述补偿晶体管的有源图案与所述驱动晶体管的有源图案同层设置；
    所述子像素还包括：
    遮挡部，位于所述补偿晶体管的有源图案的远离所述衬底基板的一侧，其中，所述遮挡部在所述衬底基板上的正投影与所述补偿晶体管的有源图案在所述衬底基板上的正投影至少部分重叠；以及
    复位信号线，其中，所述遮挡部与所述复位信号线电连接。
  16. 根据权利要求15所述的显示基板，其中，所述遮挡部与所述复位信号线同层设置且一体成型。
  17. 根据权利要求7-16任一所述的显示基板，其中，述像素电路包括半导体层，所述半导体层包括所述驱动晶体管的有源图案；
    所述半导体层包括第一部分和第二部分，所述半导体层的第一部分与所述半导体层的第二部分通过开口间隔开，所述开口在所述衬底基板上的正投影与所述第二横向部分在所述衬底基板上的正投影重叠，所述半导体层的第一部分和所述半导体层的第二部分在所述衬底基板上的正投影均与所述第二横向部分在所述衬底基板上的正投影不重叠。
  18. 根据权利要求6-17任一所述的显示基板，其中，所述驱动晶体管的沟道区的平面形状为整体上沿所述第二方向延伸的条形。
  19. 根据权利要求18所述的显示基板，其中，所述驱动晶体管的沟道区的平面形状为沿所述第二方向延伸的直的条形。
  20. 根据权利要求1-19任一所述的显示基板，其中，所述子像素包括第一电极，所述第一电极与所述驱动晶体管的第一极和第二极中的一者电连接；
    所述衬底基板包括多个所述子像素，多个所述子像素包括第一子像素和相邻的两个第二子像素，所述相邻的两个第二子像素分别为上第二子像素和下第二子像素，所述上第二子像素的第一电极在所述衬底基板上的正投影和与所述上第二子像素的第一连接结构在所述衬底基板上的正投影至少部分重叠，所述下第二子像素的第一电极在所述衬底基板上的正投影与所述下第二子像素的第一连接结构在所述衬底基板上的正投影至少部分重叠。
  21. 根据权利要求20所述的显示基板，其中，所述第一子像素发射红光，所述第二子像素发射绿光。
  22. 一种显示装置，包括权利要求1-21任一所述的显示基板。
PCT/CN2021/091895 2021-05-06 2021-05-06 显示基板及显示装置 WO2022232987A1 (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202180001067.5A CN115668347A (zh) 2021-05-06 2021-05-06 显示基板及显示装置
US17/915,694 US20240212607A1 (en) 2021-05-06 2021-05-06 Display substrate and display device
PCT/CN2021/091895 WO2022232987A1 (zh) 2021-05-06 2021-05-06 显示基板及显示装置
DE112021004654.3T DE112021004654T5 (de) 2021-05-06 2021-05-06 Anzeigesubstrat und Anzeigevorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/091895 WO2022232987A1 (zh) 2021-05-06 2021-05-06 显示基板及显示装置

Publications (1)

Publication Number Publication Date
WO2022232987A1 true WO2022232987A1 (zh) 2022-11-10

Family

ID=83932532

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2021/091895 WO2022232987A1 (zh) 2021-05-06 2021-05-06 显示基板及显示装置

Country Status (4)

Country Link
US (1) US20240212607A1 (zh)
CN (1) CN115668347A (zh)
DE (1) DE112021004654T5 (zh)
WO (1) WO2022232987A1 (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100655447B1 (ko) * 2005-06-07 2006-12-08 삼성전자주식회사 플로팅 게이트를 갖는 비휘발성 기억 소자 및 그 형성 방법
CN102269598A (zh) * 2010-06-04 2011-12-07 美新半导体（无锡）有限公司 一种高灵敏度的电容传感器及其制造方法
CN102981341A (zh) * 2012-12-25 2013-03-20 信利半导体有限公司 薄膜晶体管液晶显示器
CN107168586A (zh) * 2017-07-11 2017-09-15 上海天马微电子有限公司 一种显示面板及显示装置
CN107785399A (zh) * 2017-10-26 2018-03-09 武汉天马微电子有限公司 一种显示面板及显示装置
CN110850628A (zh) * 2019-10-24 2020-02-28 武汉华星光电技术有限公司 一种液晶显示面板和液晶显示装置
CN111292628A (zh) * 2020-02-14 2020-06-16 维沃移动通信有限公司 一种显示屏幕及电子设备
CN111312771A (zh) * 2020-02-25 2020-06-19 京东方科技集团股份有限公司 显示基板及显示装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100655447B1 (ko) * 2005-06-07 2006-12-08 삼성전자주식회사 플로팅 게이트를 갖는 비휘발성 기억 소자 및 그 형성 방법
CN102269598A (zh) * 2010-06-04 2011-12-07 美新半导体（无锡）有限公司 一种高灵敏度的电容传感器及其制造方法
CN102981341A (zh) * 2012-12-25 2013-03-20 信利半导体有限公司 薄膜晶体管液晶显示器
CN107168586A (zh) * 2017-07-11 2017-09-15 上海天马微电子有限公司 一种显示面板及显示装置
CN107785399A (zh) * 2017-10-26 2018-03-09 武汉天马微电子有限公司 一种显示面板及显示装置
CN110850628A (zh) * 2019-10-24 2020-02-28 武汉华星光电技术有限公司 一种液晶显示面板和液晶显示装置
CN111292628A (zh) * 2020-02-14 2020-06-16 维沃移动通信有限公司 一种显示屏幕及电子设备
CN111312771A (zh) * 2020-02-25 2020-06-19 京东方科技集团股份有限公司 显示基板及显示装置

Also Published As

Publication number Publication date
DE112021004654T5 (de) 2023-06-29
CN115668347A (zh) 2023-01-31
US20240212607A1 (en) 2024-06-27

Similar Documents

Publication Publication Date Title
CN113196495B (zh) 显示基板及显示装置
WO2022057527A1 (zh) 显示基板及显示装置
EP4113501A1 (en) Display substrate and display device
CN113763883B (zh) 显示基板及显示装置
WO2023066279A1 (zh) 显示基板及显示装置
EP4068381A1 (en) Display substrate and manufacturing method therefor, and display device
WO2022001420A1 (zh) 显示基板及显示装置
WO2022027178A1 (zh) 显示基板和显示装置
WO2022057528A1 (zh) 显示基板及显示装置
WO2024012283A1 (zh) 显示基板以及显示装置
US11972727B2 (en) Display substrate and display device
WO2022232987A1 (zh) 显示基板及显示装置
WO2022027177A1 (zh) 显示基板和显示装置
WO2022232988A1 (zh) 显示基板及显示装置
EP4207301A1 (en) Display substrate and display device
US20240233646A1 (en) Display substrate and display device
WO2022227055A1 (zh) 显示基板及显示装置
US20220344428A1 (en) Display panel and display device

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 17915694

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21939635

Country of ref document: EP

Kind code of ref document: A1

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205A DATED 28.02.2024)