KR970028758A - 액정표시장치의 게이트전극 제조방법 - Google Patents

액정표시장치의 게이트전극 제조방법 Download PDF

Info

Publication number
KR970028758A
KR970028758A KR1019960013912A KR19960013912A KR970028758A KR 970028758 A KR970028758 A KR 970028758A KR 1019960013912 A KR1019960013912 A KR 1019960013912A KR 19960013912 A KR19960013912 A KR 19960013912A KR 970028758 A KR970028758 A KR 970028758A
Authority
KR
South Korea
Prior art keywords
metal layer
capping metal
etching
gate electrode
forming
Prior art date
Application number
KR1019960013912A
Other languages
English (en)
Other versions
KR100219480B1 (ko
Inventor
이정호
남효락
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to EP96308344A priority Critical patent/EP0775931B1/en
Priority to EP03076155A priority patent/EP1338914A3/en
Priority to DE69635239T priority patent/DE69635239T2/de
Priority to JP30947296A priority patent/JP3891617B2/ja
Priority to TW085114339A priority patent/TW426809B/zh
Priority to US08/754,644 priority patent/US6008065A/en
Publication of KR970028758A publication Critical patent/KR970028758A/ko
Application granted granted Critical
Publication of KR100219480B1 publication Critical patent/KR100219480B1/ko
Priority to US09/391,454 priority patent/US6339230B1/en
Priority to US09/443,386 priority patent/US6331443B1/en
Priority to US10/032,443 priority patent/US6661026B2/en
Priority to JP2003199728A priority patent/JP2004006936A/ja
Priority to JP2004000525A priority patent/JP2004157554A/ja
Priority to US11/296,847 priority patent/USRE41363E1/en
Priority to JP2005368671A priority patent/JP2006106788A/ja
Priority to JP2005368670A priority patent/JP2006148150A/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

5매 마스크를 사용하여 제조된 액정표시장치의 게이트 전극패턴의 언더컷을 제거하기 위해 , 게이트전극 물질층 및 패턴화된 캡핑 금속층상에 형성된 포토레지스트를 리플로시켜 게이트전극을 습식식각하는 방법, 게이트 전극 물질층 및 캡핑 금속층 양자를 건식식각 하는 방법 및 게이트전극 물질층의 1차 습식식각 -캡핑 금속층의 습식식각-게이트전극 물질층의 2차 습식식각하는 게이트 전극 형성방법이 개시되어 있다.

Description

액정표시장치의 게이트전극 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제7내지 제9도는 본 발명에 따라 제조된 게이트전극을 나타내는 단면도들이다.

Claims (9)

  1. 유리기판 상에 순차적으로 도전층과 캡핑 금속층을 형성하는 단계, 상기 캡핑 금속층 상의 일부를 덮는 포토레지스트를 형성하는 단계, 상기 포토레지스트를 마스크로 이용하여 상기 캡핑 금속층을 식각하는 단계, 상기 포토레지스트를 리플로시키는 단계, 및 상기 리플로된 포토레지스트를 마스크로 이용하여 상기 도전층을 습식식각하는 단계를 구비함을 특징으로 하는 액정표시장치의 게이트전극의 제조방법.
  2. 제1항에 있어서, 상기 캡핑 금속층은 과도식각되어 언더컷이 충분히 생김을 특징으로 하는 게이트전극의 제조방법.
  3. 제1항에 있어서, 상기 포토레지스트의 리플로는 다단계로 이루어짐을 특징으로 하는 게이트전극의 제조방법.
  4. 유리기판 상에 순차적으로 도전층과 캡핑 금속층을 형성하는 단계, 상기 캡핑 금속층의 일부를 덮는 포토레지스트를 형성하는 단계, 상기 포토레지스트를 마스크로 이용하여 상기 캡핑 금속층을 식각하는 단계, 및 상기 도전층을 건식식각하는 단계를 구비함을 특징으로 하는 액정표시장치의 게이트전극의 제조방법.
  5. 제4항에 있어서, 상기 캡핑 금속층은 건식식각됨을 특징으로 하는 게이트전극의 제조방법.
  6. 제4항에 있어서, 상기 캡핑 금속층은 습식식각되며, 캡핑 금속층의 식각 후 도전층의 건식식각 전에 베이킹하는 단계를 더 구비함을 특징으로 하는 게이트전극의 제조방법.
  7. 유리기판 상에 순차적으로 도전층과 캡핑 금속층을 형성하는 단계, 상기 캡핑 금속층의 일부를 덮는 포토레지스트를 형성하는 단계, 및 상기 포토레지스트를 마스로 이용하여 상기 캡핑 금속층 및 도전층을 건식식각하는 단계를 구비함을 특징으로 하는 액정표시장치의 게이트전극의 제조방법.
  8. 유리기판 상에 순차적으로 도전층과 캡핑 금속층을 형성하는 단계, 상기 캡핑 금속층의 일부를 덮는 포토레지스트를 형성하는 단계, 상기 포토레지스트를 마스크로 이용하여 상기 캡핑 금속층을 습식식각하는 단계, 상기 패턴화된 캡핑 금속층을 마스크로 이용하여 상기 도전층을 습식식각하는 단계, 및 상기 패턴화된 캡핑 금속층을 재차 습식식각하는 단계를 구비함을 특징으로 하는 액정표시장치의 게이트전극의 제조방법.
  9. 제8항에 있어서, 상기 캡핑 금속층의 식각 후 도전층의 식각전에 베이킹하는 단계를 더 구비함을 특징으로 하는 게이트전극의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960013912A 1995-11-21 1996-04-30 박막트랜지스터 액정표시장치 및 그 제조방법 KR100219480B1 (ko)

Priority Applications (14)

Application Number Priority Date Filing Date Title
EP96308344A EP0775931B1 (en) 1995-11-21 1996-11-19 Method of manufacturing a liquid crystal display
EP03076155A EP1338914A3 (en) 1995-11-21 1996-11-19 Method for manufacturing liquid crystal display
DE69635239T DE69635239T2 (de) 1995-11-21 1996-11-19 Verfahren zur Herstellung einer Flüssigkristall-Anzeige
JP30947296A JP3891617B2 (ja) 1995-11-21 1996-11-20 液晶表示装置の製造方法およびｔｆｔ基板の製造方法
TW085114339A TW426809B (en) 1995-11-21 1996-11-21 Method for manufacturing liquid crystal display
US08/754,644 US6008065A (en) 1995-11-21 1996-11-21 Method for manufacturing a liquid crystal display
US09/391,454 US6339230B1 (en) 1995-11-21 1999-09-08 Method for manufacturing a liquid crystal display
US09/443,386 US6331443B1 (en) 1995-11-21 1999-11-19 Method for manufacturing a liquid crystal display
US10/032,443 US6661026B2 (en) 1995-11-21 2002-01-02 Thin film transistor substrate
JP2003199728A JP2004006936A (ja) 1995-11-21 2003-07-22 Ｔｆｔ基板
JP2004000525A JP2004157554A (ja) 1995-11-21 2004-01-05 液晶表示装置の製造方法
US11/296,847 USRE41363E1 (en) 1995-11-21 2005-12-08 Thin film transistor substrate
JP2005368671A JP2006106788A (ja) 1995-11-21 2005-12-21 液晶表示装置の製造方法
JP2005368670A JP2006148150A (ja) 1995-11-21 2005-12-21 Ｔｆｔ基板

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR101995044893 1995-11-29
KR19950044893 1995-11-29
KR95-44893 1995-11-29

Publications (2)

Publication Number Publication Date
KR970028758A true KR970028758A (ko) 1997-06-24
KR100219480B1 KR100219480B1 (ko) 1999-09-01

Family

ID=26631436

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960013912A KR100219480B1 (ko) 1995-11-21 1996-04-30 박막트랜지스터 액정표시장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100219480B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100580398B1 (ko) * 1999-01-21 2006-05-15 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4718725B2 (ja) * 2001-07-03 2011-07-06 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置の製造方法
KR100615437B1 (ko) * 2001-12-12 2006-08-25 엘지.필립스 엘시디 주식회사 배리어층을 가지는 구리 배선의 식각 방법
KR100685953B1 (ko) * 2002-08-20 2007-02-23 엘지.필립스 엘시디 주식회사 액정표시장치용 배선의 형성방법
KR100978266B1 (ko) 2006-12-29 2010-08-26 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100580398B1 (ko) * 1999-01-21 2006-05-15 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법

Also Published As

Publication number Publication date
KR100219480B1 (ko) 1999-09-01

Similar Documents

Publication Publication Date Title
KR970072480A (ko) 박막 트랜지스터의 제조방법 및 그 방법에 의해 제조되는 박막 트랜지스터의 구조
KR970003459A (ko) 반도체 소자의 비아홀의 형성방법
KR970028758A (ko) 액정표시장치의 게이트전극 제조방법
KR970059797A (ko) 액정표시장치의 제조방법
KR970072497A (ko) 액티브 매트릭스 기판의 제조방법 및 그 방법에 의해 제조되는 액티브 매트릭스 기판
KR950013789B1 (ko) 반도체 소자의 미세 게이트 전극 형성 방법
KR980005631A (ko) 콘택홀 형성방법
KR950007168A (ko) 반도체 장치의 캐패시터 전극 제조 방법
KR890011059A (ko) 반도체 장치의 제조방법
KR960026475A (ko) 반도체 소자의 게이트전극 형성방법
KR970077361A (ko) 박막 트랜지스터의 제조방법
KR970077457A (ko) 반도체소자 제조방법
KR970067646A (ko) 반도체 소자의 콘택홀 형성방법
KR980005251A (ko) Fed 패널의 스페이서 제조방법 및 그에 의한 스페이서
KR960024654A (ko) 포토 마스크 패턴 형성 방법
KR970018126A (ko) 미세 패턴 형성 방법
KR980003891A (ko) 노광용 정렬 키 제조방법
JPS6459963A (en) Manufacture of field-effect transistor
KR940016920A (ko) 저부게이트 박막트랜지스터 제조방법
KR970076035A (ko) 액정 표시 소자의 제조 방법
KR970018424A (ko) 반도체 메모리장치의 제조방법(Method of making a semiconductor memory device)
KR900005849A (ko) El표시소자의 투명전극 및 그 제조방법
KR970004029A (ko) 반도체 소자 제조시 전하저장 전극 형성방법
KR19990009170A (ko) 박막 트랜지스터 기판의 제조 방법
KR970054076A (ko) 반도체장치의 커패시터 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 17