KR100370119B1 - 콘택홀 형성방법 - Google Patents
콘택홀 형성방법 Download PDFInfo
- Publication number
- KR100370119B1 KR100370119B1 KR1019960026103A KR19960026103A KR100370119B1 KR 100370119 B1 KR100370119 B1 KR 100370119B1 KR 1019960026103 A KR1019960026103 A KR 1019960026103A KR 19960026103 A KR19960026103 A KR 19960026103A KR 100370119 B1 KR100370119 B1 KR 100370119B1
- Authority
- KR
- South Korea
- Prior art keywords
- light
- contact hole
- photoresist
- forming
- layer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
- G03F1/29—Rim PSM or outrigger PSM; Preparation thereof
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 콘택홀 형성방법에 관한 것으로 특히 위상반전 마스크를 이용한 콘택홀 형성방법에 관한 것이다.
이를 위한 본 발명의 콘택홀 형성방법은 반도체기판상에 일정크기의 금속전극을 형성하는 단계; 상기 금속전극을 포함한 기판전면에 IMD층 및 포토레지스트를 차례로 형성하는 단계; 아웃리거 위상반전 마스크를 이용한 노광 및 현상공정으로 포토레지스트를 패터닝 하는 단계; 그리고 상기 패터닝된 포토레지스트 및 IMD층을 동시에 식각하여 금속전극상에 콘택홀을 형성하는 단계를 포함한다.
Description
본 발명은 콘택홀 형성방법에 관한 것으로 특히 위상반전 마스크를 이용한 콘택홀 형성방법에 관한 것이다.
집적회로의 집적도가 증가함에 따라 반도체소자의 크기가 감소하고 배선이 미세화, 다층화 되므로 층간접속을 위한 콘택홀의 크기가 작아지게 되고 이로 인해 콘택홀의 종횡비(Aspect Ratio)가 커지게 되었으며 콘택홀의 스텝 커버리지(Step Coverage) 저하라는 문제가 발생하였다.
이에 따라 콘택홀의 스텝 커버리지를 향상시키기 위한 여러 방법들이 제안되었는데 그중에서 콘택홀 상층을 라운드(Round) 에칭하여 스텝 커버리지를 개선한 콘택홀이 제안되었다.
이와 같은 종래의 라운드 에칭 형태의 콘택홀 형성방법을 첨부된 도면을 참조하여 설명하면 다음과 같다.
먼저, 제 1 도 (a)에 나타낸 바와 같이, 일정 크기의 금속전극(2)이 형성된 반도체기판(1)전면에 IMD(Inter-Metal Dielectric)층(3) 및 포토레지스트(4)를 차례로 형성한 다음 노광 및 현상공정으로 콘택홀 형성영역을 정의하여 포토레지스트(4)를 패터닝 하여 포토레지스트 홀(5)을 형성한다.
제 1 도 (b)에 나타낸 바와 같이 상기 포토레지스트 홀(5)내의 노출된 IMD층(3)을 버퍼드 불화수소산(Buffered Hydrofluoric Acid) 용액으로 일정두께 습식식각한다.
제 1 도 (c)에 나타낸 바와 같이 이방성(Anisotropic) 건식식각법으로IMD(3)을 금속전극(2)이 노즐될 때까지 식각한다.
제 1 도 (d)에 나타낸 바와 같이 상기 포토레지스트 패턴(4)을 제거하면 단차가 개선된 콘택홀(6)이 형성된다.
상기한 종래의 콘택홀 형성방법에 있어서는 단차를 개선한 장점은 있었지만 다음과 같은 문제점이 있다.
즉, 습식식각 공정후 건식식각 공정을 실시해야 하므로 식각시간이 증가하고 공정이 복잡하여 수율향상에 문제가 있었다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 안출한 것으로, 위상반전 마스크를 이용하여 한번의 건식식각 공정으로 콘택홀을 형성할 수 있는 방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 콘택홀 형성방법은 반도체기판상에 일정크기의 금속전극을 형성하는 단계; 상기 금속전극을 포함한 기판전면에 IMD층 및 포토레지스트를 차례로 형성하는 단계; 아웃리거 위상반전 마스크를 이용한 노광 및 현상공정으로 포토레지스트를 패터닝 하는 단계; 그리고 상기 패터닝된 포토레지스트 및 IMD층을 동시에 식각하여 금속전극상에 콘택홀을 형성하는 단계를 포함한다.
이와 같은 본 발명의 실시예를 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.
제 2 도 (a) 내지 (c)는 일반적인 아웃리거 위상반전 마스크의 평면구조도 및 그에 따른 투광특성도이다.
아웃리거 위상반전 마스크를 간단히 설명하면, 일반 포토 마스크를 이용한 포토레지스트의 노광 및 현상공정은 반도체소자가 서브-미크론(Sub-niicron)화 함에 따라 패턴밀도가 증가하고 그에 따른 광의 회절(Diffraction)이 발생하여 해상도의 한계를 가져오게 되었다.
그러므로, 위상반전 마스크를 이용하여 해상도를 개선시키는 공정이 다방면으로 연구되어 왔다.
위상반전 마스크를 이용하는 기술은 빛을 그대로 투과시키는 투광영역과 빛을 180° 반전시켜 투과시키는 반전투광 영역을 조합하여 차광패턴과 투광영역 사이에서 빛의 상쇄간섭 때문에 빛의 회절로 인하여 해상도가 감소됨을 방지한 것이다.
아웃리거(Outrigger) 위상반전 마스크는 제 2 도 (a)에 나타낸 바와 같이 메인투광 영역(10) 바깥쪽으로 보조투광 영역인 제 2 투광영역(12)이 차광층(11)을 사이에 두고 사방으로 형성된 위상반전 마스크이다.
이때 제 1 투광영역(10)과 제 2 투광영역(12)의 광에 대한 위상은 반대이다.
그러므로 제 1 투광영역(10)과 제 2 투광영역(12)의 투과율(Transmittance)을 100%로 하고 위상을 반대로 하였을때 웨이퍼상에서의 진폭은 제 2 도 (b)에 나타낸 바와 같고 웨이퍼상에서의 광의 강도(Intensity)는 제 2 도 (c)에 나타낸 바와 같이 임계지점을 넘지 못함을 보여준다.
즉, 광의 중첩부분에서 사이드 로브(Side Lobe)의 상쇄현상을 일으켜 정확한 마스크 패턴을 형성할 수 있는것이다.
본 발명은 상기와 같은 일반적인 아웃리거 위상반전 마스크를 이용한 것으로, 아웃리거 위상반전 마스크를 변형하여 광의 중첩부분에서 사이드 로브를 상쇄하는 것이 아니라 사이드 로브를 보강하는 것으로 변형된 아웃리거 위상반전 마스크를 사용하였을때 메인투광 영역을 둘러싸고 있는 보조투광 영역예서 포토레지스트를 콘택홀의 경사영역만큼 현상할 수 있도록 한 것이다.
즉, 제 3도 (a)에서 나타낸 바와 같이, 메인투광 영역인 제 1 투광영역(20)이 차광층(21)에 둘러싸여 있고 제 1 투광영역(20) 바깥쪽으로 보조투광 영역인 제 2 투광영역(22)이 차광층(21)을 사이에 두고 형성된 것은 동일하다.
그러나 일반적인 아웃리거 위상반전 마스크와 다른점은 제 1 투광영역(20)과 제 2 투광영역(22)사이의 차광층(21)의 폭을 좁게 형성한다는 것이다.
그러므로 제 1 투광영역(20)과 제 2 투광영역(22)의 투과율을 100%로 하고 위상을 반대로 하였을때 웨이퍼상에서의 진폭은 제 3 도 (b)에 나타낸 바와 같다(이때 점선은 광의회절에 의한 사이드 로브(Side Lobe)가 언더슈팅(under shooting) 및 오버슈팅(over shnoting)을 반복하는 것을 나타낸 것이다.)
또한, 웨이퍼상에서의 광의 강도(intensity)는 제 3 도 (c)에 나타낸 바와 같이 메인투광영역을 통과한 광뿐만 아니가 보조투광 영역을 통과한 광이 임계지점을 약간 넘음을 보여준다.
이때, 광의 강도는 메인투광 영역의 강도보다는 약하다는 것을 알 수 있다.
제 4 도는 제 3 도 (a)에 나타낸 바와 같은 변형된 아웃리거 위상반전 마스크를 통과한 광의 포토레지스트상에서의 프로파일을 컴퓨터 시뮬레이션으로 나타낸것이다.
즉, 제 4도에 나타낸 바와 같이 중첩된 광의 강도가 임계지점을 넘어 제 1 투광영역(20)을 통과한 광은 포토레지스트를 완전히 현상할 수 있는 것을 보여주고 제 2 투광영역(22)을 통과한 광은 포토레지스트를 완전히 현상하진 못하지만 완만한 경사를 갖고 현상할 수 있음을 보여준다.
이러한 변형된 아웃리거 위상반전 마스크를 이용한 본 발명에 따른 콘택홀 형성방법은 제 5 도 (a)에 나타낸 바와 같이 반도체기판(30)상에 일정크기의 금속전극(31)을 형성하고 금속전극(31)을 포함한 기판 전면에 IMD층(32) 및 포토레지스트를 차례로 형성한다. 그다음 제 3도 (a) 내지 (c)에서 설명한 바와 같은 변형된 위상반전 마스크를 이용한 노광 및 현상공정을 포토레지스트에 실시하면 제 4 도에서 설명한 바와 같은 프로파일(Profile)을 갖는 포토레지스트 패턴(33)이 IMD층(32)상에 형성된다.
제 5도 (b)에 나타낸 바와 같이 상기 포토레지스트 패턴(33)과 IMD층(32)을 RIE법을 사용하여 에치백한다.
이때, 식각조건은 포토레지스트 패턴(33)과 IMD층(32)간의 식각선택비가 크지 않은 조건에서 실시한다.
단, IMD층(32)의 식각속도가 포토레지스트 패턴(33)의 식각속도 보다는 빠른 조건에서 실시한다.
즉, 포토레지스트 패턴(33)이 a의 두께만큼 식각되는 동안 IMD층(32)은 b의 두께 만큼 식각되고 있다.
제 5도 (c)에 나타낸 바와 같이 금속전극(31)이 노출될 때까지 식각한다.
제 5 도 (d)에 나타낸 바와 같이 포토레지스트 패턴(33)을 제거하면 단차가 개선된 비아(Via) 콘택홀(34)이 형성된다.
이상에서와 같이 본 발명에 따른 콘택홀 형성방법에 있어서는 다음과 같은 효과가 있다.
첫째, 한 번의 건식식각 공정만으로 콘택홀을 형성하므로 소자의 신뢰도 향상 및 공정시간의 단축으로 수율을 향상시킬수 있다.
둘째, 습식식각 공정을 생략할 수 있으므로 비용절감을 할 수 있다.
제 1 도 (a) 내지 (d)는 종래 콘택홀 형성공정을 나타낸 단면도
제 2도 (a) 내지 (c)는 일반적인 아웃리거 위상반전 마스크의 평면구조도 및 그에 따른 투광특성도
제 3도 (a) 내지 (c)는 변형된 아웃리거 위상반전 마스크의 평면구조도 및 그에 따른 투광특성도
제 4도는 제 3도 (a)에 나타낸 바와 같은 변형된 아웃리거 위상반전 마스크를 통과한 광의 포토레지스트에서의 프로파일
제 5도 (a) 내지 (d)는 본 발명에 따른 콘택홀 형성공정 단면도
*도면의 주요부분에 대한 부호의 설명*
20 : 제 1 투광영역 21 : 차광층
22 : 제 2 투광영역 30 : 반도체기판
31 : 금속전극 32 : IMD층
33 : 포토레지스트 패턴 34 : 콘택홀
Claims (3)
- 반도체기판상에 일정크기의 금속전극을 형성하는 단계;상기 금속전극을 포함한 기판전면에 IMD층 및 포토레지스트를 차례로 형성하는 단계;아웃리거 위상반전 마스크를 이용한 노광 및 현상공정으로 포토레지스트를 패터닝 하는 단계; 그리고상기 패터닝된 포토레지스트 및 IMD층을 동시에 식각하여 금속전극상에 콘택홀을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 콘택홀 형성방법.
- 제 1 항에 있어서,상기 패터닝된 포토레지스트의 상층부는 라운드 형상으로 형성함을 특징으로 하는 콘택홀 형성방법.
- 제 1 항에 있어서,상기 IMD층의 식각속도는 포토레지스트의 식각속도보다 빠르도록 형성함을 특징으로 하는 콘택홀 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960026103A KR100370119B1 (ko) | 1996-06-29 | 1996-06-29 | 콘택홀 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960026103A KR100370119B1 (ko) | 1996-06-29 | 1996-06-29 | 콘택홀 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR980005631A KR980005631A (ko) | 1998-03-30 |
| KR100370119B1 true KR100370119B1 (ko) | 2003-04-08 |
Family
ID=37416424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960026103A KR100370119B1 (ko) | 1996-06-29 | 1996-06-29 | 콘택홀 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100370119B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100798318B1 (ko) * | 2001-12-31 | 2008-01-28 | 엘지.필립스 엘시디 주식회사 | 절연막의 식각방법 및 이를 이용한 액정 표시장치의제조방법 |
-
1996
- 1996-06-29 KR KR1019960026103A patent/KR100370119B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR980005631A (ko) | 1998-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6337172B1 (en) | Method for reducing photolithographic steps in a semiconductor interconnect process | |
| JPH02276248A (ja) | 導電性スタツド及び導線を形成する方法 | |
| KR100443064B1 (ko) | 집적 회로내의 소규모 구조 형성을 위한 이미지 리버설 방법 | |
| US5922516A (en) | Bi-layer silylation process | |
| KR100370119B1 (ko) | 콘택홀 형성방법 | |
| KR19980028362A (ko) | 반도체소자의 미세 패턴 제조방법 | |
| KR100290588B1 (ko) | 반도체장치의 도전막 패턴 형성방법 | |
| JPH10106971A (ja) | 半導体装置の製造方法 | |
| KR0124638B1 (ko) | 반도체장치의 다층배선 형성방법 | |
| KR950000090B1 (ko) | 반도체장치의 제조방법 | |
| US20010003026A1 (en) | Method of manufacturing a strong phase shifting mask | |
| JPH04291345A (ja) | パターン形成方法 | |
| KR20010056936A (ko) | 반도체 소자의 미세 콘택홀 형성방법 | |
| KR19990003882A (ko) | 반도체 장치의 미세 패턴 형성방법 | |
| KR100265588B1 (ko) | 감광막패턴의 형성방법 | |
| KR100586531B1 (ko) | 패턴 밀도에 따른 패턴 식각 시간 설정 방법 | |
| KR100239435B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100515372B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| KR100333537B1 (ko) | 반도체소자의콘택제조방법 | |
| KR0158909B1 (ko) | 위상반전마스크 및 그 제조방법 | |
| KR19980048859A (ko) | 위상반전 마스크 제조방법 | |
| KR19990074927A (ko) | 계단진 측벽을 가지는 반도체 장치의 포토레지스트 패턴을 형성하는 방법 | |
| KR100380277B1 (ko) | 미세패턴 형성방법 | |
| KR100235936B1 (ko) | 레지스트 패턴형성방법 | |
| KR19990003483A (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101224 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |