JPH07297276A - 半導体集積回路の形成方法 - Google Patents

半導体集積回路の形成方法

Info

Publication number
JPH07297276A
JPH07297276A JP5227825A JP22782593A JPH07297276A JP H07297276 A JPH07297276 A JP H07297276A JP 5227825 A JP5227825 A JP 5227825A JP 22782593 A JP22782593 A JP 22782593A JP H07297276 A JPH07297276 A JP H07297276A
Authority
JP
Japan
Prior art keywords
dielectric layer
dielectric
phosphorus
forming
spin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5227825A
Other languages
English (en)
Inventor
Cheryl A Bollinger
アン ボリンガー シェリル
Catherine Ann Fieber
アン フィーバー キャサリン
Kurt G Steiner
ジョージ スタイナー カート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
American Telephone and Telegraph Co Inc
AT&T Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Telephone and Telegraph Co Inc, AT&T Corp filed Critical American Telephone and Telegraph Co Inc
Publication of JPH07297276A publication Critical patent/JPH07297276A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

(57)【要約】 【目的】 部分的にエッチバックされるスピンオンガラ
スを含む誘電体は、移動アルカリイオン汚染に対し、強
い半導体集積回路の製造方法を提供すること。 【構成】 本発明の半導体集積回路の形成方法は、基板
１１の上に第１誘電体層１９を形成するステップと、前
記第１誘電体層１９の上にスピンオンガラスとオゾンＴ
ＥＯＳからなるグループから選択された第２誘電体層２
５を形成するステップと、移動イオン汚染を導入する可
能性のあるプロセスステップを実行するステップと、前
記第２誘電体層２５の上に第３誘電体層２９を形成する
ステップと、からなる半導体集積回路の形成方法におい
て、前記第１誘電体層１９と第３誘電体層２９は、リン
をドーピングされることを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体集積回路の形成方
法に関し、特に、導電体間に絶縁を形成することができ
る誘電体に関する。
【０００２】
【従来の技術】ポリシロキサン（Polysiloxanes）、ポ
リシリケート（Ploysilicates）とシルセスキオキサン
（Silsesquioxanes）を含むスピンオン（spin-on）ガラ
スが半導体集積回路に広く用いられている。このスピン
オンガラスは、簡単に塗布しやすく、さらに、平面化し
やすく、また最適なエッチング特性を有している。さら
に、このスピンオンガラスは、他の誘電体よりも小さな
ギャップを充填する性能に優れている。しかし、スピン
オンガラスを使用するにはまた様々な問題がある。
【０００３】
【発明が解決しようとする課題】部分的にエッチバック
されるスピンオンガラスを含む誘電体は、移動アルカリ
イオン汚染に対し、きわめて弱い。従って、本発明の目
的は、この移動イオン汚染に対し、強い半導体集積回路
の製造方法を提供することである。
【０００４】
【課題を解決するための手段】本発明は、特許請求の範
囲に記載した半導体の形成方法であるが、このドープし
た第１層１９と第３層２９が下の基板１１の移動アルカ
リイオンの汚染を阻止する。具体的には、この移動イオ
ン汚染を導入する傾向のあるプロセスは第２層２５をエ
ッチバックするプロセスである。
【０００５】
【実施例】図１において、基板１１はシリコン製または
二酸化シリコン製の基板である。この基板１１は、また
フィールド酸化物、シノクス領域、あるいはフィールド
酸化物とシノクス領域との交互層から形成されることも
ある。特徴物１３、１５、１７が基板１１の上に形成さ
れる。この特徴物１３、１５、１７は、例えば、ＭＯＳ
トランジスタのゲートまたはランナである。第１誘電体
層１９は、特徴物１３、１５、１７を包囲する。特徴物
（導電ランナ）２１、２３は、アルミ、アルミ合金、ま
たはポリシリコン、または他の導電性材料から形成され
ている。
【０００６】第２誘電体層２５、誘電体２７、第３誘電
体層２９は、特徴物（導電ランナ）２１と２３を包囲す
る酸化物製の誘電体である。第２誘電体層２５は、二酸
化シリコン製で、2-6重量％のリンを含有する。例え
ば、第２誘電体層２５は、ＴＥＯＳ、あるいはシランプ
リカーサから形成される。トリメチルホスフェト（ＴＭ
Ｐ）あるいはフォスフイン（ＰＨ3）は、第２誘電体層
２５の形成に対し、リンのドーパンドソースとして使用
される。第２誘電体層２５は、また低温酸化物でもよ
い。一般的に、この第２誘電体層２５の厚さは、4000-7
000オングストロームである。
【０００７】この誘電体２７は、スピンオンガラス材料
製で、ポリシロキサン（Polysiloxanes）、ポリシリケ
ート（Ploysilicates）、シルセスキオキサン（Silsesq
uioxanes）、あるいはオゾンＴＥＯＳの何れかである。
誘電体２７は、従来の技法により塗布されて、エッチバ
ックされて、比較的平面状態の上部表面２８を形成す
る。この上部表面２８は、第２誘電体層２５の上部表面
２６とほぼ同一レベルにある。このエッチバックステッ
プは、平面化のためだけでなく、上部表面２６の誘電体
表面の近傍からスピンオンガラスを取り除き、後で貫通
孔を形成するために必要である（貫通孔が、スピンオン
ガラスを貫通して形成されると、湿気がこの貫通孔に入
り込み、スピンオンガラスを劣化させる）。このプラズ
マエッチバックプロセスにおいて、誘電体２７の上部表
面２８と第２誘電体層２５の上部表面２６にナトリウム
の汚染が発生する。従来のプロセスにおいては、プラズ
マエッチングからのナトリウムの汚染は、上部酸化物の
表面から8:1のエチレングロコール対干渉フ化水素酸の
ような溶液の中で、あるいは100:1の水対フ化水素酸の
溶液の中で、短時間のウェットクリニーングにより除去
していた。しかし、このウェットクリニーングプロセス
（シランまたはＴＥＯＳベースの誘電体に適したもの）
はスピンオンガラスを急速に侵し、既に結成された活性
領域を破損する傾向にある。
【０００８】従って、誘電体２７が塗布され、エッチバ
ックされた後、このウェットクリニーングプロセスは実
行されない方が好ましい。その代わり、第３誘電体層２
９を誘電体２７の上部表面に急速に形成する。第３誘電
体層２９は、第２誘電体層２５と同様な材料製である。
すなわち、この第２誘電体層２５は、2-6重量％のリン
を含有し、ＴＥＯＳ、シラン、あるいは低温酸化物から
形成される。一般的に、第３誘電体層２９の厚さは、40
00-7000オングストロームである。
【０００９】第３誘電体層２９と第２誘電体層２５は、
アプライドマテリアル社製のプレシジョン５０００ＣＶ
Ｄシステムで形成される。ＴＥＯＳ、酸素ＴＭＰをリン
源として用いる化学的方法が採用される。ウェーハの温
度は、390℃で、アルミの金属化が起こる限界温度410-4
20℃以下である。このプラズマＣＶＤ反応は、2.0-9.0
トールで、13.56MHzのＲＦパワーの200-1000ワートでも
って行なわれた。
【００１０】第３誘電体層２９または第２誘電体層２５
の何れか一方にのみドーピングすることは、電界の影響
下でアルカリイオンの動きを阻止するには有効ではなか
った。第３誘電体層２９と第２誘電体層２５の両方とも
ドーピングするのが好ましい。第３誘電体層２９と第２
誘電体層２５のリンは、これは仮説であるが、移動アル
カリイオンと結合し、最終的に形成される集積回路の劣
化を防止するものと思われる。
【００１１】
【発明の効果】以上述べたように、第３誘電体層２９と
第２誘電体層２５の両方ともドーピングすることによ
り、移動アルカリイオンを阻止することができる。
【図面の簡単な説明】
【図１】本発明による部分的に形成された集積回路の断
面図である。
【符号の説明】
１１ 基板 １３、１５、１７ 特徴物（ゲート、ランナ） １９ 第１誘電体層 ２１、２３ 特徴物（導電ランナ） ２５ 第２誘電体層 ２６ 上部表面 ２７ 誘電体 ２８ 上部表面 ２９ 第３誘電体層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 キャサリン アン フィーバー アメリカ合衆国 18049 ペンシルヴェニ ア エモウス、シマーヴィル ロード 4602 (72)発明者 カート ジョージ スタイナー アメリカ合衆国 18017 ペンシルヴェニ ア ベツレヘム、グリーンフィールド ロ ード 4212

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 基板（１１）の上に第１誘電体層（１
    ９）を形成するステップと、 前記第１誘電体層（１９）の上にスピンオンガラスとオ
    ゾンＴＥＯＳからなるグループから選択された第２誘電
    体層（２５）を形成するステップと、 移動イオン汚染を導入する可能性のあるプロセスステッ
    プを実行するステップと、 前記第２誘電体層（２５）の上に第３誘電体層（２９）
    を形成するステップと、からなる半導体集積回路の形成
    方法において、前記第１誘電体層（１９）と第３誘電体
    層（２９）は、リンをドーピングされることを特徴とす
    る半導体集積回路の形成方法。
  2. 【請求項２】 前記移動イオン汚染を導入する可能性の
    あるプロセスは、第２誘電体層（２５）をエッチバック
    するプロセスであることを特徴とする請求項１の方法。
  3. 【請求項３】 前記第１誘電体層（１９）と第３誘電体
    層（２９）は、2-6重量％のリンを含むことを特徴とす
    る請求項１の方法。
  4. 【請求項４】 前記スピンオンガラスは、ポリシロキサ
    ン（Polysiloxanes）、ポリシリケート（Ploysilicate
    s）、シルセスキオキサン（Silsesquioxanes）からなる
    グループから選択されたものであることを特徴とする請
    求項１の方法。
  5. 【請求項５】 前記第１誘電体層（１９）と第３誘電体
    層（２９）は、ＴＥＯＳから形成されることを特徴とす
    る請求項１の方法。
  6. 【請求項６】 前記第１誘電体層（１９）と第３誘電体
    層（２９）は、ＴＥＯＳから形成されて、その厚さは40
    00-7000オングストロームの間にあり、前記第１誘電体
    層（１９）と第３誘電体層（２９）は、2-6重量％のリ
    ンをプリカーサとして、トリマチルホスフェート（Trim
    ethylphosphite）を用いてドープし、前記第２誘電体層
    （２５）は第１誘電体層（１９）の一部を露出するため
    に、プラズマプロセス中でエッチバックすることを特徴
    とする請求項１の方法。
JP5227825A 1992-09-22 1993-08-23 半導体集積回路の形成方法 Pending JPH07297276A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US94941792A 1992-09-22 1992-09-22
US949417 1992-09-22

Publications (1)

Publication Number Publication Date
JPH07297276A true JPH07297276A (ja) 1995-11-10

Family

ID=25489049

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5227825A Pending JPH07297276A (ja) 1992-09-22 1993-08-23 半導体集積回路の形成方法

Country Status (4)

Country Link
US (1) US6140222A (ja)
EP (1) EP0594298A1 (ja)
JP (1) JPH07297276A (ja)
KR (1) KR940008049A (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5814545A (en) * 1995-10-02 1998-09-29 Motorola, Inc. Semiconductor device having a phosphorus doped PECVD film and a method of manufacture
DE19704534A1 (de) * 1997-02-06 1998-08-20 Siemens Ag Halbleiterkörper
JP4381526B2 (ja) * 1999-10-26 2009-12-09 東京エレクトロン株式会社 プラズマエッチング方法
JP5026008B2 (ja) * 2006-07-14 2012-09-12 東京応化工業株式会社 膜形成組成物
US8518818B2 (en) 2011-09-16 2013-08-27 Taiwan Semiconductor Manufacturing Co., Ltd. Reverse damascene process
CN104810275B (zh) * 2014-01-26 2018-04-27 北大方正集团有限公司 一种晶圆表面平坦化工艺
CN104810277B (zh) * 2014-01-26 2017-10-31 北大方正集团有限公司 一种晶圆表面平坦化工艺
TWI719747B (zh) * 2019-12-10 2021-02-21 新唐科技股份有限公司 半導體裝置結構及其製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6340345A (ja) * 1986-06-06 1988-02-20 ロックウェル・インタ−ナショナル・コ−ポレ−ション 実質上プレ−ナ状の表面を有する層間誘電体層を提供する方法
JPH0336727A (ja) * 1989-07-04 1991-02-18 Fujitsu Ltd 半導体装置の製造方法
JPH03123029A (ja) * 1989-09-29 1991-05-24 Canon Sales Co Inc 半導体装置の製造方法およびその装置
JPH03194932A (ja) * 1989-12-22 1991-08-26 Sony Corp 半導体装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0141496A1 (en) * 1983-08-31 1985-05-15 Morton Thiokol, Inc. Process for deposition silicon dioxide containing dopant onto a substrate
US4845054A (en) * 1985-06-14 1989-07-04 Focus Semiconductor Systems, Inc. Low temperature chemical vapor deposition of silicon dioxide films
WO1987002828A1 (en) * 1985-11-04 1987-05-07 Motorola, Inc. Glass intermetal dielectric
US4795722A (en) * 1987-02-05 1989-01-03 Texas Instruments Incorporated Method for planarization of a semiconductor device prior to metallization
JPH0199243A (ja) * 1987-10-13 1989-04-18 Seiko Epson Corp 半導体装置
JPH01135044A (ja) * 1987-11-20 1989-05-26 Hitachi Ltd 半導体装置
JPH02144940A (ja) * 1988-11-28 1990-06-04 Hitachi Ltd 多層配線間の層間絶縁膜構造
US4952524A (en) * 1989-05-05 1990-08-28 At&T Bell Laboratories Semiconductor device manufacture including trench formation
US4999317A (en) * 1989-09-29 1991-03-12 At&T Bell Laboratories Metallization processing
JPH0476919A (ja) * 1990-07-18 1992-03-11 Fujitsu Ltd 半導体装置の製造方法
US5117273A (en) * 1990-11-16 1992-05-26 Sgs-Thomson Microelectronics, Inc. Contact for integrated circuits
KR920015542A (ko) * 1991-01-14 1992-08-27 김광호 반도체장치의 다층배선형성법
US5317192A (en) * 1992-05-06 1994-05-31 Sgs-Thomson Microelectronics, Inc. Semiconductor contact via structure having amorphous silicon side walls

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6340345A (ja) * 1986-06-06 1988-02-20 ロックウェル・インタ−ナショナル・コ−ポレ−ション 実質上プレ−ナ状の表面を有する層間誘電体層を提供する方法
JPH0336727A (ja) * 1989-07-04 1991-02-18 Fujitsu Ltd 半導体装置の製造方法
JPH03123029A (ja) * 1989-09-29 1991-05-24 Canon Sales Co Inc 半導体装置の製造方法およびその装置
JPH03194932A (ja) * 1989-12-22 1991-08-26 Sony Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
EP0594298A1 (en) 1994-04-27
US6140222A (en) 2000-10-31
KR940008049A (ko) 1994-04-28

Similar Documents

Publication Publication Date Title
KR100316221B1 (ko) 얕은트렌치격리신기술
US8703005B2 (en) Methods for removing dielectric materials
US20020019114A1 (en) Methods of forming integrated circuitry.
US20040198001A1 (en) Method of generating multiple oxides by plasma nitridation on oxide
US20020048897A1 (en) Method of forming a self-aligned shallow trench isolation
KR100319620B1 (ko) 반도체 소자의 격리구조 및 그 제조방법
JPH07297276A (ja) 半導体集積回路の形成方法
US6864149B2 (en) SOI chip with mesa isolation and recess resistant regions
US6720233B2 (en) Process for producing trench insulation in a substrate
KR20020067990A (ko) 질화물 소비를 감소시키기 위한 집합 유전체층
KR20040036858A (ko) 반도체 소자의 소자분리막 형성방법
KR20000020382A (ko) 트렌치 소자 분리영역을 갖는 반도체소자 및 그 제조방법
KR100503746B1 (ko) 반도체 소자의 제조방법
KR20010065192A (ko) 반도체 소자의 트랜지스터 제조방법
US6887767B2 (en) Method for manufacturing semiconductor device
JP4302971B2 (ja) 半導体装置の製造方法
KR100492790B1 (ko) 반도체소자의소자분리절연막형성방법
KR100590391B1 (ko) 플래쉬 메모리 소자의 제조 방법
KR100256821B1 (ko) 반도체 소자의 소자분리막 제조방법
KR100589498B1 (ko) 반도체 소자 및 그의 제조방법
KR100800106B1 (ko) 반도체 소자의 트렌치 절연막 형성 방법
KR20050060088A (ko) 절연 물질로 충전된 그루브들로 구성된 필드 절연 영역을갖는 반도체 디바이스의 제조방법
JPH11354650A (ja) 半導体装置およびその製造方法
TW434800B (en) Method for forming shallow trench isolation on a semiconductor chip
KR20000001718A (ko) 트렌치 격리 제조 방법