KR20050060088A - 절연 물질로 충전된 그루브들로 구성된 필드 절연 영역을갖는 반도체 디바이스의 제조방법 - Google Patents

절연 물질로 충전된 그루브들로 구성된 필드 절연 영역을갖는 반도체 디바이스의 제조방법 Download PDF

Info

Publication number
KR20050060088A
KR20050060088A KR1020057005745A KR20057005745A KR20050060088A KR 20050060088 A KR20050060088 A KR 20050060088A KR 1020057005745 A KR1020057005745 A KR 1020057005745A KR 20057005745 A KR20057005745 A KR 20057005745A KR 20050060088 A KR20050060088 A KR 20050060088A
Authority
KR
South Korea
Prior art keywords
layer
silicon
auxiliary layer
silicon oxide
auxiliary
Prior art date
Application number
KR1020057005745A
Other languages
English (en)
Inventor
쥬리안 슈미츠
클레어 라비트
리타 브이 티 로야커즈
Original Assignee
코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리즈케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Publication of KR20050060088A publication Critical patent/KR20050060088A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Abstract

본 발명은, 활성 영역(3)에 의해 둘러싸인 필드 절연 영역(2)이 제공된 표면(4)을 갖는 규소 몸체(1)를 포함하는 반도체 디바이스의 제조방법에 관한 것이다. 이 방법에서, 규소 몸체의 표면에, 규소 몸체의 규소 상에서보다 두꺼운 산화규소 층이 산화 처리 동안 형성되는 물질의 보조 층(5)을 형성시킨다. 여기서, 규소 및 게르마늄을 포함하는 보조 층이 상기 표면에 형성되며, 상기 보조 층은 SixGe1-x-yCy(여기서, 0.70＜x＜0.95, y＜0.05)의 층이다. 그 다음, 형성될 필드 절연 영역의 위치에서, 보조 층 내에 윈도우(9)를 형성시키고, 트렌치(11)를 규소 몸체 내에 트렌치(11)를 형성시킨다. 그 다음, 트렌치의 벽(12)에 산화규소 층(13)을 제공하고, 윈도우의 벽(10)에 산화규소 층(14)을 제공하며, 둘 다는 산화 처리에 의해 형성시킨다. 보조 층은 그의 두께 전체가 산화되지 않는다. 산화 처리 후, 트렌치 및 윈도우가 완전하게 충전되는 절연 물질(18)을 침착시킨다. 그 다음, 연속적으로, 보조 층(17)의 비산화된 부분이 노출될 때까지 평탄화 처리를 실시하고, 상기 보조 층의 노출된 부분을 제거한다. 따라서, 활성 영역(3) 위로 연장되는 에지(19)를 갖는 필드 절연 영역(2)이 형성된다.

Description

절연 물질로 충전된 그루브들로 구성된 필드 절연 영역을 갖는 반도체 디바이스의 제조방법{METHOD OF MANUFACTURING A SEMICONDUCTOR DEVICE WITH FIELD ISOLATION REGIONS CONSISTING OF GROOVES FILLED WITH ISOLATING MATERIAL}
본 발명은,
규소 몸체의 규소 상에서보다 두꺼운 산화규소 층이 산화 처리 동안 형성되는 물질의 보조 층을 규소 몸체의 표면에 제공하는 단계,
형성될 필드 절연 영역(field isolation region)의 위치에서, 상기 보조 층 내에 윈도우를 형성시키고, 상기 규소 몸체의 표면 내에 그루브를 형성시키는 단계,
상기 그루브와 윈도우의 벽들에 산화규소 층을 제공하되, 윈도우에 인접한 보조 층이 전체 두께를 통해 산화되는 것은 방지되도록 산화 처리하는 단계,
상기 그루브와 윈도우가 완전하게 충전되도록 하는 두께로 절연 물질 층을 침착시키는 단계,
보조 층의 비산화된 부분이 노출될 때까지 평탄화 처리를 실시하는 단계, 및
상기 보조 층의 노출된 부분을 제거하는 단계
를 포함하는 반도체 디바이스의 제조방법에 관한 것이다.
산화 처리 동안, 예를 들면 산화 분위기에서 규소 몸체를 가열함으로써, 그루브의 벽에 형성된 것보다 두꺼운 산화규소 층이 윈도우의 벽에 제공된다. 따라서, 그루브 다음에, 윈도우의 벽에 형성된 산화규소 층이 규소 몸체의 비산화된 규소 위로 돌출된다. 이 절연 에지는 평탄화 처리 및 보조 층의 비산화된 부분의 에칭 제거 처리 동안 그의 두께의 일부만이 제거되며, 그의 결과로서, 그루브에 근접한 절연 에지가 그루브에 근접한 규소 몸체의 규소 위로 돌출되어 있는 필드 절연 영역이 형성된다. 따라서, 필드 절연 영역에 의해 둘러싸인 활성 영역 위로 돌출되는 절연 에지를 갖는 필드 절연 영역이 형성된다.
필드 절연 영역이 규소 몸체 내에 제공된 후, 표면과 평행하게 연장되는 얕은 pn-접합부를 특별히 갖는 반도체 소자들이 활성 영역 내에 형성된다. 이들 추가 처리 동안, 산화규소가 에칭 제거되는 에칭 및 소제(cleaning) 공정이 실시된다. 필드 절연 영역에 상기 에지가 제공되지 않으면, 활성 영역은 상기 산화규소의 에칭 제거의 결과로서 필드 절연 영역과의 계면에서 노출하게 된다. 결과적으로, 얕은 pn-접합부는 더 이상 절연되지 않는다. 이것은 필드 절연 영역에서 형성된 에지에 의해 방지되며, 상기 에지는 활성 영역과 중첩된다.
미국 특허 제 5,834,358 호는 머릿말에서 언급된 유형의 방법을 개시하고 있는데, 여기서 규소 몸체의 표면에는 비교적 크게 도핑된 저-무정형 또는 다결정 규소(cc)당 1019 내지 1021개의 원자를 포함하며 보조 층으로서 제공되는 층이 제공된다. 도핑은 p-유형 또는 n-유형일 수 있다. 그루브가 형성된 규소 몸체는 cc당 약 1016개의 원자로 적게 도핑된 p-유형이다. 산화 기간 동안, 비교적 크게 도핑된 다결정 규소에는, 규소 몸체의 비교적 적게 도핑된 단결정 규소 상에 형성된 것보다 두꺼운 산화규소 층이 제공된다. 산화 처리는 산소 중에서 800 내지 950℃의 온도에서 실시된다. 산화규소 층은 절연 물질로서 침착된다. 다결정 규소의 보조 층의 비산화된 부분에 대한 평탄화 처리 및 제거 후, 필드 산화물에 의해 둘러싸인 활성 영역 위로 20 내지 50㎚ 돌출되는 에지를 갖는 필드 절연 영역이 형성된다.
보조 층을 위한 물질로서 비교적 크게 도핑된 다결정 규소를 사용하면, 산화 처리 동안 도판트의 원자(예: 인 또는 붕소)가 보조 층으로부터 유출되고, 규소 몸체 내의 그루브 내로의 그들의 통로가 형성될 수 있다는 단점을 갖는다. 그루브의 벽들의 산화 기간 동안, 이들 원자는 산화규소와 그루브 벽 사이의 계면에서 서로 결합된다. 결과적으로, 필드 절연 영역의 절연 특성이 부정적인 영향을 받을 수 있다.
본 발명의 목적은 특히 상기 단점을 갖지 않는 방법을 제공하는 것이다. 이를 달성하기 위해, 본 발명에 따른 방법은 규소 및 게르마늄을 포함하는 층이 규소 몸체의 표면에 보조 층으로서 적용되는 것을 특징으로 한다. 산화 처리 동안, 규소 몸체는 산화 기체에서 반응실 내에서 가열되고, 보조 층의 산화 기간 동안 산화규소 및 산화게르마늄이 형성된다. 제 1 산화물은 안정하며, 제 2 산화물은 반응실 내에서 증발한다. 그루브의 벽뿐만 아니라 보조 층 내의 윈도우의 벽에 산화규소 층이 형성되며, 규소 및 게르마늄을 포함하는 보조 층 내의 윈도우의 벽에서의 산화규소 층의 형성은, 그루브의 벽의 규소 상에서의 산화규소의 형성보다 더욱 신속하게 발생한다. 보조 층 내에 도판트가 존재하지 않으므로, 도판트의 원하지않는 원자들이 산화규소와 그루브의 벽 사이의 계면에서 결합되는 위험이 존재하지 않는다. 그루브의 벽의 게르마늄의 가능한 존재는 필드 절연 영역의 절연 특성에 영향을 미치지 않는다.
바람직하게는, 식 SixGe1-x-yCy(여기서, 0.70＜x＜0.95, y＜0.05)의 층이 보조 층으로서 규소 몸체의 표면에 제공된다. 이러한 층은 1000 내지 1100℃의 매우 높은 온도에서 안정적이다. 결과적으로, 목적하는 산화규소 층이 상기 매우 높은 온도에서 그루브의 벽에 및 보조 층 내의 윈도우의 벽에 제공될 수 있다. 이러한 고온에서의 산화 처리는 매우 짧은 기간 내에 실시될 수 있다.
산화 처리 동안, 그루브와 윈도우의 벽에는 산화물 층이 제공되지만, 윈도우에 근접한 보조 층에서 그의 두께 전체가 산화되는 것은 방지되어야 한다. 이는 보조 층을 충분하게 큰 두께로 적용함으로써 쉽게 달성될 수 있다. 또한, 이는 질화규소 층이 보조 층에 적용되는 추가의 공정 단계를 통해 달성될 수 있으며, 윈도우는 보조 층뿐만 아니라 질화규소 층 내에 형성된다. 이 경우, 산화 처리 동안, 보조 층은 산화가 거의 되지 않는 질화규소 층에 의해 상면이 보호된다. 그 다음, 보조 층에는 윈도우의 벽의 위치에서만 산화물 층이 제공된다. 질화규소 층은, 평탄화 처리 동안 정지 층으로서 사용될 수 있다는 추가 이점을 갖는다. 그러나, 보조 층의 비산화된 부분을 제거할 수 있도록 하기 위해서는, 질화규소 층이 우선적으로 제거되어야 한다.
표면으로부터 바람직하게는 보조 층을 규소 몸체의 표면에 적용하기 전에 보조 층의 비산화된 부분을 용이하게 제거할 수 있도록 하기 위해서는, 상기 표면에는 산화규소 층이 제공되고, 윈도우도 또한 상기 층 내에 형성된다. 규소 및 게르마늄을 갖는 보조 층은 산화규소 층으로부터 선택적으로 에칭될 수 있어서, 규소 몸체의 표면에 대한 에칭에 의한 손상이 방지될 수 있다.
본 발명의 이들 및 다른 양태는 이후 본원에서 기술되는 실시양태로부터 자명하며 이를 참고하여 더욱 명료해질 것이다.
도 1 내지 8은 본 발명에 따른 방법의 제 1 예에 의한 반도체 몸체의 제조시 몇몇 단계들의 도식적 단면도이다.
도 9 내지 12는 본 발명에 따른 방법의 제 2 예에 의한 반도체 디바이스의 제조시 몇몇 단계들의 도식적 단면도이다.
도 1 내지 8은 반도체 디바이스의 제조시 몇몇 단계들의 도식적 단면도이며, 여기서 규소 몸체(1) 내에는 활성 반도체 영역(3)을 둘러싸는 필드 절연 영역(2)이 형성된다. 이 방법의 제 1 예에서, 규소 몸체(1)의 표면(4)에는 100 내지 200㎚ 두께의 보조 층(5)이 제공된다. 이 보조 층(5)에는 산화 기간 동안 규소 몸체의 규소 상에서보다 두꺼운 산화규소 층이 형성된다. 이 예에서, 보조 층(5)과 표면 사이에는 약 5 내지 15㎚ 두께의 산화규소 층(6)이 제공된다.
보조 층(5) 상에, 세공(8)을 갖는 포토레지스트 마스크(7)가 통상적인 방식으로 형성되며, 상기 세공은 형성될 필드 절연 영역(2)의 위치에서 보조 층(5)을 노출시키게 한다. 후속적으로, 도 2에 도시된 바와 같이, 표면(4)에 대해 횡방향으로 연장되는 벽(10)을 포함하는 윈도우(9)가 보조 층(5) 내에 형성되고, 벽(12)을 갖는 그루브(11)가 규소 몸체(1)의 표면(4) 내에 형성된다. 필요하다면, 포토레지스트 마스크(7)는 보조 층(5) 내에 윈도우(9)가 형성된 후에 제거될 수 있고, 이후에 그루브(11)는 보조 층(5)을 마스크로서 사용하여 에칭된다. 그러나, 통상의 이방성 에칭 처리에 의해 규소 몸체(1)의 표면(4) 내에 그루브(11)를 형성할 뿐만 아니라 보조 층(5) 내에 윈도우(9)를 형성하기 위해서는 포토레지스트 마스크(7)가 사용되는 것이 바람직하다.
그루브(11)가 에칭된 후, 규소 몸체를 산화 기체 혼합물 중에서 가열시키는 산화 처리가 실시된다. 이 산화 처리에서, 도 3에 도시된 바와 같이, 그루브(11)의 벽(12) 및 윈도우(9)의 벽(10)에는 산화규소 층이 제공된다. 즉, 그루브(11)의 벽(12)에는 층(13)이 제공되고, 윈도우(9)의 벽(10)에는 층(14)이 제공된다. 이 예에서 산화 처리시 보조 층(5)에는 상면(15)에서 산화규소 층(16)이 추가로 제공된다. 보조 층(5)은 그의 두께 전체를 통해 산화규소로 전환되지 않으며, 보조 층의 한 층(17)은 그대로 남아 있다.
도 4에 도시된 바와 같이, 절연 물질 층(18)(이 예에서는 산화규소 층이다)은 그루브(11) 및 윈도우(9)가 완전하게 충전되도록 하는 두께로 침착된다. 후속적으로, 도 5에 도시된 바와 같이, 보조 층의 비산화된 부분(17)이 노출될 때까지 통상적인 평탄화 처리가 실시된다. 이 부분(17)은 도 6에 도시된 바와 같이 최종적으로 제거된다.
도 7에서, 층(13 및 18)이 더 이상 개별적으로 존재하지 않는 것을 제외하고는 도 6에서와 동일한 위치를 갖는다. 이 예에서, 상기 층 모두는 산화규소로 제조된다. 최종적으로, 도 7에서와 동일한 위치를 갖는 도 8에서, 산화규소 층(6)을 표면(4)으로부터 제거하기 위해서 통상적인 단기간 에칭 처리가 실시된다. 도면에 도시되는 바와 같이, 필드 절연 영역(2)의 에지(19)는 활성 영역(3) 위로 돌출된다.
필드 절연 영역(2)이 규소 몸체(1) 내에 형성된 후, 반도체 소자(도시되어 있지 않음)는 활성 영역(3) 내에 형성되며, 상기 반도체 소자는 특히 표면(4)과 평행하게 연장되는 얕은 pn-접합부를 갖는다. 이들 추가 작업 기간 동안, 산화규소가 형성되고 에칭 제거되는 에칭 및 소제 공정이 실시된다. 필드 절연 영역에 에지(19)가 제공되지 않으면, 상기 작업에 의해 필드 절연 영역(2)과의 계면에서 활성 영역(3)이 노출하게 된다. 결과적으로, 얕은 pn-접합부는 더 이상 절연되지 않게 된다.
이 예에서, 규소 몸체(1)의 표면(4)에는 규소 및 게르마늄을 포함하는 보조 층(5)이 약 100 내지 200㎚ 두께 층의 형태로 제공된다. 산화 처리 동안, 규소 몸체는 반응실 내에서 약 30초 동안 산소-함유 기체 혼합물 중의 1050 내지 1160℃의 온도로 가열되고, 보조 층(5)의 산화 기간 동안 산화규소 및 산화게르마늄이 형성된다. 제 1 산화물은 안정하며, 제 2 산화물은 반응실 내에서 증발한다. 그루브(11)의 벽(12) 뿐만 아니라 윈도우(9)의 벽(10)에 산화규소 층이 형성되며, 규소 및 게르마늄을 포함하는 보조 층(5) 내의 윈도우(9)의 벽(10)에 대한 산화규소의 형성은, 그루브(11)의 벽(12)의 규소에 대한 산화규소의 형성보다 빠른 속도로 이루어진다. 보조 층(5)이 도판트를 함유하지 않음에 따라, 산화규소 층(13)과 그루브(11)의 벽(12) 사이의 계면에서 도판트의 원하지 않는 원자들이 결합되는 위험은 존재하지 않는다. 그루브의 벽에서의 게르마늄의 가능한 존재는 필드 절연 영역(2)의 절연 특성에 영향을 미치지 않는다.
바람직하게는, 규소 층(1)의 표면(4)에는 식 SixGe1-x-yCy(여기서, 0.70＜x＜0.95, y＜0.05)의 층의 형태인 보조 층이 제공된다. 이러한 층은 1000 내지 1100℃의 매우 높은 온도에서 안정적이다. 결과적으로, 상기 매우 높은 온도에서, 목적하는 산화규소 층(14)이 윈도우(9)의 벽(10)에 형성될 수 있고, 산화규소 층(13)이 그루브(11)의 벽(12)에 형성될 수 있다. 이러한 높은 온도에서의 산화 처리는 매우 짧은 기간 동안 실시될 수 있으며, 이 예에서는 약 30초이다. 이후, 도 8에 도시된 에지(19)는 활성 영역(3) 위로 약 10 내지 30㎚ 돌출된다.
본원에 기술된 예에서, 보조 층(5)이 그의 두께 전체를 통해 산화되는 것은, 상기 층이 충분한 두께로 제공되므로 쉽게 방지되었다. 절연 층(18)의 평탄화 처리는 보조 층(17)의 비산화된 부분이 노출되는 경우 저지된다.
도 9 내지 12에 도시된 방법의 예에서, 약 50㎚ 두께의 질화규소 층(20)은 도 9에 도시된 바와 같이 보조 층(5)에 적용되며, 이 경우 약 50㎚ 두께를 갖는다. 윈도우(9)는 보조 층(5)에서 뿐만 아니라 질화규소 층(20) 내에 형성된다. 결과적으로, 산화 처리 동안, 보조 층(5)은 산화가 거의 어려운 질화규소 층(20)에 의해 상면에서 보호된다. 이후, 보조 층에는 단지 윈도우(9)의 벽(10)의 위치에서만 산화규소 층(14)이 제공된다.
도 10은 산화규소 층(14)이 윈도우(9)의 벽(10)에 적용되고 산화규소 층(13)이 그루브(11)의 벽(12)에 적용되는 상황을 도시한다. 도 11은 절연 물질 층(18)의 평탄화 후의 상황을 나타낸다. 이 예에서, 질화규소 층(20)은 평탄화 처리 동안 정지 층으로서 사용된다. 평탄화 처리 후, 질화규소 층(20)은 인산을 함유하는 통상적인 에칭 조 내에서 제거된 후, 그 아래의 보조 층(5)이 질산 및 불화수소를 함유하는 통상적인 에칭 조 내에서 제거된다. 도 12는 이렇게 형성된 구조를 도시하며, 여기서 개별적인 산화규소 층(13, 14 및 18)은 더 이상 도시되어 있지 않다.
상기 예에서 지적된 바와 같이, 보조 층(5)은 약 5 내지 15㎚ 두께의 산화규소 층(6)에 적용된다. 결과적으로, 보조 층의 비산화된 부분(17)은 표면(4)으로부터 쉽게 제거될 수 있다. 보조 층(5)은 질산 및 불화수소를 함유하는 통상적인 에칭 조를 사용하여 산화규소 층(6)으로부터 선택적으로 에칭 제거될 수 있다. 결과적으로, 에칭에 의한 규소 몸체(1)의 표면(4)에 대한 손상은 방지된다.

Claims (5)

  1. 규소 몸체의 규소 상에서보다 두꺼운 산화규소 층이 산화 처리 동안 형성되는 물질의 보조 층을 규소 몸체의 표면에 제공하는 단계,
    형성될 필드 절연 영역(field isolation region)의 위치에서, 상기 보조 층 내에 윈도우를 형성시키고, 상기 규소 몸체의 표면 내에 그루브를 형성시키는 단계,
    상기 그루브와 윈도우의 벽들에 산화규소 층을 제공하되, 윈도우에 인접한 보조 층이 전체 두께를 통해 산화되는 것은 방지되도록 산화 처리하는 단계,
    상기 그루브와 윈도우가 완전하게 충전되도록 하는 두께로 절연 물질 층을 침착시키는 단계,
    보조 층의 비산화된 부분이 노출될 때까지 평탄화 처리를 실시하는 단계, 및
    상기 보조 층의 노출된 부분을 제거하는 단계를 포함하는 반도체 디바이스의 제조방법으로서,
    규소 및 게르마늄을 포함하는 층을 보조 층으로서 규소 몸체의 표면에 적용하는 것을 특징으로 하는 방법.
  2. 제 1 항에 있어서,
    식 SixGe1-x-yCy(여기서, 0.70＜x＜0.95, y＜0.05)의 층을 보조 층으로서 규소 몸체의 표면에 제공하는 것을 특징으로 하는 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    산화 처리 동안, 보조 층을 이 층이 전체 두께를 통해 산화물로 전환되지 않도록 하는 두께로 적용하는 것을 특징으로 하는 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    보조 층에 질화규소 층을 적용하되, 상기 보조 층 내뿐만 아니라 상기 질화규소 층 내에 윈도우를 형성시키는 것을 특징으로 하는 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    보조 층을 규소 몸체의 표면에 적용하기 전, 상기 표면에 산화규소 층을 제공하고, 상기 산화규소 층 내에 윈도우를 형성시키는 것을 특징으로 하는 방법.
KR1020057005745A 2002-10-03 2003-09-30 절연 물질로 충전된 그루브들로 구성된 필드 절연 영역을갖는 반도체 디바이스의 제조방법 KR20050060088A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP02079084 2002-10-03
EP02079084.6 2002-10-03

Publications (1)

Publication Number Publication Date
KR20050060088A true KR20050060088A (ko) 2005-06-21

Family

ID=32050040

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057005745A KR20050060088A (ko) 2002-10-03 2003-09-30 절연 물질로 충전된 그루브들로 구성된 필드 절연 영역을갖는 반도체 디바이스의 제조방법

Country Status (8)

Country Link
US (1) US7157349B2 (ko)
EP (1) EP1550157A1 (ko)
JP (1) JP2006501667A (ko)
KR (1) KR20050060088A (ko)
CN (1) CN100414681C (ko)
AU (1) AU2003267709A1 (ko)
TW (1) TW200426982A (ko)
WO (1) WO2004032226A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100777406B1 (ko) * 2005-07-05 2007-11-19 주식회사 알티캐스트 효율적 연동형 데이터 방송 시스템 및 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8247297B2 (en) * 2009-12-15 2012-08-21 Alpha & Omega Semiconductor Inc. Method of filling large deep trench with high quality oxide for semiconductor devices
CN106660072B (zh) * 2014-07-16 2019-03-19 皇家飞利浦有限公司 具有节距均匀性的平铺的cmut切片

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5254873A (en) * 1991-12-09 1993-10-19 Motorola, Inc. Trench structure having a germanium silicate region
US5834358A (en) 1996-11-12 1998-11-10 Micron Technology, Inc. Isolation regions and methods of forming isolation regions
US5837612A (en) * 1997-08-01 1998-11-17 Motorola, Inc. Silicon chemical mechanical polish etch (CMP) stop for reduced trench fill erosion and method for formation
US7235856B1 (en) * 1997-12-18 2007-06-26 Micron Technology, Inc. Trench isolation for semiconductor devices
TW400615B (en) * 1998-11-23 2000-08-01 United Microelectronics Corp The structure process of Shallow Trench Isolation(STI)
US6548373B2 (en) 1999-09-15 2003-04-15 United Microelectronics Corp. Method for forming shallow trench isolation structure
US6413828B1 (en) * 2000-03-08 2002-07-02 International Business Machines Corporation Process using poly-buffered STI
CN1158703C (zh) * 2001-01-10 2004-07-21 世界先进积体电路股份有限公司 不含氮化物的凹槽隔离物的制造方法
US6465357B1 (en) * 2001-07-05 2002-10-15 The Regents Of The University Of California Fabricating structures using chemo-mechanical polishing and chemically-selective endpoint detection

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100777406B1 (ko) * 2005-07-05 2007-11-19 주식회사 알티캐스트 효율적 연동형 데이터 방송 시스템 및 방법

Also Published As

Publication number Publication date
AU2003267709A1 (en) 2004-04-23
JP2006501667A (ja) 2006-01-12
EP1550157A1 (en) 2005-07-06
WO2004032226A1 (en) 2004-04-15
US7157349B2 (en) 2007-01-02
US20060030118A1 (en) 2006-02-09
TW200426982A (en) 2004-12-01
CN1689151A (zh) 2005-10-26
CN100414681C (zh) 2008-08-27

Similar Documents

Publication Publication Date Title
JP3670969B2 (ja) Ｍｏｓデバイスの形成方法
KR970000703B1 (ko) 반도체 장치의 제조 방법
JP4551795B2 (ja) 半導体装置の製造方法
US6674128B1 (en) Semiconductor-on-insulator device with thermoelectric cooler on surface
JPH0586673B2 (ko)
KR19990055121A (ko) 반도체 소자 제조 방법
KR0157875B1 (ko) 반도체 장치의 제조방법
KR100319620B1 (ko) 반도체 소자의 격리구조 및 그 제조방법
TW201826442A (zh) 半導體裝置之製造方法
US5854121A (en) Semiconductor fabrication employing barrier atoms incorporated at the edges of a trench isolation structure
JP3039978B2 (ja) 集積ｍｉｓｆｅｔデバイス中に電界分離構造及びゲート構造を形成する方法
JPS60136319A (ja) 半導体装置の製造方法
KR20050060088A (ko) 절연 물질로 충전된 그루브들로 구성된 필드 절연 영역을갖는 반도체 디바이스의 제조방법
JPH07297276A (ja) 半導体集積回路の形成方法
RU1830156C (ru) Способ изготовлени полупроводниковых приборов
TW200845390A (en) Semiconductor structure including stepped source/drain region
US4653173A (en) Method of manufacturing an insulated gate field effect device
JPS5812732B2 (ja) 半導体装置の製法
TWI828907B (zh) 半導體製程
KR100290901B1 (ko) 반도체소자의격리막형성방법
JP3958454B2 (ja) 半導体素子の隔離膜形成方法
KR970013189A (ko) 반도체 집적회로의 소자격리방법
KR0151260B1 (ko) 필드산화막 형성방법
JPH11354650A (ja) 半導体装置およびその製造方法
KR100209211B1 (ko) 반도체 소자 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application