KR970053584A - 반도체 소자의 비아홀 매립 금속배선 형성방법 - Google Patents
반도체 소자의 비아홀 매립 금속배선 형성방법 Download PDFInfo
- Publication number
- KR970053584A KR970053584A KR1019950069602A KR19950069602A KR970053584A KR 970053584 A KR970053584 A KR 970053584A KR 1019950069602 A KR1019950069602 A KR 1019950069602A KR 19950069602 A KR19950069602 A KR 19950069602A KR 970053584 A KR970053584 A KR 970053584A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- forming
- via hole
- titanium nitride
- metal wiring
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 비아홀에서의 2차 금속배선 형성전에, 장벽금속막으로 사용되는 티타늄나이트라이드막을 저압 화학 기상 중착법으로 형성하는 반도체 소자의 비아홀 매립 금속배선 형성방법에 관한 것이다.
이와 같은 본 발명의 금속배선 형성방법은 반도체 기판 상부의 제1산화막 위의 소정 부위에 형성된 제1금속 배선위에 제2산화막, SOG막, 제3산화막을 순차적으로 적층하는 단계; 상기 제3산화막의 소정부위에 비아홀 형성을 위한 감광막 마스크를 형성하는 단계; 감광막 마스크를 식각장벽으로 하여 제1금속배선의 표면을 노출시키는 비아홀을 형성하는 단계; 감광막을 제거하고 전면에 비아홀의 형상을 유지할 정도의 소정 두께만큼 티타늄막, 티타늄나이트라이드막을 형성하는 단계; 상기 단계의 티타늄나이트라이트막의 저항을 낮추기 위한 열처리하는 단계; 전면에 콘택홀을 충분히 매립할 정도의 소정 두께로 금속막을 증착하는 단계를 포함하는 것을 특징으로 한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
첨부한 도면은 본 발명의 실시예에 따른 반도체 소자의 비아홀 매립 금속배선을 형성하기 위한 공정 흐름도이다.
Claims (9)
- 반도체 기판 상부의 제1산화막 위의 소정 부위에 형성된 제1금속 배선위에 제2산화막, SOG막, 제3산화막을 순차적으로 적층하는 단계; 상기 제3산화막의 소정부위에 비아홀 형성을 위한 감광막 마스크를 형성하는 단계; 감광막 마스크를 식각장벽으로 하여 제1금속배선의 표면을 노출시키는 비아홀을 형성하는 단계; 감광막을 제거하고 전면에 비아홀의 형상을 유지할 정도의 소정 두께만큼 티타늄막, 티타늄나이트라이드막을 형성하는 단계; 상기 단계의 티타늄나이트라이트막의 저항을 낮추기 위한 열처리하는 단계; 전면에 콘택홀을 충분히 매립할 정도의 소정 두께로 금속막을 증착하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 비아홀 매립 금속배선 형성방법.
- 제1항에 있어서, 상기 티타늄나이트라이드막의 열처리 단계후에 스티킹 금속막을 소정 두께로 증착하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 비아홀 매립 금속배선 형성방법.
- 제2항에 있어서, 상기 스티킹 금속막은 스퍼터링법에 의하여 300Å 이상의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 비아홀 매립 금속배선 형성방법.
- 제2항에 있어서, 상기 스티킹 금속막은 티타늄이나 티타늄나이트라이드의 고융점 금속막 중에서 선택적으로 형성하는 것을 특징으로 하는 반도체 소자의 비아홀 매립 금속배선 형성방법.
- 제1항에 있어서, 상기 티타늄막은 100Å 이상의 두께로 스퍼터링법에 의하여 형성하는 것을 특징으로 하는 반도체 소자의 비아홀 매립 금속배선 형성방법.
- 제1항에 있어서, 상기 티타늄니이트라이드막은 300Å 미만의 두께로 저압화확 기상 증착법으로 형성하는 것을 특징으로 하는 반도체 소자의 비아홀 매립 금속배선 형성방법.
- 제5항에 있어서, 상기 티타늄니이트라이드의 증착원은 〔Ti(N(CH3)2)4〕나 〔Ti(N(C2H5)2)4〕인 것을 특징으로 하는 반도체 소자의 비아홀 매립 금속배선 형성방법.
- 제5항에 있어서, 상기 저압 화학 기상 증착시의 증착조건은 1Torr이하의 압력과, 400℃이상의 온도에서 행하는 것을 특징으로 하는 반도체 소자의 비아홀 매립 금속배선 형성방법.
- 제1항에 있어서, 상기 티타늄니이트라이드의 열처리 조건은 450℃ 이상의 온도에서 20분 이상 튜브형로에서 행하는 것을 특징으로 하는 반도체 소자의 비아홀 매립 금속배선 형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950069602A KR970053584A (ko) | 1995-12-30 | 1995-12-30 | 반도체 소자의 비아홀 매립 금속배선 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950069602A KR970053584A (ko) | 1995-12-30 | 1995-12-30 | 반도체 소자의 비아홀 매립 금속배선 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970053584A true KR970053584A (ko) | 1997-07-31 |
Family
ID=66639780
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950069602A KR970053584A (ko) | 1995-12-30 | 1995-12-30 | 반도체 소자의 비아홀 매립 금속배선 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970053584A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100371508B1 (ko) * | 1999-02-08 | 2003-02-06 | 닛본 덴기 가부시끼가이샤 | 반도체장치 및 그 제조방법 |
-
1995
- 1995-12-30 KR KR1019950069602A patent/KR970053584A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100371508B1 (ko) * | 1999-02-08 | 2003-02-06 | 닛본 덴기 가부시끼가이샤 | 반도체장치 및 그 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5087322A (en) | Selective metallization for high temperature semiconductors | |
| KR920700471A (ko) | 수율 향상을 위한 선택적인 텅스텐 상호 접속 라인의 보수 방법 | |
| KR950009926A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR970053584A (ko) | 반도체 소자의 비아홀 매립 금속배선 형성방법 | |
| KR940008049A (ko) | 집적 회로 제조 방법 | |
| KR960042957A (ko) | 반도체 소자의 확산방지층 형성방법 | |
| KR940001279A (ko) | 반도체의 금속배선 형성방법 | |
| KR960042961A (ko) | 반도체 소자의 확산방지층 형성방법 | |
| KR950025868A (ko) | 반도체 소자의 비트라인 형성방법 | |
| KR960039282A (ko) | 반도체 소자의 배선 제조방법 | |
| JPH05129226A (ja) | 半導体装置の製造方法 | |
| KR970053577A (ko) | 반도체 소자의 콘택홀 매립 금속배선 형성 방법 | |
| KR960039204A (ko) | 금속막 배선 형성방법 | |
| KR20020055179A (ko) | 반도체소자의 알루미늄 합금 박막 제조 방법 | |
| KR950021077A (ko) | 실리사이드 플러그 형성방법 | |
| KR970052341A (ko) | 반도체소자 제조방법 | |
| KR980005677A (ko) | 반도체 소자의 실리사이드 형성방법 | |
| KR970052537A (ko) | 반도체장치의 제조방법 | |
| KR980005478A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR960039285A (ko) | 반도체 소자 제조방법 | |
| KR940016460A (ko) | 고온 다단계 증착방법 | |
| KR970003631A (ko) | 반도체 소자의 층간절연막 형성방법 | |
| KR970052410A (ko) | 반도체 장치의 금속 배선 형성방법 | |
| KR930011111A (ko) | 티타늄 실리사이드를 이용한 콘택제조방법 | |
| KR940010201A (ko) | 식각장벽 금속과 폴리실리콘막 에치백을 이용한 선택 텅스텐의 일방성 성장 유도에 의한 콘택 플러그 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |